CN114823735A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN114823735A
CN114823735A CN202210494354.0A CN202210494354A CN114823735A CN 114823735 A CN114823735 A CN 114823735A CN 202210494354 A CN202210494354 A CN 202210494354A CN 114823735 A CN114823735 A CN 114823735A
Authority
CN
China
Prior art keywords
electrode
array substrate
trace
layer
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210494354.0A
Other languages
English (en)
Inventor
施佼佼
徐洪远
郭力
苏东明
张伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210494354.0A priority Critical patent/CN114823735A/zh
Priority to PCT/CN2022/094140 priority patent/WO2023216305A1/zh
Priority to US17/789,696 priority patent/US20230359094A1/en
Publication of CN114823735A publication Critical patent/CN114823735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种阵列基板及显示面板；该阵列基板包括多条数据线和多条扫描线，多条数据线与多条扫描线围成多个子像素单元，子像素单元包括衬底、设置衬底上的公共电极层和位于公共电极层一侧的有源层，有源层包括至少一个第一有源层和至少一个第二有源层，第一有源层位于阵列基板的薄膜晶体管内，至少一个第二有源层不位于所述公共电极层与所述数据线交叠的位置；本申请通过去除部分公共电极层来减少公共电极层与有源构件的正投影的交叠位置数量，进而减小因有源层自身厚度导致正负帧显示下的耦合电容不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。

Description

阵列基板及显示面板
技术领域
本申请涉及显示技术的领域，具体涉及一种阵列基板及显示面板。
背景技术
显示领域一般通过4K、8K等指代显示设备的分辨率，其表示显示设备的像素列总数。当前，8K产品一般是基于5道光罩(5Mask)技术进行开发和量产，为了进一步降低生产成本，现开发出了4道光罩(4Mask)技术的8K产品。
但是，4道光罩的8K产品技术开发难度较大，而且存在较为严重的水平串扰问题，其主要是因为阵列基板上相邻两个子像素单元交界处的有源材料因减少一道光罩导致无法去除，该有源材料与公共电极层、数据信号金属线之间存在耦合电容，正负帧显示时该耦合电容因有源材料自身厚度的原因产生不对称性，导致正负帧显示时的耦合电容难以抵消，进而导致水平串扰。
发明内容
本申请提供一种阵列基板及显示面板，以改善当前4道光罩的8K显示产品正负帧显示时的耦合电容难以抵消而产生水平串扰的技术问题。
为解决上述技术问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括多条数据线和多条扫描线，多条所述数据线与多条所述扫描线围成多个子像素单元；其中，所述子像素单元包括：
衬底；
公共电极层，设置在所述衬底上；以及
有源层，设置于所述公共电极层的一侧，所述有源层包括至少一个第一有源层和至少一个第二有源层，所述第一有源层位于所述阵列基板的薄膜晶体管内；
其中，至少一个所述第二有源层不位于所述公共电极层和所述数据线交叠的位置处。
在本申请的阵列基板中，在第一方向上，相邻的两个所述子像素单元的所述公共电极层之间设置有电极连接部，所述第一方向与所述扫描线的延伸方向平行；
其中，所述电极连接部靠近所述薄膜晶体管设置，以及至少一个所述第二有源层在所述公共电极层上的正投影与所述电极连接部不重叠。
在本申请的阵列基板中，所述公共电极层包括沿所述第一方向延伸的第一电极走线，所述第一电极走线靠近所述薄膜晶体管设置；
其中，在所述第一方向上，相邻的两个所述公共电极的所述第一电极走线通过所述电极连接部连接。
在本申请的阵列基板中，所述公共电极层还包括至少一条沿第二方向延伸的第二电极走线，所述第一电极走线与所述第二电极走线连接；
其中，所述第二方向与所述数据线的延伸方向平行。
在本申请的阵列基板中，所述子像素单元还包括设置于所述公共电极层上的像素电极层；
其中，所述第二电极走线与所述第一电极走线的中点连接，以及所述第二电极走线在所述像素电极层上的正投影位于所述像素电极层内。
在本申请的阵列基板中，所述公共电极层还包括沿所述第一方向延伸的第三电极走线，所述第三电极走线在所述像素电极层内的正投影位于所述像素电极层内；
其中，所述第三电极走线与所述第二电极走线交叉设置，以及所述第三电极走线的中点与所述第二电极走线的中点重合。
在本申请的阵列基板中，所述公共电极层还包括沿所述第一方向延伸的第四电极走线，所述第四电极走线与至少一条所述第二电极走线连接，以及所述第四电极走线远离所述薄膜晶体管设置，所述第四电极走线的相对两端与所述数据线不交叠。
在本申请的阵列基板中，所述第二电极走线的数量为两条，两条所述第二电极走线分别与所述第一电极走线的相对两端电性连接；
其中，所述第四电极走线的相对两端分别与两条所述第二电极走线远离所述第一电极走线的端部连接。
在本申请的阵列基板中，所述第一电极走线在所述第二方向上的宽度小于所述第二电极走线在所述第一方向上的宽度。
本申请还提出了一种显示面板，包括对置基板、液晶层和所述阵列基板，所述阵列基板与所述对置基板相对间隔设置，所述液晶层设置在所述阵列基板和所述对置基板之间。
有益效果
本申请通过将所述有源层的至少一个所述第二有源层在所述公共电极层上的正投影设置为与所述公共电极层不重叠，即通过去除部分所述公共电极层来减少所述公共电极层与所述有源层、数据线的正投影的交叠位置数量，进而减小所述第二有源层与所述公共电极层及所述数据线之间的耦合电容在正负帧显示下因有源材料自身厚度的原因产生不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请背景技术中的阵列基板的像素结构示意图；
图2是本申请所述阵列基板的第一种像素结构示意图；
图3是本申请所述阵列基板的第二种像素结构示意图；
图4是本申请所述阵列基板的第三种像素结构示意图；
图5是本申请所述阵列基板的第四种像素结构示意图；
图6是本申请所述阵列基板的第五种像素结构示意图；
图7是本申请所述阵列基板的第六种像素结构示意图；
图8是本申请所述阵列基板的第七种像素结构示意图；
图9是本申请所述阵列基板的第八种像素结构示意图；
图10是本申请所述阵列基板的第九种像素结构示意图；
图11是本申请所述阵列基板的第十种像素结构示意图。
附图标记说明：
子像素单元100、薄膜晶体管区101、像素电极区102、数据线200、扫描线300、公共电极层400、第一电极走线411、第二电极走线412、第三电极走线413、第四电极走线414、电极连接部420、有源层500、第二有源层510、第一有源部511、第二有源部512、薄膜晶体管600。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
显示领域一般通过4K、8K等指代显示设备的分辨率，其表示显示设备的像素列总数。当前，8K产品一般是基于5道光罩(5Mask)技术进行开发和量产，为了进一步降低生产成本，现开发出了4道光罩(4Mask)技术的8K产品。但是，4道光罩的8K产品技术开发难度较大，而且存在较为严重的水平串扰问题。现阶段，5道光罩的8K产品的“恰可察觉差”(也称“最小可察觉差”，Just Noticeable Difference，JND)的值通常为2.6，而4道光罩的8K产品的JND值一般为2.8。其中，“恰可察觉差”表示目视观察时可以区分出差异的最小阈限，其值越大表明显示差异越明显，显示异常现象越严重。因此，4道光罩的8K产品的水平串扰问题较5道光罩的8K产品更为严重。
4道光罩的8K产品的水平串扰问题主要是因为阵列基板上相邻两个子像素单元交界位置的有源层因减少一道光罩导致无法去除。图1为传统4道光罩的8K产品中相邻两个子像素单元的平面结构示意图，公共电极层400和数据线200在每个子像素的四个顶点位置处存在交叠(即正投影重叠)，有源层500设置在公共电极层400和数据线200之间，进而形成了耦合电容。正负帧显示时该耦合电容因有源层500自身厚度的原因产生不对称性，导致正负帧显示时的耦合电容难以抵消，进而导致水平串扰。本申请基于上述技术问题提出了以下方案。
为了解决上述问题，本申请提供一种阵列基板，请参阅图2至图11，阵列基板包括多条数据线200和多条扫描线300，多条所述数据线200与多条所述扫描线300围成多个子像素单元100。所述子像素单元100包括衬底、设置所述衬底上的公共电极层400和位于所述公共电极层400一侧的有源层500。所述有源层500包括至少一个第一有源层和至少一个第二有源层510，所述第一有源层(图中未示出)位于所述阵列基板的薄膜晶体管600内，所述第二有源层510在所述数据线200上的正投影与所述数据线200重合。至少一个所述第二有源层510在所述公共电极层400上的正投影与所述公共电极层400不重叠。
本申请通过将所述有源层500的至少一个所述第二有源层510在所述公共电极层400上的正投影设置为与所述公共电极层400不重叠，即通过去除部分所述公共电极层400来减少所述公共电极层400与所述有源层500、数据线200的正投影的交叠位置数量，进而减小所述第二有源层510与所述公共电极层400及所述数据线200之间的耦合电容在正负帧显示下因有源层500自身厚度的原因产生的不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。
现结合具体实施例对本申请的技术方案进行描述。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图2，图2是本申请所述阵列基板的第一种像素结构示意图，在本申请的阵列基板中，所述阵列基板可以包括薄膜晶体管区101和位于所述薄膜晶体管区101至少一侧的像素电极区102。所述薄膜晶体管区101内设置有用于控制子像素开关的薄膜晶体管600。所述像素电极区102内可以设置有像素电极层(图中未示出)，所述像素电极层可以位于所述公共电极层400的上方。
在本实施例中，所述薄膜晶体管600可以包括栅极层、第一有源层和源漏极层。所述栅极层可以与所述扫描线300电连接，所述第一有源层可以与所述栅极层异层绝缘设置，所述源漏极层的源极和漏极可以分别搭接在所述第一有源层的两侧，所述数据线200可以与所述源极/漏极电连接，所述漏极/源极可以与所述像素电极电连接。
在本实施例中，所述第一有源层即为所述薄膜晶体管600的沟道层，并且所述第一有源层可以与所述第二有源层510同层设置。具体来说，在进行4道光罩制程时，可以采用一道光罩同时形成第一有源层和第二有源层510。
在本实施例中，所述薄膜晶体管600的第一有源层在所述衬底上的平面位置与所述第二有源层510在所述衬底上的平面位置不同。具体地，所述第一有源层位于所述子像素单元100的薄膜晶体管区101内，而所述第二有源层510位于沿第一方向排列的相邻两个所述子像素单元100的交界位置。
请参阅图2，在本实施例中，在第一方向上，相邻的两个所述子像素单元100的所述公共电极层400之间可以设置有电极连接部420，以将所述第一方向上的多个公共电极层400连接成整体，进而与所述阵列基板上的公共电压端电连接。所述第一方向与所述扫描线300的延伸方向平行。
在本实施例中，至少一个所述第二有源层510在所述公共电极层400上的正投影与所述电极连接部420不重叠。具体地，以一个所述子像素单元100为例进行说明，一个所述子像素单元100周围可以对应四个所述第二有源层510，四个所述第二有源层510可以分别位于所述子像素单元100的四个端角位置。其中，沿所述第一方向相邻设置的两个所述子像素单元100可以共享两个所述第二有源层510，且这两个共享的第二有源层510沿第二方向排列，所述第二方向与所述数据线200的延伸方向平行。
在本实施例中，一个所述子像素单元100周侧的所述第二有源层510根据其设置方位可以两两一组地分类为第一有源部511和第二有源部512。
在本实施例中，两个所述第一有源部511可以分别与所述子像素单元100两侧的两个所述电极连接部420的位置对应，即，两个所述第一有源部511可以设置在所述薄膜晶体管区101与所述像素电极区102的交界线上，而且，两个所述第一有源部511在所述公共电极层400上的正投影分别与所述子像素单元100两侧的两个所述电极连接部420存在重叠。
在本实施例中，两个所述第二有源部512可以位于所述像素电极区102远离所述薄膜晶体管区101的一侧，而且两个所述第二有源部512的延伸方向及连线方向可以与所述扫描线300的延伸方向即所述第一方向平行。两个所述第二有源部512在所述公共电极层400上的正投影位于所述公共电极层400之外的区域，换言之，本实施例在所述第二有源部512的位置去除了部分所述公共电极层400，以使所述第二有源部512的位置不存在所述数据线200与所述公共电极层400三者交叠的情况。
本实施例通过以上设置，使所述子像素单元100两侧的两条所述数据线200与四个所述第二有源层510及所述公共电极层400存在的三者交叠位置数量由四个变为两个，将阵列基板上数据线200、第二有源层510、公共电极层400三者交叠的位置数量减少一半，有效减少了数据线200、第二有源层510、公共电极层400之间形成的耦合电容的数量，从而减小所述第二有源层510与所述公共电极层400及所述数据线200之间的耦合电容在正负帧显示下的不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。
在本实施例中，所述公共电极层400可以与所述栅极层同层设置在所述衬底上。此时，所述有源层500可以设置在所述公共电极层400远离所述衬底的一侧。
在本实施例中，所述公共电极层400也可以与所述薄膜晶体管600的源漏极层同层设置，此时，所述有源层500可以设置在所述公共电极层400靠近所述衬底的一侧。
请参阅图2，在本申请的阵列基板中，所述电极连接部420可以靠近所述阵列基板的薄膜晶体管600设置，作为优选地，所述电极连接部420可以沿所述第一方向设置，并且所述电极连接部420可以位于所述阵列基板的薄膜晶体管区101与像素电极区102的交界线上。
请参阅图2，在本申请的阵列基板中，所述公共电极层400可以包括沿所述第一方向延伸的第一电极走线411，所述第一电极走线411可以靠近所述薄膜晶体管600设置。作为优选地，所述第一电极走线411可以位于所述薄膜晶体管区101与所述像素电极区102的交界位置。
在本实施例中，在所述第一方向上，相邻的两个所述子像素单元100的所述公共电极层400的所述第一电极走线411通过所述电极连接部420连接。在所述第一方向上，相邻的两个所述公共电极层400的所述第一电极走线411与中间的所述电极连接部420连接成沿所述第一方向延伸的直线。作为优选地，所述电极连接部420可以与所述第一电极走线411一体成型，也就是说，在所述第二方向上，所述第一电极走线411与所述电极连接部420可以在同一制程中同时形成，所述电极连接部420的宽度可以与所述第一电极走线411的宽度相同。
本实施例通过将所述公共电极层400仅设置在所述薄膜晶体管区101与所述像素电极区102交界的位置(即所述公共电极层400仅包括所述第一电极走线411)，使所述像素电极区102内不存在公共电极层400，也就不存在公共电极层400与所述第二有源层510、所述数据线200三者交叠的情况，达到减少数据线200、第二有源层510、公共电极层400之间形成的耦合电容的数量的目的，进而减小正负帧显示时所述有源构件510与所述公共电极层400及所述数据线200之间的耦合电容不对称性。
请参阅图3，图3是本申请所述阵列基板的第二种像素结构示意图，在本申请的阵列基板中，所述公共电极层400还可以包括至少一条沿第二方向延伸的第二电极走线412，所述第二方向与所述数据线200的延伸方向平行。
在本实施例中，所述第二电极走线412可以位于所述像素电极区102内，所述第二电极走线412在所述像素电极层上的正投影可以位于所述像素电极层内，所述第二电极走线412可以与所述第一电极走线411电连接。
在本实施例中，如图3所示，所述第二电极走线412的数量可以是一条，一条所述第二电极走线412可以与所述第一电极走线411的任意位置电连接。例如，所述第二电极走线412可以与所述第一电极走线411的端部连接，此时，所述第二电极走线412处于所述像素电极区102的边缘位置。
本实施例中，如图4所示，图4是本申请所述阵列基板的第三种像素结构示意图，所述第二电极走线412也可以与所述第一电极走线411的中点电连接，此时所述第一电极走线411与所述第二电极走线412共同构成“T”字形的公共电极层400。相较于只有一条所述第一电极走线411的“一”字形公共电极层400，“T”字形的公共电极层400可以与所述像素电极区102内的像素电极形成更加均匀稳定的电场，提高单个子像素单元100的显示均匀性与稳定性。
在本实施例中，如图5所示，图5是本申请所述阵列基板的第四种像素结构示意图，所述第二电极走线412的数量也可以是两条，两条所述第二电极走线412可以平行设置且连接所述第一电极走线411上不同的任意两处位置。例如，两条所述第二电极走线412可以分别连接所述第一电极走线411沿所述第一方向上的两个端部，此时，两条所述第二电极走线412分别位于所述像素电极区102的相对两侧的边缘位置。
在本实施例中，所述第二电极走线412的数量也可以大于两条，两条以上的所述第二电极走线412可以连接所述第一电极走线411上的任意不同位置，本实施例在此不作赘述。
本实施例通过将所述公共电极层400设置为包括第一电极走线411和至少一条第二电极走线412，使所述公共电极层400延伸至所述像素电极区102内，相较于单独的第一电极走线411，本实施例中的公共电极层400能够在所述像素电极区102内与像素电极之间形成更加均衡的电场，从而为子像素提供更加稳定均匀的像素电压，进一步改善显示效果。
请参阅图5，在本申请的阵列基板中，所述第一电极走线411在所述第二方向上的宽度可以小于所述第二电极走线412在所述第一方向上的宽度。由于所述电极连接部420可以与所述第一电极走线411一体成型，而且所述电极连接部420与所述第一电极走线411沿所述第二方向的宽度可以相同，因此，在本实施例中，所述电极连接部420在所述第二方向上的宽度可以小于第二电极走线412在所述第一方向上的宽度。
也就是说，本实施例通过将所述电极连接部420的沿第二方向的宽度设置得更小，可以减少所述电极连接部420与所述第二有源层510及所述数据线200的交叠面积，进而减小电极连接部420、有源构件510及数据线200三者之间的耦合电容因正负帧显示造成的电容差异，达到改善水平串扰问题的效果。
请参阅图6，图6是本申请所述阵列基板的第五种像素结构示意图，在本申请的阵列基板中，所述公共电极层400还可以包括沿所述第一方向延伸的第三电极走线413，所述第三电极走线413位于所述阵列基板的像素电极区102内，以使所述公共电极层400可以沿所述第一方向设置在所述像素电极区102内，进一步提高所述像素电极区102内的像素电压均匀性。
在本实施例中，所述第三电极走线413可以与所述第二电极走线412交叉设置，以及所述第三电极走线413的中点可以与所述第二电极走线412的中点重合。换言之，所述第二电极走线412位于所述像素电极区102内沿所述第二方向的中心线上，所述第三电极走线413位于所述像素电极区102内沿所述第一方向的中心线上。此时，所述第二电极走线412与所述第三电极走线413在所述像素电极区102的中心线位置形成“十”字形的电极分支，可以更进一步地改善所述像素电极区102内的公共电极层400与像素电极形成的电场均匀性，进一步改善显示效果。
在本实施例中，所述第三电极走线413沿所述第一方向的相对两端不超出所述子像素单元100的像素电极区102，换言之，所述第三电极走线413沿所述第一方向的相对两端与所述数据线200不交叠，即所述数据线200在所述公共电极层400上的正投影与所述第三电极走线413不重叠。
请参阅图7和图8，在本申请的阵列基板中，所述公共电极层400还可以包括沿所述第一方向延伸的第四电极走线414，所述第四电极走线414与至少一条所述第二电极走线412电连接，所述第四电极走线414位于所述阵列基板的像素电极区102内。
在本实施例中，所述第四电极走线414可以与所述第二电极走线412远离所述第一电极走线411的端部连接，换言之，所述第四电极走线414可以沿所述第一方向平行于所述第一电极走线411设置，且所述第四电极走线414可以位于所述像素电极区102的边缘位置。
请参阅图7，图7是本申请所述阵列基板的第六种像素结构示意图，在本实施例中，当所述第二电极走线412的数量为一条时，所述第二电极走线412可以位于所述像素电极区102的中心线上，所述第二电极走线412远离所述第一电极走线411的端部可以与所述第四电极走线414的中点连接。此时，可以不用在所述像素电极区102内设置所述第三电极走线413，所述第一电极走线411与所述第二电极走线412及所述第四电极走线414可以形成“工”字形的公共电极层400。
需要说明的是，在本实施例中，所述第四电极走线414位于所述像素电极区102远离所述薄膜晶体管区101的一侧，并且，所述第四电极走线414与两个所述第二有源层510在所述公共电极层400上的正投影不重叠。
请参阅图8，图8是本申请所述阵列基板的第七种像素结构示意图，在本实施例中，所述像素电极区102内可以同时设置所述第二电极走线412、所述第三电极走线413及所述第四电极走线414。此时，所述第一电极走线411与所述第二电极走线412、所述第三电极走线413及所述第四电极走线414可以将所述像素电极区102划分为四个区域，四个区域的面积大小可以相等或者不等。
请参阅图9和图10，图9是本申请所述阵列基板的第八种像素结构示意图，图10是本申请所述阵列基板的第九种像素结构示意图。在本实施例中，当所述第二电极走线412的数量为一条时，所述第二电极走线412也可以位于所述像素电极区102内的任意位置，如位于所述像素电极区102的边缘位置等，本实施例在此仅以图9和图10进行图示，并不对其展开赘述。
本实施例通过在所述像素电极区102内设置所述第四电极走线414，使所述第四电极走线414与所述第二电极走线412及所述第一电极走线411可以形成“工”字形的公共电极层400，“工”字形的公共电极层400与像素电极之间可以形成更加规则、均匀性更好的电场，从而为子像素提供更加稳定均匀的像素电压，进一步改善显示效果。
请参阅图11，图11是本申请所述阵列基板的第十种像素结构示意图，在本实施例中，当所述第二电极走线412的数量为两条时，两条所述第二电极走线412的第一端可以分别连接所述第一电极走线411沿所述第一方向的两个端部，两条所述第二电极走线412远离所述第一电极走线411的第二端可以分别连接所述第四电极走线414的两个端部。此时，所述第一电极走线411与两条所述第二电极走线412及所述第四电极走线414可以形成矩形框状的公共电极层400，矩形框装的公共电极层400相较于“一”字形、“十”字形的公共电极层400具有更高的电场均匀性。
在本实施例中，在所述第一方向上，相邻的两个所述公共电极层400的所述第四电极走线414可以分离设置，至少一个所述有源构件510位于相邻两个所述公共电极层400的所述第四电极走线414之间。也就是说，每个所述公共电极层400可以呈矩形框状，而且，相邻的两个所述公共电极层400仅通过位于所述薄膜晶体管区101内的电极连接部420实现连接。
本实施例通过以上设置，使相邻两个所述公共电极层400的连接位置由两个减少为一个，进而减少所述有源构件510与所述公共电极层400及所述数据线200的三者交叠位置的数量，在减小耦合电容影响的同时，也能较好地兼顾公共电极层400的电场均匀性。
本申请实施例还提供一种显示面板，所述显示面板可以包括对置基板、液晶层和以上实施例所述的阵列基板，所述对置基板可以为彩膜基板。所述阵列基板与所述对置基板相对间隔设置，所述液晶层设置在所述阵列基板和所述对置基板之间。在本实施例中，所述显示面板可以应用于包括但不限于电视、电脑、手机等智能显示设备。
本申请实施例通过在所述阵列基板上去除部分所述公共电极层400，来减少所述公共电极层400与所述有源构件510的正投影的交叠位置数量，进而减小正负帧显示时因所述有源构件510与所述公共电极层400及所述数据线200之间形成的耦合电容不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。
以上对本申请实施例所提供的一种阵列基板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括多条数据线和多条扫描线，多条所述数据线与多条所述扫描线围成多个子像素单元；其中，所述子像素单元包括：
衬底；
公共电极层，设置在所述衬底上；以及
有源层，设置于所述公共电极层的一侧，所述有源层包括至少一个第一有源层和至少一个第二有源层，所述第一有源层位于所述阵列基板的薄膜晶体管内；
其中，至少一个所述第二有源层不位于所述公共电极层和所述数据线交叠的位置处。
2.根据权利要求1所述的阵列基板，其特征在于，在第一方向上，相邻的两个所述子像素单元的所述公共电极层之间设置有电极连接部，所述第一方向与所述扫描线的延伸方向平行；
其中，所述电极连接部靠近所述薄膜晶体管设置，以及至少一个所述第二有源层在所述公共电极层上的正投影与所述电极连接部不重叠。
3.根据权利要求2所述的阵列基板，其特征在于，所述公共电极层包括沿所述第一方向延伸的第一电极走线，所述第一电极走线靠近所述薄膜晶体管设置；
其中，在所述第一方向上，相邻的两个所述公共电极的所述第一电极走线通过所述电极连接部连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述公共电极层还包括至少一条沿第二方向延伸的第二电极走线，所述第一电极走线与所述第二电极走线连接；
其中，所述第二方向与所述数据线的延伸方向平行。
5.根据权利要求4所述的阵列基板，其特征在于，所述子像素单元还包括设置于所述公共电极层上的像素电极层；
其中，所述第二电极走线与所述第一电极走线的中点连接，以及所述第二电极走线在所述像素电极层上的正投影位于所述像素电极层内。
6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极层还包括沿所述第一方向延伸的第三电极走线，所述第三电极走线在所述像素电极层内的正投影位于所述像素电极层内；
其中，所述第三电极走线与所述第二电极走线交叉设置，以及所述第三电极走线的中点与所述第二电极走线的中点重合。
7.根据权利要求4至6任一项所述的阵列基板，其特征在于，所述公共电极层还包括沿所述第一方向延伸的第四电极走线，所述第四电极走线与至少一条所述第二电极走线连接，以及所述第四电极走线远离所述薄膜晶体管设置，所述第四电极走线的相对两端与所述数据线不交叠。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二电极走线的数量为两条，两条所述第二电极走线分别与所述第一电极走线的相对两端电性连接；
其中，所述第四电极走线的相对两端分别与两条所述第二电极走线远离所述第一电极走线的端部连接。
9.根据权利要求4所述的阵列基板，其特征在于，所述第一电极走线在所述第二方向上的宽度小于所述第二电极走线在所述第一方向上的宽度。
10.一种显示面板，其特征在于，包括对置基板、液晶层和如权利要求1至9任一项所述的阵列基板，所述阵列基板与所述对置基板相对间隔设置，所述液晶层设置在所述阵列基板和所述对置基板之间。
CN202210494354.0A 2022-05-07 2022-05-07 阵列基板及显示面板 Pending CN114823735A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210494354.0A CN114823735A (zh) 2022-05-07 2022-05-07 阵列基板及显示面板
PCT/CN2022/094140 WO2023216305A1 (zh) 2022-05-07 2022-05-20 阵列基板及显示面板
US17/789,696 US20230359094A1 (en) 2022-05-07 2022-05-20 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210494354.0A CN114823735A (zh) 2022-05-07 2022-05-07 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114823735A true CN114823735A (zh) 2022-07-29

Family

ID=82511761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210494354.0A Pending CN114823735A (zh) 2022-05-07 2022-05-07 阵列基板及显示面板

Country Status (2)

Country Link
CN (1) CN114823735A (zh)
WO (1) WO2023216305A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115830995A (zh) * 2022-12-29 2023-03-21 Tcl华星光电技术有限公司 显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825788B (zh) * 2009-03-04 2012-11-21 北京京东方光电科技有限公司 触摸显示器、tft-lcd阵列基板及其制造方法
CN102280443B (zh) * 2010-06-08 2014-06-11 北京京东方光电科技有限公司 阵列基板的结构及制造方法
CN111025801A (zh) * 2019-12-09 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN111582096B (zh) * 2020-04-28 2024-02-02 上海天马微电子有限公司 指纹识别结构及装置、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115830995A (zh) * 2022-12-29 2023-03-21 Tcl华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
WO2023216305A1 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
CN106684101B (zh) 阵列基板、显示面板及显示装置
CN107966864B (zh) 一种液晶显示装置
US9964823B2 (en) Display panel and display device
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN106773394B (zh) 一种阵列基板、显示面板及显示装置
US7880833B2 (en) Thin film transistor array panel for a display
US10546879B2 (en) Array substrate and display device
US11942487B2 (en) Array substrate and display panel
CN109188805B (zh) 像素阵列结构、显示面板及显示装置
CN106886112B (zh) 阵列基板、显示面板和显示装置
US9412767B2 (en) Liquid crystal display device and method of manufacturing a liquid crystal display device
US20190006477A1 (en) Thin film transistor, goa circuit, display substrate and display device
CN111580316B (zh) 显示面板及电子装置
WO2016078208A1 (zh) 一种阵列基板、显示装置
KR102000648B1 (ko) 어레이 기판, 디스플레이 장치 및 어레이 기판 제조 방법
US20220052081A1 (en) Array substrate, method for manufacturing the same, display panel and display device
CN113534561B (zh) 显示基板及其制造方法、显示装置
CN114446260B (zh) 一种阵列基板及显示装置
CN114823735A (zh) 阵列基板及显示面板
CN111290185B (zh) 阵列基板及其制作方法、显示面板
CN104423111A (zh) 一种像素结构以及阵列基板、液晶显示装置
CN203519984U (zh) 一种像素结构以及阵列基板、液晶显示装置
US20230359094A1 (en) Array substrate and display panel
JP2006276160A (ja) 液晶表示素子
WO2024065465A1 (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination