TWI513003B - 液晶顯示面板及液晶顯示裝置 - Google Patents

Description

液晶顯示面板及液晶顯示裝置

本發明係關於一種液晶顯示面板及具備此液晶顯示面板之液晶顯示裝置。

隨著科技的進步，顯示裝置已經廣泛的被運用在各種領域，尤其是液晶顯示裝置，因具有體型輕薄、低功率消耗及無輻射等優越特性，已經漸漸地取代傳統陰極射線管顯示裝置，而應用至許多種類之電子產品中，例如行動電話、可攜式多媒體裝置、筆記型電腦、液晶電視及液晶螢幕等等。

以液晶顯示裝置為例，液晶顯示裝置主要包含一液晶顯示面板(LCD Panel)以及一背光模組(Backlight Module)。其中，液晶顯示面板具有一薄膜電晶體基板、一彩色濾光基板以及一夾設於兩基板間的液晶層，且兩基板與液晶層可形成複數個陣列設置的畫素。背光模組可將一光源的光線均勻地分佈到液晶顯示面板，並經由各畫素顯示色彩而形成一影像。

對於主動矩陣(active matrix)式液晶顯示裝置而言，薄膜電晶體係做為液晶顯示面板之畫素開關元件。其中，薄膜電晶體具有一閘極、一汲極、一源極及一通道層，閘極與掃描線電連接並受其控制而開啟，源極與資料線電連接以接受訊號，而汲極與畫素電極電連接。藉由上述連接方式，當閘極接收到掃描訊號時，薄膜電晶體會開啟而使得資料線所發出的訊號可經由源極、通道層與汲極到達畫素電極，此時畫素電極與共通電極之間形成一液晶電容，藉此可改變穿透率而達到控制灰階亮度的目的。

然而，由於薄膜電晶體之通道層係完全曝露在背光源的光線照射下，因此會造成薄膜電晶體之光漏電流(photo leakage)增加而影響薄膜電晶體的正常運作，使得液晶顯示裝置產生閃爍(flicker)或串音 (crosstalk)的問題，此現象尤其在背光源強度超過10,000尼特(nits)以 上者更為明顯。習知技術係於液晶顯示面板之基板與通道層之間設置一遮光層，以阻擋入射至通道層的光線，進而改善薄膜電晶體之光漏電流。然而，設置遮光層將增加液晶顯示裝置的製程複雜度。

因此，如何提供一種液晶顯示面板及液晶顯示裝置，可在不使用遮光層的情況下降低薄膜電晶體的光漏電流，已成為重要課題之一。

有鑑於上述課題，本發明之目的為提供一種可在不使用遮光層的情況下降低薄膜電晶體的光漏電流之液晶顯示面板及液晶顯示裝置。

為達上述目的，依據本發明之一種液晶顯示面板包括一薄膜電晶體基板、一對向基板以及一液晶層。薄膜電晶體基板具有一基板、一薄膜電晶體及一緩衝層。薄膜電晶體設置於基板之上，並具有一閘極、一源極、一汲極及一通道層，閘極與通道層相對而設，源極及汲極分別設置於通道層上，並與通道層接觸。緩衝層設置於基板之上，並直接接觸通道層，緩衝層與通道層之接觸面的光線反射率的範圍係介於25%~80%之間。對向基板與薄膜電晶體基板相對設置。液晶層設置於薄膜電晶體基板與對向基板之間。

為達上述目的，依據本發明之一種液晶顯示裝置包括一液晶顯示面板以及一背光模組。液晶顯示面板包含一薄膜電晶體基板、一對向基板及一液晶層，薄膜電晶體基板具有一基板、一薄膜電晶體及一緩衝層，薄膜電晶體設置於基板之上，並具有一閘極、一源極、一汲極及一通道層，閘極與通道層相對而設，源極及汲極分別設置於通道層上，並與通道層接觸，緩衝層設置於基板之上，並直接接觸通道層，緩衝層與通道層之接觸面的光線反射率的範圍係介於25%~80%之間。對向基板與薄膜電晶體基板相對設置，液晶層設置於薄膜電晶體基板與對向基板之間。背光模組設置於薄膜電晶體基板相對於對向基板之另一側。

在一實施例中，緩衝層位於通道層與基板之間，閘極位於通道層之上。

在一實施例中，薄膜電晶體基板更具有一元件區及一穿透區，緩衝層使用同一製程而形成於元件區及穿透區。

在一實施例中，緩衝層包含一第一緩衝層及一第二緩衝層，第一緩衝層設置於基板上，第二緩衝層設置於第一緩衝層上。

在一實施例中，第一緩衝層或第二緩衝層的材質包含氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或氧化鉿，或其組合。

在一實施例中，第二緩衝層的厚度為x，反射率為y，且厚 度x與反射率y滿足以下等式：，其中，x_c =(第一緩衝層厚度×第一緩衝層的折射率)/(2×第二緩衝層的折射率)，w=背光波長/(4×第二緩衝層的折射率)，A=(光線反射率最大值-光線反射率最小值)/2，y₀ 為第二緩衝層的厚度為0時，接觸面F之光線反射率。

在一實施例中，第一緩衝層的厚度介於50~70奈米之間，第二緩衝層的厚度介於200~230奈米之間。

在一實施例中，緩衝層與通道層之接觸面的光線反射率的範圍係介於30%~60%之間。

承上所述，因依據本發明之液晶顯示面板及液晶顯示裝置中，係透過將緩衝層設置於基板之上，並直接接觸通道層，且使得緩衝層與通道層之接觸面的光線反射率的範圍介於25%~80%之間。藉此，可於不設置遮光層的情況下，透過提高緩衝層及通道層之接觸面的光線反射率來降低薄膜電晶體的光漏電流。在本發明之一實施例中，係固定第一緩衝層的厚度，並透過調整第二緩衝層的厚度，使接觸面之光線反射率為最高，藉此可降低薄膜電晶體的光漏電流，避免液晶顯示裝置產生閃爍或串音的問題。

1、1a‧‧‧薄膜電晶體基板

11‧‧‧基板

12‧‧‧緩衝層

121‧‧‧第一緩衝層

122‧‧‧第二緩衝層

131‧‧‧第一絕緣層

132‧‧‧第二絕緣層

141‧‧‧第一介電層

142‧‧‧第二介電層

15‧‧‧平坦化層

16‧‧‧畫素電極層

17‧‧‧鈍化層

2‧‧‧對向基板

3‧‧‧液晶層

4‧‧‧液晶顯示裝置

5‧‧‧背光模組

A‧‧‧元件區

B‧‧‧透光區

C‧‧‧通道層

D‧‧‧汲極

F‧‧‧接觸面

G‧‧‧閘極

L、L1‧‧‧虛線

L1‧‧‧實線

O‧‧‧通孔

P1、P2‧‧‧液晶顯示面板

S‧‧‧源極

T、Ta‧‧‧薄膜電晶體

圖1為本發明較佳實施例之一種液晶顯示面板的剖視示意圖。

圖2為本發明較佳實施例另一實施態樣之液晶顯示面板的示意圖。

圖3為本發明較佳實施例之一種液晶顯示裝置的示意圖。

圖4為圖1之緩衝層與通道層之接觸面的光線反射率與第二緩衝層的厚度之關係示意圖。

圖5為不同背光光線的波長與接觸面的光線反射率之關係示意圖。

圖6為不同背光光線的強度下，薄膜電晶體之光漏電流與習知技術之光漏電流的比較示意圖。

以下將參照相關圖式，說明依本發明較佳實施例之液晶顯示面板及液晶顯示裝置，其中相同的元件將以相同的參照符號加以說明。

為了方便說明，本發明圖示中所顯示各元件之高度及寬度的尺寸關係(比例)僅為示意，並不代表實際的尺寸關係。

請參照圖1所示，其為本發明較佳實施例之一種液晶顯示面板P1的剖視示意圖。

液晶顯示面板P1為一主動矩陣式(active matrix)液晶顯示面板，並具有一薄膜電晶體基板1、一對向基板2以及一夾設於兩基板間的液晶層3。對向基板2與薄膜電晶體基板1相對設置，而液晶層3設置於薄膜電晶體基板1與對向基板2之間。於此，對向基板2可具有一濾光層(圖未顯示)，以成為一彩色濾光基板。對向基板2為一可透光之材質，例如是玻璃、石英或類似物。此外，薄膜電晶體基板1、對向基板2與液晶層3可形成複數個陣列設置的畫素，且各畫素分別具有一元件區及一透光區。於此，圖1係標示液晶顯示面板P1中，薄膜電晶體基板1上的一個元件區A及一個透光區B的示意圖。

薄膜電晶體基板1具有一基板11、一薄膜電晶體T、一緩衝層12。另外，薄膜電晶體基板1更具有一第一絕緣層131、一第二絕緣層132、一第一介電層141及一第二介電層142。

基板11為一可透光之材質，在實施上，例如可為玻璃、石英或類似物、塑膠、橡膠、玻璃纖維或其他高分子材料，較佳的可為一硼酸鹽無鹼玻璃基板(alumino silicate glass substrate)。在實際運用時，薄膜 電晶體基板1之基板11與對向基板2係可選用相同或不同之材質，例如基板11使用硼酸鹽無鹼玻璃基板，而對向基板2使用鉀玻璃基板。另外，液晶顯示面板P1更可包括一黑色矩陣層(圖未顯示)，於垂直基板11的方向上，黑色矩陣層可遮住元件區A，使光線無法穿過元件區A，不被黑色矩陣層遮住的區域即為透光區B。其中，黑色矩陣層可設置於薄膜電晶體基板1上或對向基板2上。當黑色矩陣層設置於薄膜電晶體基板1時，即可成為一BOA(BM on array)基板。

薄膜電晶體T設置於基板11之上，並位於緩衝層12上。於此，薄膜電晶體T係形成於元件區A。其中，薄膜電晶體T可為top gate(上閘極)型的薄膜電晶體T，或為bottom gate(下閘極)型的薄膜電晶體。在本實施例中，係以top gate的薄膜電晶體T為例，因此如圖1所示，緩衝層12係位於薄膜電晶體T與基板11之間。其中，薄膜電晶體T具有一閘極G、一通道層C、一源極S及一汲極D。閘極G與通道層C相對而設，並位於通道層C之上，而緩衝層12位於基板11與通道層C之間，並直接接觸通道層C，以具有一接觸面F。其中，閘極G之材質係為金屬(例如為鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構。部分用以傳輸驅動訊號之導線，可以使用與閘極G同層且同一製程之結構，彼此電性相連，例如掃描線。

通道層C相對閘極G位置設置於緩衝層12上。在實施上，通道層C係為一半導體層，並例如但不限於為多晶矽(Polysilicon)材料製造。另外，通道層C的材料例如但不限於包含一氧化物半導體。前述之氧化物半導體包括氧化物，且氧化物包括銦、鎵、鋅及錫其中之一，例如為氧化銦鎵鋅(Indium Gallium Zinc Oxide,IGZO)。另外，源極S與汲極D分別設置於通道層C上，且源極S和汲極D分別與通道層C接觸，於薄膜電晶體T之通道層C未導通時，兩者係電性分離。其中，源極S與汲極D之材質可為金屬(例如鋁、銅、銀、鉬、或鈦)或其合金所構成的單層或多層結構。此外，部分用以傳輸驅動訊號之導線，可以使用與源極S與汲極D同層且同一製程之結構，例如資料線。

值得一提的是，在本實施例中，源極S與汲極D係直接設置於通道層C上，而不需一蝕刻終止(etch stop)層。不過，在其它的實施 例中，薄膜電晶體之源極與汲極亦可設置於蝕刻終止層上，且源極與汲極之一端係分別自蝕刻終止層之開口與通道層接觸。其中，蝕刻終止層係可為有機材質例如為有機矽氧化合物，或單層無機材質例如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質組合之多層結構。

緩衝層12設置於基板11之上，並直接接觸通道層C。緩衝層12可包含一層或多層結構，並使用同一製程而形成於元件區A及穿透區B上。在本實施例中，緩衝層12係以包含一第一緩衝層121及一第二緩衝層122為例，且第一緩衝層121及第二緩衝層122係由下而上依序形成於基板11上。其中，第一緩衝層121設置於基板11上，而第二緩衝層122設置於第一緩衝層121上，使得第二緩衝層122直接接觸通道層C而與通道層C之間具有接觸面F。第一緩衝層121及第二緩衝層122的材質可為相同或不相同，並可分別包含氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或氧化鉿。於此，係以第一緩衝層121為氮化矽，而第二緩衝層122氧化矽為例。其中，緩衝層12與通道層C之接觸面F的光線反射率的範圍係介於25%~80%之間。換言之，本發明可於不設置遮光層的情況下，藉由提高緩衝層12(第二緩衝層122)及通道層C之接觸面F的光線反射率來降低薄膜電晶體T的光漏電流，以下會再詳細說明。

第一絕緣層131設置於通道層C上，並覆蓋通道層C。於此，第一絕緣層131覆蓋通道層C，並與第二緩衝層122接觸。第二絕緣層132設置於第一絕緣層131上，並位於閘極G之下。另外，第一絕緣層131係設置於第二緩衝層122及第一介電層141之間，且源極S及汲極D分別穿過第一絕緣層131、第一介電層141及第二介電層142，並與通道層C接觸。第一絕緣層131及第二絕緣層132可分別為一層或多層結構，而其材質可包含氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或氧化鉿，或其組合。於此，第一絕緣層131係為氧化矽，第二絕緣層係為氮化矽為例。

第一介電層141設置於第一絕緣層131上，並完全覆蓋閘極G，而第二介電層142設置於第一介電層141上。於此，第一介電層141及第二介電層142係依序形成於第一絕緣層131上。其中，第一介電層141及第二介電層142的材質可分別包含氮化矽、氧化矽、氮氧化矽、碳化矽、 氧化鋁、或氧化鉿，或其組合。於此，係以第一介電層141為氮化矽，而第二介電層142為氧化矽為例。

另外，薄膜電晶體基板1更具有一平坦化層15及一畫素電極層16，平坦化層15係設置於第二介電層142上，並覆蓋第二介電層142，以達到平坦化的作用。平坦化層14的材質可例如包含有機或無機絕緣材料，並例如為聚萘二甲酸乙二醇酯(PEN)、壓克力(PMMA)、或聚醯亞胺(PI)，於此，並不加以限定。畫素電極層16設置於平坦化層15之上，並與汲極D電性連接。於此，畫素電極層16係透過平坦化層15上的一通孔O與汲極D電性連接。其中，畫素電極層16的材質可例如為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、或氧化鋅(ZnO)等透明導電材料，於此並不限定。

此外，薄膜電晶體基板1更可包括一共同電極層及鈍化層(圖未顯示)，共同電極層設置於平坦化層14上，而鈍化層可設置於共同電極層上，並覆蓋部分共同電極層。另外，畫素電極層16可設置於鈍化層上，並可覆蓋部分鈍化層。

請參照圖2所示，其為本發明較佳實施例另一實施態樣之液晶顯示面板P2的示意圖。

與圖1之液晶顯示面板P1主要的不同在於，液晶顯示面板P2之薄膜電晶體基板1a上的薄膜電晶體Ta係為一bottom gate型的薄膜電晶體，因此如圖2所示，緩衝層12(包含第一緩衝層121及第二緩衝層122)位於閘極G與通道層C之間，且通道層C位於閘極G之上。於此，閘極G設置於基板22上，並與基板11直接接觸。另外，第一緩衝層121及第二緩衝層122(也可稱為閘極介電層)係依序設置於閘極G上，並完全覆蓋閘極G。本實施例之薄膜電晶體基板1a並不具有薄膜電晶體基板1之第一絕緣層131、第二絕緣層132、第一介電層141及第二介電層142，而是具有一鈍化層17、一平坦化層15及一畫素電極層16。其中，鈍化層17設置於源極S、汲極D及通道層C上，並覆蓋薄膜電晶體Ta。平坦化層15設置於鈍化層17上，而畫素電極層16設置於平坦化層15上，並透過通孔O與汲極D電性連接。其中，鈍化層17的材料可為無機材質，例如可為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結 構，於此係以一層氮化矽層為例。

此外，液晶顯示面板P2的其它元件的技術特徵可參照液晶顯示面板P1的相同元件，於此不再贅述。

另外，請參照圖3所示，其為本發明較佳實施例之一種液晶顯示裝置4的示意圖。

液晶顯示裝置4包括一液晶顯示面板P1以及一背光模組5。背光模組5設置於液晶顯示面板P1之薄膜電晶體基板1相對於對向基板2之另一側，並發出光線，使光線自薄膜電晶體基板1通過液晶層3，再由對向基板2射出。對本領域的技術人員，背光模組5係為一習知技藝，不再贅述。此外，也可將液晶顯示面板P1更換成上述之液晶顯示面板P2，以成為另一實施例之液晶顯示裝置。其中，液晶顯示面板P1及液晶顯示面板P2已於上述中詳述，不再贅述。

以下，說明本發明如何於不增設遮光層的情況下，如何藉由提高緩衝層12及通道層C之接觸面F的光線反射率來降低薄膜電晶體T的光漏電流。

請參照圖1、圖4及圖5所示，其中，圖4為圖1之緩衝層12與通道層C之接觸面F的光線反射率與第二緩衝層122的厚度之關係示意圖，而圖5為不同背光光線的波長與接觸面F的光線反射率之關係示意圖。

請先參照圖5所示，其中，虛線L為背光光線的頻譜。由圖5可知，背光源的光線波長(白光)的峰值主要為450奈米(nm)。因此，要降低薄膜電晶體T的光漏電流主要是要將波長為450奈米左右的光線反射率提高。因此，本發明係基於此前提之下，提出的手段是調整緩衝層12的厚度來提高其反射率，藉此降低薄膜電晶體T的光漏電流。其中，當於接觸面F上產生建設性干涉時，接觸面F的反射率可為最大。

因此，如圖4所示，本實施例提出緩衝層12(於此為第二緩衝層122)的厚度x與接觸面F之反射率y的方程式如下： ，其中，圖4的虛線為一正弦波形，而實線為透過調整第 二緩衝層122厚度，並實際量測接觸面F之反射率的結果。當正弦波的值為1時，反射率y為最高。在本實施例中，為了使反射率提高，且具有適當厚度的緩衝層，第一緩衝層121的厚度係介於50~70奈米之間，第二緩衝層122的厚度介於200~230奈米之間。在本實施例中，係固定第一緩衝層121的厚度為56奈米(因調整第一緩衝層121的厚度對反射率的影響不大)，並調整第二緩衝層122的厚度，以藉此提高接觸面F之光線反射率。其中，x_c =(第一緩衝層厚度×第一緩衝層的折射率)/(2×第二緩衝層的折射率)，w=背光波長/(4×第二緩衝層的折射率)，A=(光線反射率最大值-光線反射率最小值)/2，y₀ 為第二緩衝層的厚度為0時，接觸面F之光線反射率(即僅具有第一緩衝層121時，接觸面F之光線反射率)。於此，x_c 係依據第一緩衝層121及第二緩衝層122的折射率而定，且x_c =(50nm×n1)/(2×n2)，n1為第一緩衝層121的折射率，而n2為第二緩衝層122的折射率。另外，w係依據入射光線波長λ及第二緩衝層122的折射率n2而定，且w=λ/4×n2(λ=450nm；如果入射光波長λ的峰值不同時，則w將跟著不同)。此外，A為圖4之正弦波的振幅。經計算得知，x_c =206.74、w=755.91、A=16.45，而y₀ =24.51。

於此，緩衝層12與通道層C之接觸面F的光線反射率的範圍係可介於30%~60%之間。在本實施例中，當第一緩衝層121的厚度為56奈米，而第二緩衝層122的厚度例如為217nm時，可使正弦波的值為最大，亦即接觸面F的光線反射率y為最大，且反射率可達到40%左右。另外，於其它的實施態樣中，其它的厚度也可達最大的反射率，例如圖4中，當第二緩衝層122的厚度大約為60nm或360nm時，一樣也可得到最大的反射率。

另外，請再參照圖5所示，於此，虛線L1為習知技術中，第一緩衝層的厚度為50nm而第二緩衝層厚度為130nm所得到的光線反射率。另外，實線L2為本實施例中，第一緩衝層的厚度為56nm，而第二緩衝層的厚度為217nm所得到的光線反射率。因此，可明顯發現，本實施例藉由調整第一緩衝層的厚度為56nm，而第二緩衝層的厚度為217nm時，可於背光源的光線波長(白光)在400nm~490nm的情況下，使其光線反射率比習知高相當多。因此，可降低薄膜電晶體T的光漏電流。

接著，請參照圖6所示，其為不同背光光線的強度下，薄膜電晶體之光漏電流與習知技術之光漏電流的比較示意圖。於此，實線為習知技術中，第一緩衝層的厚度為50nm而第二緩衝層厚度為130nm所得到的光漏電流的曲線，而虛線為本發明中，第一緩衝層的厚度為56nm，第二緩衝層的厚度為217nm所得到的光漏電流的曲線。由圖6中可明顯發現，與習知相較，於不同光線強度下，本實施例透過調整第二緩衝層122的厚度(固定第一緩衝層121的厚度)可提高接觸面F之光線反射率，藉此可明顯地降低薄膜電晶體T的光漏電流。

綜上所述，因依據本發明之液晶顯示面板及液晶顯示裝置中，係透過將緩衝層設置於基板之上，並直接接觸通道層，且使得緩衝層與通道層之接觸面的光線反射率的範圍介於25%~80%之間。藉此，可於不設置遮光層的情況下，透過提高緩衝層及通道層之接觸面的光線反射率來降低薄膜電晶體的光漏電流。在本發明之一實施例中，係固定第一緩衝層的厚度，並透過調整第二緩衝層的厚度，使接觸面之光線反射率為最高，藉此可降低薄膜電晶體的光漏電流，避免液晶顯示裝置產生閃爍或串音的問題。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

1‧‧‧薄膜電晶體基板

11‧‧‧基板

12‧‧‧緩衝層

121‧‧‧第一緩衝層

122‧‧‧第二緩衝層

131‧‧‧第一絕緣層

132‧‧‧第二絕緣層

141‧‧‧第一介電層

142‧‧‧第二介電層

15‧‧‧平坦化層

16‧‧‧畫素電極層

2‧‧‧對向基板

3‧‧‧液晶層

A‧‧‧元件區

B‧‧‧透光區

C‧‧‧通道層

D‧‧‧汲極

F‧‧‧接觸面

G‧‧‧閘極

O‧‧‧通孔

P1‧‧‧液晶顯示面板

S‧‧‧源極

T‧‧‧薄膜電晶體

Claims (10)

1. 一種液晶顯示面板，包括：一薄膜電晶體基板，具有：一基板；一薄膜電晶體，設置於該基板之上，並具有一閘極、一源極、一汲極及一通道層，該閘極與該通道層相對而設，該源極及該汲極分別設置於該通道層上，並與該通道層接觸；及一緩衝層，設置於該基板之上，並直接接觸該通道層，該緩衝層與該通道層之接觸面的光線反射率的範圍係介於25%~80%之間；一對向基板，與該薄膜電晶體基板相對設置；以及一液晶層，設置於該薄膜電晶體基板與該對向基板之間。
2. 如申請專利範圍第1項所述之液晶顯示面板，其中該緩衝層位於該通道層與該基板之間，該閘極位於該通道層之上。
3. 如申請專利範圍第1項所述之液晶顯示面板，其中該薄膜電晶體基板更具有一元件區及一穿透區，該緩衝層使用同一製程而形成於該元件區及該穿透區。
4. 如申請專利範圍第1項所述之液晶顯示面板，其中該緩衝層包含一第一緩衝層及一第二緩衝層，該第一緩衝層設置於該基板上，該第二緩衝層設置於該第一緩衝層上。
5. 如申請專利範圍第4項所述之液晶顯示面板，其中該第一緩衝層或該第二緩衝層的材質包含氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、或氧化鉿，或其組合。
6. 如申請專利範圍第4項所述之液晶顯示面板，其中該第一緩衝層的厚度 介於50~70奈米之間，該第二緩衝層的厚度介於200~230奈米之間。
7. 如申請專利範圍第1項所述之液晶顯示面板，其中該緩衝層與該通道層之接觸面的光線反射率的範圍係介於30%~60%之間。
8. 一種液晶顯示裝置，包括：一液晶顯示面板，包含一薄膜電晶體基板、一對向基板及一液晶層，該薄膜電晶體基板具有一基板、一薄膜電晶體及一緩衝層，該薄膜電晶體設置於該基板之上，並具有一閘極、一源極、一汲極及一通道層，該閘極與該通道層相對而設，該源極及該汲極分別設置於該通道層上，並與該通道層接觸，該緩衝層設置於該基板之上，並直接接觸該通道層，該緩衝層與該通道層之接觸面的光線反射率的範圍係介於25%~80%之間，該對向基板與該薄膜電晶體基板相對設置，該液晶層設置於該薄膜電晶體基板與該對向基板之間；以及一背光模組，設置於該薄膜電晶體基板相對於該對向基板之另一側。
9. 如申請專利範圍第8項所述之液晶顯示裝置，其中該緩衝層包含一第一緩衝層及一第二緩衝層，該第一緩衝層設置於該基板上，該第二緩衝層設置於該第一緩衝層上。
10. 如申請專利範圍第9項所述之液晶顯示裝置，其中該第二緩衝層的厚度為x，該光線反射率為y，且該厚度x與該光線反射率y滿足以下等式： ，其中，x_c =(該第一緩衝層厚度×該第一緩衝層的折射率)/(2×該第二緩衝層的折射率)，w=背光波長/(4×該第二緩衝層的折射率)，A=(該光線反射率最大值-該光線反射率最小值)/2，y₀ 為該第二緩衝層的厚度 為0時，該接觸面之光線反射率。