TWI763027B - 接面場效電晶體 - Google Patents

接面場效電晶體 Download PDF

Info

Publication number
TWI763027B
TWI763027B TW109130698A TW109130698A TWI763027B TW I763027 B TWI763027 B TW I763027B TW 109130698 A TW109130698 A TW 109130698A TW 109130698 A TW109130698 A TW 109130698A TW I763027 B TWI763027 B TW I763027B
Authority
TW
Taiwan
Prior art keywords
region
conductivity type
buried layer
field effect
effect transistor
Prior art date
Application number
TW109130698A
Other languages
English (en)
Other versions
TW202211477A (zh
Inventor
莫尼卡 巴提
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109130698A priority Critical patent/TWI763027B/zh
Priority to CN202110493713.6A priority patent/CN114156345A/zh
Publication of TW202211477A publication Critical patent/TW202211477A/zh
Application granted granted Critical
Publication of TWI763027B publication Critical patent/TWI763027B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種接面場效電晶體包括基底、形成於基底上的磊晶層、源極區域、汲極區域、閘極區域、第一內埋層以及第二內埋層。基底具有第一導電型，磊晶層具有第二導電型。源極區域、汲極區域與閘極區域分別設置於磊晶層的表面內。閘極區域具有第一導電型，源極區域和汲極區域具有第二導電型。第一內埋層具有第二導電型，位於閘極區域正下方的磊晶層與基底之間。第二內埋層具有第一導電型，位於磊晶層與基底之間，所述第二內埋層在磊晶層上之垂直投影是在閘極區域與源極區域之間且不與閘極區域重疊。

Description

接面場效電晶體
本發明是有關於一種接面場效電晶體（JFET），且特別是有關於一種能同時提升夾止電壓（pinch-off voltage）與崩潰電壓（breakdown voltage）的高壓接面場效電晶體。
JFET 是一種常開型（normally-on）元件，且JFET元件的空乏型操作模式有較好的雜訊容忍度、導通特性等優點，若能將 JFET元件整合於高壓製程，將可以提供更多的元件選擇性。
然而，因為高壓元件需要具有很高的崩潰電壓，所以通道區域的摻雜濃度只能維持在較低的濃度。這樣一來會導致JFET元件的夾止電壓降低，且難以對元件的夾止電壓與崩潰電壓進行調整。
本發明提供一種接面場效電晶體，可調整與改善夾止電壓並且增加崩潰電壓。
本發明的接面場效電晶體包括基底、形成於基底上的磊晶層、源極區域、汲極區域、閘極區域、第一內埋層以及第二內埋層。基底具有第一導電型，磊晶層具有第二導電型。源極區域與汲極區域分別設置於磊晶層的表面內。閘極區域形成於源極區域與汲極區域之間的磊晶層的表面內。閘極區域具有第一導電型，源極區域和汲極區域具有第二導電型。第一內埋層具有第二導電型，位於閘極區域正下方的磊晶層與基底之間。第二內埋層具有第一導電型，位於磊晶層與基底之間，所述第二內埋層在磊晶層上之垂直投影是在閘極區域與源極區域之間且不與閘極區域重疊。
在本發明的一實施例中，上述源極區域之垂直投影與上述第二內埋層部分重疊。
在本發明的一實施例中，上述第一內埋層與上述第二內埋層相隔一預定距離，且所述預定距離小於或等於閘極區域的寬度。
在本發明的一實施例中，上述第一內埋層在磊晶層上之垂直投影與閘極區域完全重疊，且上述第一內埋層的長度小於閘極區域的寬度。
在本發明的一實施例中，上述第二內埋層的長度小於閘極區域的寬度。
在本發明的一實施例中，上述第一導電型為P型，上述第二導電型為N型。
在本發明的一實施例中，上述接面場效電晶體還可包括一第一隔離結構，形成於閘極區域與源極區域之間，且第一隔離結構之垂直投影與第二內埋層部分重疊或完全重疊。
在本發明的一實施例中，上述接面場效電晶體還可包括一第二隔離結構，形成於閘極區域與汲極區域之間。
在本發明的一實施例中，上述接面場效電晶體還可包括一第一井區，設置於所述磊晶層內，且閘極區域位於第一井區內，其中第一井區具有第一導電型。
在本發明的一實施例中，上述接面場效電晶體還可包括一第二井區，設置於所述磊晶層內，且汲極區域位於第二井區內，其中第二井區具有第二導電型。
基於上述，本發明的接面場效電晶體在閘極區域下方設置有與通道具相同導電型的埋入層，以調整與改善JFET的夾止電壓。而且，在上述埋入層靠近源極側設置有與通道具不同導電型的另一埋入層，以使源極側的區域達到電荷平衡，避免崩潰電壓降低，且可通過設計達到夾止電壓與崩潰電壓均增加的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下實施例中所附的圖式是為了能更完整地描述本發明的實施例，然而本發明仍可使用許多不同的形式來實施，不限於所記載的實施例。此外，為了清楚起見，各個區域或膜層的相對厚度、距離及位置可能縮小或放大。另外，在圖式中使用相似或相同的元件符號表示相似或相同的部位或特徵的存在。
圖1是依照本發明的一實施例的一種接面場效電晶體的剖面示意圖。
請參照圖1，本實施例的接面場效電晶體包括基底100、磊晶層102、源極區域104、汲極區域106、閘極區域108、第一內埋層（buried layer）110以及第二內埋層112。基底100具有第一導電型，基底100可以是半導體材料，如矽基底。磊晶層102形成於所述基底100上並具有第二導電型。在本實施例中，第一導電型為P型，第二導電型為N型，即本實施例的接面場效電晶體為n通道JFET，然而本發明並不限於此；在另一實施例中，第一導電型為N型，第二導電型為P型。源極區域104與汲極區域106分別設置於磊晶層102的表面內，且源極區域104與汲極區域106具有第二導電型，與磊晶層102的導電型相同。閘極區域108則具有第一導電型並形成於源極區域104與汲極區域106之間的磊晶層102的表面內。源極區域104、汲極區域106與閘極區域108均為重摻雜區。由於本實施例的接面場效電晶體是以橫向通道（lateral channel）結構為例，所以於閘極區域108與源極區域104之間可設置一第一隔離結構114，於閘極區域108與汲極區域106之間可設置一第二隔離結構116，且第一隔離結構114還可圍繞源極區域104得到一個源極的主動區（AA區）。第二隔離結構116則明顯比第一隔離結構114要長，以使閘極區域108與汲極區域106之間的距離足夠大以承受高壓，其中第一隔離結構114和第二隔離結構116可圍繞汲極區域106得到一個汲極的AA區。
請繼續參照圖1，第一內埋層110具有第二導電型，且位於閘極區域108正下方的磊晶層102與基底100之間。所謂的「正下方」是指對準閘極區域108的中線之下方設置第一內埋層110。由於閘極區域108正下方設置有導電型與磊晶層102的導電型一樣的第一內埋層110，且第一內埋層110的摻雜濃度比磊晶層102的摻雜濃度高，所以能增加其上方磊晶層102的載子（如N型載子），使通道較不易被夾止而提升夾止電壓（pinch-off voltage）。舉例來說，閘極區域108（或其AA區）的寬度W若是16 µm，第一內埋層110的長度L1可為2 µm、3µm、4µm、5µm、6µm依此類推，且第一內埋層110的長度L1越長，預期可得到越高的夾止電壓。在本實施例中，第一內埋層110在磊晶層102上之垂直投影與閘極區域108完全重疊，且第一內埋層110的長度L1可小於閘極區域108的寬度W。第二內埋層112則是具有第一導電型，並位於磊晶層102與基底100之間。由於第二內埋層112的導電型不同於第一內埋層110的導電型，所以第二內埋層112可以跟因為第一內埋層110而多出來的載子（如N型載子）達到電荷平衡，進而防止接面場效電晶體的崩潰電壓（breakdown voltage）因為第一內埋層110而降低。舉例來說，閘極區域108（或其AA區）的寬度W若是16 µm並固定第一內埋層110的長度L1，第二內埋層112的長度L2可為2 µm、3µm、4µm、5µm、6µm依此類推，且與沒有第二內埋層112的情況相比，預期可得到較高的崩潰電壓並且維持高的夾止電壓。在一實施例中，第二內埋層112的長度L2可小於閘極區域108的寬度W。所述第二內埋層112在磊晶層102上之垂直投影是在閘極區域108與源極區域104之間且不與閘極區域108重疊，因此第一內埋層110與第二內埋層112互不相連且可相隔一預定距離S，其中預定距離S例如小於或等於閘極區域108的寬度W，並且預定距離S可控制在一預定範圍內，以確保夾止電壓的增加以及達到通道內的電荷平衡。在本實施例中，源極區域104之垂直投影與第二內埋層112部分重疊，然而本發明並不限於此；在另一實施例中，若是元件設計導致第一隔離結構114較長、源極區域104與汲極區域106之間的距離較大，則源極區域104之垂直投影可不與第二內埋層112重疊。換句話說，根據設計需求，第一隔離結構114之垂直投影可與第二內埋層112部分重疊（如圖1所示）或完全重疊。
請再度參照圖1，除上述結構外，為了改善接面場效電晶體的電特性，可在磊晶層102內設置一第一井區118與一第二井區120，使閘極區域108位於第一井區118內、汲極區域106位於第二井區120內，其中第一井區118具有第一導電型、第二井區120具有第二導電型；也就是說，第一井區118的導電型與閘極區域108的導電型一樣，第二井區120的導電型與汲極區域106的導電型一樣。此外，在磊晶層102上可設置通過形成於介電層122內的接觸窗124分別電性連接至源極區域104、汲極區域106與閘極區域108的線路層126a、126b、126c。以上接面場效電晶體的結構均可整合於功率元件（如BCD (Bipolar-CMOS-DMOS)或HVIC(高壓積體電路)）的製程。
圖2是依照本發明的另一實施例的一種接面場效電晶體的剖面示意圖，其中使用上一實施例的元件符號來表示相同或類似的構件，且相同的構件的說明可參照上述的相關內容，於此不再贅述。
請參照圖2，本實施例的接面場效電晶體可用於高壓應用（High Voltage application），因此除了上一實施例的結構外，還包括形成於磊晶層102中的高壓井區200以及形成於高壓井區200內的基極（Bulk）區域202，且高壓井區200與基極區域202都是第一導電型。在磊晶層102上還可設置通過形成於介電層122內的接觸窗124電性連接至基極區域202的線路層206，且線路層206與上一實施例的線路層126a、126b、126c可同時製作並可整合於功率元件（如BCD (Bipolar-CMOS-DMOS)或HVIC(高壓積體電路)）的製程。
綜上所述，本發明通過在閘極區域下方設置與通道具有同樣導電型的埋入層來調整與改善JFET的夾止電壓，並通過在上述埋入層靠近源極的一側設置與通道具有不同導電型的另一埋入層，以使該處達到電荷平衡，進而增加崩潰電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100: 基底 102: 磊晶層 104: 源極區域 106: 汲極區域 108: 閘極區域 110: 第一內埋層 112: 第二內埋層 114: 第一隔離結構 116: 第二隔離結構 118: 第一井區 120: 第二井區 122: 介電層 124: 接觸窗 126a、126b、126c、206: 線路層 200: 高壓井區 202: 基極區域 204: 第二隔離結構 L1、L2: 長度 S: 預定距離 W: 寬度
圖1是依照本發明的一實施例的一種接面場效電晶體的剖面示意圖。 圖2是依照本發明的另一實施例的一種接面場效電晶體的剖面示意圖。
100: 基底 102: 磊晶層 104: 源極區域 106: 汲極區域 108: 閘極區域 110: 第一內埋層 112: 第二內埋層 114: 第一隔離結構 116: 第二隔離結構 118: 第一井區 120: 第二井區 122: 介電層 124: 接觸窗 126a、126b、126c: 線路層 L1、L2: 長度 S: 預定距離 W: 寬度

Claims (10)

  1. 一種接面場效電晶體，包括： 一基底，具有第一導電型； 一磊晶層，形成於所述基底上，具有第二導電型； 一源極區域與一汲極區域，分別設置於所述磊晶層的表面內，所述源極區域與所述汲極區域具有所述第二導電型； 一閘極區域，形成於所述源極區域與所述汲極區域之間的所述磊晶層的所述表面內，且所述閘極區域具有所述第一導電型； 一第一內埋層，位於所述閘極區域正下方的所述磊晶層與所述基底之間，所述第一內埋層具有所述第二導電型；以及 一第二內埋層，位於所述磊晶層與所述基底之間，所述第二內埋層在所述磊晶層上之垂直投影是在所述閘極區域與所述源極區域之間且不與所述閘極區域重疊，其中所述第二內埋層具有所述第一導電型。
  2. 如請求項1所述的接面場效電晶體，其中所述源極區域之垂直投影與所述第二內埋層部分重疊。
  3. 如請求項1所述的接面場效電晶體，其中所述第一內埋層與所述第二內埋層相隔一預定距離，且所述預定距離小於或等於所述閘極區域的寬度。
  4. 如請求項1所述的接面場效電晶體，其中所述第一內埋層在所述磊晶層上之垂直投影與所述閘極區域完全重疊，且所述第一內埋層的長度小於所述閘極區域的寬度。
  5. 如請求項1所述的接面場效電晶體，其中所述第二內埋層的長度小於所述閘極區域的寬度。
  6. 如請求項1所述的接面場效電晶體，其中所述第一導電型為P型，所述第二導電型為N型。
  7. 如請求項1所述的接面場效電晶體，更包括一第一隔離結構，形成於所述閘極區域與所述源極區域之間，且所述第一隔離結構之垂直投影與所述第二內埋層部分重疊或完全重疊。
  8. 如請求項1所述的接面場效電晶體，更包括一第二隔離結構，形成於所述閘極區域與所述汲極區域之間。
  9. 如請求項1所述的接面場效電晶體，更包括一第一井區，設置於所述磊晶層內，且所述閘極區域位於所述第一井區內，其中所述第一井區具有所述第一導電型。
  10. 如請求項1所述的接面場效電晶體，更包括一第二井區，設置於所述磊晶層內，且所述汲極區域位於所述第二井區內，其中所述第二井區具有所述第二導電型。
TW109130698A 2020-09-08 2020-09-08 接面場效電晶體 TWI763027B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109130698A TWI763027B (zh) 2020-09-08 2020-09-08 接面場效電晶體
CN202110493713.6A CN114156345A (zh) 2020-09-08 2021-05-07 接面场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109130698A TWI763027B (zh) 2020-09-08 2020-09-08 接面場效電晶體

Publications (2)

Publication Number Publication Date
TW202211477A TW202211477A (zh) 2022-03-16
TWI763027B true TWI763027B (zh) 2022-05-01

Family

ID=80461053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130698A TWI763027B (zh) 2020-09-08 2020-09-08 接面場效電晶體

Country Status (2)

Country Link
CN (1) CN114156345A (zh)
TW (1) TWI763027B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
TW200824118A (en) * 2006-11-17 2008-06-01 Episil Technologies Inc Semiconductor device and complementary metal oxide semiconductor
TW201941276A (zh) * 2018-03-23 2019-10-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
TW200824118A (en) * 2006-11-17 2008-06-01 Episil Technologies Inc Semiconductor device and complementary metal oxide semiconductor
TW201941276A (zh) * 2018-03-23 2019-10-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN114156345A (zh) 2022-03-08
TW202211477A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US9722072B2 (en) Manufacturing method of high-voltage metal-oxide-semiconductor transistor
TWI692015B (zh) 電晶體裝置
US10141400B2 (en) Semiconductor devices including field effect transistors with dummy gates on isolation
US8674435B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2009016482A (ja) 半導体装置およびその製造方法
US9793390B2 (en) Low miller factor semiconductor device
TWI615966B (zh) 半導體元件
US10431655B2 (en) Transistor structure
TWI447912B (zh) 半導體裝置及其製造方法
JP2024042049A (ja) 半導体装置および半導体装置の製造方法
TWI763027B (zh) 接面場效電晶體
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10269945B2 (en) Power transistor device
JP2001217414A (ja) 半導体装置
US9553144B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5092202B2 (ja) 半導体装置
JP5876008B2 (ja) 半導体装置
KR100482717B1 (ko) 반도체 장치
JP4890407B2 (ja) トレンチゲート型トランジスタ及びその製造方法
TW202008584A (zh) 高壓元件及其製造方法
TWI705565B (zh) 半導體元件
TWI527233B (zh) 分離式閘極橫向雙重擴散金屬氧化物半導體結構
TWI765731B (zh) 半導體裝置
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
TWI708364B (zh) 半導體元件及其製造方法