TW201941276A - 高壓半導體裝置及其製造方法 - Google Patents

Abstract

本揭露的一些實施例係關於高壓半導體裝置的製造方法。上述方法包含提供基底，其具有第一導電型態。上述方法亦包含執行第一離子植入製程，以形成第一摻雜區於基底內。第一摻雜區具有與第一導電型態不同的第二導電型態。上述方法更包含形成第一磊晶層於基底上。此外，上述方法包含執行第二離子植入製程，形成第二摻雜區於第一磊晶層內，第二摻雜區具有第二導電型態。第一摻雜區與第二摻雜區直接接觸。

Description

高壓半導體裝置及其製造方法

本發明關於高壓半導體裝置，特別是一種具有埋置層的高壓半導體裝置及其製造方法。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如垂直式擴散金氧半導體(vertically diffused metal oxide semiconductor,VDMOS)電晶體及水平擴散金氧半導體(laterally diffused metal oxide semiconductor,LDMOS)電晶體，主要用於18V以上的元件應用領域。高壓裝置技術的優點在於符合成本效益，且易相容於其它製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

然而，隨積體電路的整合密度提升，現在的製程並無法在每一方面都令人滿意。因此，有必要尋求一種新的高壓半導體裝置結構的製造方法以解決上述的問題。

本揭露的一些實施例係關於高壓半導體裝置的製造方法。上述方法包含提供基底，其具有第一導電型態。上述 方法亦包含執行第一離子植入製程，以形成第一摻雜區於基底內。第一摻雜區具有與第一導電型態不同的第二導電型態。上述方法更包含形成第一磊晶層於基底上。此外，上述方法包含執行第二離子植入製程，形成第二摻雜區於第一磊晶層內，第二摻雜區具有第二導電型態。第一摻雜區與第二摻雜區直接接觸。

本揭露的一些實施例係關於高壓半導體裝置。上述高壓半導體裝置包含基底，其具有第一導電型態。上述高壓半導體裝置亦包含磊晶層，其設置於基底上。上述高壓半導體裝置更包含埋置層，其設置於基底及磊晶層內，埋置層具有不同於第一導電型態的第二導電型態。此外，上述高壓半導體裝置包含第一高壓井區，設置於磊晶層內，第一高壓井區具有第一導電型態。上述高壓半導體裝置包含第二高壓井區，其設置於磊晶層內並與第一高壓井區相鄰，第二高壓井區具有第二導電型態。上述高壓半導體裝置亦包含閘極結構，其設置於磊晶層上。上述高壓半導體裝置更包含以及源極區及汲極區，分別設置於第一高壓井區及第二高壓井區內，且位於閘極結構的相對兩側。沿著由磊晶層朝向基底的方向，埋置層的摻雜濃度的分布具有一局部低點。

100‧‧‧高壓半導體裝置

110‧‧‧基底

120‧‧‧第一離子植入製程

130‧‧‧第一摻雜區

130’‧‧‧第一摻雜區

130”‧‧‧第一摻雜區

140‧‧‧加熱製程

150‧‧‧第一磊晶層

160‧‧‧第二離子植入製程

170‧‧‧第二摻雜區

170’‧‧‧第二摻雜區

170”‧‧‧第二摻雜區

180‧‧‧退火製程

190‧‧‧第二磊晶層

200‧‧‧磊晶層

210‧‧‧埋至層

220‧‧‧高壓井區

230‧‧‧高壓井區

240‧‧‧高壓井區

250‧‧‧高壓井區

260‧‧‧絕緣區

270‧‧‧絕緣區

280‧‧‧絕緣區

290‧‧‧閘極結構

291‧‧‧閘極介電層

292‧‧‧閘極電極

300‧‧‧主體區

310‧‧‧源極區

320‧‧‧汲極區

D1‧‧‧厚度

D2‧‧‧厚度

L‧‧‧局部低點

H1‧‧‧局部高點

H2‧‧‧局部高點

T1‧‧‧厚度

T1’‧‧‧厚度

T1”‧‧‧厚度

T2‧‧‧厚度

T2’‧‧‧厚度

T2”‧‧‧厚度

Z‧‧‧方向

第1A-1H圖為根據一些實施例，形成高壓半導體裝置之各階段的製程的剖面示意圖。

第2圖為根據一些實施例，形成高壓半導體裝置之其中一 階段的製程的剖面示意圖。

第3圖為根據一些實施例，高壓半導體裝置的埋置層的摻雜濃度的分布圖。

以下針對本揭露一些實施例之元件基板、顯示裝置及顯示裝置之製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

此外，實施例中可能使用相對性的用語，例如「較低」或「底部」及「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。能理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給 定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本揭露一些實施例之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

本揭露一些實施例可配合圖式一併理解，本揭露實施例之圖式亦被視為本揭露實施例說明之一部分。需了解的是，本揭露實施例之圖式並未以實際裝置及元件之比例繪示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本揭露實施例之特徵。此外，圖式中之結構及裝置係以示意之方式繪示，以便清楚表現出本揭露實施例之特徵。

在本揭露一些實施例中，相對性的用語例如「下」、「上」、「水平」、「垂直」、「之下」、「之上」、「頂部」、「底 部」等等應被理解為該段以及相關圖式中所繪示的方位。此相對性的用語僅是為了方便說明之用，其並不代表其所敘述之裝置需以特定方位來製造或運作。而關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

本發明係揭露高壓半導體裝置及其製造方法之實施例，且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(integrated circuit,IC)中。上述積體電路也可包含不同的被動和主動微電子元件，例如薄膜電阻器(thin-film resistor)、其他類型電容器例如，金屬-絕緣體-金屬電容(metal-insulator-metal capacitor,MIMCAP)、電感、二極體、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor field-effect transistors,MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(bipolar junction transistors,BJTs)、橫向擴散型MOS電晶體、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將高壓半導體裝置及其製造方法使用於包含其他類型的半導體元件於積體電路之中。

如第1A圖所示，提供基底110。基底110可為半導體基底，例如塊材(bulk)半導體、絕緣上覆半導體(semiconductor-on-insulation,SOI)基底。基底110可以是晶圓，例如為矽晶圓。一般而言，絕緣上覆半導體基底包含形成 在絕緣層上的一層半導體材料。絕緣層可例如為埋置氧化(buried oxide,BOX)層、氧化矽層或類似的材料。提供絕緣層在基底上，一般基底為矽或玻璃基底。其他的基底則可使用例如為多重層或梯度(gradient)基底。在一些實施例，基底110可為半導體材料，其可包含矽、鍺；基底110亦可為化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；基底110亦可為合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或上述組合。在一些實施例，基底110具有第一導電形態，例如為P型。

在一些實施例，如第1B圖所示，執行第一離子植入製程120，以形成第一摻雜區130於基底110內。在一些實施例，第一摻雜區130具有與第一導電型態不同的第二導電型態，例如為N型。第一摻雜區130的摻雜質例如為第15族(或VA族)元素，其包含氮、磷、砷、銻或上述組合。如第1B圖所示，第一摻雜區130具有厚度T1。在一些實施例，厚度T1介於約0.1um至約1um的範圍間。

在一些實施例，第一摻雜區130的摻雜質為銻。在一些實施例，第一離子植入製程120的植入能量介於約3keV至約140keV的範圍間。在一些實施例，第一離子植入製程120植入的摻雜質的劑量介於約10¹³cm^-2至約10¹⁵cm^-2的範圍間。

在一些實施例，如第1C圖所示，執行加熱製程140，使第一摻雜區130的摻雜質擴散，以形成第一摻雜區130’。在一些實施例，加熱製程140的溫度介於約900℃至約1100℃的範圍間。在一些實施例，執行加熱製程140後，第 一摻雜區130’具有厚度T1’。在一些實施例，厚度T1’介於約1μm至3μm的範圍間。在一些實施例，並未執行加熱製程140。

在一些實施例，如第1D圖所示，形成第一磊晶層150於基底110上。第一磊晶層150可包含矽、鍺、矽與鍺、III-V族化合物或上述之組合。第一磊晶層150可藉由磊晶成長(epitaxial growth)製程形成，例如金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)、金屬有機物化學氣相磊晶法(metal-organic vapor phase epitaxy,MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced chemical vapor deposition,PECVD)、遙控電漿化學氣相沉積法(remote plasma chemical vapor deposition,RP-CVD)、分子束磊晶法(molecular beam epitaxy,MBE)、氫化物氣相磊晶法(hydride vapor phase Epitaxy,HVPE)、液相磊晶法(liquid phase epitaxy,LPE)、氯化物氣相磊晶法(chloride vapor phase epitaxy,Cl-VPE)或類似的方法形成。在一些實施例，第一磊晶層150具有第一導電型態，例如為P型。

在一些實施例，第一磊晶層150具有厚度D1，厚度D1介於約0.5μm至約1.5μm的範圍間。

在一些實施例，如第1E圖所示，執行第二離子植入製程160，以形成第二摻雜區170於第一磊晶層150內。在一些實施例，第二摻雜區170具第二導電型態，例如為N型。第二摻雜區170的摻雜質例如為第15族(或VA族)元素，其包含氮、磷、砷、銻或上述組合。如第1E圖所示，第二摻雜區170具有厚度T2。在一些實施例，厚度T2介於約0.1μm至約 1μm的範圍間。

在一些實施例，第二摻雜區170的摻雜質為銻。在一些實施例，第二離子植入製程160的植入能量介於約3keV至約140keV的範圍間。在一些實施例，第二離子植入製程160植入的摻雜質的劑量介於約10¹³cm^-2至約10¹⁵cm^-2的範圍間。在一些實施例，第二離子植入製程160為原位(in situ)摻雜，在同一腔室內形成第一磊晶層150及執行第二離子植入製程160。

在一些實施例，如第1E圖所示，執行第二離子植入製程160後，第二摻雜區170與第一摻雜區130’直接接觸。

可在本揭露的實施例作各種變化及調整。在一些實施例，在執行第二離子植入製程160後，並在後續的退火製程前，第二摻雜區170並未直接接觸第一摻雜區130’。

在一些實施例，如第1F圖所示，執行退火製程180，使第一摻雜區130’和第二摻雜區170內的摻雜質擴散，以形成第一摻雜區130”和第二摻雜區170’。執行完第二離子植入製程160後，第一磊晶層150為非晶型態。為確保之後形成的第二磊晶層能形成在第一磊晶層150上，執行退火製程180使第一磊晶層150變為單晶。

在一些實施例，如第1F圖所示，執行退火製程180後，第一摻雜區130”具有厚度T1”，第二摻雜區170’具有厚度T2’。在一些實施例，厚度T1”介於約2.5μm至約5μm的範圍間。在一些實施例，厚度T2’介於約0.5μm至約1.5μm的範圍間。在一些實施例，如第1F圖所示，執行退火製程180後， 第一摻雜區130”與第二摻雜區170’直接接觸。

退火製程180可為快速熱退火(rapid thermal anneal,RTA)製程，其溫度介於約900℃至約1100℃的範圍間。退火製程亦可為突發式退火(spike annealing)製程，其進行的溫度約950℃至約1050℃，進行的時間介於約1秒至約2秒。

在一些實施例，如第1G圖所示，形成第二磊晶層190於第一磊晶層150上。在一些實施例，第二磊晶層190的材料及形成方法與第一磊晶層150相同或相似。在一些實施例，第二磊晶層190具有厚度D2，其大於厚度D1。在一些實施例，厚度D2介於約4μm至約20μm的範圍間。

如第1G圖所示，第一磊晶層150與第二磊晶層190可視為高壓半導體裝置的磊晶層200，而第一摻雜區130”與第二摻雜區170’形成高壓半導體裝置的埋置層(buried layer)210，例如為N型埋置層或P型埋置層。埋置層210可降低高壓半導體裝置的漏電風險。在一些實施例，埋置層210的厚度介於約3μm至約6.5μm的範圍間。

可在本揭露的實施例作各種變化及調整。在一些實施例，如第2圖所示，形成第二磊晶層190後，第二摻雜區170’的摻雜質更擴散至第二磊晶層190內，以形成第二摻雜區170”。在此實施例，第二摻雜區170”的厚度T2”介於約1μm至約5μm的範圍間。埋置層210的厚度介於約3.5μm至約10μm的範圍間。

由於在形成第一磊晶層150與形成第二磊晶層190 的步驟之間，執行了第二離子植入製程160與退火製程180，第一磊晶層150與形成第二磊晶層190之間大抵上具有界線。

在一些實施例，如第1H圖所示，形成高壓井區220、高壓井區230、高壓井區240及高壓井區250於第二磊晶層190內，且位於埋置層210的上方。高壓井區220及高壓井區240具有第二導電型態，例如為N型。高壓井區230及高壓井區250具有第一導電型態，例如為P型。高壓井區220、230、240、250的摻雜濃度可介於約10¹⁴atoms/cm³至約10¹⁷atoms/cm³的範圍間。

接下來，如第1H圖所示，形成絕緣區260、絕緣區270及絕緣區280。在一些實施例，絕緣區260、絕緣區270及絕緣區280為藉由矽氧化所形成之場氧化(field oxide)區。如第1H圖所示，絕緣區260覆蓋一部分的高壓井區220和高壓井區230。絕緣區270覆蓋一部分的高壓井區240。絕緣區280覆蓋一部分的高壓井區240和高壓井區250。

接下來，如第1H圖所示，形成閘極結構290於磊晶層200上方。如第1H圖所示，閘極結構290包含閘極介電層291及閘極電極292。閘極介電層291可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、 BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料之其它高介電常數介電材料、或上述組合。此閘極介電層291可藉由化學氣相沉積法(CVD)或旋轉塗佈法形成，此化學氣相沉積法例如可為低壓化學氣相沉積法(low pressure chemical vapor deposition,LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition,LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition,RTCVD)、電漿輔助化學氣相沉積法(plasma enhanced chemical vapor deposition,PECVD)、原子層化學氣相沉積法之原子層沉積法(atomic layer deposition,ALD)或其它常用的方法。

閘極電極292可為一或多種金屬、金屬氮化物、導電金屬氧化物、或上述之組合。上述金屬可包括但不限於鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限於氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包括但不限於釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。在一些實施例，閘極電極292包含多晶矽。此閘極電極292可藉由化學氣相沉積法(CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成。

此外，上述閘極介電層291及閘極電極292可以 藉由適合的微影和蝕刻製程形成。微影製程包含光阻塗佈(例如，自旋塗佈)、軟烤、遮罩對準、曝光、曝光後烤、光阻顯影、清洗、乾燥(例如，硬烤)、其他適合製程或其組合來形成。微影製程也可藉由無遮罩微影、電子束寫入、離子束寫入或分子壓印(molecular imprint)替代。蝕刻製程包含乾蝕刻、濕蝕刻或其他蝕刻方法(例如，反應式離子蝕刻)。蝕刻製程也可以是純化學蝕刻(電漿蝕刻)、純物理蝕刻(離子研磨)或其組合。

在一些實施例，如第1H圖所示，閘極結構290設置在一部分的高壓井區230及高壓井區240的上方。此外，一部分的閘極結構290順應性(conformally)地形成在隔離區270的上方。

接下來，如第1H圖所示，形成主體區300、源極區310及汲極區320於磊晶層200內。源極區310及主體區300形成在高壓井區230內，汲極區320形成在高壓井區240內。在一些實施例，源極區310和汲極區320具有第二摻雜型態，例如為N型，且摻雜濃度介於約10¹⁸atoms/cm³至約10²¹atoms/cm³的範圍間。主體區300具有第一摻雜型態，例如為P型，且摻雜濃度介於約10¹⁸atoms/cm³至約10²¹atoms/cm³的範圍間。主體區300、源極區310與汲極區320可用如離子植入或擴散之方法來形成，並藉由快速熱退火(Rapid Thermal Annealing,RTA)製程來活化被植入的摻雜質。

如第1H圖所示，源極區310及汲極區320形成於閘極結構290的相對兩側。主體區300與源極區310相鄰。至此，形成高壓半導體裝置100。

在一些實施例，選用銻作為埋置層的摻雜質。銻是較重的元素，因此當銻被植入基底或磊晶層後，經由加熱製程而使銻擴散的效果有限。若經由執行一次離子植入製程及一次加熱製程，所形成的埋置層的厚度小於約3μm。此外，由於銻是較重的元素，因此執行離子植入製程需要較高的植入能量。另外，要形成摻雜濃度較高(例如大於10¹⁷cm^-3)，且厚度較厚的銻埋置層是困難的。根據本發明一些實施例，在形成第一磊晶層前，先將第一部分的摻雜質植入基底以形成第一摻雜區。接下來，形成厚度較薄的第一磊晶層，再將第二部分的摻雜質植入磊晶層以形成第二摻雜區。之後，形成厚度比第一磊晶層厚的第二磊晶層。最後，第一摻雜區與第二摻雜區形成埋置層。利用上述方法可以形成厚度較厚且濃度較濃的埋置層。另外，相較於使用SOG(spin on glass)製程形成埋置層，利用兩次分開的離子植入製程形成埋置層可以降低成本，並且不需要額外的機台設備。

此外，在一些實施例，先形成厚度較薄的第一磊晶層，可以確保在第二磊晶層形成後，第一摻雜區與第二摻雜區直接接觸形成埋置層。形成第一磊晶層並執行退火製程後，再依據所需的厚度形成厚度較厚的第二磊晶層。

參閱第3圖，第3圖為根據一些實施例，繪示如第1H圖所示的高壓半導體裝置100的埋置層210的摻雜濃度的分布圖。第3圖的X軸指的是摻雜質的深度，Y軸指的是摻雜質的濃度。在X軸，將基底110和磊晶層200的界面設定為0，X軸越往正的方向指的是在基底110之中，越遠離磊晶層 200的位置。同樣的，X軸越往負的方向指的是在磊晶層200之中，越遠離基底110的位置。如第3圖所示，沿第1H圖所示的磊晶層200朝向基底110的方向(例如為Z方向)，摻雜質的濃度分布具有一局部低點L。在一些實施例，上述局部低點L位於基底110內。

另外，如第3圖所示，摻雜質濃度大於10¹⁷的部分的厚度約等於或大於5μm。在一些實施例，摻雜質的濃度分布具有局部高點H1及局部高點H2。局部高點H1位於磊晶層內，且靠近基底110和磊晶層200的界面處。局部高點H2位於基底110內。在一些實施例，如第3圖所示，至少一部分的埋至層210的摻雜濃度介於約10¹⁷cm^-3至約10¹⁹cm^-3的範圍間。在一些實施例，埋至層210中摻雜濃度大於10¹⁷cm^-3的厚度介於約3μm至約6.5μm的範圍間。在一些實施例，埋至層210中摻雜濃度大於10¹⁷cm^-3的厚度介於約3.5μm至約10μm的範圍間。

以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解以下的說明。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。

Claims (18)

1. 一種高壓半導體裝置的製造方法，包括：提供一基底，其具有一第一導電型態；執行一第一離子植入製程，形成一第一摻雜區於該基底內，該第一摻雜區具有與該第一導電型態不同的一第二導電型態；形成一第一磊晶層於該基底上；以及執行一第二離子植入製程，形成一第二摻雜區於該第一磊晶層內，該第二摻雜區具有該第二導電型態；其中該第一摻雜區與該第二摻雜區直接接觸。
2. 如申請專利範圍第1項所述之方法，更包括：形成一第二磊晶層於該第一磊晶層上。
3. 如申請專利範圍第2項所述之方法，其中該第一磊晶層具有一第一厚度，該第二磊晶層具有大於該第一厚度的一第二厚度。
4. 如申請專利範圍第1項所述之方法，更包括：形成該第一磊晶層前，執行一第一熱製程，使該第一摻雜區擴散。
5. 如申請專利範圍第1項所述之方法，更包括：執行該第二離子植入製程後，執行一退火製程，使第一摻雜區及第二摻雜區擴散。
6. 如申請專利範圍第1項所述之方法，其中該第一摻雜區及該第二摻雜區形成一埋置層，該埋置層的一摻雜濃度介於約10¹⁷cm^-3至約10¹⁹cm^-3的範圍間。
7. 如申請專利範圍第6項所述之方法，其中該埋置層的摻雜質包括銻。
8. 如申請專利範圍第6項所述之方法，其中沿著由該第一磊晶層朝向該基底的一方向，該埋置層的該摻雜濃度的分布具有一局部低點。
9. 一種高壓半導體裝置，包括：一基底，具有一第一導電型態；一磊晶層，設置於該基底上；一埋置層，設置於該基底及該磊晶層內，該埋置層具有不同於該第一導電型態的一第二導電型態；一第一高壓井區，設置於該磊晶層內，該第一高壓井區具有該第一導電型態；一第二高壓井區，設置於該磊晶層內並與該第一高壓井區相鄰，該第二高壓井區具有該第二導電型態；一閘極結構，設置於該磊晶層上；以及一源極區及一汲極區，分別設置於該第一高壓井區及該第二高壓井區內，且位於該閘極結構的相對兩側；其中，沿著由該磊晶層朝向該基底的一方向，該埋置層的一摻雜濃度的分布具有一局部低點。
10. 如申請專利範圍第9項所述之高壓半導體裝置，其中該磊晶層包括：一第一磊晶層；以及一第二磊晶層，設置於該第一磊晶層上；其中該埋置層形成在該第一磊晶層及該基底內。
11. 如申請專利範圍第10項所述之高壓半導體裝置，其中該第一磊晶層與該第二磊晶層之間具有界線。
12. 如申請專利範圍第10項所述之高壓半導體裝置，其中該埋置層更形成在該第二磊晶層內。
13. 如申請專利範圍第10項所述之高壓半導體裝置，其中該第一磊晶層具有一第一厚度，該第二磊晶層具有大於該第一厚度的一第二厚度。
14. 如申請專利範圍第9項所述之高壓半導體裝置，其中該摻雜區的一厚度介於約3μm至約6.5μm的範圍間。
15. 如申請專利範圍第9項所述之高壓半導體裝置，其中該埋置層的該摻雜濃度介於約10¹⁷cm^-3至約10¹⁹cm^-3的範圍間。
16. 如申請專利範圍第9項所述之高壓半導體裝置，其中該埋置層的摻雜質包括銻。
17. 如申請專利範圍第9項所述之高壓半導體裝置，其中該埋置層的該摻雜濃度的分布的該局部低點位於該基底內。
18. 如申請專利範圍第17項所述之高壓半導體裝置，其中該埋置層的該摻雜濃度的分布更包括：一第一局部高點，位於該磊晶層內；以及一第二局部高點，位於該基底內。