TWI705565B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI705565B
TWI705565B TW107147078A TW107147078A TWI705565B TW I705565 B TWI705565 B TW I705565B TW 107147078 A TW107147078 A TW 107147078A TW 107147078 A TW107147078 A TW 107147078A TW I705565 B TWI705565 B TW I705565B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
type well
well region
thickness
Prior art date
Application number
TW107147078A
Other languages
English (en)
Other versions
TW202025490A (zh
Inventor
謝克 麥斯坦巴雪
陳柏安
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107147078A priority Critical patent/TWI705565B/zh
Priority to CN201911004932.2A priority patent/CN111384176B/zh
Publication of TW202025490A publication Critical patent/TW202025490A/zh
Application granted granted Critical
Publication of TWI705565B publication Critical patent/TWI705565B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Abstract

一種半導體元件，包括第一導電型井區、第二導電型井區、源極區域、汲極區域以及多晶矽環閘極結構。第一導電型井區配置於第一導電型基底中。第二導電型井區配置於第一導電型井區旁邊且被第一導電型井區環繞。源極區域配置於第一導電型井區中。汲極區域配置於第二導電型井區中。多晶矽環閘極結構配置於第一導電型井區及第二導電型井區上方，位於源極區域及汲極區域之間且環繞汲極區域。源極區域與第二導電型井區之間在第一方向上的距離小於或等於在第二方向上的距離，第一方向與第二方向垂直，且第二方向為多晶矽環閘極結構的長邊方向。

Description

半導體元件
本發明是有關於一種半導體元件，且特別是有關於一種具有多晶矽環結構(Polyring structure)的半導體元件。
近年來，橫向雙擴散金氧半導體(lateral double-diffused metal oxide semiconductor，LDMOS)元件被廣泛使用，以降低成本並增進高電壓及高電流應用的靈活性。「不匹配性(Mismatch)」為精密IC設計的關鍵，是指在單一個集成電路(IC)上兩個以上元件的差別表現。長通道電晶體(Long channel transistor)匹配較佳，且相同方向的電晶體也匹配較佳。金氧半導體場效應電晶體(MOSFET)的尺寸縮小化(scaling down)加劇了製程變化對MOSFET不匹配性的影響。一般而言，需要優化電晶體區域以獲得所需的匹配性，但同時可能造成速度、噪音以及功耗問題。
多晶矽環結構主要用來實現更高的電流以及崩潰電壓(BVD)值，且在鳥嘴(Bird's beak)結構上的多晶矽環可抑制高電場。多晶矽條型結構(Poly strip type structure)元件的表現取決於X方向，與Y方向無關。不同於多晶矽條型結構元件，對於多 晶矽環型結構而言，元件表現取決於電路佈局的X方向及Y方向，由於X方向及Y方向上均造成Vt波動(fluctuations)，因此，多晶矽環型結構的閾值電壓相當不穩定，進而影響元件效能。
基於上述，發展出一種半導體元件，透過最小化Y方向上的特性波動波動，以改善多晶矽環電流鏡像結構中的整體特性波動，進而最小化整體不匹配性的平均值，為目前所需研究的重要課題。
本發明提供一種半導體元件，具有多晶矽環結構，除了能夠維持較高的電流，更可最小化波動，最終的閥值電壓Vt值以及線性區間汲極電流(linear-region drain current，Idlin)在X方向及Y方向上均能夠較佳地受到控制。
本發明的半導體元件包括第一導電型井區、第二導電型井區、源極區域、汲極區域以及多晶矽環閘極結構。第一導電型井區配置於第一導電型基底上。第二導電型井區配置於第一導電型井區旁邊且被第一導電型井區環繞。源極區域配置於第一導電型井區中。汲極區域配置於第二導電型井區中。多晶矽環閘極結構配置於第一導電型井區及第二導電型井區上方，位於源極區域及汲極區域之間且環繞汲極區域。源極區域與第二導電型井區之間在第一方向上的距離小於或等於在第二方向上的距離，第一方向與第二方向垂直，且第二方向為多晶矽環閘極結構的長邊方向。
在本發明的一實施例中，半導體元件更包括第一導電型摻雜區，配置於所述第一導電型井區中。
在本發明的一實施例中，半導體元件更包括隔離結構，配置於源極區域與第一導電型摻雜區之間。
在本發明的一實施例中，源極區域及汲極區域為第二導電型摻雜區。
在本發明的一實施例中，多晶矽環閘極結構包括閘極以及位於閘極與第一導電型基底之間的閘極氧化層。
在本發明的一實施例中，閘極氧化層在第一方向上的厚度小於或等於在第二方向上的厚度。
在本發明的一實施例中，閘極氧化層在第一方向上的厚度為30Å至150Å，在第二方向上的厚度為180Å至1000Å。
在本發明的一實施例中，閘極氧化層在第二方向上包括第一區域以及第二區域，第一區域的厚度小於第二區域的厚度，第一區域位於第一導電型井區上方，第二區域位於第二導電型井區上方。
在本發明的一實施例中，第一區域的厚度為30Å至150Å，第二區域的厚度為180Å至1000Å。
在本發明的一實施例中，源極區域與第二導電型井區之間在第一方向上的距離為0.4um至3um，在第二方向上的距離為0.8um至5um。
基於上述，本發明的半導體元件具有多晶矽環結構，源 極區域與第二導電型井區之間在第一方向上的距離小於或等於在第二方向上的距離，第一方向與第二方向垂直，且第二方向為多晶矽環閘極結構的長邊方向。除了能夠維持較高的電流，透過最小化Y方向上的波動，進而最小化整體不匹配性的平均值，最終的閥值電壓Vt值以及線性區間汲極電流在Y方向上也能夠較佳地受到控制。此外，本發明的半導體元件更具備容易設計以及節省成本的優點，只須改變佈局，而不需要額外的製程步驟。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:第一導電型基底
20:第一導電型井區
30:第二導電型井區
40:源極區域
50:汲極區域
60、60c:多晶矽環閘極結構
62、62c:閘極
64、64a、64b、64c:閘極氧化層
66:第一區域
68:第二區域
70:第一導電型摻雜區
80:隔離結構
D1:第一方向
D2:第二方向
L1、L2:距離
t1、t2:厚度
圖1是依照本發明的第一實施例的一種半導體元件的上視示意圖。
圖2A及圖2B分別為依照本發明的第一實施例的一種半導體元件在第一方向及第二方向上的剖面示意圖，圖2A是繪示圖1切線A-A’的剖面示意圖，圖2B是繪示圖1切線B-B’的剖面示意圖。
圖3A及圖3B分別為依照本發明的第二實施例的一種半導體元件在第一方向及第二方向上的剖面示意圖。
圖4為依照本發明的第三實施例的一種半導體元件在第二方向上的剖面示意圖。
圖1是依照本發明的第一實施例的一種半導體元件的上視示意圖。如圖1所示，第一方向D1為X方向，第二方向D2為Y方向，第一方向D1與第二方向D2垂直，且第二方向為多晶矽環閘極結構60的長邊方向。圖2A及圖2B分別為依照本發明的第一實施例的一種半導體元件在第一方向及第二方向上的剖面示意圖，圖2A是繪示圖1切線A-A’的剖面示意圖，圖2B是繪示圖1切線B-B’的剖面示意圖。
請參照圖1、圖2A及圖2B，本實施例的半導體元件包括第一導電型基底10、第一導電型井區20、第二導電型井區30、源極區域40、汲極區域50、多晶矽環閘極結構60、第一導電型摻雜區70以及隔離結構80。在本實施例中，第一導電型可以是P型，第二導電型可以是N型。第一導電型井區20配置於第一導電型基底10上，且第一導電型井區20可以是高電壓P型井區(High Voltage P-type Well，簡稱HVPW)。第二導電型井區30配置於第一導電型井區20旁邊且被第一導電型井區環繞，且第二導電型井區30可以是高電壓N型井區(High Voltage N-type Well，簡稱HVNW)。
請參照圖1、圖2A及圖2B，源極區域40配置於第一導電型井區20中，汲極區域50配置於第二導電型井區30中，源極區域40及汲極區域50為第二導電型摻雜區，例如是N型重摻雜區域(N+區域)。第一導電型摻雜區70配置於第一導電型井區20 中，且第一導電型摻雜區70例如是P型重摻雜區域(P+區域)。隔離結構80配置於源極區域40與第一導電型摻雜區70之間，且隔離結構80例如是場氧化結構。隔離結構80可包括上部與下部，上部位於第一導電型井區20上方，而下部則位於第一導電型井區20中。
請參照圖1、圖2A及圖2B，多晶矽環閘極結構60配置於第一導電型井區20及第二導電型井區30上方，位於源極區域40及汲極區域50之間且環繞汲極區域50。更詳細而言，多晶矽環閘極結構60可包括閘極62以及位於閘極62與第一導電型基底10之間的閘極氧化層64。閘極氧化層64例如是由氧化矽或任何其他適合材料製造而成。本實施例中的閘極氧化層64例如是由單一氧化製程步驟所形成，為具有單一厚度的氧化層。
在本實施例中，源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(如圖2A所示)小於在第二方向D2上的距離L2(如圖2B所示)。源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(如圖2A所示)例如是0.4um至3um，在第二方向上D2的距離L2(如圖2B所示)例如是0.8um至5um。
圖3A及圖3B分別為依照本發明的第二實施例的一種半導體元件在第一方向及第二方向上的剖面示意圖。圖3A及圖3B所示的第二實施例相似於圖1、圖2A及圖2B所示的第一實施例，故相同元件以相同標號表示且在此不予贅述。
請參照圖3A及圖3B，本實施例與上述第一實施例不同之處在於，本實施例的半導體元件中，閘極氧化層64a在第一方向D1上的厚度t1(如圖3A所示)小於閘極氧化層64b在第二方向上D2的厚度t2(如圖3B所示)。更詳細而言，閘極氧化層64a在第一方向D1上的厚度t1(如圖3A所示)例如是30Å至150Å，閘極氧化層64b在第二方向D2上的厚度t2(如圖3B所示)例如是180Å至1000Å。
必須說明的是，本實施例相似於圖1、圖2A及圖2B所示的第一實施例，源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(如圖3A所示)小於或等於在第二方向D2上的距離L2(如圖3B所示)。源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(如圖3A所示)例如是0.4um至3um，在第二方向上D2的距離L2(如圖3B所示)例如是0.4um至5um。
圖4為依照本發明的第三實施例的一種半導體元件在第二方向上的剖面示意圖。圖4所示的第三實施例相似於圖1、圖2A及圖2B所示的第一實施例，故相同元件以相同標號表示且在此不予贅述。
請參照圖4，本實施例與上述第一實施例不同之處在於，本實施例的半導體元件中，多晶矽環閘極結構60c在第二方向D2上包括閘極62c以及位於閘極62c與第一導電型基底10之間的閘極氧化層64c，且閘極氧化層64c具有雙階結構。更詳細而言，具 有雙階結構的閘極氧化層64c例如是由雙氧化製程步驟所形成，在兩個不同區域具有不同厚度的氧化層。如圖4所示，閘極氧化層64c在第二方向D2上包括第一區域66以及第二區域68，且第一區域66的厚度小於第二區域68的厚度。第一區域66一部分位於第一導電型井區20上方，另一部分位於第二導電型井區30上方，第二區域68位於第二導電型井區30上方。在本實施例中，第一區域66的厚度例如是30Å至150Å，第二區域68的厚度例如是180Å至1000Å。
必須說明的是，本實施例相似於圖1、圖2A及圖2B所示的第一實施例，源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(未繪示)小於在第二方向D2上的距離L2(如圖4所示)。源極區域40與第二導電型井區30之間在第一方向D1上的距離L1(未繪示)例如是0.4um至3um，在第二方向上D2的距離L2(如圖4所示)例如是0.8um至5um。
綜上所述，本發明的半導體元件具有多晶矽環結構，源極區域與第二導電型井區之間在第一方向上的距離小於或等於在第二方向上的距離，第一方向與第二方向垂直，且第二方向為多晶矽環閘極結構的長邊方向。此外，也可使閘極氧化層在第一方向上的厚度小於在第二方向上的厚度，或採用具有雙階結構的閘極氧化層。如此一來，除了能夠維持較高的電流，透過最小化Y方向上的波動，進而最小化整體不匹配性的平均值，最終的閥值電壓Vt值以及線性區間汲極電流在Y方向上也能夠較佳地受到控 制。此外，本發明的半導體元件更具備容易設計以及節省成本的優點，只須改變佈局，而不需要額外的製程步驟。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
20:第一導電型井區
30:第二導電型井區
40:源極區域
50:汲極區域
60:多晶矽環閘極結構
70:第一導電型摻雜區
80:隔離結構
D1:第一方向
D2:第二方向

Claims (10)

  1. 一種半導體元件，包括：第一導電型井區，配置於第一導電型基底上；第二導電型井區，配置於所述第一導電型井區旁邊且被所述第一導電型井區環繞；源極區域，配置於所述第一導電型井區中；汲極區域，配置於所述第二導電型井區中；以及多晶矽環閘極結構，配置於所述第一導電型井區及所述第二導電型井區上方，位於所述源極區域及所述汲極區域之間且環繞所述汲極區域，其中所述源極區域與所述第二導電型井區之間在第一方向上的距離小於在第二方向上的距離，所述第一方向與所述第二方向垂直，且所述第二方向為所述多晶矽環閘極結構的長邊方向。
  2. 如申請專利範圍第1項所述的半導體元件，更包括第一導電型摻雜區，配置於所述第一導電型井區中。
  3. 如申請專利範圍第2項所述的半導體元件，更包括隔離結構，配置於所述源極區域與所述第一導電型摻雜區之間。
  4. 如申請專利範圍第1項所述的半導體元件，其中所述源極區域及所述汲極區域為第二導電型摻雜區。
  5. 如申請專利範圍第1項所述的半導體元件，其中所述多晶矽環閘極結構包括閘極以及位於所述閘極與所述第一導電型基底之間的閘極氧化層。
  6. 如申請專利範圍第5項所述的半導體元件，其中所述閘極氧化層在所述第一方向上的厚度小於或等於在所述第二方向上的厚度。
  7. 如申請專利範圍第6項所述的半導體元件，其中所述閘極氧化層在所述第一方向上的厚度為30Å至150Å，在所述第二方向上的厚度為180Å至1000Å。
  8. 如申請專利範圍第5項所述的半導體元件，其中所述閘極氧化層在所述第二方向上包括第一區域以及第二區域，所述第一區域的厚度小於所述第二區域的厚度，所述第一區域位於所述第一導電型井區上方，所述第二區域位於所述第二導電型井區上方。
  9. 如申請專利範圍第1項所述的半導體元件，其中所述源極區域與所述第二導電型井區之間在所述第一方向上的距離為0.4um至3um，在所述第二方向上的距離為0.4um至5um。
  10. 一種半導體元件，包括：第一導電型井區，配置於第一導電型基底上；第二導電型井區，配置於所述第一導電型井區旁邊且被所述第一導電型井區環繞；源極區域，配置於所述第一導電型井區中；汲極區域，配置於所述第二導電型井區中；以及多晶矽環閘極結構，配置於所述第一導電型井區及所述第二導電型井區上方，位於所述源極區域及所述汲極區域之間且環繞 所述汲極區域，其中所述多晶矽環閘極結構包括閘極以及位於所述閘極與所述第一導電型基底之間的閘極氧化層，其中所述源極區域與所述第二導電型井區之間在第一方向上的距離等於在第二方向上的距離，所述第一方向與所述第二方向垂直，且所述第二方向為所述多晶矽環閘極結構的長邊方向，其中所述閘極氧化層在所述第一方向上的厚度小於在所述第二方向上的厚度。
TW107147078A 2018-12-26 2018-12-26 半導體元件 TWI705565B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107147078A TWI705565B (zh) 2018-12-26 2018-12-26 半導體元件
CN201911004932.2A CN111384176B (zh) 2018-12-26 2019-10-22 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107147078A TWI705565B (zh) 2018-12-26 2018-12-26 半導體元件

Publications (2)

Publication Number Publication Date
TW202025490A TW202025490A (zh) 2020-07-01
TWI705565B true TWI705565B (zh) 2020-09-21

Family

ID=71219644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147078A TWI705565B (zh) 2018-12-26 2018-12-26 半導體元件

Country Status (2)

Country Link
CN (1) CN111384176B (zh)
TW (1) TWI705565B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739001A (zh) * 2016-04-25 2017-11-01 應用材料股份有限公司 水平環繞式閘極元件的奈米線氣隙間隔之形成
TW201804620A (zh) * 2013-01-24 2018-02-01 英特爾股份有限公司 非平面半導體裝置和其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359687B (zh) * 2007-07-30 2010-06-09 联华电子股份有限公司 金属氧化物半导体元件
JP5297495B2 (ja) * 2011-05-02 2013-09-25 ルネサスエレクトロニクス株式会社 静電気放電保護素子
CN104867971B (zh) * 2014-02-20 2019-07-19 联华电子股份有限公司 半导体元件及其操作方法
CN103956384A (zh) * 2014-04-29 2014-07-30 无锡中星微电子有限公司 一种高压pmos晶体管及其制备方法
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201804620A (zh) * 2013-01-24 2018-02-01 英特爾股份有限公司 非平面半導體裝置和其方法
TW201739001A (zh) * 2016-04-25 2017-11-01 應用材料股份有限公司 水平環繞式閘極元件的奈米線氣隙間隔之形成

Also Published As

Publication number Publication date
CN111384176A (zh) 2020-07-07
CN111384176B (zh) 2023-09-01
TW202025490A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR100781213B1 (ko) 횡형 2중 확산형 전계 효과 트랜지스터 및 그를 구비한집적회로
JP3242416B2 (ja) 電界効果トランジスタの製造方法
US6380566B1 (en) Semiconductor device having FET structure with high breakdown voltage
US20090166736A1 (en) Lateral double difused metal oxide semiconductor transistor and method for manufacturing the same
US9543451B2 (en) High voltage junction field effect transistor
TWI382538B (zh) 金屬氧化物半導體電晶體結構
US20090261409A1 (en) Semiconductor devices for high power application
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
JP2008235933A (ja) 半導体装置
TWI615966B (zh) 半導體元件
US20100187606A1 (en) Semiconductor device that includes ldmos transistor and manufacturing method thereof
US20140167158A1 (en) Integrated device and method for fabricating the integrated device
US20150115362A1 (en) Lateral Diffused Metal Oxide Semiconductor
TWI705565B (zh) 半導體元件
US7655978B2 (en) Semiconductor structure
CN115913215A (zh) 功率晶体管装置
TW201824558A (zh) 半導體元件
US20150115361A1 (en) Lateral Diffused Metal Oxide Semiconductor
JP3137840B2 (ja) 半導体装置
Isukapati et al. Area-Efficient High-Voltage (HV) Lateral MOSFETs for Discrete Device Development and Power IC Integration
TWI763027B (zh) 接面場效電晶體
TWI802321B (zh) 橫向雙擴散金氧半導體裝置
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
US20230116315A1 (en) FinFET with discontinuous channel regions
US20230068932A1 (en) Semiconductor device