CN101359687B - 金属氧化物半导体元件 - Google Patents

Abstract

一种金属氧化物半导体元件，包含有具有第一导电类型的半导体基底、源极区域、栅极结构以及具有第二导电类型的漏极区域。栅极结构本质上平行于第一方向而设置于半导体基底上。漏极区域与源极区域皆设置于半导体基底中，分别位于栅极结构的相对二侧。源极区域包含有至少一具有第二导电类型的源极掺杂区与至少一具有第一导电类型的源极接触区，且源极接触区与源极掺杂区沿着第一方向而交替排列。

Description

金属氧化物半导体元件

技术领域

本发明关于一种半导体元件，尤指一种金属氧化物半导体晶体管元件的布局。

背景技术

金属氧化物半导体晶体管元件为一种常用的半导体元件，通常用于放大电路中的电流或电压信号、作为电路的振荡器(oscillator)、或作为控制电路开关动作的开关元件。随着半导体工艺技术的进步，金属氧化物半导体晶体管亦被应用于高功率元件，以取代切换速度较慢且较高驱动损耗的功率双极性晶体管，进而发展出垂直扩散金属氧化物半导体(vertical double-diffusionmetal-oxide-semiconductor，VDMOS)以及横向扩散金属氧化物半导体(lateral-diffusion metal-oxide-semiconductor，LDMOS)等元件。垂直扩散金属氧化物半导体元件的优点是其源极区域可供利用的面积较大，然而垂直扩散金属氧化物半导体元件的工艺较难与现行的集成电路工艺相整合。另一方面，横向扩散金属氧化物半导体元件的优点则是工艺较容易，且其较平坦的结构设计也使得横向扩散金属氧化物半导体元件较易于与其它电路元件整合，因此备受瞩目。

请参考图1至图3。图1为习知横向扩散金属氧化物半导体元件50的布局示意图，图2为图1所示的横向扩散金属氧化物半导体元件50沿着剖面线6-6’的剖面示意图，而图3为图1所示的横向扩散金属氧化物半导体元件50的侧视立体图。为了方便进行说明，图1并未绘示出场氧化层的所在位置，而图2与图3并未绘示出插塞的所在位置。如图1至图3所示，习知横向扩散金属氧化物半导体元件50包含有一P型的半导体基底10、一N型阱区12设置于半导体基底10之中、一第一场氧化层14设置于N型阱区12的部分表面、一栅极结构16部分覆盖于第一场氧化层14之上、一P型掺杂区(P-bodyregion)18设置于第一场氧化层14的一侧的半导体基底10之中、一源极区域20设置于P型掺杂区18之内、一N型的漏极区域22设置于第一场氧化层14的一侧的N型阱区12内、一N型的梯度掺杂区52设置漏极区域22下方的N型阱区12内、一毗连接触插塞36，以及多个接触插塞46。源极区域20内包含有一N型的源极掺杂区32与一P型的源极接触区34，源极掺杂区32位于栅极结构16与源极接触区34之间。以平行于栅极结构16的视角观看，源极掺杂区32与源极接触区34并无重迭。栅极结构16则包含有一栅极介电层28、一栅极电极26与侧壁子结构30。毗连接触插塞36电连接源极掺杂区32与源极接触区34，而接触插塞46电连接至栅极电极26。

习知横向扩散金属氧化物半导体元件50的周围另包含有一重掺杂P型护环(P+guard ring)40、两个第二场氧化层42、一高电位P型阱区(high-voltage P-well)48，以及多个接触插塞44。高电位P型阱区48位于半导体基底10中，环绕于栅极结构16、漏极区域22、源极区域20、P型掺杂区18等元件的周围。重掺杂P型护环40设置于半导体基底10表面，位于高电位P型阱区48上方，同样环绕于栅极结构16、漏极区域22、源极区域20、P型掺杂区18等元件的周围。两个第二场氧化层42则分别环绕于重掺杂P型护环40的内侧与外侧。接触插塞44可电连接至重掺杂P型护环40，以控制重掺杂P型护环40的电位。

对习知横向扩散金属氧化物半导体元件50而言，当施加于栅极电极26的电压大于起始电压时，横向扩散金属氧化物半导体元件50就会被开启，自漏极区域22输入的高压信号将经由N型阱区12传往源极区域20。此时第一场氧化层14与栅极电极26下方的N型阱区12可视为一电阻，故高压信号流经此一电阻时会产生压降而成为低压信号，以利于后续的利用。

随着半导体工艺进入深次微米(deep-submicron)时代，对于金属氧化物半导体晶体管元件的效能与元件集成度(integration level)的需求也日益提高。然而，为了使横向扩散金属氧化物半导体元件能具有足够的耐压能力，习知横向扩散金属氧化物半导体元件内的栅极区域、源极区域、漏极区域、N型阱区与P型掺杂区等等各区域必须维持在特定的尺寸以上，而不能无限制地缩小尺寸，这使得单一横向扩散金属氧化物半导体元件具有庞大的布局长度，进而占据了集成电路的大量面积，严重影响集成电路的元件集成度。另一方面，由于横向扩散金属氧化物半导体元件的导通电阻(drain-source on-stateresistance，简称为Rdson)会随着元件面积的增加而上升，因此使得习知横向扩散金属氧化物半导体元件的导通电阻值也同样居高不下。有鉴于此，如何降低横向扩散金属氧化物半导体元件的长度与导通电阻，仍为半导体元件设计上的一大课题。

发明内容

本发明的目的之一在于提供一种金属氧化物半导体元件，其具有较短的布局长度与较低的导通电阻，以提高集成电路的元件集成度与金属氧化物半导体元件的效能。

根据本发明的一较佳实施例，本发明提供一种金属氧化物半导体元件，包含有一具有第一导电类型的半导体基底、一源极区域、一栅极结构以及一具有第二导电类型的漏极区域。栅极结构本质上平行于一第一方向而设置于半导体基底上。漏极区域与源极区域皆设置于半导体基底中，分别位于栅极结构的相对二侧。源极区域包含有至少一具有第二导电类型的源极掺杂区与多个具有第一导电类型的源极接触区，且源极接触区与源极掺杂区系沿着第一方向而交替排列。

根据本发明的另一较佳实施例，本发明另提供一种金属氧化物半导体元件，包含有一具有一第一导电类型的半导体基底、一设置于半导体基底上的栅极结构、一源极区域、一具有一第二导电类型的漏极区域以及至少一毗连接触插塞(butting contact)。漏极区域与源极区域皆设置于半导体基底中，分别位于栅极结构的相对二侧。源极区域包含有一具有第二导电类型的源极掺杂区与至少一具有第一导电类型的源极接触区。毗连接触插塞本质上(substantially)平行于栅极结构而设置于半导体基底上，且同时接触源极接触区与源极掺杂区。

为了使更清楚地说明本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本发明加以限制者。

附图说明

图1为习知横向扩散金属氧化物半导体元件的布局示意图。

图2为图1所示的横向扩散金属氧化物半导体元件沿着剖面线6-6’的剖面示意图。

图3为图1所示的横向扩散金属氧化物半导体元件的侧视立体图。

图4为本发明第一较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图5为图4所示的横向扩散金属氧化物半导体元件沿着剖面线7-7’的剖面示意图。

图6为图4所示的横向扩散金属氧化物半导体元件的侧视立体图。

图7与图8为横向扩散金属氧化物半导体元件所量测到的电流与电压的关系示意图。

图9为本发明第二较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图10为本发明第三较佳实施例的横向扩散金属氧化物半导体元件的布局示意图

图11为本发明第四较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图12为本发明第五较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图13为本发明第六较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图14为本发明第七较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图15为图14所示的横向扩散金属氧化物半导体元件沿着剖面线8-8’的侧视示意图。

图16至图18为本发明第八较佳实施例的横向扩散金属氧化物半导体元件的布局示意图。

图19为本发明第九较佳实施例的金属氧化物半导体元件的布局示意图。

图20为图19所示的金属氧化物半导体元件沿着剖面线9-9’的剖面示意图。

主要元件符号说明

1、2、3、4曲线

10、110、910半导体基底

12N型阱区

14第一场氧化层

16、116、916栅极结构

18P型掺杂区

20、120、220、320源极区域

420、820、920源极区域

22、122、922漏极区域

26、126、926栅极电极

28、128、928栅极介电层

30、130、930侧壁子结构

32、132、232、332源极掺杂区

432、832、932源极掺杂区

34、134、234、334源极接触区

434、834、934源极接触区

36、136、236、536比连接触插塞

636、736、836、936毗连接触插塞

40重掺杂P型护环

42第二场氧化层

44、144接触插塞

46、146、946接触插塞

48高电位P型阱区

50习知横向扩散金属氧化物半导体元件

52、152梯度掺杂区

101第一方向

112第一阱区

114第一隔离结构

118第二阱区

140护环

142第二隔离结构

148高电位阱区

150、250、350、450横向扩散金属氧化物半导体元件

550、650、750、850横向扩散金属氧化物半导体元件

950横向扩散金属氧化物半导体元件

742内连线结构

744介电材料层

832a、834a梳齿部分

具体实施方式

请参阅图4至图6。图4为本发明第一较佳实施例的横向扩散金属氧化物半导体元件150的布局示意图，图5为图4所示的横向扩散金属氧化物半导体元件150沿着剖面线7-7’的剖面示意图，而图6为图4所示的横向扩散金属氧化物半导体元件150的侧视立体图。需注意的是，图式仅以说明为目的，并未依照原尺寸作图。于图5与图6中皆绘示出横向扩散金属氧化物半导体元件150的绝缘结构的所在位置，然而，为了突显本发明的特征，图4并未绘示出绝缘结构的所在位置，该领域具通常知识者应可根据本实施例与图式的教示而理解本实施例的结构。此外，于图4中绘示了接触插塞与毗连接触插塞的所在位置，然而图5与图6并未绘示出前述插塞。再者，虽然本实施例与图式中以两个对称型的横向扩散金属氧化物半导体元件，亦即两个共用漏极的横向扩散金属氧化物半导体元件，为例说明本发明特征的所在，但本发明的实际应用上并不局限于制作两个对称型的横向扩散金属氧化物半导体元件，亦用于可制作单一横向扩散金属氧化物半导体元件、三个以上的各种布局设计的横向扩散金属氧化物半导体元件，或是其他类型的金属氧化物半导体元件。另外，于本发明的实施例中，第一导电类型可为P型，而第二导电类型可为N型，但并不限于此，于其它实施例中第一导电类型可为N型，而第二导电类型可为P型。

如图4至图6所示，本第一较佳实施例的横向扩散金属氧化物半导体元件150包含有一具有第一导电类型的半导体基底110、一具有第二导电类型的第一阱区112、一第一隔离结构114、一栅极结构116、一具有第一导电类型的第二阱区118、一设置于第二阱区118内的源极区域120、一具有第二导电类型的漏极区域122、一具有第二导电类型的梯度掺杂区152、至少一接触插塞146，以及至少一毗连接触插塞136，例如图4所示的单一横向扩散金属氧化物半导体元件150内包含有两个毗连接触插塞136。其中，源极区域120内包含有至少一具有第二导电类型的源极掺杂区132，以及至少一具有第一导电类型的源极接触区134设置于源极掺杂区132的前后至少一端，例如图4所示的单一源极区域120内包含有两个源极接触区134，栅极结构116则包含有一栅极介电层128、一栅极电极126与侧壁子结构130。

栅极结构116本质上平行于一第一方向101而设置于半导体基底110上，如图6所示。漏极区域122与源极区域120皆设置于半导体基底110中，分别位于栅极结构116的相对二侧。第一阱区112设置于半导体基底110中，包覆梯度掺杂区152与漏极区域122的下半部。第一隔离结构114可设置于第一阱区112的上半部，且位于漏极区域122与源极区域120之间，亦即第一隔离结构114的下半部可为第一阱区112所环绕。本实施例以场氧化层作为第一隔离结构114，但第一隔离结构114并不限定为场氧化层，而亦可为浅沟槽隔离结构(shallow trench isolation，STI)等任何绝缘元件。第二阱区118则设置于第一隔离结构114相对于漏极区域122的另一侧的半导体基底110中，包覆源极区域120的下半部。栅极介电层128设置于第一隔离结构114与源极区域120之间的半导体基底110的表面，而栅极电极126设置于栅极介电层128与部分第一隔离结构114之上。侧壁子结构130环绕于栅极介电层128与栅极电极126的部分侧壁。梯度掺杂区152为浅掺杂区域，设置于漏极区域122下方的第一阱区112之内。接触插塞146则位于栅极电极126的表面上，电连接至栅极电极126以控制栅极电位。

横向扩散金属氧化物半导体元件150的周围另可包含有一具有第一导电类型的护环(guard ring)140、两个第二隔离结构142、一具有第一导电类型的高电位阱区148，以及多个接触插塞144。高电位阱区148位于半导体基底110中，环绕于栅极结构116、漏极区域122、源极区域120与第二阱区118等元件的周围。护环140设置于半导体基底110表面，位于高电位阱区148上方，同样环绕于栅极结构116、漏极区域122、源极区域120与第二阱区118等元件的周围。两个第二隔离结构142则分别环绕于护环140的内侧与外侧。接触插塞144位于护环140的表面上，电连接至护环140以控制高电位阱区148的电位。其中，漏极区域122、源极接触区134、源极掺杂区132与护环140皆为重掺杂区域。

特别注意的是，本发明的源极接触区134与源极掺杂区132可沿着第一方向101而交替排列，亦即沿着横向扩散金属氧化物半导体元件150的沟道宽度(channel width)的延伸方向而交替排列，且二源极接触区134分别位于源极掺杂区132的相对两侧。由于源极接触区134与源极掺杂区132可沿第一方向101交替排列，各毗连接触插塞136本身可平行于栅极结构116而设置于半导体基底110上，且同时接触源极接触区134与源极掺杂区132。换句话说，源极接触区134与源极掺杂区132可沿着毗连接触插塞136的方向而交替排列，使毗连接触插塞136能同时电连接源极接触区134与源极掺杂区132。

为了方便进行说明，于此将剖面线7-7’的方向，亦即沿着横向扩散金属氧化物半导体元件150的沟道长度(channel length)的延伸方向，定义为横向扩散金属氧化物半导体元件150的长度方向。在第一阱区112、第一隔离结构114、栅极结构116、漏极区域122、浅掺杂区138以及源极掺杂区132的个别长度与彼此相对距离皆不变的情况下，本实施例将源极接触区134的位置从源极掺杂区132的外侧移至源极掺杂区132的前后二端，使得源极区域120与第二阱区118的长度同时缩小。明确地说，习知的布局方式，如图1至图3所示的习知横向扩散金属氧化物半导体元件50，其会在两个源极掺杂区的外侧各形成一个长约0.9微米(micrometer)的源极接触区，则本实施例的两个横向扩散金属氧化物半导体元件150共可以节省1.8微米的长度，如图4所示。如此一来，本发明的横向扩散金属氧化物半导体元件150可以具有较短的布局长度，进而提高集成电路的元件集成度。

此外，横向扩散金属氧化物半导体元件150不但不会因为布局长度的减少而破坏其特性或是产生崩溃(breakdown)现象，且本发明的布局更可以降低横向扩散金属氧化物半导体元件150的导通电阻，进而提升金属氧化物半导体元件150的效能。请参阅图7与图8，图7与图8为横向扩散金属氧化物半导体元件所量测到的电流与电压的关系示意图，其中图7的横向扩散金属氧化物半导体元件的输入信号的电压为80伏特(volt)，而图8的横向扩散金属氧化物半导体元件的输入信号的电压为60伏特。其中，曲线1与曲线3为本发明横向扩散金属氧化物半导体元件150的电流与电压关系曲线(I-Vcurve)，而曲线2与曲线4为具有习知布局方式的横向扩散金属氧化物半导体元件的电流与电压关系曲线，此处的横向扩散金属氧化物半导体元件皆具有3微米的沟道长度与20微米的沟道宽度。

如图7与图8所示，在同一个电压下，本发明横向扩散金属氧化物半导体元件150的电流值比习知横向扩散金属氧化物半导体元件的电流值还大。经计算后可知，于80伏特的输入电压下，习知横向扩散金属氧化物半导体元件的导通电阻值为251.88欧姆(ohm)，而本发明横向扩散金属氧化物半导体元件150的导通电阻值仅为244.15欧姆，亦即本发明横向扩散金属氧化物半导体元件150具有较小的导通电阻。于60伏特的输入电压下，习知横向扩散金属氧化物半导体元件的导通电阻值为183.67欧姆，而本发明横向扩散金属氧化物半导体元件150的导通电阻值仅为179.71欧姆。另外，当横向扩散金属氧化物半导体元件的沟道宽度变更为10微米时，本发明横向扩散金属氧化物半导体元件150的导通电阻值同样也可低于习知横向扩散金属氧化物半导体元件的导通电阻值。

本发明的主要精神在于改变源极接触区与源极掺杂区的位置或形状，在不破坏金属氧化物半导体元件效能的前提下有效缩短源极区域的总长度，因此本发明无须局限于前述实施例所示的横向扩散金属氧化物半导体元件150。

请参阅图9，图9为本发明第二较佳实施例的横向扩散金属氧化物半导体元件250的布局示意图。如图9所示，本第二较佳实施例的横向扩散金属氧化物半导体元件250包含有一具有第一导电类型的半导体基底110、一具有第二导电类型的第一阱区112、一第一隔离结构(图未示)、一栅极结构116、一具有第一导电类型的第二阱区118、一设置于第二阱区118内的源极区域220、一具有第二导电类型的漏极区域122、一具有第二导电类型的梯度掺杂区152、至少一接触插塞146，以及多个毗连接触插塞236，例如图9所示的单一横向扩散金属氧化物半导体元件250内包含有四个毗连接触插塞236。其中，源极区域220内包含有多个具有第二导电类型的源极掺杂区232与多个具有第一导电类型的源极接触区234，彼此交错设置，例如图9所示的单一源极区域220内包含有三个源极掺杂区232与四个源极接触区234，栅极结构116则包含有一栅极介电层(图未示)、一栅极电极(图未示)与侧壁子结构(图未示)。

横向扩散金属氧化物半导体元件150的周围另可包含有一具有第一导电类型的护环140、二第二隔离结构(图未示)、一具有第一导电类型的高电位阱区148，以及多个接触插塞144。习知该领域者应可理解，由于本实施例的栅极介电层、栅极电极、侧壁子结构、第一隔离结构与第二隔离结构等元件的位置皆与第一较佳实施例相同，因此图9中并未明确标示出这些结构的所在。

第二较佳实施例与第一较佳实施例不同的特征在于，第一较佳实施例的源极接触区134仅位于源极掺杂区132的前后二端，而第二较佳实施例的源极区域220内同时包含有多个源极接触区234与多个源极掺杂区232，且源极接触区234与源极掺杂区232沿着第一方向101而交替排列。由于源极接触区234与源极掺杂区232沿着第一方向101而交替排列，因此各毗连接触插塞236本质上可平行于栅极结构116而设置于半导体基底110上。这些毗连接触插塞236可沿着栅极结构116的方向，亦即沿着横向扩散金属氧化物半导体元件250的沟道宽度(channel width)的延伸方向而排列成行，且各毗连接触插塞236能同时接触至少一源极接触区234与至少一源极掺杂区232。

请参阅图10与图11。图10为本发明第三较佳实施例的横向扩散金属氧化物半导体元件350的布局示意图，而图11为本发明第四较佳实施例的横向扩散金属氧化物半导体元件450的布局示意图。虽然前述第一与第二实施例所绘示的源极接触区134与源极接触区234，皆与栅极结构116有所重迭，然而于本发明的其他较佳实施例中，源极接触区亦可不与栅极结构相接触，如图10与图11所示。其中，第三较佳实施例的结构与第一较佳实施例的结构相似，而第四较佳实施例的结构与第二较佳实施例的结构相似，其不同之处在于源极接触区334或源极接触区434并未接触栅极结构116。以图10的结构为例，源极区域320的源极接触区334并未接触栅极结构116。以图11的结构为例，源极区域420包含有多个源极接触区434与一个源极掺杂区432，且源极接触区434并未接触栅极结构116。从第一方向101的视角观看，源极接触区434与源极掺杂区432沿着第一方向101而交替排列，且源极掺杂区432位于各源极接触区434之间。以俯视的角度观看，各源极接触区434系分别嵌入源极掺杂区432中。

另外，前述各实施例的单一毗连接触插塞仅连接一源极接触区与一源极掺杂区，而本发明亦可利用单一毗连接触插塞来电性连接多个源极接触区与一个源极掺杂区，或是电性连接多个源极接触区与多个源极掺杂区。请参阅图12与图13。图12为本发明第五较佳实施例的横向扩散金属氧化物半导体元件550的布局示意图，而图13为本发明第六较佳实施例的横向扩散金属氧化物半导体元件650的布局示意图。其中，第五较佳实施例的结构与第一较佳实施例的结构相似，第五较佳实施例结构与第一较佳实施例结构的主要不同处在于，横向扩散金属氧化物半导体元件550利用单一毗连接触插塞536来电性连接二个源极接触区134与一个源极掺杂区132。第六较佳实施例的结构与第二较佳实施例的结构相似，第六较佳实施例结构与第二较佳实施例结构的主要不同处在于，横向扩散金属氧化物半导体元件650利用单一毗连接触插塞636来同时电性连接四个源极接触区234与三个源极掺杂区232。

除了毗连接触插塞之外，本发明亦可通过一般的接触插塞与集成电路的金属内连线来电连接源极接触区与源极掺杂区。请参阅图14与图15。图14为本发明第七较佳实施例的横向扩散金属氧化物半导体元件750的布局示意图，而图15为图14所示的横向扩散金属氧化物半导体元件750沿着剖面线8-8’的侧视示意图。其中，第七较佳实施例的结构与第一较佳实施例的结构相似。第七较佳实施例与第一较佳实施例的主要不同处在于，第七较佳实施例并非利用毗连接触插塞来电连接源极接触区与源极掺杂区，而是透过接触插塞与集成电路的金属内连线来电连接源极接触区与源极掺杂区。如图14所示，横向扩散金属氧化物半导体元件750利用多个接触插塞736分别电性连接至二个源极接触区134与一个源极掺杂区132。如图15所示，根据本实施例的布局配置，横向扩散金属氧化物半导体元件750上可另包含一内连线结构742，设置于一介电材料层744内，用以电性连接源极接触区134上的接触插塞736与源极掺杂区132上的接触插塞736。其中，内连线结构742可以由任何导电材料所构成，例如铜、铝、钨等金属材料。介电材料层744可以任何绝缘材料所构成，例如未掺杂硅玻璃(undoped silicate glass，USG)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosposilicate glass，BPSG)、氟硅玻璃(fluorinated silicate glass，FSG)、含碳氧化物(carbon-dopedoxide，CDO)等。

请参阅图16。图16为本发明第八较佳实施例的横向扩散金属氧化物半导体元件850的布局示意图。如图16所示，单一横向扩散金属氧化物半导体元件850包含有一具有第一导电类型的半导体基底110、一具有第二导电类型的第一阱区112、一第一隔离结构(图未示)、一栅极结构116、一具有第一导电类型的第二阱区118、一设置于第二阱区118内的源极区域820、一具有第二导电类型的漏极区域122、一具有第二导电类型的梯度掺杂区152，以及至少一接触插塞146。源极区域820内包含有一具有第二导电类型的源极掺杂区832与一具有第一导电类型的源极接触区834，栅极结构116则包含有一栅极介电层(图未示)、一栅极电极(图未示)与侧壁子结构(图未示)。

第八较佳实施例与第四较佳实施例不同的特征主要在于，第四较佳实施例系包含有多个源极接触区434而分别嵌入源极掺杂区432中，而第八较佳实施例的源极接触区834与源极掺杂区832则分别为一梳状结构(comb-likestructure)，且二者彼此嵌合。明确地说，源极接触区834的梳状结构可定义出多个梳齿部分(comb tooth parts)834a，而源极掺杂区832的梳状结构可定义出多个梳齿部分832a。源极接触区834的梳齿部分834a与源极掺杂区832的梳齿部分832a沿着第一方向101而交替排列。

根据前述实施例的变化可知，横向扩散金属氧化物半导体元件850另可利用至少一毗连接触插塞836来电连接源极接触区834与源极掺杂区832。如图17所示，单一横向扩散金属氧化物半导体元件850内包含有四个毗连接触插塞836，各毗连接触插塞836本质上可平行于栅极结构116而设置于半导体基底110上。这些毗连接触插塞836可沿着栅极结构116而排列成行，且各毗连接触插塞836同时接触源极接触区834与源极掺杂区832。或者如图18所示，单一横向扩散金属氧化物半导体元件850内包含有单一毗连接触插塞836，且毗连接触插塞836本质上可平行于栅极结构116而设置于半导体基底110上。

另一方面，本发明亦可应用于其他类型的金属氧化物半导体元件。请参阅图19与图20。图19为本发明第九较佳实施例的金属氧化物半导体元件950的布局示意图，而图20为图19所示的金属氧化物半导体元件950沿着剖面线9-9’的剖面示意图。如图19与图20所示，金属氧化物半导体元件950包含有一具有第一导电类型的半导体基底910、一栅极结构916、一源极区域920、一具有第二导电类型的漏极区域922、至少一接触插塞946，以及至少一毗连接触插塞936。源极区域920内包含有一具有第二导电类型的源极掺杂区932与一具有第一导电类型的源极接触区934，栅极结构916则包含有一栅极介电层928、一栅极电极926与侧壁子结构930。

栅极结构916本质上平行于一第一方向101而设置于半导体基底910上。漏极区域922与源极区域920皆设置于半导体基底910中，分别位于栅极结构916的相对二侧。栅极介电层928设置于半导体基底910的表面，而栅极电极926则设置于栅极介电层928的上。侧壁子结构930环绕于栅极介电层928与栅极电极926的部分侧壁。接触插塞946位于栅极电极926的表面上，电连接至栅极电极926以控制栅极电位。特别注意的是，源极接触区934与源极掺杂区932可沿着第一方向101而交替排列，因此毗连接触插塞936本身可平行于栅极结构916而设置于半导体基底110上，且同时接触源极接触区934与源极掺杂区932。

由此可知，在第一阱区、第一隔离结构、栅极结构、漏极区域、浅掺杂区以及源极掺杂区的个别长度与彼此相对距离皆不变的情况下，本发明可以改变源极接触区与源极掺杂区的位置或形状，而使得源极接触区与源极掺杂区系沿着栅极结构的方向交替排列。如此一来，在不破坏金属氧化物半导体元件效能的前提下，使源极区域与第二阱区的长度同时缩短，故本发明的横向扩散金属氧化物半导体元件可以具有较短的布局长度，进而提高集成电路的元件集成度。另一方面，本发明的横向扩散金属氧化物半导体元件不但不会因为布局长度的减少而破坏其特性或是产生击穿现象，且本发明的布局更可以降低横向扩散金属氧化物半导体元件的导通电阻，进而提升金属氧化物半导体元件的效能。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (31)

1.一种金属氧化物半导体元件，包含有：

半导体基底，其具有第一导电类型；

栅极结构，平行于第一方向而设置于该半导体基底上；

漏极区域，其具有第二导电类型，设置于该半导体基底中；以及

源极区域，设置于该半导体基底中，且该漏极区域与该源极区域位于该栅极结构的相对二侧，该源极区域包含有：

至少一具有该第二导电类型的源极掺杂区，设置于该栅极结构的一侧；以及

多个具有该第一导电类型的源极接触区，且该源极接触区与该源极掺杂区沿着该第一方向而交替排列。

2.如权利要求1所述的金属氧化物半导体元件，其中该源极区域包含有两个源极接触区，且该源极接触区分别位于该源极掺杂区的相对两侧。

3.如权利要求1所述的金属氧化物半导体元件，其中该源极区域包含有多个源极掺杂区，该源极接触区与该源极掺杂区沿着该第一方向而交替排列。

4.如权利要求1所述的金属氧化物半导体元件，其中各该源极接触区分别嵌入该源极掺杂区中。

5.如权利要求1所述的金属氧化物半导体元件，其中该金属氧化物半导体元件为一横向扩散金属氧化物半导体元件。

6.如权利要求5所述的金属氧化物半导体元件，另包含有：

第一阱区，其具有该第二导电类型，设置于该半导体基底中，包覆部分的该漏极区域；

隔离结构，设置于该第一阱区的上半部，位于该漏极区域与该源极区域之间；以及

第二阱区，其具有该第一导电类型，设置于该隔离结构相对于该漏极区域的另一侧的该半导体基底中，包覆部分的该源极区域。

7.如权利要求6所述的金属氧化物半导体元件，其中该隔离结构的下半部为该第一阱区所环绕。

8.如权利要求6所述的金属氧化物半导体元件，其中该栅极结构包含有：

栅极介电层，设置于该隔离结构与该源极区域之间的半导体基底的表面；以及

栅极电极，设置于该栅极介电层与部分该隔离结构之上。

9.如权利要求6所述的金属氧化物半导体元件，另包含有具有该第一导电类型的梯度掺杂区，设置于该漏极区域下方的该第一阱区之内。

10.如权利要求1所述的金属氧化物半导体元件，其中该第一导电类型为P型，而该第二导电类型为N型。

11.如权利要求1所述的金属氧化物半导体元件，其中该金属氧化物半导体元件包含有多个接触插塞与一内连线结构，且该源极接触区与该源极掺杂区通过该接触插塞与该内连线结构而电连接。

12.如权利要求1所述的金属氧化物半导体元件，另包含有沟道区域，设置于该栅极结构下方的该半导体基底内，并位于该漏极区域与该源极区域之间。

13.如权利要求12所述的金属氧化物半导体元件，其中该沟道区域具有一沟道宽度，且该第一方向为该沟道宽度的延伸方向。

14.一种金属氧化物半导体元件，包含有：

半导体基底，其具有第一导电类型；

栅极结构，平行于第一方向而设置于该半导体基底上；

漏极区域，其具有第二导电类型，设置于该半导体基底中；以及

源极区域，设置于该半导体基底中，且该漏极区域与该源极区域位于该栅极结构的相对二侧，该源极区域包含有：

至少一具有该第二导电类型的源极掺杂区，为一梳状结构，设置于该栅极结构的一侧；以及

至少一具有该第一导电类型的源极接触区，为一梳状结构，且该源极接触区与该源极掺杂区彼此嵌合。

15.如权利要求14所述的金属氧化物半导体元件，其中该源极接触区的该梳状结构与该源极掺杂区的该梳状结构分别具有多个梳齿部分。

16.如权利要求15所述的金属氧化物半导体元件，其中该源极接触区的该梳齿部分与该源极掺杂区的该梳齿部分沿着该第一方向而交替排列。

17.如权利要求14所述的金属氧化物半导体元件，另包含有沟道区域，设置于该栅极结构下方的该半导体基底内，并位于该漏极区域与该源极区域之间。

18.如权利要求17所述的金属氧化物半导体元件，其中该沟道区域具有一沟道宽度，且该第一方向为该沟道宽度的延伸方向。

19.一种金属氧化物半导体元件，包含有：

半导体基底，其具有第一导电类型；

栅极结构，设置于该半导体基底上；

漏极区域，设置于该半导体基底中，其具有第二导电类型；

源极区域，设置于该半导体基底中，包含有至少一具有该第二导电类型的源极掺杂区与至少一具有该第一导电类型的源极接触区，该漏极区域与该源极区域位于该栅极结构的相对二侧；以及

至少一毗连接触插塞(butting contact plug)，平行于该栅极结构而设置于该半导体基底上，且同时接触该源极接触区与该源极掺杂区。

20.如权利要求19所述的金属氧化物半导体元件，其中该源极接触区与该源极掺杂区位于该毗连接触插塞下方，且该源极接触区与该源极掺杂区沿着该毗连接触插塞而交替排列。

21.如权利要求19所述的金属氧化物半导体元件，其中该源极区域包含有两个源极接触区，该源极接触区与该源极掺杂区沿着该毗连接触插塞而排列成行，且该源极接触区分别位于该源极掺杂区的相对两侧。

22.如权利要求19所述的金属氧化物半导体元件，其中该源极区域包含有多个源极接触区，该源极接触区与该源极掺杂区沿着该毗连接触插塞而交替排列，且该源极掺杂区位于各该源极接触区之间。

23.如权利要求22所述的金属氧化物半导体元件，其中各该源极接触区分别嵌入该源极掺杂区中。

24.如权利要求22所述的金属氧化物半导体元件，其中该金属氧化物半导体元件包含有多个毗连接触插塞，且各该毗连接触插塞平行于该栅极结构而设置于该半导体基底上。

25.如权利要求24所述的金属氧化物半导体元件，其中该等毗连接触插塞沿着该栅极结构而交替排列，且各该毗连接触插塞同时接触该源极接触区与至少一该源极掺杂区。

26.如权利要求19所述的金属氧化物半导体元件，其中该源极接触区与该源极掺杂区分别为一梳状结构，且彼此嵌合。

27.如权利要求26所述的金属氧化物半导体元件，其中该源极接触区的该梳状结构与该源极掺杂区的该梳状结构分别具有多个梳齿部分。

28.如权利要求27所述的金属氧化物半导体元件，其中该源极接触区的该等梳齿部分与该源极掺杂区的该等梳齿部分沿着该毗连接触插塞而交替排列。

29.如权利要求19所述的金属氧化物半导体元件，其中该金属氧化物半导体元件为横向扩散金属氧化物半导体元件。

30.如权利要求29所述的金属氧化物半导体元件，另包含有：

第一阱区，其具有该第二导电类型，设置于该半导体基底中，包覆部分的该漏极区域；

隔离结构，设置于该第一阱区的上半部，位于该漏极区域与该源极区域之间；以及

第二阱区，其具有该第一导电类型，设置于该隔离结构相对于该漏极区域的另一侧的该半导体基底中，包覆部分的该源极区域。

31.如权利要求19所述的金属氧化物半导体元件，其中该第一导电类型为P型，而该第二导电类型为N型。

Images