JP3242416B2 - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法

Info

Publication number
JP3242416B2
JP3242416B2 JP08340491A JP8340491A JP3242416B2 JP 3242416 B2 JP3242416 B2 JP 3242416B2 JP 08340491 A JP08340491 A JP 08340491A JP 8340491 A JP8340491 A JP 8340491A JP 3242416 B2 JP3242416 B2 JP 3242416B2
Authority
JP
Japan
Prior art keywords
region
source
drain
mask
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08340491A
Other languages
English (en)
Other versions
JPH04223340A (ja
Inventor
マイク・エフ・チャング
キング・オウヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH04223340A publication Critical patent/JPH04223340A/ja
Application granted granted Critical
Publication of JP3242416B2 publication Critical patent/JP3242416B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、低濃度ドープドドレイ
ン（ＬＤＤ）トランジスタ及び他の高電圧集積回路の設
計に関する。
【０００２】
【従来の技術】ＬＤＤ技術は、ゲート−エッジに於ける
高い電界強度によるブレークダウンを回避するために高
電圧電界効果トランジスタを適用する場合に広く使用さ
れている。この技術では、ドレイン内に低濃度ドープド
ドリフト領域（ＬＤＤ領域）を挿入し、それによって電
界強度をブレークダウン電圧（ＢＶ）以下にまで低下さ
せる。このＬＤＤ領域の長さは、トランジスタの特定の
動作範囲に依存する。しかしながら、結果物であるトラ
ンジスタの大きさが通常より大きくなることに加えて、
ＬＤＤデバイスはターンオンドレイン抵抗（ＲＤＳ−ｏ
ｎ）が通常より大きくなる欠点を有し、電流駆動能力が
低下する結果となる。パワー用に使用する場合には、こ
のＬＤＤ領域を非常に長くする必要があり、そのために
ＬＤＤの利益に対して支払わなければならないコストが
対応して高くなる。多くの場合に、ＲＤＳ−ｏｎ抵抗に
よってデバイス内の全抵抗が支配される。従って、オン
抵抗が小さくてブレークダウン電圧を低減させないトラ
ンジスタの設計は非常に有益である。
【０００３】
【発明が解決しようとする課題】本発明の第１の目的
は、ＬＤＤ技術のＢＶの利点を保持しつつ、高電圧の用
途に対してＲＤＳ−ｏｎを低下させたトランジスタを提
供することにある。
【０００４】本発明の第２の目的は、その幅を増大させ
ることなくより大きい電流を駆動し得るようにＲＤＳ−
ｏｎを低下させたトランジスタを提供することにある。
【０００５】本発明の第３の目的は、その面積を増加さ
せることなく上述した利点を有するＬＤＤデバイスを提
供することにある。
【０００６】本発明の他の目的及び利点については添付
図面及び以下の詳細な説明から容易に理解することがで
きる。
【０００７】
【課題を解決するための手段】上述の目的は、不純物濃
度がゲート−エッジからコンタクトに向けて増加するよ
うな不均一な低濃度のドープドドリフト領域をドレイン
内に有するＬＤＤ電界効果トランジスタを提供すること
によって達成される。
【０００８】
【実施例】本明細書に於ては、説明のためにｎ−ＭＯＳ
ＦＥＴを使用する。本発明は、当業者であれば容易に理
解できるように、ｐ−ＭＯＳＦＥＴについても同様に適
用することができる。「ドレイン」及び「ソース」は、
動作時の電流の方向によってのみ定義され、本明細書で
は、第１ソース／ドレイン領域（第１ソース領域または
ドレイン領域）及び第２ソース／ドレイン領域（第２ソ
ース領域またはドレイン領域）として、「ソース」及び
「ドレイン」を表し、例えば、「第１ソース／ドレイン
領域」が「ソース」のときは、「第２ソース／ドレイン
領域」は「ドレイン」であり、「第１ソース／ドレイン
領域」が「ドレイン」のときは、「第２ソース／ドレイ
ン領域」は「ソース」であるとする。尚、添付図面に
は、すべての断面図に、ｚ方向から見たｘ方向及びｙ方
向が表示されている。
【０００９】図１は、一般的な従来の低電圧ｎ−ＭＯＳ
ＦＥＴを示している。図１に於て、より高電圧で使用す
る場合には、ゲート１２及びドレイン１３のエッジ領域
１１に於ける電界が高くなり過ぎて、このエッジ領域１
１内の酸化層のブレークダウンを生じさせる。そのため
に、従来技術に於ては、図２に示されるように、低濃度
ドープドＮ−領域２５をゲート２２とドレイン２３との
間に挿入し、それによって距離Ｘ2 に亘って前記高電圧
を降下させている。
【００１０】図３は本発明の実施例を示しており、低濃
度ドープドドリフト領域３５が段階的にドープされた断
面を有するｎチャネルＬＤＤデバイスが図示されてい
る。この電界効果トランジスタのＬＤＤ領域３５の不純
物濃度は、ゲート−エッジに於けるＮ1−から多数の段
階ｋに亘ってドレインコンタクト３６に於けるＮk−ま
で徐々に増加している。一般に、ドレイン３３直近のＬ
ＤＤ領域Ｎk−に於ける不純物濃度は、ドレイン領域３
３に於ける不純物濃度Ｎ＋に接近している。従来技術に
於ては、図２に示されるように、ＬＤＤ領域２５に通常
【外１】 の一様な不純物濃度が与えられている。図３に示される
実施例では、本発明によれば、Ｎ1−及びＮk−の一般的
な値がそれぞれ１×１０-12 ｃｍ-3及び４×１０-12 ｃ
ｍ-3である。
【外２】 の一般的な値は１×１０-12 ｃｍ-3である。
【００１１】本発明をより詳細に説明するために、簡略
化した抵抗モデルを使用する。図２に示されるようなＬ
ＤＤ領域２５のオン抵抗は、概ね次式によって与えられ
る。
【００１２】
【数１】
【００１３】ここで、Ｌ、Ｗは、それぞれＬＤＤ領域の
物理的長さ及び幅の大きさであり、この長さはｚ方向に
測定され、かつ幅はｚ方向に測定した。
【００１４】Ｑは、不純物濃度によって近似的に計算し
た電荷密度である。
【００１５】
【外３】 は、比例定数である。
【００１６】このモデルを用いて、図３に示される本発
明のＬＤＤデバイスにそれぞれｘ方向に１／４・Ｌの長
さ及びｚ方向にｗの幅を有する不純物濃度Ｑ、２Ｑ、３
Ｑ及び４Ｑの４つの等間隔の段階を与えたと仮定する
と、次式のようになる。
【００１７】
【数２】
【００１８】図２に示されるような、均一な不純物濃度
Ｑ、ｘ方向の長さＬ、及びｚ方向に同じ幅ｗを有する従
来のデバイスと比較することによって、次式であること
が容易に理解される。
【００１９】
【数３】
【００２０】従って、この実施例では、図３に示す本発
明のＬＤＤデバイスが、同じ物理的寸法を有する図２に
示される従来のデバイスに対してＲＤＳ−ｏｎに関して
約５０％の改善が認められる。使用される正確な寸法及
び不純物濃度が所望のＢＶ及びＲＤＳ−ｏｎ特性によっ
て決定されるので、ここで与えられた値は単に説明のた
めのものである。５００ボルトでの使用に対して、６０
μｍがＬの一般的な値である。
【００２１】本発明の適用範囲は、ｎチャネル電界効果
トランジスタに限定されない。ＬＤＤ領域が不純物でド
ープされてｐ−型半導体領域を形成する場合には、同じ
利益がｐチャネル電界効果トランジスタについても得ら
れる。従って、ｐ−ＭＯＳＦＥＴに於ける本発明の実施
例が図４に示されている。
【００２２】本発明の別の実施例が図５に示されてい
る。この実施例では、ＬＤＤ領域５５、５５´がゲート
５２の両側に設けられて、双方向性ＬＤＤトランジスタ
を形成している。図３及び図４に関して上述した単方向
性ＬＤＤデバイスのように、この図５の双方向性ＬＤＤ
トランジスタによっても、高いＢＶ及び低いＲＤＳ−ｏ
ｎ抵抗の利益が得られる。さらに、この図５のトランジ
スタはゲート５２に対して対称形であるので、電流の方
向と無関係に接続することができる。従って、このデバ
イス構造によって物理的なレイアウトに於ける配線・接
続が簡単にかつ容易になる。また、この図５のトランジ
スタは、トランスファデバイスの場合のように双方向に
流れる電流が要求されるような用途にも使用することが
できる。
【００２３】ＬＤＤ領域に段階的にドープした断面を形
成する方法は多くある。或る方法では、唯１個のＬＤＤ
注入マスクが使用される。この方法では、一例として図
３のデバイスを用いて、低濃度ドープドドリフト領域３
５に対応して像に小さい孔が形成されるようにマスクを
描き、それによって、前記マスク上にドーパントイオン
流が照射されると、前記注入マスクの前記小孔の密度に
よって該マスクを通過し得るイオン量が決定され、半導
体基板上のＬＤＤ領域内に打込まれるイオンの濃度が決
定されるようにする。これを適用する場合には、前記小
孔の密度がゲート−エッジ３１に於て低く、かつドレイ
ンコンタクト３６に向けてチャネル領域３８から離反す
るにつれて高くなる。
【００２４】また、本発明は、高電圧に耐えるために大
きな電界ドリフト領域を必要とする他の高電圧集積回路
コンポーネントに適用することができる。
【００２５】以上本発明について実施例を用いて説明し
たが、当業者にとって明らかなように、本発明はその技
術的範囲内に於て様々な変形・変更を加えて実施するこ
とができる。
【００２６】
【発明の効果】上述したように本発明によれば、ゲート
−エッジからコンタクトに向けて徐々に増加する不均一
な不純物濃度を有するＬＤＤ領域を形成することによっ
て、高いブレークダウン電圧を維持しつつオン抵抗を低
減させることができる。このため、電流駆動能力が低下
しないので、ＬＤＤトランジスタの高性能を確保しつ
つ、コストの低減が図られる。
【図面の簡単な説明】
【図１】従来の一般的な低電圧ｎ−ＭＯＳＦＥＴデバイ
スを示す断面図である。
【図２】従来技術によるＬＤＤデバイスの断面図であ
る。
【図３】低濃度ドープドドリフト領域に段階的なドーピ
ング断面を有するＬＤＤ・ｎ−ＭＯＳＦＥＴデバイスを
示す断面図である。
【図４】低濃度ドープドドリフト領域に段階的なドーピ
ング断面を有するＬＤＤ・ｐ−ＭＯＳＦＥＴデバイスを
示す断面図である。
【図５】低濃度ドープドドリフト領域に段階的なドーピ
ング断面を有する双方向性ＬＤＤ・ｐ−ＭＯＳＦＥＴデ
バイスを示す断面図である。
【符号の説明】
１１ エッジ領域 １２ ゲート １３ ドレイン ２２ ゲート ２３ ドレイン ２５ 低濃度ドープドＮ−領域 ３１ ゲート−エッジ ３３ ドレイン領域 ３５ ＬＤＤ領域 ３６ ドレインコンタクト ３８ チャネル領域 ５２ ゲート ５５、５５´ ＬＤＤ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイク・エフ・チャング アメリカ合衆国カリフォルニア州 95014・クーパーティノ・エスブラニー コート 10343 (72)発明者 キング・オウヤング アメリカ合衆国カリフォルニア州 94025・アサートン・インシーナアベニ ュー 66 (56)参考文献 特開 昭61−210673（ＪＰ，Ａ) 特開 昭61−139070（ＪＰ，Ａ) 特開 昭63−95670（ＪＰ，Ａ) 特開 昭61−180483（ＪＰ，Ａ) 特開 昭63−269514（ＪＰ，Ａ) 特開 昭60−153117（ＪＰ，Ａ) 特開 昭57−122570（ＪＰ，Ａ) 特開 平２−114647（ＪＰ，Ａ) 特開 昭62−265765（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタの製造方法であ
    って、 半導体基板のソース領域及びドレイン領域が形成される
    部分に対応する領域を、半導体基板へのイオン注入に用
    いられるマスクに画定するソース・ドレイン領域画定過
    程であって、前記マスクの前記ソース・ドレイン領域内
    にはイオン注入により注入されるイオンを通過させる複
    数の透過部分が形成され、前記透過部分は、前記マスク
    の前記ソース・ドレイン領域内でチャネル領域から離反
    するにつれ増加するような不均一な分布を有する、前記
    ソース・ドレイン領域画定過程と、 前記イオン注入により注入される前記イオンのビームを
    前記半導体基板に照射して、前記半導体基板内に前記ソ
    ース領域又はドレイン領域を形成するソース・ドレイン
    領域形成過程であって、前記ソース領域又は前記ドレイ
    ン領域は前記透過領域の前記不均一な分布に対応した不
    均一なドーパント濃度を有するように形成される、前記
    ソース・ドレイン領域形成過程とを有することを特徴と
    する電界効果トランジスタの製造方法。
  2. 【請求項２】 前記マスクに画定されたソース・ドレ
    イン領域が複数の副領域からなり、前記副領域内では前
    記透過部分が均一な分布を有することを特徴とする請求
    項１に記載の方法。
  3. 【請求項３】 前記マスクに画定されたソース・ドレ
    イン領域が、前記半導体基板上のゲート領域に接する端
    部を有し、 前記副領域内の前記透過部分の密度が、前記マスクに画
    定されたソース・ドレイン領域の前記ゲート領域に接す
    る端部からの前記副領域の距離に応じて増加することを
    特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記マスクに画定されたソース・ドレ
    イン領域が、前記半導体基板上のゲート領域に接する端
    部を有し、 前記透過部分の密度が、前記マスクに画定されたソース
    ・ドレイン領域の前記ゲート領域に接する端部からの前
    記透過部分の距離に応じて増加することを特徴とする請
    求項１に記載の方法。
JP08340491A 1990-03-23 1991-03-22 電界効果トランジスタの製造方法 Expired - Lifetime JP3242416B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/498,170 1990-03-23
US07/498,170 US5132753A (en) 1990-03-23 1990-03-23 Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000207789A Division JP2001044434A (ja) 1990-03-23 2000-07-10 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH04223340A JPH04223340A (ja) 1992-08-13
JP3242416B2 true JP3242416B2 (ja) 2001-12-25

Family

ID=23979876

Family Applications (2)

Application Number Title Priority Date Filing Date
JP08340491A Expired - Lifetime JP3242416B2 (ja) 1990-03-23 1991-03-22 電界効果トランジスタの製造方法
JP2000207789A Pending JP2001044434A (ja) 1990-03-23 2000-07-10 電界効果トランジスタの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000207789A Pending JP2001044434A (ja) 1990-03-23 2000-07-10 電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5132753A (ja)
JP (2) JP3242416B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382821A (en) * 1992-12-14 1995-01-17 Sumitomo Electric Industries, Ltd. High power field effect transistor
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US6278162B1 (en) * 1993-06-30 2001-08-21 Integrated Device Technology, Inc. ESD protection for LDD devices
US5426325A (en) * 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
GB9326344D0 (en) * 1993-12-23 1994-02-23 Texas Instruments Ltd High voltage transistor for sub micron cmos processes
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
US5604369A (en) * 1995-03-01 1997-02-18 Texas Instruments Incorporated ESD protection device for high voltage CMOS applications
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
US6162668A (en) * 1996-03-07 2000-12-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a lightly doped contact impurity region surrounding a highly doped contact impurity region
JP3772916B2 (ja) * 1996-03-07 2006-05-10 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5874340A (en) * 1996-07-17 1999-02-23 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls
US5877050A (en) * 1996-09-03 1999-03-02 Advanced Micro Devices, Inc. Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
US5677224A (en) * 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices
US5648286A (en) * 1996-09-03 1997-07-15 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region
US6051471A (en) * 1996-09-03 2000-04-18 Advanced Micro Devices, Inc. Method for making asymmetrical N-channel and symmetrical P-channel devices
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US5923982A (en) * 1997-04-21 1999-07-13 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
US6004849A (en) * 1997-08-15 1999-12-21 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source
US5904529A (en) * 1997-08-25 1999-05-18 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate
US6011278A (en) * 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US6096588A (en) * 1997-11-01 2000-08-01 Advanced Micro Devices, Inc. Method of making transistor with selectively doped channel region for threshold voltage control
US6312997B1 (en) * 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6100125A (en) * 1998-09-25 2000-08-08 Fairchild Semiconductor Corp. LDD structure for ESD protection and method of fabrication
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6271552B1 (en) * 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
US6369408B1 (en) * 1999-10-06 2002-04-09 Agere Systems Guardian Corp. GaAs MOSFET having low capacitance and on-resistance and method of manufacturing the same
JP4615682B2 (ja) * 2000-08-07 2011-01-19 セイコーインスツル株式会社 Ｍｏｓ型トランジスタの製造方法
EP1187220A3 (en) * 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS field effect transistor with reduced on-resistance
JP3831615B2 (ja) * 2001-01-16 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
US6677210B1 (en) * 2002-02-28 2004-01-13 Linear Technology Corporation High voltage transistors with graded extension
US6989567B2 (en) * 2003-10-03 2006-01-24 Infineon Technologies North America Corp. LDMOS transistor
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) * 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
GB0327793D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench mosfet
US20050280100A1 (en) * 2004-06-17 2005-12-22 Michael Artaki Laterally diffused MOS device
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
US7365402B2 (en) * 2005-01-06 2008-04-29 Infineon Technologies Ag LDMOS transistor
TW200733386A (en) * 2005-11-29 2007-09-01 Sharp Kk Semiconductor device
JP5270817B2 (ja) * 2006-03-29 2013-08-21 株式会社東芝 ３次元形状を有する半導体部材を加工する方法
KR100847306B1 (ko) * 2007-02-14 2008-07-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8921186B2 (en) * 2008-05-15 2014-12-30 Great Wall Semiconductor Corporation Semiconductor device and method of forming high voltage SOI lateral double diffused MOSFET with shallow trench insulator
US9640638B2 (en) 2008-05-15 2017-05-02 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure to achieve lower RDSON
TWI503893B (zh) * 2008-12-30 2015-10-11 Vanguard Int Semiconduct Corp 半導體結構及其製作方法
CN106449412A (zh) * 2016-09-30 2017-02-22 上海华虹宏力半导体制造有限公司 开关n型ldmos器件的工艺方法
CN113066857A (zh) * 2021-03-24 2021-07-02 中国科学技术大学 高品质因数氧化镓晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274767A (ja) * 1986-05-23 1987-11-28 Fujitsu Ltd 高耐圧半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH04223340A (ja) 1992-08-13
US5132753A (en) 1992-07-21
JP2001044434A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
JP3242416B2 (ja) 電界効果トランジスタの製造方法
US6127700A (en) Field-effect transistor having local threshold-adjust doping
JP3221766B2 (ja) 電界効果トランジスタの製造方法
US6576966B1 (en) Field-effect transistor having multi-part channel
US20080303095A1 (en) Varying mugfet width to adjust device characteristics
US20090253234A1 (en) Methods of fabricating lateral dmos transistors including retrograde regions therein
US20060163626A1 (en) High voltage transistor structure for semiconductor device
JPS63115378A (ja) Ｍｏｓｆｅｔの製造方法
US20030025154A1 (en) LDMOS high voltage structure compatible with VLSI CMOS processes
US6818954B2 (en) Lateral high breakdown voltage MOSFET and device provided therewith
US20020017682A1 (en) Semiconductor device
JPH05218415A (ja) 半導体装置
EP0444686B1 (en) Semiconductor device having increased elctrostatic breakdown voltage
JPH10209174A (ja) 接合型電界効果トランジスタ
JP2519608B2 (ja) 半導体装置およびその製造方法
US5795807A (en) Semiconductor device having a group of high performance transistors and method of manufacture thereof
JP2951292B2 (ja) 相補型半導体装置及びその製造方法
US6548356B2 (en) Thin film transistor
JP3230184B2 (ja) 半導体装置の製造方法
US6246093B1 (en) Hybrid surface/buried-channel MOSFET
JP2001102569A (ja) 半導体デバイス
EP1489663A2 (en) Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same
US20070023836A1 (en) Semiconductor device
JP2003007723A (ja) 半導体素子及び半導体集積回路
CN111384176B (zh) 半导体元件

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10