CN111384176B - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN111384176B
CN111384176B CN201911004932.2A CN201911004932A CN111384176B CN 111384176 B CN111384176 B CN 111384176B CN 201911004932 A CN201911004932 A CN 201911004932A CN 111384176 B CN111384176 B CN 111384176B
Authority
CN
China
Prior art keywords
type well
conductive type
region
disposed
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911004932.2A
Other languages
English (en)
Other versions
CN111384176A (zh
Inventor
谢克·麦斯坦巴雪
陈柏安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN111384176A publication Critical patent/CN111384176A/zh
Application granted granted Critical
Publication of CN111384176B publication Critical patent/CN111384176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体元件，包括第一导电型阱、第二导电型阱、源极区域、漏极区域以及多晶硅环栅极结构。第一导电型阱配置于第一导电型衬底中。第二导电型阱配置于第一导电型阱旁边且被第一导电型阱环绕。源极区域配置于第一导电型阱中。漏极区域配置于第二导电型阱中。多晶硅环栅极结构配置于第一导电型阱及第二导电型阱上方，位于源极区域及漏极区域之间且环绕漏极区域。源极区域与第二导电型阱之间在第一方向上的距离小于或等于在第二方向上的距离，第一方向与第二方向垂直，且第二方向为多晶硅环栅极结构的长边方向。本发明除了能够维持较高的电流，更可最小化波动，阀值电压以及线性区间漏极电流在X方向及Y方向上均能够较佳地受到控制。

Description

半导体元件
技术领域
本发明是有关于一种半导体元件，且特别是有关于一种具有多晶硅环结构(Polyring structure)的半导体元件。
背景技术
近年来，横向双扩散金属氧化物半导体(lateral double-diffused metal oxidesemiconductor，LDMOS)元件被广泛使用，以降低成本并增进高电压及高电流应用的灵活性。“不匹配性(Mismatch)”为精密IC设计的关键，是指在单一个集成电路(IC)上两个以上元件的差别表现。长通道晶体管(Long channel transistor)匹配较佳，且相同方向的晶体管也匹配较佳。金属氧化物半导体场效应晶体管(MOSFET)的尺寸缩小化(scaling down)加剧了工艺变化对MOSFET不匹配性的影响。一般而言，需要优化晶体管区域以获得所需的匹配性，但同时可能造成速度、噪音以及功耗问题。
多晶硅环结构主要用来实现更高的电流以及击穿电压(BVD)值，且在鸟嘴(Bird'sbeak)结构上的多晶硅环可抑制高电场。多晶硅条型结构(Poly strip type structure)元件的表现取决于X方向，与Y方向无关。不同于多晶硅条型结构元件，对于多晶硅环型结构而言，元件表现取决于电路布局的X方向及Y方向，由于X方向及Y方向上均造成Vt波动(fluctuations)，因此，多晶硅环型结构的阈值电压相当不稳定，进而影响元件效能。
基于上述，发展出一种半导体元件，通过最小化Y方向上的特性波动，以改善多晶硅环电流镜像结构中的整体特性波动，进而最小化整体不匹配性的平均值，为目前所需研究的重要课题。
发明内容
本发明提供一种半导体元件，具有多晶硅环结构，除了能够维持较高的电流，更可最小化波动，最终的阀值电压Vt值以及线性区间漏极电流(linear-region draincurrent，Idlin)在X方向及Y方向上均能够较佳地受到控制。
本发明的半导体元件包括第一导电型阱、第二导电型阱、源极区域、漏极区域以及多晶硅环栅极结构。第一导电型阱配置于第一导电型衬底中。第二导电型阱配置于第一导电型阱旁边且被第一导电型阱环绕。源极区域配置于第一导电型阱中。漏极区域配置于第二导电型阱中。多晶硅环栅极结构配置于第一导电型阱及第二导电型阱上方，位于源极区域及漏极区域之间且环绕漏极区域。源极区域与第二导电型阱之间在第一方向上的距离小于或等于在第二方向上的距离，第一方向与第二方向垂直，且第二方向为多晶硅环栅极结构的长边方向。
在本发明的一实施例中，半导体元件更包括第一导电型掺杂区，配置于所述第一导电型阱中。
在本发明的一实施例中，半导体元件更包括隔离结构，配置于源极区域与第一导电型掺杂区之间。
在本发明的一实施例中，源极区域及漏极区域为第二导电型掺杂区。
在本发明的一实施例中，多晶硅环栅极结构包括栅极以及位于栅极与第一导电型衬底之间的栅极氧化层。
在本发明的一实施例中，栅极氧化层在第一方向上的厚度小于或等于在第二方向上的厚度。
在本发明的一实施例中，栅极氧化层在第一方向上的厚度为至/>在第二方向上的厚度为/>至/>
在本发明的一实施例中，栅极氧化层在第二方向上包括第一区域以及第二区域，第一区域的厚度小于第二区域的厚度，第一区域位于第一导电型阱上方，第二区域位于第二导电型阱上方。
在本发明的一实施例中，第一区域的厚度为至/>第二区域的厚度为/>至/>
在本发明的一实施例中，源极区域与第二导电型阱之间在第一方向上的距离为0.4um至3um，在第二方向上的距离为0.8um至5um。
基于上述，本发明的半导体元件具有多晶硅环结构，源极区域与第二导电型阱之间在第一方向上的距离小于或等于在第二方向上的距离，第一方向与第二方向垂直，且第二方向为多晶硅环栅极结构的长边方向。除了能够维持较高的电流，通过最小化Y方向上的波动，进而最小化整体不匹配性的平均值，最终的阀值电压Vt值以及线性区间漏极电流在Y方向上也能够较佳地受到控制。此外，本发明的半导体元件更具备容易设计以及节省成本的优点，只须改变布局，而不需要额外的工艺步骤。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是依照本发明的第一实施例的一种半导体元件的上视示意图。
图2A及图2B分别为依照本发明的第一实施例的一种半导体元件在第一方向及第二方向上的剖面示意图，图2A是绘示图1切线A-A’的剖面示意图，图2B是绘示图1切线B-B’的剖面示意图。
图3A及图3B分别为依照本发明的第二实施例的一种半导体元件在第一方向及第二方向上的剖面示意图。
图4为依照本发明的第三实施例的一种半导体元件在第二方向上的剖面示意图。
附图标号
10：第一导电型衬底
20：第一导电型阱
30：第二导电型阱
40：源极区域
50：漏极区域
60、60c：多晶硅环栅极结构
62、62c：栅极
64、64a、64b、64c：栅极氧化层
66：第一区域
68：第二区域
70：第一导电型掺杂区
80：隔离结构
D1：第一方向
D2：第二方向
L1、L2：距离
t1、t2：厚度
具体实施方式
图1是依照本发明的第一实施例的一种半导体元件的上视示意图。如图1所示，第一方向D1为X方向，第二方向D2为Y方向，第一方向D1与第二方向D2垂直，且第二方向为多晶硅环栅极结构60的长边方向。图2A及图2B分别为依照本发明的第一实施例的一种半导体元件在第一方向及第二方向上的剖面示意图，图2A是绘示图1切线A-A’的剖面示意图，图2B是绘示图1切线B-B’的剖面示意图。
请参照图1、图2A及图2B，本实施例的半导体元件包括第一导电型衬底10、第一导电型阱20、第二导电型阱30、源极区域40、漏极区域50、多晶硅环栅极结构60、第一导电型掺杂区70以及隔离结构80。在本实施例中，第一导电型可以是P型，第二导电型可以是N型。第一导电型阱20配置于第一导电型衬底10中，且第一导电型阱20可以是高电压P型阱(HighVoltage P-type Well，简称HVPW)。第二导电型阱30配置于第一导电型阱20旁边且被第一导电型阱环绕，且第二导电型阱30可以是高电压N型阱(High Voltage N-type Well，简称HVNW)。
请参照图1、图2A及图2B，源极区域40配置于第一导电型阱20中，漏极区域50配置于第二导电型阱30中，源极区域40及漏极区域50为第二导电型掺杂区，例如是N型重掺杂区域(N+区域)。第一导电型掺杂区70配置于第一导电型阱20中，且第一导电型掺杂区70例如是P型重掺杂区域(P+区域)。隔离结构80配置于源极区域40与第一导电型掺杂区70之间，且隔离结构80例如是场氧化结构。隔离结构80可包括上部与下部，上部位于第一导电型阱20上方，而下部则位于第一导电型阱20中。
请参照图1、图2A及图2B，多晶硅环栅极结构60配置于第一导电型阱20及第二导电型阱30上方，位于源极区域40及漏极区域50之间且环绕漏极区域50。更详细而言，多晶硅环栅极结构60可包括栅极62以及位于栅极62与第一导电型衬底10之间的栅极氧化层64。栅极氧化层64例如是由氧化硅或任何其他适合材料制造而成。本实施例中的栅极氧化层64例如是由单一氧化工艺步骤所形成，为具有单一厚度的氧化层。
在本实施例中，源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(如图2A所示)小于在第二方向D2上的距离L2(如图2B所示)。源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(如图2A所示)例如是0.4um至3um，在第二方向上D2的距离L2(如图2B所示)例如是0.8um至5um。
图3A及图3B分别为依照本发明的第二实施例的一种半导体元件在第一方向及第二方向上的剖面示意图。图3A及图3B所示的第二实施例相似于图1、图2A及图2B所示的第一实施例，故相同元件以相同标号表示且在此不予赘述。
请参照图3A及图3B，本实施例与上述第一实施例不同之处在于，本实施例的半导体元件中，栅极氧化层64a在第一方向D1上的厚度t1(如图3A所示)小于栅极氧化层64b在第二方向上D2的厚度t2(如图3B所示)。更详细而言，栅极氧化层64a在第一方向D1上的厚度t1(如图3A所示)例如是至/>栅极氧化层64b在第二方向D2上的厚度t2(如图3B所示)例如是/>至/>
必须说明的是，本实施例相似于图1、图2A及图2B所示的第一实施例，源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(如图3A所示)小于或等于在第二方向D2上的距离L2(如图3B所示)。源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(如图3A所示)例如是0.4um至3um，在第二方向上D2的距离L2(如图3B所示)例如是0.4um至5um。
图4为依照本发明的第三实施例的一种半导体元件在第二方向上的剖面示意图。图4所示的第三实施例相似于图1、图2A及图2B所示的第一实施例，故相同元件以相同标号表示且在此不予赘述。
请参照图4，本实施例与上述第一实施例不同之处在于，本实施例的半导体元件中，多晶硅环栅极结构60c在第二方向D2上包括栅极62c以及位于栅极62c与第一导电型衬底10之间的栅极氧化层64c，且栅极氧化层64c具有双阶结构。更详细而言，具有双阶结构的栅极氧化层64c例如是由双氧化工艺步骤所形成，在两个不同区域具有不同厚度的氧化层。如图4所示，栅极氧化层64c在第二方向D2上包括第一区域66以及第二区域68，且第一区域66的厚度小于第二区域68的厚度。第一区域66一部分位于第一导电型阱20上方，另一部分位于第二导电型阱30上方，第二区域68位于第二导电型阱30上方。在本实施例中，第一区域66的厚度例如是至/>第二区域68的厚度例如是/>至/>
必须说明的是，本实施例相似于图1、图2A及图2B所示的第一实施例，源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(未绘示)小于在第二方向D2上的距离L2(如图4所示)。源极区域40与第二导电型阱30之间在第一方向D1上的距离L1(未绘示)例如是0.4um至3um，在第二方向上D2的距离L2(如图4所示)例如是0.8um至5um。
综上所述，本发明的半导体元件具有多晶硅环结构，源极区域与第二导电型阱之间在第一方向上的距离小于或等于在第二方向上的距离，第一方向与第二方向垂直，且第二方向为多晶硅环栅极结构的长边方向。此外，也可使栅极氧化层在第一方向上的厚度小于在第二方向上的厚度，或采用具有双阶结构的栅极氧化层。如此一来，除了能够维持较高的电流，通过最小化Y方向上的波动，进而最小化整体不匹配性的平均值，最终的阀值电压Vt值以及线性区间漏极电流在Y方向上也能够较佳地受到控制。此外，本发明的半导体元件更具备容易设计以及节省成本的优点，只须改变布局，而不需要额外的工艺步骤。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体元件，其特征在于，包括：
第一导电型阱，配置于第一导电型衬底上；
第二导电型阱，配置于所述第一导电型阱旁边且被所述第一导电型阱环绕；
源极区域，配置于所述第一导电型阱中；
漏极区域，配置于所述第二导电型阱中；以及
多晶硅环栅极结构，配置于所述第一导电型阱及所述第二导电型阱上方，位于所述源极区域及所述漏极区域之间且环绕所述漏极区域，
其中所述源极区域与所述第二导电型阱之间在第一方向上的距离小于在第二方向上的距离，所述第一方向与所述第二方向垂直，且所述第二方向为所述多晶硅环栅极结构的长边方向。
2.如权利要求1所述的半导体元件，其特征在于，更包括第一导电型掺杂区，配置于所述第一导电型阱中。
3.如权利要求2所述的半导体元件，其特征在于，更包括隔离结构，配置于所述源极区域与所述第一导电型掺杂区之间。
4.如权利要求1所述的半导体元件，其特征在于，所述源极区域及所述漏极区域为第二导电型掺杂区。
5.如权利要求1所述的半导体元件，其特征在于，所述多晶硅环栅极结构包括栅极以及位于所述栅极与所述第一导电型衬底之间的栅极氧化层。
6.如权利要求5所述的半导体元件，其特征在于，所述栅极氧化层在所述第一方向上的厚度小于或等于在所述第二方向上的厚度。
7.如权利要求6所述的半导体元件，其特征在于，所述栅极氧化层在所述第一方向上的厚度为至/>在所述第二方向上的厚度为/>至/>
8.如权利要求5所述的半导体元件，其特征在于，所述栅极氧化层在所述第二方向上包括第一区域以及第二区域，所述第一区域的厚度小于所述第二区域的厚度，所述第一区域位于所述第一导电型阱上方，所述第二区域位于所述第二导电型阱上方。
9.如权利要求1所述的半导体元件，其特征在于，所述源极区域与所述第二导电型阱之间在所述第一方向上的距离为0.4um至3um，在所述第二方向上的距离为0.4um至5um。
10.一种半导体元件，其特征在于，包括：
第一导电型阱，配置于第一导电型衬底上；
第二导电型阱，配置于所述第一导电型阱旁边且被所述第一导电型阱环绕；
源极区域，配置于所述第一导电型阱中；
漏极区域，配置于所述第二导电型阱中；以及
多晶硅环栅极结构，配置于所述第一导电型阱及所述第二导电型阱上方，位于所述源极区域及所述漏极区域之间且环绕所述漏极区域，其中所述多晶硅环栅极结构包括栅极以及位于所述栅极与所述第一导电型衬底之间的栅极氧化层，
其中所述源极区域与所述第二导电型阱之间在第一方向上的距离等于在第二方向上的距离，所述第一方向与所述第二方向垂直，且所述第二方向为所述多晶硅环栅极结构的长边方向，
其中所述栅极氧化层在所述第一方向上的厚度小于在所述第二方向上的厚度。
CN201911004932.2A 2018-12-26 2019-10-22 半导体元件 Active CN111384176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147078A TWI705565B (zh) 2018-12-26 2018-12-26 半導體元件
TW107147078 2018-12-26

Publications (2)

Publication Number Publication Date
CN111384176A CN111384176A (zh) 2020-07-07
CN111384176B true CN111384176B (zh) 2023-09-01

Family

ID=71219644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911004932.2A Active CN111384176B (zh) 2018-12-26 2019-10-22 半导体元件

Country Status (2)

Country Link
CN (1) CN111384176B (zh)
TW (1) TWI705565B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359687B (zh) * 2007-07-30 2010-06-09 联华电子股份有限公司 金属氧化物半导体元件
JP5297495B2 (ja) * 2011-05-02 2013-09-25 ルネサスエレクトロニクス株式会社 静電気放電保護素子
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
CN104867971B (zh) * 2014-02-20 2019-07-19 联华电子股份有限公司 半导体元件及其操作方法
CN103956384A (zh) * 2014-04-29 2014-07-30 无锡中星微电子有限公司 一种高压pmos晶体管及其制备方法
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
EP3449506A4 (en) * 2016-04-25 2019-12-25 Applied Materials, Inc. NANOWIRE GAP SPACER FORMATION OF HORIZONTAL ENVELOPING GRID DEVICE

Also Published As

Publication number Publication date
TW202025490A (zh) 2020-07-01
CN111384176A (zh) 2020-07-07
TWI705565B (zh) 2020-09-21

Similar Documents

Publication Publication Date Title
US6833585B2 (en) High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage
JP3242416B2 (ja) 電界効果トランジスタの製造方法
US8759912B2 (en) High-voltage transistor device
US9543451B2 (en) High voltage junction field effect transistor
US20090166736A1 (en) Lateral double difused metal oxide semiconductor transistor and method for manufacturing the same
US9985028B2 (en) Diluted drift layer with variable stripe widths for power transistors
US20080135934A1 (en) Laterally diffused metal oxide semiconductor transistors
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
KR101244139B1 (ko) 반도체 장치
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
US8125028B2 (en) Semiconductor devices for high power application
KR100877674B1 (ko) Ｌｄｍｏｓ 소자
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
US7521756B2 (en) DMOS transistor with optimized periphery structure
CN111384176B (zh) 半导体元件
US7768068B1 (en) Drain extended MOS transistor with increased breakdown voltage
CN104835837A (zh) 高压半导体器件及其制造方法
CN116207149A (zh) 半导体器件及其制作方法
CN208240684U (zh) 一种半导体器件
US20070126057A1 (en) Lateral DMOS device insensitive to oxide corner loss
CN202205758U (zh) 对称高压mos器件
CN112289845A (zh) 具有jfet区布图设计的半导体器件
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
TW201351641A (zh) 高壓金氧半導體電晶體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant