JPH07505742A - 二重ゲート付き半導体素子 - Google Patents
二重ゲート付き半導体素子Info
- Publication number
- JPH07505742A JPH07505742A JP5518135A JP51813593A JPH07505742A JP H07505742 A JPH07505742 A JP H07505742A JP 5518135 A JP5518135 A JP 5518135A JP 51813593 A JP51813593 A JP 51813593A JP H07505742 A JPH07505742 A JP H07505742A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- circuit device
- pair
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 7
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
二重ゲート付き半導体素子
本発明は半導体素子に関し、具体的には薄膜トランジスタ、およびそのようなト
ランジスタを含む集積回路の製造に関するものである。
集積エレクトロニクス用の回路を設計する際は、使用可能な複数種類の能動素子
があると有利である。例えば、ＣＭＯ３はｎおよびｐチャネルを有し、大部分の
ｎ−ＭＯ８集積回路の製造法は閾値電圧の選択的変動が可能であり、特に、エン
ハンスメント形およびディプレッション形素子を同時に製造することが可能であ
る。ｎチャネル・エンハンスメント形素子の場合は、印加されるゲート電圧がゼ
ロのときに最小電流（オフ状態）が流れ、正のゲート電圧（オン状態）の印加に
より増大する。反対に、ディプレッション形素子の場合は、負のゲート電圧が印
加されると素子はオフになり、ゲート電圧がゼロのとき素子はオン状態になる。
ｎ−ＭＯＳ回路では、エンハンスメント−ディプレッション回路を使用した場合
、エンハンスメントのみの回路と比較してが向上する。
上述のように、ディプレッジタン形素子も使用可能な場合は、回路性能を向上さ
せることができる。ディプレッション形薄膜能動素子を製造するための可能な方
法は、ディプレッジタン形素子の半導体膜厚をエンハンスメント形に比べて増加
させるか、またはｎ型ドーパント材料をディプレッジタン形素子のチャネル領域
内に選択的に付加するものである。いずれの場合も、余分なマスク層の使用を含
む処理ステップを追加する必要があり、したがって、費用が増え、歩留りが低下
することになる。
ディプレッション形およびエンハンスメント形素子はまた、ＣｄＳｅ層に関して
異なる形状を用いることにより、マスク・ステップを追加することなく製造する
ことが可能である。
本発明者等は、高キャリヤ移動度による高速動作、高オン電流および低オフ電流
といった望ましい特性を兼ね備えた二重ゲートｎチャネル・エンハンスメント形
素子を製造する、セレン化カドミウムを使用した方法を考案した。
素子の閾値電圧が適当な（負の）値を有するように閾値電圧を制御する素子のゲ
ートの一方をバイアスすることにより、処理ステップを追加することなくディプ
レッション形ＴＰＴを製造できることが判明した。したがって、ＴＰＴは必要に
応じてエンハンスメント形またはディプレソンヨン形にすることができ、両者が
同一回路に共存することが可能である。
製造工程の変更もマスク層の追加も必要でなく、マスク設計をわずかに変更する
だけて、ＴＰＴの両ゲートの電位を別々に制御することが可能になる。外部から
印加される電圧を回路内のディプレッション形素子の一方のゲートに印加するこ
とにより、必要な閾値電圧が設定される。
本発明によれば、第１のトランジスタがディプレッション形素子として動作可能
であり、第２のトランジスタがエンハンスメント形素子として働く、直列接続が
可能な一対の絶縁ゲート・トランジスタ素子から成る集積回路装置が提供される
。
次に添付の図面を参照して本発明を具体的に説明する。
第１図は本発明の特定の実施例による薄膜トランジスタの断面図である。
第２図は第１図のトランジスタの電気的特性を示すグラフである。
第３図はインバータの回路図である。
第４図はこのインバータの電気的特性を示すグラフである。
図面を参照すると、第１図は本発明の特定の実施例による薄膜トランジスタの断
面図を示す。拡散障壁１が基板３上に形成されている。この素子は、絶縁層７に
よりセレン化カドミウム９から分離された下部ゲート５を有する。この半導体層
にチャネル領域１１が形成されている。パッド接点１３およびカラム導体１５が
ソースおよびドＩツイン電極用に設けられている。上部ゲート１７は絶縁８１Ｂ
により半導体から分離されている。
第２図は、上部ゲート電圧の最低部の２つの値に関する上部ゲート電圧の関数と
して、トランジスタを流れる電流を示す。
これらの曲線の位置に、特に閾値領域（すなわち、急峻に立ち上がっている部分
）において著しい差異があることがわかる。
第３図は、第１図のトランジスタと共に使用されるインバータの回路図を示す。
その伝達特性が第４図に示されているが、ディプレッション形ＴＰＴをプルアッ
プ・トランジスタとして使用する利点は、電圧スイングが大きくなっている点に
見られる。選択されたこの例では、エンハンスメント形プルアップ素子はシフト
・レジスタを動作させないはずである。
エンハンスメント形およびディプレッンヨン形ＣｄＳｅ薄膜トランジスタは、単
にエンハンスメント形のみの工程のＩＩＭ 合に必要とされる追加のマスキング
および処理ステップを必要とせず、同時に製造することができる。
この技術は、その他の半導体材料を使用したＴＰＴの製造にも適−用することが
できる。ポリンリコンの場合は、９の方法はｐ形材料内の正孔の低移動度を補償
し、改良された回路を作り出すことになる。
上部ゲート電圧
入力電圧
〜・４
国際調査報告
懺−−−晶ム−−一一〜−ＰＣＴ／Ｇ８９３１００７９２
Claims (5)
- １．直例に接続可能な１対の絶縁ゲート・トランジスタ素子から成る集積回路装 置において、上記対の第１のトランジスタがディプレッション形素子として動作 可能であり、上記対の第２のトランジスタがエンハンスメント形素子として衝く ことを特徴とする上記集積回路装置。
- ２．個別にバイアス可能なゲート電極を有する上記第１のトランジスタが、上記 トランジスタの閾値電圧を独立して調節できるようになされている、請求の範囲 第１項による集積回路装置。
- ３．上記トランジスタのチャネル領域がセレン化カドミウムカ、ら形成されてい る、請求の範囲第１項による集積回路装置。
- ４．上記トランジスタのチヤネル領域がシリコンから形成されている、請求の範 囲第１項による集積回路装置。
- ５．請求の範囲の第１項から第４項のいずれか一項による集積回路装置の１対の トランジスタを含むスイッチング回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9208324.5 | 1992-04-15 | ||
| GB929208324A GB9208324D0 (en) | 1992-04-15 | 1992-04-15 | Semiconductor devices |
| PCT/GB1993/000792 WO1993021659A1 (en) | 1992-04-15 | 1993-04-15 | Semiconductor devices with a double gate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07505742A true JPH07505742A (ja) | 1995-06-22 |
Family
ID=10714100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5518135A Pending JPH07505742A (ja) | 1992-04-15 | 1993-04-15 | 二重ゲート付き半導体素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5677550A (ja) |
| EP (1) | EP0646289B1 (ja) |
| JP (1) | JPH07505742A (ja) |
| KR (1) | KR950701143A (ja) |
| DE (1) | DE69317562T2 (ja) |
| GB (1) | GB9208324D0 (ja) |
| WO (1) | WO1993021659A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014232880A (ja) * | 2008-11-13 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015035609A (ja) * | 2000-05-12 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
| JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4008133B2 (ja) | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7019342B2 (en) | 2003-07-03 | 2006-03-28 | American Semiconductor, Inc. | Double-gated transistor circuit |
| US6919647B2 (en) * | 2003-07-03 | 2005-07-19 | American Semiconductor, Inc. | SRAM cell |
| US7015547B2 (en) * | 2003-07-03 | 2006-03-21 | American Semiconductor, Inc. | Multi-configurable independently multi-gated MOSFET |
| US7250347B2 (en) * | 2005-01-28 | 2007-07-31 | International Business Machines Corporation | Double-gate FETs (Field Effect Transistors) |
| KR101490112B1 (ko) * | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
| JP2010066331A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 表示装置 |
| KR101623958B1 (ko) * | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
| KR102469154B1 (ko) | 2008-10-24 | 2022-11-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4040073A (en) * | 1975-08-29 | 1977-08-02 | Westinghouse Electric Corporation | Thin film transistor and display panel using the transistor |
| JPS5433679A (en) * | 1977-08-22 | 1979-03-12 | Agency Of Ind Science & Technol | Semiconductor intergrated circuit on insulation substrate |
| GB1601059A (en) * | 1978-05-31 | 1981-10-21 | Secr Defence | Fet devices and their fabrication |
| JPS57180177A (en) * | 1981-04-30 | 1982-11-06 | Toshiba Corp | Semiconductor device |
| GB8721193D0 (en) * | 1987-09-09 | 1987-10-14 | Wright S W | Semiconductor devices |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| EP0401356A1 (en) * | 1988-12-09 | 1990-12-12 | Hughes Aircraft Company | Ultrathin submicron mosfet with intrinsic channel |
| US5053347A (en) * | 1989-08-03 | 1991-10-01 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
-
1992
- 1992-04-15 GB GB929208324A patent/GB9208324D0/en active Pending
-
1993
- 1993-04-15 JP JP5518135A patent/JPH07505742A/ja active Pending
- 1993-04-15 WO PCT/GB1993/000792 patent/WO1993021659A1/en active IP Right Grant
- 1993-04-15 DE DE69317562T patent/DE69317562T2/de not_active Expired - Fee Related
- 1993-04-15 EP EP93910155A patent/EP0646289B1/en not_active Expired - Lifetime
- 1993-04-15 US US08/318,767 patent/US5677550A/en not_active Expired - Fee Related
-
1994
- 1994-10-13 KR KR1019940703636A patent/KR950701143A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015035609A (ja) * | 2000-05-12 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014232880A (ja) * | 2008-11-13 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9208324D0 (en) | 1992-06-03 |
| EP0646289B1 (en) | 1998-03-18 |
| KR950701143A (ko) | 1995-02-20 |
| WO1993021659A1 (en) | 1993-10-28 |
| US5677550A (en) | 1997-10-14 |
| EP0646289A1 (en) | 1995-04-05 |
| DE69317562D1 (de) | 1998-04-23 |
| DE69317562T2 (de) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| US3855610A (en) | Semiconductor device | |
| CA1160760A (en) | Field-effect capacitance | |
| JPH07505742A (ja) | 二重ゲート付き半導体素子 | |
| US3946424A (en) | High frequency field-effect transistors and method of making same | |
| US3639813A (en) | Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| KR920022534A (ko) | 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법 | |
| US6100565A (en) | Semiconductor integrated circuit device with operation in partial depletion type mode and perfect depletion type mode | |
| JPS6247156A (ja) | 絶縁ゲ−ト型半導体装置 | |
| US4153906A (en) | Integrated circuit using an insulated gate field effect transistor | |
| JP2866888B2 (ja) | 薄膜トランジスタ | |
| US4450468A (en) | Gallium arsenide ISL gate with punched-through bipolar driver transistor | |
| JP5115943B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS6378574A (ja) | 半導体装置の製造方法 | |
| US5027186A (en) | Semiconductor device | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPS60259021A (ja) | 論理回路装置 | |
| JP2917931B2 (ja) | インバータ構造 | |
| JP2793936B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPS60251669A (ja) | 半導体装置 | |
| JPH03793B2 (ja) | ||
| JPH0219623B2 (ja) | ||
| JPS61296758A (ja) | 半導体集積回路 |