DE69317562T2 - Halbleiteranordnung mit doppelgate. - Google Patents
Halbleiteranordnung mit doppelgate.Info
- Publication number
- DE69317562T2 DE69317562T2 DE69317562T DE69317562T DE69317562T2 DE 69317562 T2 DE69317562 T2 DE 69317562T2 DE 69317562 T DE69317562 T DE 69317562T DE 69317562 T DE69317562 T DE 69317562T DE 69317562 T2 DE69317562 T2 DE 69317562T2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- depletion
- enhancement
- integrated semiconductor
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 16
- KBJQPSPKRGXBTH-UHFFFAOYSA-L cadmium(2+);selenite Chemical compound [Cd+2].[O-][Se]([O-])=O KBJQPSPKRGXBTH-UHFFFAOYSA-L 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
- Die Erfindung betrifft Halbleitereinrichtungen und insbesondere die Herstellung von Dünnschichttransistoren und integrierten Schaltungen, die solche Transistoren beinhalten.
- Beim Entwurf von Schaltkreisen für integrierte elektronische Einrichtungen ist es vorteilhaft, aktive Bauelemente unterschiedlichen Typs zur Verfügung zu haben, z. B. haben CMOS einen n und p Kanal und die meisten Herstellungsverfahren für n-MOS integrierte Schaltungen erlauben die selektive Variation von Schwellwertspannungen und insbesondere die gleichzeitige Herstellung von Bauelementen vom Anreicherungstyp und vom Verarmungstyp. Für ein n-Kanal-Bauelement vom Anreicherungstyp fließt der Minimalstrom (im Auszustand) auch wenn keine Gate-Spannung angelegt ist und der Strom wird durch Anlegen einer positiven Gate-Spannung (Ein-Zustand) erhöht. Umgekehrt wird bei einem Bauelement vom Verarmungstyp eine negative Gate-Spannung angelegt, um das Bauelement auszuschalten, während eine Gate- Spannung "Null" dem Ein-Zustand des Bauelementes entspricht.
- Bei n-MOS-Schaltkreisen ergibt die Verwendung einer sog. Anreicherungs/verarmungs-Schalttechnik verbesserte Ergebnisse im Vergleich mit Schaltungen, bei denen nur Bauelemente vom Anreicherungstyp verwendet werden, dies betrifft insbesondere die Schaltgeschwindigkeit, die Ausgangsspannungspegel und den Leistungsverbrauch.
- Wie vorstehend ausgeführt ist, kann eine verbesserte Schaltleistung erreicht werden, wenn Bauelemente vom Verarmungstyp auch zur Verfügung stehen. Eine Möglichkeit der Herstellung von aktiven Dünnschichtbauelementen vom Verarmungstyp liegt in der Erhöhung der Stärke der Halbleiterschicht für die Verarmungsbauelemente, im Vergleich zu Bauelementen vom Anreicherungstyp, oder darin, selektiv Dotierungsmaterial vom n-Typ in den Kanalbereich des Bauelementes vom Verarmungstyp hinzuzufügen. In jedem Falle sind aber zusätzliche Herstellungsschritte erforderlich, unter Verwendung besonderer Maskenschichten und damit werden die Herstellungskosten und auch der Herstellungsaufwand erhöht. Solche Bauelemente sind in den japanischen Patentanmeldungen 57180177 und 3066159 sowie im U.S. Patent 4803530 beschrieben. Bauelemente mit Verarmung und Anreicherung können auch unter Verwendung unterschiedlicher Strukturen für die CdSe-Schichten ohne zusätzlichen Masken hergestellt werden.
- Wir haben ein Cadmium Selenit verwendendes Verfahren gefunden, mit dem ein zwei-Gates aufweisendes - nachfolgend: "doppelt gegatetes"- Bauteil mit n-Kanal-Anreicherung hergestellt werden kann unter Kombination der wünschenswerten Eigenschaften eines Hochgeschwindigkeitsbetriebs aufgrund der erhöhten Trägermobilität, mit hohem Einschaltstrom und geringem Ausschaltstrom.
- Es hat sich gezeigt, daß TFTs vom Verarmungstyp ohne zusätzliche Herstellungsschritte dadurch hergestellt werden können, daß eines der Gates des Bauelementes vorgespannt wird, um die Schwellwertspannung des Bauelementes so zu steuern, daß sie einen geeigneten (negativen) Wert hat. Auf diese Weise können die TFTs je nach Anforderung vom Anreicherungstyp oder vom Verarmungstyp sein, wobei beide Typen im gleichen Schaltkreis existent sind.
- Keine Abwandlungen des Herstellungsverfahrens sind erforderlich und auch keine zusätzlichen Maskenschichten; es ist nur eine geringe Abwandlung im Maskenentwurf erforderlich, um eine getrennte Steuerung des Potentials für beide Gates des TFT zu ermöglichen. Eine extern angelegte Spannung wird an ein Gate des Bauteils vom Verarmungstyp in dem Schaltkreis angelegt, um die erforderliche Schwellwertspannung zu setzen.
- Nach der Erfindung wird eine integrierte Schaltung bereitgestellt mit einem Transistorbauelement vom Anreicherungstyp mit einem Doppel-Gate und einem isolierten Gate, und einem Transistorbauelement vom Verarmungstyp mit einem Doppel-Gate und einem isolierten Gate, wobei beide Transistorbauelemente mit isoliertem Gate gleichzeitig während derselben Herstellungsschritte hergestellt werden, wobei eine Elektrode eines Paars von Gate- Elektroden jedes Transistorbauelementes als Steuerelektrode dient zum Auswählen des Kanaltyps des Bauelementes.
- Nachfolgend wird die Erfindung mit Blick auf die Zeichnung näher erläutert. Es zeigt:
- Figur 1 einen Schnitt durch einen Dünnschichttransistor, der entsprechend einem besonderen Ausführungsbeispiel der Erfindung verwendet wird;
- Figur 2 die elektrischen Eigenschaften eines Transistors gemäß Figur 1;
- Figur 3 den Schaltkreis eines Inverters; und
- Figur 4 die elektrischen Eigenschaften eines solchen Inverters.
- Figur 1 zeigt einen Querschnitt durch einen Dünnschichttransistor, der entsprechend einem besonderen Ausführungsbeispiel der Erfindung verwendet wird, d. h. ein Schaltkreis gemäß dem Anspruch 1 verwendet Transistoren gemäß dieser Figur. Eine Diffusionsgrenzschicht 1 wird auf einem Substrat 3 ausgebildet. Das Bauelement hat ein Grund-Gate 5, das mittels einer isolierenden Schicht 7 von einer Schicht aus Cadmium-Selenit 9 getrennt ist. Ein n-Kanal-Bereich 11 ist in der Halbleiterschicht ausgebildet. Ein Kontaktflecken 13 und ein Kolonnen-Leiter 15 sind für die Source- und Drain-Elektroden vorgesehen. Ein oberes Gatter 17 ist mittels einer isolierenden Schicht 18 vom Halbleiter getrennt.
- Figur 2 zeigt den durch den Transistor fließenden Strom als Funktion der Spannung des oberen Gates für zwei Spannungswerte des Grund-Gates. Wie zu erkennen ist, zeigen die Kurven einen deutlich verschiedenen Verlauf, insbesondere im Schwellwertbereich (d. h. im stark ansteigenden Teil).
- Figur 3 zeigt einen Schaltkreis für einen Inverter zur Verwendung mit einem Transistor gemäß Figur 1. Die übertragungskennlinien sind in Figur 4 gezeigt. Dort wird der Vorteil der Verwendung des Verarmungs-TFT als Hochziehtransistor in Form der größeren Spannungsänderungen deutlich. Beim dargestellten Ausführungsbeispiel würde ein Hochziehbauelement vom Anreicherungstyp keinen Schieberegister betätigen.
- Die Herstellung von CdSe-Dünnschichttransistoren vom Anreicherungstyp und Verarmungstyp ist gleichzeitig möglich, ohne daß zusätzliche Maskierungen oder Herstellungsschritte im Vergleich zu Herstellungsverfahren von Bauelementen vom reinen Anreicherungstyp erforderlich wären.
- Die gleiche Technik kann auch für die Herstellung von TFTs unter Verwendung von anderen Halbleitermaterialien eingesetzt werden. Bei Verwendung von polikristallinem Silizium würde dieses Verfahren die geringe Mobilität der Löcher im p-Typ-Material kompensieren und es würde die Herstellung von vergrößerten Schaltungen ermöglicht.
Claims (4)
1. Integrierte Halbleiteranordnung mit einem
Transistorbauelement mit Doppelgate und isoliertem Gate vom
Anreicherungstyp und einem Transistorbauelement mit Doppelgate und
isoliertem Gate vom Verarmungstyp,
dadurch gekennzeichnet, daß
beide Transistorbauelemente mit isoliertem Gate
gleichzeitig im selben Herstellungsprozeß hergestellt werden und daß
eine Elektrode (5) aus einem Paar von Gateelektroden jedes
Transistorbauelementes als Steuerelektrode dient zum
Auswählen des Typs der Kanalcharakteristik des Bauelementes.
2. Integrierte Halbleiteranordnung gemäß Anspruch 1,
dadurch gekennzeichnet, daß
der Kanalbereich (11) der genannten Transistoren aus
Cadmium-Selenit besteht.
3. Integrierte Halbleiteranordnung gemäß Anspruch 1,
dadurch gekennzeichnet, daß
der Kanalbereich (11) der Transistoren aus Silizium
gebildet ist.
4. Schalter
dadurch gekennzeichnet, daß
er ein Paar Transistoren in einer integrierten
Halbleiteranordnung gemäß einem der vorangehenden Ansprüche
verwendet.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB929208324A GB9208324D0 (en) | 1992-04-15 | 1992-04-15 | Semiconductor devices |
| PCT/GB1993/000792 WO1993021659A1 (en) | 1992-04-15 | 1993-04-15 | Semiconductor devices with a double gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69317562D1 DE69317562D1 (de) | 1998-04-23 |
| DE69317562T2 true DE69317562T2 (de) | 1998-07-09 |
Family
ID=10714100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69317562T Expired - Fee Related DE69317562T2 (de) | 1992-04-15 | 1993-04-15 | Halbleiteranordnung mit doppelgate. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5677550A (de) |
| EP (1) | EP0646289B1 (de) |
| JP (1) | JPH07505742A (de) |
| KR (1) | KR950701143A (de) |
| DE (1) | DE69317562T2 (de) |
| GB (1) | GB9208324D0 (de) |
| WO (1) | WO1993021659A1 (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
| JP4076648B2 (ja) | 1998-12-18 | 2008-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4008133B2 (ja) | 1998-12-25 | 2007-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US7015547B2 (en) * | 2003-07-03 | 2006-03-21 | American Semiconductor, Inc. | Multi-configurable independently multi-gated MOSFET |
| US7019342B2 (en) | 2003-07-03 | 2006-03-28 | American Semiconductor, Inc. | Double-gated transistor circuit |
| US6919647B2 (en) * | 2003-07-03 | 2005-07-19 | American Semiconductor, Inc. | SRAM cell |
| US7250347B2 (en) * | 2005-01-28 | 2007-07-31 | International Business Machines Corporation | Double-gate FETs (Field Effect Transistors) |
| KR101490112B1 (ko) * | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
| JP2010066331A (ja) * | 2008-09-09 | 2010-03-25 | Fujifilm Corp | 表示装置 |
| KR101623958B1 (ko) | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
| CN102386236B (zh) | 2008-10-24 | 2016-02-10 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4040073A (en) * | 1975-08-29 | 1977-08-02 | Westinghouse Electric Corporation | Thin film transistor and display panel using the transistor |
| JPS5433679A (en) * | 1977-08-22 | 1979-03-12 | Agency Of Ind Science & Technol | Semiconductor intergrated circuit on insulation substrate |
| GB1601059A (en) * | 1978-05-31 | 1981-10-21 | Secr Defence | Fet devices and their fabrication |
| JPS57180177A (en) * | 1981-04-30 | 1982-11-06 | Toshiba Corp | Semiconductor device |
| GB8721193D0 (en) * | 1987-09-09 | 1987-10-14 | Wright S W | Semiconductor devices |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| EP0401356A1 (de) * | 1988-12-09 | 1990-12-12 | Hughes Aircraft Company | Ultradünner submikron-mosfet mit intrinsischem kanal |
| US5053347A (en) * | 1989-08-03 | 1991-10-01 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
-
1992
- 1992-04-15 GB GB929208324A patent/GB9208324D0/en active Pending
-
1993
- 1993-04-15 WO PCT/GB1993/000792 patent/WO1993021659A1/en active IP Right Grant
- 1993-04-15 JP JP5518135A patent/JPH07505742A/ja active Pending
- 1993-04-15 DE DE69317562T patent/DE69317562T2/de not_active Expired - Fee Related
- 1993-04-15 US US08/318,767 patent/US5677550A/en not_active Expired - Fee Related
- 1993-04-15 EP EP93910155A patent/EP0646289B1/de not_active Expired - Lifetime
-
1994
- 1994-10-13 KR KR1019940703636A patent/KR950701143A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993021659A1 (en) | 1993-10-28 |
| EP0646289A1 (de) | 1995-04-05 |
| US5677550A (en) | 1997-10-14 |
| KR950701143A (ko) | 1995-02-20 |
| EP0646289B1 (de) | 1998-03-18 |
| JPH07505742A (ja) | 1995-06-22 |
| DE69317562D1 (de) | 1998-04-23 |
| GB9208324D0 (en) | 1992-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2841429C2 (de) | Polaritätsumkehrschaltung | |
| DE4231415C1 (de) | Ein Schnittstellen-Schaltkreis zur Kopplung eines logischen Niedrigspannungs-Schaltkreises mit einem Hochspannungs-Ausgang, realisiert in einer Standard-CMOS-Technologie | |
| DE69128876T2 (de) | Dünnfilm-Halbleitervorrichtung | |
| DE69736529T2 (de) | Halbleiteranordnung für hochspannung | |
| DE69317562T2 (de) | Halbleiteranordnung mit doppelgate. | |
| DE3688088T2 (de) | Integrierte halbleiterschaltung. | |
| DE2623507C3 (de) | Schaltungsanordnung für binäre Schaltvariable | |
| DE2009102C3 (de) | Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren | |
| DE2700873A1 (de) | Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren | |
| DE69724578T2 (de) | SOI-MOS-Feldeffekttransistor | |
| DE69807396T2 (de) | Integrierte Schaltung mit selektiver Vorspannung der Transistoren fuer niedrige Spannung und geringen Ruhestrom und zugehörige Verfahren | |
| DE2338239A1 (de) | Integrierte halbleiterschaltung | |
| DE3016271C2 (de) | ||
| DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
| DE3123239C2 (de) | ||
| DE102006061172A1 (de) | Metall-Oxid-Halbleiter-Transistor mit geringer Breite | |
| DE1959629A1 (de) | Bedingt geschalteter Feldeffektkondensator | |
| DE3326423A1 (de) | Integrierter schaltkreis | |
| DE2820982A1 (de) | Integrierter halbleiterverstaerker | |
| DE69715368T2 (de) | Normal leitender dual-thyristor | |
| DE602005006093T2 (de) | Halbleiterspeicherbauelement mit schwebendem Körper und Herstellungsverfahren desselben | |
| DE2128536B2 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
| DE1805843A1 (de) | Elektrische Schutzschaltung | |
| DE1803175A1 (de) | Flip-Flop | |
| DE2029058A1 (de) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: BTG INTERNATIONAL LTD., LONDON, GB |
|
| 8339 | Ceased/non-payment of the annual fee |