DE2009102C3 - Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren - Google Patents
Integrierte Halbleiteranordnung mit komplementären FeldeffekttransistorenInfo
- Publication number
- DE2009102C3 DE2009102C3 DE2009102A DE2009102A DE2009102C3 DE 2009102 C3 DE2009102 C3 DE 2009102C3 DE 2009102 A DE2009102 A DE 2009102A DE 2009102 A DE2009102 A DE 2009102A DE 2009102 C3 DE2009102 C3 DE 2009102C3
- Authority
- DE
- Germany
- Prior art keywords
- channels
- crystal
- axis
- angle
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 230000000295 complement effect Effects 0.000 title claims description 15
- 230000005669 field effect Effects 0.000 title claims description 12
- 239000013078 crystal Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Description
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit in einem einkristallinen Halbleiterplättchen
angeordneten komplementären Feldeffekttransistoren, deren N- bzw. P-Ieitende Kanäle mit ihrer Längsrichtung
innerhalb einer Oberfläche des Halbleiterplättchens in bezug auf die diamantartige oder zinkbiendenartige
Kristallstruktur des Halbleiterplättchens ausge- v> richtet sind.
Derartige Halbleiteranordnungen können mit Sperrschicht-Feldeffekttransistoren
(Junction-FET, abgekürzt JFET) ausgestattet sein oder Isolierschicht-Feldeffekttransistoren
(IGFET bzw. MOSFET) aufweisen. Ein mi typisches Beispiel für eine derartige Halbleiteranordnung
ist ein an sich bekannter Inverter mit einem N-Ieitenden MOSFET sowie einem P-Ieitcnden MOS
FET. Bei einer solchen aus der FR-PS 15 11986 bekannten, komplementäre FET aufweisenden Schalt- r'<
stufe wird erwartet, daß deren Ausgangssignal dem invertierten Eingangssignal ohne Verzögerung folgt; die
Ausgangsspannung soll demnach sowohl kurze Anstiegzeiten als auch Abfallzeiten aufweisen. Es wurde nun
gefunden, daß bei der als Beispiel gewählten, komplementäre FET aufweisenden Inverterschaltung der
Anstieg der Ausgangsspannung mit höherer Leitfähigkeit des P-Kanals FET, die der Löcherbeweglichkeit
proportional ist, steiler wird, während sich ein steilerer Abfall der Ausgangsspannung mit höherer Leitfähigkeit
des N-Kanals FET, die der Elektronenbeweglichkeit proportional ist, ergibt.
Die NL-PS 65 01 818 offenbart eine Abhängigkeit der Charakteristika von FET von der kristallographischen
Lage der sie aufnehmenden Fläche des Halbleiter-Einkristalls; die Leitfähigkeit läßt sich erhöhen, und
insbesondere der als nachteilig empfundene Reststrom läßt sich senken, wenn der Transistor nicht in einer
(lll)-Kristallebene, sondern vielmehr in einer Fläche
mit (100)- und (UO)-Komponenten angeordnet wird. Bezüglich eventueller Abhängigkeiten vom Leitungstyp
und/oder von der Orientierung der Feldeffekttransistoren in bezug auf Kristallachsen werden keine weiteren
Aussagen gemacht, die auf eine Halbleiteranordnung
nach der Erfindung hinweisen würden.
Die Erfindung geht von der Aufgabe aus, eine der Gattung entsprechende integrierte Halbleiteranordnung
derart auszubilden, daß durch die Orientierung der Längsrichtungen der N- sowie der P-Kanäle von
komplementären Feldeffekttransistoren in vorgegebenen Oberflächen eines Halbleiter-Einkristalls die optimale
Trägerbeweglichkeit für jeden der komplementären Kanäle erreicht wird.
Gelöst wird diese Aufgabe, indem die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine
wesentliche Komponente innerhalb der der Zonenachse [OU] zugehörigen Kristallzone aufweist, und indem für
den Fall, daß der zwischen der Flächennormalen der Oberfläche und der [OI1 J-Kristallachse gebildete Winkel
θ einen Grenzwinkel von 35° 15,5' unterschreitet, die
Kanäle der Feldeffekttransistoren so ausgerichtet sind, daß die Längsnchtungen der P-Kanäle parallel zur
[011]-Kristallachse verlaufen und die der N-Kanäle
senkrecht hierzu, wogegen im Falle des Überschreitens dieses Grenzwinkels die P-Kanäle senkrecht und die
N-Kanäle parallel zur [01 T]-Kristallachse orientiert sind.
Eine weitere Lösung der gestellten Aufgabe ergibt sich, indem die die Kanäle aufnehmende Oberfläche des
Halbleiterplättchens eine wesentliche Komponente innerhalb der der Zonenachse [100] zugehörigen
Kristallzone aufweist, indem der zwischen der Flächennormalen der Oberfläche und der [OllJ-Kristallachse
gebildete Winkel θ einen Grenzwinkel von 45° unterschreitet, und indem in diesem Fall Längsrichtungen
der N-Kanäle der Feldeffekttransistoren zur [100]-Kristallachse parallel und die der P-Kanäle
senkrecht zu ihr orientiert sind.
Im Falle der ersten Lösung hat es sich bewährt, daß
der Winkel θ Werte im Bereiche von 48°46' bis 84°46'
aufweist, während im Falle der zweiten Lösung er vorteilhaft Werte von 60O' bis 37° 20' aufweist
Im einzelnen sind die Merkmale der Halbleiteranordnung
nach der Erfindung an Hand der folgenden Beschreibung von Ausführungsbeispielen in Verbindung
mit diese darstellenden Zeichnungen erläutert. Es zeigt hierbei
F i g. 1 diagrammatisch die Abhängigkeit der Löcherbeweglichkeit von der Orientierung der Längsrichtung
eines P-Kanals auf der benutzten Oberfläche eines Halbleiter-Einkristalls,
nenbeweglichkeit von der Orientierung der Längsrichtung
eines N-Kanals auf der benutzten Oberfläche eines Halbleiter-Einkristalls,
Fig.3 vergrößert eine schematische Aufsicht auf
zwei in einem Halbleiter-Einkristall einander parallel angeordnete komplementäre "ET,
F i g. 4 in gleichartiger Darstellung eine Halbleiteranordnung mit gemäß der Erfindung angeordneten
komplementären FET,
Fig.5 diagrammatisch die Oberflächen-Ladungsträgerdichte
von Halbleiterplättchen in Abhängigkeit von der kristallographischen Lage der Oberfläche,
Fig.6 schematisch die Aufsicht auf eine der Fig.4
entsprechende integrierte Halbleiteranordnung, bei der durch unterschiedliche Bemessung der Kanäle deren
elektrische Charakteristika einander angeglichen sind,
Fig.7 schematisch die Aufsicht auf eine mehr als zwei FET aufweisende Halbleiteranordnung,
Fig.8 ein Schaltbild der Halbleiteranordnung nach
Fig.7und
Fig.9 die schematische Aufsicht auf eine weitere,
mehr als zwei FET aufweisende Halbleiteranordnung.
Im Bestreben, die kristallographischen Bedingungen für eine hohe Leitfähigkeit von N- sowie P-Kanälen von
FET aufzufinden, wurden die Löcher- sowie die Elektronenbeweglichkeit unterschiedlicher Kristallebenen
eines Halbleiter-Einkristalls mit diamantartigem bzw. zinkblendenartigem Kristallaufbau untersucht. Zu
diesem Zwecke wurden auf den jeweiligen Kristallfiächen P- bzw. N-Kanäle von MOSFET mit unterschiedlieher
Orientierung der Kanallängsrichtung innerhalb der Kristallfläche gebildet Die Flächen selbst sind so
gewählt, daß sie parallel einer Achse, Zonenachse genannt, liegen, die senkrecht auf einer Ebene steht,
innerhalb deren die Normalen der untersuchten Rächen liegen, die damit durch Drehung um die Zonenachse
ineinander überführbar sind. Nach W. Kleber,
Einführung in die Kristallographie (Berlin 1956) wird der Komplex aller solcher Flächen, deren Normalen in
einer Ebene üegen, als Zone bezeichnet Die Messungen
wurden mit einer Spannung Ug— U1 = 25 V durchgeführt,
wobei Ug die Gatespannung ist, während U1 die
den Stromfluß bewirkende Schwellwertspannung darstellt Das Ergebnis dieser Messungen an zur Zone [100]
gehörenden Kristallflächen ist in den Fig. 1 und 2 dargestellt Die Diagramme dieser figuren geben die
Leitfähigkeit bzw. Trägermobilität μ in Abhängigkeit von dem Winkel an, den die jeweils untersuchte Ebene
gegen die Bezugsebene (011) bildet. Als abhängige Größe ist in Fig. 1 die Löcherbeweglichkeit μρ
angegeben, während Fig.2 die Elektronenbeweglichkeit
μπ darstellt Im Falle beider graphischer Darstellungen
ist die abhängige Größe für zwei Orientierungen der Kanäle der MOSFET gezeigt, und zwar jeweils
senkrecht und parallel zu den Achsen [100] bzw. [Ol I].
Hierbei wurde gefunden, daß gemäß Fig. I eine zur
Zone [100] gehörende Kristallfläche dann eine erhöhte p-Leitfähigkeit bzw. eine erhöhte Löcherbeweglichkeit
ergibt, wenn die Längsrichtung des P-Kanals senkrecht
auf der Kristallachse [100] steht, während bei einer Parallelorientierung zu dieser Achse sich geringe Werte
der Löcherbeweglichkeit μρ ergeben.
Die FI45.2 gibt die Erkenntnis wieder, daß die
Elektronenbeweglichkeit μη steigt, wenn die Längsrichtung
eines N-Kanf.ls der Kristallhchse [100] parallel
angeordnet ist; im Falle der senkrechten Orientierung zu dieser Achse ergebe·./ sich geringere Werte der
Elektronenbeweglichkeit μη und damit auch geringere
Entsprechende Tendenzen _der Trägerbeweglichkeit wurden für die der Zone [011] zugehörige Kristallflächen
gefunden: Liegt der Wert des zwischen der Flächennormalen einer solchen Kristallfläche und der
Kristallachse [011] gebildeten Winkels θ zwischen 0° und 35° 15,5', so ergeben sich für die Löcherbeweglichkeit
μρ der P-Kanäle parallel zur [011]-Achse höhere
Werte als senkrecht zu dieser, während die Elektronenbeweglichkeit μπ innerhalb der N-Kanäle bei einer
senkrechten Ausrichtung zur [OU]-Achse höhere Werte ergibt als parallel zu dieser. Liegt dagegen der
angegebene Winkel θ zwischen 35° 15,5' und 90°, wobei der Grenzwinkel von 90° auszunehmen ist, so ist die
Löcherbeweglichkeit des P-Kanals parallel zur [OH]-Achse
geringer als senkrecht zu dieser, während die Elektronenbeweglichkeit μη für den N-Kanal senkrecht
zur vorerwähnten [0H]-Achse geringer ist als parallel
zu dieser.
Es wurde weiterhin gefunden, de·*!! verallgemeinert
gehen kann, daß eine Steigerung der Differenz Ug— U,
die Trägerbeweglichkeit verringert; die den F i g. 1 und 2 entnehmbare Tendenz jedoch wird hierbei kaum
beeinträchtigt
Bezüglich der vorliegenden Erfindung soll der Begriff der Kristallzone in dem Sinne verstanden werden, daß
nicht nur eine spezielle Zone, sondern vielmehr auch alle anderen gleichwertigen Zonen erfaßt werden. Weiterhin
erfaßt der Begriff der Kristallachse nicht nur eine spezielle Achse, sondern vielmehr auch alle anderen,
dieser gleichwertigen Achsen. Den Achsen, Zonen sowie den Richtungen für den Elektronen- sowie den
Löcherstrom kann weiterhin auch eine Toleranz von ±5° zugemessen werden.
Die im Rahmen der Erfindung folgend angestellten Untersuchungen gelten dem Ansprechverhalten bzw.
der Trägerbeweglichkeit von unterschiedlichen Anordnungen. Hierzu sind auf als Kristallflächen vorgesehenen
Oberflächen von N-Ieitendcn Siliziumplättchen 10 P-Ieitende Bereiche 12 gebildet, und in an sich bekannter
Weise sind im N- sowie im P-leitenden Bereich der Siliziumplättchen P-Ieitende MOSFET 32 und N-Ieitende
MOSFET 33 gebildet Im Falle der Fig.3 sind die
Source-Elektroden 28 und 30 sowie die Drain-Elektroden 29 und 31 der FET einander parallel angeordnet, so
daß auch die Längsrichtungen der zwischen ihnen gebildeten Kanäle einander parallel verlaufen, während
im Falle der F i g. 4 die Source-Elektroden 28 bzw. 30 sowie die Drain-Elektroden 29 bzw. 31 so vorgesehen
sind, daß der im FET 32 gebildete P-Kanal senkrecht zum N-Ieitenden Kanal des FET33 verläuft
A. Zunächst wurden die Eigenschaften von komplementären FET untersucht, die in unterschiedlichen Lagen auf einer zur Zone [100] gehörenden Kristallfläche gsbildet sind. Hierbei wurden im einzelnen die folgenden Fälle untersucht:
A. Zunächst wurden die Eigenschaften von komplementären FET untersucht, die in unterschiedlichen Lagen auf einer zur Zone [100] gehörenden Kristallfläche gsbildet sind. Hierbei wurden im einzelnen die folgenden Fälle untersucht:
1. Der durch den N-Kanal fließende Elektronenstrom ist senkrecht zur Kristallachse [100]
orientiert und der durch den hierzu rechtwinklig angeordneten P-Kanal fließende Löcherstrom
fließt in zur Achse [100] paralleler Richtung;
2. sowohl der N-Kanal als auch der P-Kanal sind der Achse [100] parallel orientiert;
3. der N-Kanal sowie der P-Kanal sind jeweils senkrecht zur Achse [100] orientiert;
4. der den N-Kanal passierende Elektronenstrom ist der Achse [100] parallel, der den senkrecht
hierzu angeordneten P-Kanal passierende
Löcherstrom dagegen ist senkrecht auf die Achse [100] gerichtet.
Es wurde festgestellt, daß der Fall 4. sowohl die kürzesten Anstiegs- als auch die kürzesten Abfallzeiten
liefert. Im Falle 3. wird zwar im wesentlichen die gleiche Ansteigszeit wie im Falle 4. erhalten, die Abfallzeit ist
jedoch gegenüber dem Fall 4. 13mal größer. Im Falle 2. wird die gleiche Abfallzeit wie im Falle 4. erzielt, die
Anstiegszeit ist jedoch l,5mal größer. Der Fall 1. ergibt sowohl die höchste Anstiegs- als auch die höchste
Abfallzeit. Auf Grund dieser Meßergebnisse wurde erkannt, daß die kürzesten Ansprechzeiten sich für den
Fall 4. ergeben.
B. Gleichartige Messungen wurden für eine zur Zone [01 T] gehörigen Kristallfläche durchgeführt, deren
Flächennormale mit der Kristallachse [011] einen Winkel θ bildender Werte zwischen 0° und 35° 15.5'
annehmen kann. Hierbei wurden die folgend
1. Bei einem rechtwinklig zur Achse [011] fließenden Elektronenstrom fließt der den
P-Kanal durchsetzende Löcherstrom dieser Achse parallel;
2. der den N-Kanal durchsetzende Elektronenstrom fließt wie der den P-Kanal durchsetzende
Löcherstrom der Achse [01 T] parallel;
3. der den N-Kanal passierende Elektronenstrom ist wie der den P-Kanal passierende Löcherstrom
senkrecht auf die Achse [011] gerichtet;
4. der Elektronenstrom des N-Kanals fließt der Achse [01Ϊ] parallel, während der Löcherstrom
des P-Kanals rechtwinklig zu dieser Achse fließt.
kürzeste Anstiegs- und Abfallzeit. Demgegenüber wird im zweiten Falle eine vergrößerte Abfallzeit erhalten,
im Falle 3. ist eine vergrößerte Anstiegszeit festgestellt, während im vierten Fall sowohl die Anstiegs- als auch
die Abfallzeiten gegenüberdem ersten Fall erhöht sind.
bei der der unter B erwähnte Winkel θ einen Wert zwischen 35° 153' und 90° einnehmen kann, sind die
!olgenden halle untersucnt:
1. Der den N-Kanal passierende Elektronenstrom ist senkrecht auf die Achse [01Ϊ] gerichtet,
während der Löcherstrom des P-Kanals der Achse parallel fließt;
2. sowohl der Elektronenstrom als auch der
Löcherstrom sind der Achse [011] parallel gerichtet;
3. sowohl der den N-Kanal durchsetzende Elektronenstrom als auch der durch den P-Kanal
fließende Löcherstrom sind rechtwinklig auf die Achse [011] gerichtet;
4. der Elektronenstrom fließt der Achse [011] parallel, während der Löcherstrom rechtwinklig
auf diese gerichtet ist.
Hierbei ergeben sich im vierten Falle die kürzesten Anstiegs- und Abfallzeiten. Im Falle 3. ergibt sich eine
um den Faktor 13 verlängerte Abfallzeit, im zweiten
Falle eine um den Faktor 1,5 vergrößerte Anstiegszeit, und im ersten Falle ergeben sich die ungünstigsten
Anstiegs- und Abfallzeiten.
Zusätzlich zu dieser Erkenntnis, die diagrammatisch in den F i g. 1 und 2 dargestellt ist, wurde gefunden, daß
auch die Oberflächendichie der Ladungsträger Nss
einen Einfluß aufweist Je geringer die Oberflächendichte des untersuchten Halbleiter-Einkristalls ist, desto
stärker kann die Inversionsspannung Ui reduziert
werden. Die Abhängigkeit dieser Oberflächendichte von der Neigung der die FET aufweisenden Fläche des
Halbleiter-Einkristalls ist diagrammatisch in Fig. 5 ·, dargestellt. Die Figur läßt erkennen, daß sich für die
Oberflächendichte ein Minimum ergibt, wenn der zwischen der Flächennormalen und der [IOO]-Kristallachse
gebildete Winkel links der Ordinate 33Ο4Γ und
an der anderen Flanke der Kurve 25° 14' nicht
in übersteigt. Da gleichzeitig aber auch die in Verbindung
mit den Diagrammen der F i g. 1 und 2 gewonnenen Erkenntnisse über die Trägerbeweglichkeit zu berücksichtigen
sind, wurden folgende Erkenntnisse gewonnen: Ein Optimum ergibt sich für innerhalb der Zone
ι, [ClI] liegende Kristallflächen für einen Winkel θ im
Bereiche von etwa 48°46' bis 84° 46', während für in der Zone [100] liegende Kristallflächen einen Winkel θ im
Bereiche von etwa 6° bis 37° 20' als optimal gelten darf.
:<i Halbleiteranordnung der eingangs genannten Art
erstellen, bei welcher die Inversionsspannung sowie die Anstiegszeit und die Abfallzeit einen geringen Wert
aufweisen. Der unter Beachtung der Erkenntnisse erstellte, eingangs aufgeführte Inverter zeigte günstige
:> Eigenschaften.
Eine derartige, entsprechend Fig.4 vorgesehene,
komplementäre FET 32, 33 aufweisende Halbleiteranordnung,
beispielsweise der eingangs benannte Inverter, läßt sich noch weiter verbessern, indem die Abmessun-
i' gen der Kanäle des P-Ieitenden FET und des
N-leitenden FET unterschiedlich gewählt werden. Nach F i g. 6 sind die FET 32 und 33 rieht nur gemäß F i g. 4
rechtwinklig zueinander auf der Oberfläche des Siliziumplättchens 10 gebildet und entsprechend den
;. übrigen Lehren der Erfindung orientiert; der zwischen der Source-Elektrode 28 und der Drain-Elektrode 29
gebildete P-Kanal des FET 32 weist auch etwa die dreifache Breite des N-Kanals des FET 33 auf. Durch die
unterschiedlich dimensionierten Kanäle werden die ' Innenwiderstände der komplementären FET 32 und 33
einander angeglichen, da die Elektronenbeweglichkeit μπ des N-Kanals die Löcherbeweglichkeit μρ etwa um
das ureitacne uoerscnreitet. bei der gezeigten Anordnung
wird eine relativ kompakte Ausführung der
■■ '< Halbleiteranordnung erreicht, die eine größere Integrationsdichte
bei integrierten Schaltungen erlaubt und durch Verkürzung der Anschlußleitungen deren Streukapazität
reduziert und damit die Schaltgeschwindigkeit verbessert.
■><' Die Erfindung ist nicht auf die Anwendung auf nur
zwei komplementäre FET aufweisende Halble:*.eranordnungen
beschränkt, sondern läßt sich ohne weiteres auf eine größere Anzahl von komplementären Feldeffekttransistoren
aufweisende Halbleiteranordnungen
-■-, anwenden. Ein Ausführungsbeispiel einer derartigen,
eine Mehrzahl von FET aufweisenden integrierten Halbleiteranordnung ist als NAND-Stufe ausgeführt
und in der schematischen Aufsicht in F i g. 7 dargestellt, während deren Schaltbild in F i g. 8 gezeigt ist
In Fig. 7 ist die Aufsicht auf die Oberfläche eines N-leitenden Silizium-Halbleiterplättchens 40 gezeigt,
dessen Bereich 41 durch Diffusion P-leitend gemacht wurde. Auf dem unbeeinflußt gebliebenen ursprünglichen
Bereich der Oberfläche des Siliziumplättchens 40
■ sind vier je einen P-Kanal aufweisende MOSFET 42 bis 45 gebildet, während im P-!eitenden Bereich 4! vier mit
einem N-Kanal ausgestattete MOSFET 46 bis 49 gebildet sind. Im Ausführungsbeispiel fällt die Oberflä-
7 8
ehe des Siliziumplättchens 40 in die Kristallebene (023). Schematisch ist ein weiteres Ausführungsbeispiel in
angeordnet, daß die Längsrichtungen der N-Kanäle Halbleiteranordnung zeigt, auf der FET mit Schottky-
parallel zur Achse [100] angeordnet sind und die Steuereiektroden dargestellt sind. Das Silizium-Plätt-
uv 54, wobei die Elektroden Sl bis S3 jeweils für zwei Diffusion ist im P-Ieitenden Silizium-Plättchen 70 ein
der FET wirksam sind. Die N-Kanal-FET 46 bis 49 N-Ieitender Bereich 71 gebildet,
weisen gemeinsame Source-Elektroden 55 und Drain- Der FET 72 weist einen P-Kanal sowie in der
gehören jeweils die Gate- oder Steuerelektroden 57 bis Drainzonen auf, auf denen die Source-Elektrode 74
60, welche sich bis zu den N-Kanal-FET 46 bis 49 sowie die Drain-Elektrode 75 vorgesehen sind, und
erstrecken und auch deren Steuerelektroden bilden. — zwischen denen eine Steuerelektrode 79 in SchoUky-
gebildete NAND-Schaltung, die mit ihrer Anschluß- 15 angeordnet ist. Der N-Kanal-FET 73 weist eine
klemme 14 an eine negative Spannungsquelle geschaltet Source-Elektrode 76 sowie eine Drain-Elektrode 77 auf,
wird. Sind alle Eingangsklemmen 16 mit einem der zwischen denen, wiederum im Schottky-Sperrschicht-
lrigikiahj »0« PntsnrprhpnHpn npgaiiypn Imniilc hAonf. kcrÜskt, d.'S SiSliSrslskifcdS 78 VCTgCSChcri ist. Der
schlagt, so sind auch alle P-Kanal-FET 42 bis 45 derart P-Kanal des FET 72 ist rechtwinklig zur Achse [01Ϊ]
gesteuert, daß die Logikzahl »0« an der Ausgangsklem- 20 vorgesehen, während der N-Kanal des Transistors 73
me 18 erscheint, während bei sämtlichen anderen der Achse [01 ί] parallel angeordnet ist.
Kombinationen der Eingangssignale an der Ausgangs- Die Erfindung läßt sich auf unterschiedliche Schaltunklemme 18 ein negativer Impuls, entsprechend der gen von komplementäre FET aufweisende integrierte Logikzahl »!«erscheint. Halbleiteranordnungen anwenden, und es können Die Schaltgeschwindigkeit derartiger NAND-Schal- 25 unterschiedlich aufgebaute FET Anwendung finden, tungen hängt beim Umschalten des Ausgangssignals Auch die den Grundkörper der Halbleiteranordnung vom Nullwert auf den negativen Wert im wesentlichen darstellende Halbleiterschicht kann unterschiedliches vom inneren Widerstand der N-Kanal-FET ab. Die Zeit, Material aufweisen, so können neben Silizium auch welche zum Umschalten des Ausgangssignals vom andere Halbleitermaterialien der Diamantstruktur, η gativen in den Nullwert erforderlich ist, wird von den 30 beispielsweise Germanium, eingesetzt werden, und es vier in Reihe geschalteten P-Kanal-FET bestimmt. Die kann Halbleitermaterial der kristallinen Zinkblendeausgezeichneten Ansprech-Eigenschaften der in F i g. 7 struktur vorgesehen werden, beispielsweise Galliumar- und 8 dargestellten NAND-Stufe beruhen im wesentli- senid, Galliumphosphid oder Galliumantimonid. In chen darauf, daß durch die Ausrichtung der Kanäle jedem Falle läßt sich durch die empfohlene Orientierung sowohl die Löcherbeweglichkeit als auch die Elektro- 35 der Längsrichtung der Kanäle ein günstiger Innennenbeweglichkeit der FET groß und deren Innenwider- widerstand der FET und damit eine relativ hohe stände erwünscht klein sind. Packungsdichte erzielen.
Kombinationen der Eingangssignale an der Ausgangs- Die Erfindung läßt sich auf unterschiedliche Schaltunklemme 18 ein negativer Impuls, entsprechend der gen von komplementäre FET aufweisende integrierte Logikzahl »!«erscheint. Halbleiteranordnungen anwenden, und es können Die Schaltgeschwindigkeit derartiger NAND-Schal- 25 unterschiedlich aufgebaute FET Anwendung finden, tungen hängt beim Umschalten des Ausgangssignals Auch die den Grundkörper der Halbleiteranordnung vom Nullwert auf den negativen Wert im wesentlichen darstellende Halbleiterschicht kann unterschiedliches vom inneren Widerstand der N-Kanal-FET ab. Die Zeit, Material aufweisen, so können neben Silizium auch welche zum Umschalten des Ausgangssignals vom andere Halbleitermaterialien der Diamantstruktur, η gativen in den Nullwert erforderlich ist, wird von den 30 beispielsweise Germanium, eingesetzt werden, und es vier in Reihe geschalteten P-Kanal-FET bestimmt. Die kann Halbleitermaterial der kristallinen Zinkblendeausgezeichneten Ansprech-Eigenschaften der in F i g. 7 struktur vorgesehen werden, beispielsweise Galliumar- und 8 dargestellten NAND-Stufe beruhen im wesentli- senid, Galliumphosphid oder Galliumantimonid. In chen darauf, daß durch die Ausrichtung der Kanäle jedem Falle läßt sich durch die empfohlene Orientierung sowohl die Löcherbeweglichkeit als auch die Elektro- 35 der Längsrichtung der Kanäle ein günstiger Innennenbeweglichkeit der FET groß und deren Innenwider- widerstand der FET und damit eine relativ hohe stände erwünscht klein sind. Packungsdichte erzielen.
Claims (4)
1. Integrierte Halbleiteranordnung mit in einem einkristallinen Halbleiterplättchen angeordneten
komplementären Feldeffekttransistoren, deren N- bzw. P-Ieitende Kanäle mit ihrer Längsrichtung
innerhalb einer Oberfläche des HaJbleiterplättchens in bezug auf die diamantartige oder zinkblendenartige
Kristallstruktur des Halbleiterplättchens ausgerichtet sind, dadurch gekennzeichnet, daß
die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine wesentliche Komponente
innerhalb der der Zonenachse [011] zugehörigen Kristallzone aufweist, und daß für den Fall, daß der
zwischen der Flächennormalen der Oberfläche und der [Oll]-Kristallachse gebildete Winkel θ einen
Grenzwinkel von 35° 15,5' unterschreitet, die Kanäle
der Feldeffekttransistoren so ausgerichtet sind, daß die_ Längsnchtungen der P-Kanäle parallel zur
[Oil^Kristaiiachse verlaufen und die der N-Kanä!e
senkrecht hierzu, wogegen im Falle des Überschreitens des Grenzwinkels die P-Kanäle senkrecht und
die N-Kanäle parallel zur [OlIJ-Kristallachse orientiert
sind
2. Integrierte Halbleiteranordnung nach dem Oberbegriff des Patentanspruches 1, dadurch gekennzeichnet,
daß die die Kanäle aufnehmende Oberfläche des Halbleiterplättchens eine wesentliche
Komponente innerhalb der der Zonenachse [100] zugehörigen Kristallzone aufweist, daß der
zwischen der Flächennormalen der Oberfläche und der [011]-KristalIachse gebildete Winkel θ einen
Grenzwinkel von 45° unterschreitet, und daß in diesem Fall die Längsrichtungeii der N-Kanäle der
Feldeffekttransistoren zur [100]-KristalIachse parallel und die der P-Kanäle senkrecht zu ihr orientiert
sind.
3. Integrierte Halbleiteranordnung nach Anspruch
1, dadurch gekennzeichnet, daß der Winkel θ Werte «
im Bereiche von 48° 46' bis 84° 46' aufweist
4. Integrierte Halbleiteranordnung nach Anspruch
2, dadurch gekennzeichnet, daß der Winkel θ Werte im Bereiche von 60O' bis 37° 20' aufweist.
45
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP44014217A JPS5114868B1 (de) | 1969-02-27 | 1969-02-27 | |
| JP44014216A JPS5114867B1 (de) | 1969-02-27 | 1969-02-27 | |
| JP44014218A JPS5114869B1 (de) | 1969-02-27 | 1969-02-27 | |
| JP44015527A JPS5134271B1 (de) | 1969-02-28 | 1969-02-28 | |
| JP44015528A JPS5139078B1 (de) | 1969-02-28 | 1969-02-28 | |
| JP44039545A JPS5140428B1 (de) | 1969-05-23 | 1969-05-23 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2009102A1 DE2009102A1 (de) | 1970-09-10 |
| DE2009102B2 DE2009102B2 (de) | 1978-12-07 |
| DE2009102C3 true DE2009102C3 (de) | 1981-02-12 |
Family
ID=27548501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2009102A Expired DE2009102C3 (de) | 1969-02-27 | 1970-02-26 | Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3603848A (de) |
| DE (1) | DE2009102C3 (de) |
| GB (1) | GB1261494A (de) |
| NL (1) | NL170349C (de) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171309C (nl) * | 1970-03-02 | 1983-03-01 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium. |
| US3969753A (en) * | 1972-06-30 | 1976-07-13 | Rockwell International Corporation | Silicon on sapphire oriented for maximum mobility |
| US4268848A (en) * | 1979-05-07 | 1981-05-19 | Motorola, Inc. | Preferred device orientation on integrated circuits for better matching under mechanical stress |
| DE3001772A1 (de) * | 1980-01-18 | 1981-07-23 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
| JPH0656887B2 (ja) * | 1982-02-03 | 1994-07-27 | 株式会社日立製作所 | 半導体装置およびその製法 |
| US4768076A (en) * | 1984-09-14 | 1988-08-30 | Hitachi, Ltd. | Recrystallized CMOS with different crystal planes |
| US4777517A (en) * | 1984-11-29 | 1988-10-11 | Fujitsu Limited | Compound semiconductor integrated circuit device |
| JPS6292361A (ja) * | 1985-10-17 | 1987-04-27 | Toshiba Corp | 相補型半導体装置 |
| EP0261666B1 (de) * | 1986-09-24 | 1992-08-05 | Nec Corporation | Komplementärer Feldeffekt-Transistor mit isoliertem Gate |
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO1990007796A1 (en) * | 1989-01-03 | 1990-07-12 | Massachusetts Institute Of Technology | Insulator films on diamond |
| JP3038939B2 (ja) * | 1991-02-08 | 2000-05-08 | 日産自動車株式会社 | 半導体装置 |
| US5155559A (en) * | 1991-07-25 | 1992-10-13 | North Carolina State University | High temperature refractory silicide rectifying contact |
| JP3017860B2 (ja) * | 1991-10-01 | 2000-03-13 | 株式会社東芝 | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
| US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| US6483171B1 (en) * | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| US6967351B2 (en) * | 2001-12-04 | 2005-11-22 | International Business Machines Corporation | Finfet SRAM cell using low mobility plane for cell stability and method for forming |
| JP4265882B2 (ja) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型ｍｉｓ装置 |
| US6864520B2 (en) * | 2002-04-04 | 2005-03-08 | International Business Machines Corporation | Germanium field effect transistor and method of fabricating the same |
| JP4030383B2 (ja) * | 2002-08-26 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US6794718B2 (en) * | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
| KR100641365B1 (ko) * | 2005-09-12 | 2006-11-01 | 삼성전자주식회사 | 최적화된 채널 면 방위를 갖는 모스 트랜지스터들, 이를구비하는 반도체 소자들 및 그 제조방법들 |
| US7186622B2 (en) * | 2004-07-15 | 2007-03-06 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
| US7348658B2 (en) * | 2004-08-30 | 2008-03-25 | International Business Machines Corporation | Multilayer silicon over insulator device |
| US7298009B2 (en) * | 2005-02-01 | 2007-11-20 | Infineon Technologies Ag | Semiconductor method and device with mixed orientation substrate |
| US7521993B1 (en) * | 2005-05-13 | 2009-04-21 | Sun Microsystems, Inc. | Substrate stress signal amplifier |
| US8530355B2 (en) * | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL213347A (de) * | 1955-12-30 | |||
| US2858246A (en) * | 1957-04-22 | 1958-10-28 | Bell Telephone Labor Inc | Silicon single crystal conductor devices |
| GB1060474A (en) * | 1963-03-27 | 1967-03-01 | Siemens Ag | The production of monocrystalline semiconductor bodies of silicon or germanium |
| US3430109A (en) * | 1965-09-28 | 1969-02-25 | Chou H Li | Solid-state device with differentially expanded junction surface |
| US3457473A (en) * | 1965-11-10 | 1969-07-22 | Nippon Electric Co | Semiconductor device with schottky barrier formed on (100) plane of gaas |
| US3447902A (en) * | 1966-04-04 | 1969-06-03 | Motorola Inc | Single crystal silicon rods |
-
1970
- 1970-02-25 US US14174A patent/US3603848A/en not_active Expired - Lifetime
- 1970-02-26 DE DE2009102A patent/DE2009102C3/de not_active Expired
- 1970-02-26 GB GB9346/70A patent/GB1261494A/en not_active Expired
- 1970-02-27 NL NLAANVRAGE7002793,A patent/NL170349C/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NL7002793A (de) | 1970-08-31 |
| DE2009102B2 (de) | 1978-12-07 |
| GB1261494A (en) | 1972-01-26 |
| DE2009102A1 (de) | 1970-09-10 |
| NL170349B (nl) | 1982-05-17 |
| US3603848A (en) | 1971-09-07 |
| NL170349C (nl) | 1982-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2009102C3 (de) | Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren | |
| EP0114371B1 (de) | MISFET mit Eingangsverstärker | |
| DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
| DE4110369C2 (de) | MOS-Halbleiterbauelement | |
| DE3603953C2 (de) | Gate-Array-Halbleiteranordnung in CMOS-Technologie | |
| DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
| DE1614144A1 (de) | Feldeffekttransistor mit isolierten Gattern | |
| DE3040775A1 (de) | Mis-gesteuertes halbleiterbauelement | |
| DE2503864B2 (de) | Halbleiterbauelement | |
| DE68911809T2 (de) | Integrierbare, aktive Diode. | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE3021042A1 (de) | Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen | |
| DE3401407A1 (de) | Halbleitervorrichtung | |
| DE1152185B (de) | Halbleiterbauelement mit veraenderlichem Widerstand | |
| DE1959629A1 (de) | Bedingt geschalteter Feldeffektkondensator | |
| DE1216435B (de) | Schaltbares Halbleiterbauelement mit vier Zonen | |
| DE2158270C3 (de) | Kontaktloser Schalter mit einem Feldeffekt-Thyristor | |
| DE2852402C2 (de) | Lateralhalbleiterbauelement für integrierte Halbleiterschaltungen | |
| DE7141390U (de) | Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen | |
| DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
| DE3026361C2 (de) | ||
| DE2727279A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE2128536B2 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
| DE2835143A1 (de) | Thyristor | |
| DE2029058A1 (de) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |