JP5282823B2 - ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 - Google Patents
ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 Download PDFInfo
- Publication number
- JP5282823B2 JP5282823B2 JP2011530711A JP2011530711A JP5282823B2 JP 5282823 B2 JP5282823 B2 JP 5282823B2 JP 2011530711 A JP2011530711 A JP 2011530711A JP 2011530711 A JP2011530711 A JP 2011530711A JP 5282823 B2 JP5282823 B2 JP 5282823B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- type
- igbt
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 239000000758 substrate Substances 0.000 title claims description 38
- 238000002955 isolation Methods 0.000 claims description 73
- 238000000926 separation method Methods 0.000 claims description 31
- 210000000746 body region Anatomy 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 17
- 230000003071 parasitic effect Effects 0.000 description 18
- 238000011084 recovery Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Description
本明細書に記載の技術は、ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を備える半導体装置に関する。
日本国特許公開公報２００８−２３５４０５号（以下、特許文献１という）には、ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を備える半導体装置が開示されている。この半導体装置では、ダイオード領域とＩＧＢＴ領域の間の境界領域に、ｐ型領域が形成されている。このｐ型領域は、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されている。また、このｐ型領域は、アノード領域及びボディ領域に接している。このように、アノード領域とボディ領域の間に深いｐ型領域を形成することで、ＩＧＢＴ領域とダイオード領域の境界近傍のゲート電極とボディ領域に電界が集中することが抑制される。
特許文献１の半導体装置では、深いｐ型領域は、アノード領域を介してアノード電極に接続されているとともに、ボディ領域を介してエミッタ電極に接続されている。また、特許文献１のようにダイオードとＩＧＢＴを有する半導体装置は、ダイオードのアノード電極とＩＧＢＴのエミッタ電極が導通した状態で使用される。すなわち、アノード電極とカソード電極の間に順電圧を印加すると、エミッタ電極もアノード電極と同様に高電位となる。特許文献１の半導体装置のダイオードに順電圧を印加すると、アノード電極とエミッタ電極が高電位となることによって、深いｐ型領域も高電位となる。このため、深いｐ型領域から、深いｐ型領域の下のドリフト領域とカソード領域を介して、カソード電極に向かって電流が流れる。このように、特許文献１の半導体装置には、深いｐ型領域とドリフト領域とカソード領域によって寄生的なダイオードが形成されている。
ダイオードの逆回復動作時に流れる逆電流を抑制するために、ダイオードのドリフト領域（以下では、ダイオードドリフト領域という）内に、ライフタイム制御領域を形成する場合がある。ライフタイム制御領域は、結晶欠陥等を形成することによって、キャリアのライフタイムを短縮化した領域である。特許文献１の半導体装置のダイオードドリフト領域にライフタイム制御領域を形成すると、以下の問題が生じる。上述したように、特許文献１の半導体装置には、寄生的なダイオードが形成されている。ダイオードの逆回復動作時には、ダイオード領域ではダイオードドリフト領域内のキャリアの多くがライフタイム制御領域で再結合により消滅する。したがって、ダイオード領域には高い逆電流は流れない。一方、逆回復動作時には、寄生的なダイオードにも逆電流が流れる。寄生的なダイオードに流れる逆電流はライフタイム制御領域を通過しないので、寄生的なダイオードに流れる逆電流は大きくなる。寄生的なダイオードにより生じる逆電流によって、逆回復動作時における損失が増大してしまう。
本明細書は、ダイオードとＩＧＢＴを有する半導体装置であって、ダイオードの逆回復動作時に逆電流が生じ難い半導体装置を提供する。
本明細書が開示する半導体装置は、ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を備えている。ダイオード領域には、アノード領域と、ダイオードドリフト領域と、カソード領域が形成されている。アノード領域は、ｐ型であり、半導体基板の上面を含む範囲に形成されている。ダイオードドリフト領域は、ｎ型であり、アノード領域の下側に形成されている。カソード領域は、ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、半導体基板の下面を含むダイオードドリフト領域の下側の範囲に形成されている。ＩＧＢＴ領域には、エミッタ領域と、ボディ領域と、ＩＧＢＴドリフト領域と、コレクタ領域と、ゲート電極が形成されている。エミッタ領域は、ｎ型であり、半導体基板の上面を含む範囲に形成されている。ボディ領域は、ｐ型であり、半導体基板の上面を含む範囲及びエミッタ領域の下側の範囲に形成されている。ＩＧＢＴドリフト領域は、ｎ型であり、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されている。コレクタ領域は、ｐ型であり、半導体基板の下面を含むＩＧＢＴドリフト領域の下側の範囲に形成されている。ゲート電極は、エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している。ダイオードドリフト領域内には、ライフタイム制御領域が形成されている。ライフタイム制御領域のキャリアライフタイムは、ライフタイム制御領域外のダイオードドリフト領域のキャリアライフタイムより短い。ダイオードドリフト領域とＩＧＢＴドリフト領域は境界領域において連続している。境界領域には、第１分離領域と、第２分離領域と、ｎ型領域が形成されている。第１分離領域は、ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、アノード領域と接している。第２分離領域は、ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、ボディ領域と接している。ｎ型領域は、第１分離領域と第２分離領域の間に形成されており、第１分離領域と第２分離領域を分離している。
この半導体装置では、境界領域に第１分離領域と第２分離領域が形成されている。すなわち、境界領域に、互いに分離された２つの深いｐ層が形成されている。第１分離領域と第２分離領域によって、境界領域近傍のＩＧＢＴのゲート電極やボディ領域に電界が集中することを抑制することができる。また、ダイオード領域内のダイオードの逆電流は、ライフタイム制御領域により抑制される。また、ボディ領域に接している第２分離領域はダイオード領域のカソード領域から離れているため、ダイオード領域のダイオードの逆回復動作時に、第２分離領域に逆電流はほとんど流れない。このため、境界領域に１つの深いｐ型領域（アノード領域とボディ領域の両方に接しているｐ型領域）が形成されている半導体装置に比べて、境界領域を経由して流れる逆電流が小さくなる。したがって、この半導体装置は、ダイオードの逆回復動作時に逆電流が流れ難い。
上述した半導体装置は、第１分離領域と第２分離領域の間に、第３分離領域が形成されていることが好ましい。第３分離領域は、ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、前記ｎ型領域によって第１分離領域及び第２分離領域から分離されている。
この半導体装置では、第１分離領域、第２分離領域、及び、第３分離領域によって、境界領域近傍のＩＧＢＴのゲート電極やボディ領域に電界が集中することを抑制することができる。また、第３分離領域は第１分離領域及び第２分離領域から分離されているので、第３分離領域には逆電流は流れない。このように、逆電流が流れない第３分離領域を含む構造によって境界領域が形成されているので、境界領域における逆電流をさらに抑制することができる。
上述した半導体装置は、ライフタイム制御領域のＩＧＢＴ領域側の端部が、第１分離領域の下に位置していることが好ましい。
このように、第１分離領域の下までライフタイム制御領域を延ばすことで、第１分離領域に流れる逆電流を低減することができる。
（第１実施例）
第１実施例に係る半導体装置について説明する。
第１実施例に係る半導体装置について説明する。
（半導体装置の構造）
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。
ダイオード領域２０内の半導体基板１２の上面には、アノード電極２２が形成されている。ＩＧＢＴ領域４０内の半導体基板１２の上面には、エミッタ電極４２が形成されている。半導体基板１２の下面の全域には、共通電極６０が形成されている。
ダイオード領域２０には、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０が形成されている。
アノード層２６は、ｐ型である。アノード層２６は、アノードコンタクト領域２６ａと低濃度アノード層２６ｂを備えている。アノードコンタクト領域２６ａは、半導体基板１２の上面を含む範囲に、島状に形成されている。アノードコンタクト領域２６ａは、不純物濃度が高い。アノードコンタクト領域２６ａは、アノード電極２２に対してオーミック接続されている。低濃度アノード層２６ｂは、アノードコンタクト領域２６ａの下側及び側方に形成されており、アノードコンタクト領域２６ａを覆っている。低濃度アノード層２６ｂの不純物濃度は、アノードコンタクト領域２６ａより低い。アノード層２６の下端の位置は、後述するゲート電極５４の下端の位置よりも浅い。
ダイオードドリフト層２８は、アノード層２６の下側に形成されている。ダイオードドリフト層２８は、ｎ型である。ダイオードドリフト層２８は、ドリフト層２８ａとバッファ層２８ｂを備えている。ドリフト層２８ａは、アノード層２６の下側に形成されている。ドリフト層２８ａは不純物濃度が低い。バッファ層２８ｂは、ドリフト層２８ａの下側に形成されている。バッファ層２８ｂは、ドリフト層２８ａよりも不純物濃度が高い。
カソード層３０は、ダイオードドリフト層２８の下側に形成されている。カソード層３０は、半導体基板１２の下面を含む範囲に形成されている。カソード層３０は、ｎ型であり、不純物濃度が高い。カソード層３０は、共通電極６０に対してオーミック接続されている。
ダイオード領域２０内には、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０によってダイオードが形成されている。以下では、ダイオード領域２０内に形成されているダイオードを、ダイオード２０という。
ＩＧＢＴ領域４０には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４等が形成されている。
ＩＧＢＴ領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜５６が形成されている。各トレンチの内部に、ゲート電極５４が形成されている。ゲート電極５４の上面は絶縁膜５８により覆われている。ゲート電極５４は、エミッタ電極４２から絶縁されている。
エミッタ領域４４は、半導体基板１２の上面を含む範囲に、島状に形成されている。エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。エミッタ領域４４は、ｎ型であり、不純物濃度が高い。エミッタ領域４４は、エミッタ電極４２に対してオーミック接続されている。
ボディ層４８は、ｐ型である。ボディ層４８は、ボディコンタクト領域４８ａと低濃度ボディ層４８ｂを備えている。ボディコンタクト領域４８ａは、半導体基板１２の上面を含む範囲に、島状に形成されている。ボディコンタクト領域４８ａは、２つのエミッタ領域４４の間に形成されている。ボディコンタクト領域４８ａは、不純物濃度が高い。ボディコンタクト領域４８ａは、エミッタ電極４２に対してオーミック接続されている。低濃度ボディ層４８ｂは、エミッタ領域４４及びボディコンタクト領域４８ａの下側に形成されている。低濃度ボディ層４８ｂは、ゲート電極５４の下端より浅い範囲に形成されている。低濃度ボディ層４８ｂの不純物濃度は、ボディコンタクト領域４８ａよりも低い。低濃度ボディ層４８ｂによって、エミッタ領域４４がＩＧＢＴドリフト層５０から分離されている。ゲート電極５４は、エミッタ領域４４とＩＧＢＴドリフト層５０を分離している範囲の低濃度ボディ層４８ｂにゲート絶縁膜５６を介して対向している。
ＩＧＢＴドリフト層５０は、ボディ層４８の下側に形成されている。ＩＧＢＴドリフト層５０は、ｎ型である。ＩＧＢＴドリフト層５０は、ドリフト層５０ａとバッファ層５０ｂを備えている。ドリフト層５０ａは、ボディ層４８の下側に形成されている。ドリフト層５０ａは、不純物濃度が低い。ドリフト層５０ａは、ダイオードドリフト層２８と略同じ不純物濃度を有している。ドリフト層５０ａは、後述する境界領域７０においてドリフト層２８ａと繋がっている。以下では、ドリフト層２８ａとドリフト層５０ａをまとめてドリフト層９０という場合がある。バッファ層５０ｂは、ドリフト層５０ａの下側に形成されている。バッファ層５０ｂは、ドリフト層５０ａよりも不純物濃度が高い。バッファ層５０ｂは、後述する境界領域７０においてドリフト層２８ｂと繋がっている。
コレクタ層５２は、ＩＧＢＴドリフト層５０の下側に形成されている。コレクタ層５２は、半導体基板１２の下面を含む範囲に形成されている。コレクタ層５２は、ｐ型であり、不純物濃度が高い。コレクタ層５２は、共通電極６０に対してオーミック接続されている。コレクタ層５２は、カソード層３０に隣接している。コレクタ層５２とカソード層３０の境界は、後述する分離領域７２の下に位置している。
ＩＧＢＴ領域４０内には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４によってＩＧＢＴが形成されている。
ダイオード領域２０とＩＧＢＴ領域４０の間には、境界領域７０が存在している。境界領域７０には、２つの分離領域７２、７４が形成されている。分離領域７２、７４は、半導体基板１２の上面からアノード層２６の下端及びボディ層４８の下端より深い深さまでの範囲に形成されている。より詳細には、分離領域７２、７４は、半導体基板１２の上面からゲート電極５４の下端より深い深さまでの範囲に形成されている。分離領域７２は、アノード層２６に接している。分離領域７２は、ｐ型である。分離領域７２の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。分離領域７４は、ボディ層２６に接している。分離領域７４は、ｐ型である。分離領域７４の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。分離領域７２と分離領域７４の間には、ドリフト層９０が存在している。ドリフト層９０によって、分離領域７２と分離領域７４が互いに分離されている。ＩＧＢＴがオフしている際には、分離領域７２、７４からその下側のドリフト層９０内に空乏層が伸びる。これによって、境界領域７０近傍における電界集中が抑制される。特に、分離領域７２、７４がゲート電極５４の下端よりも深い深さまで形成されているので、分離領域７０近傍のゲート電極５４に電界が集中することが抑制される。
分離領域７２、７４の下側では、ダイオードドリフト層２８とＩＧＢＴドリフト層５０が連続している。ダイオード領域２０のカソード層３０は、境界領域７０内まで延出されており、ＩＧＢＴ領域４０のコレクタ層５２は、境界領域７０内まで延出されている。カソード層３０は、分離領域７２の下側で、コレクタ層５２と接している。図１に示す境界領域７０の断面構造は、ダイオード領域２０とＩＧＢＴ領域４０の境界に沿って延設されている。
ダイオードドリフト層２８内には、キャリアライフタイム制御領域３９が形成されている。キャリアライフタイム制御領域３９内には、半導体基板１２に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。キャリアライフタイム制御領域３９内の結晶欠陥密度は、その周囲のダイオードドリフト層２８に比べて極めて高い。キャリアライフタイム制御領域３９は、アノード層２６の近傍の深さであり、分離領域７２の下端より深い深さに形成されている。参照番号３９ａは、キャリアライフタイム制御領域３９のＩＧＢＴ領域４０側の端部を示している。端部３９ａより外側（ＩＧＢＴ領域４０側）においては、結晶欠陥は深さ方向（図１の縦方向）に沿って分布している。これは、荷電粒子を打ち込む際に、マスクの開口部の外周近傍において荷電粒子の打ち込み深さが変化するためである。深さ方向に沿って分布している結晶欠陥は密度が低く、半導体装置１０の特性にほとんど影響を与えない。キャリアライフタイム制御領域３９の端部３９ａは、分離領域７２の下側に位置している。すなわち、キャリアライフタイム制御領域３９の端部３９ａは、分離領域７２に沿って伸びている。
（半導体装置のダイオードの動作）
半導体装置１０のダイオード２０の動作について説明する。ダイオード２０に電流を流す際には、ダイオード２０に順電圧が印加される。すなわち、アノード電極２２と共通電極６０の間に、アノード電極２２がプラスとなる電圧が印加される。なお、半導体装置１０は、アノード電極２２とエミッタ電極４２とを導通させた状態で使用される。したがって、ダイオード２０に順電圧を印加すると、エミッタ電極４２の電位がアノード電極２２と略同じ電位に上昇する。順電圧が印加されると、ダイオード２０がオンする。すなわち、図１の矢印１００に示すように、アノード電極２２から、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０を経由して、共通電極６０に向かって電流が流れる。
半導体装置１０のダイオード２０の動作について説明する。ダイオード２０に電流を流す際には、ダイオード２０に順電圧が印加される。すなわち、アノード電極２２と共通電極６０の間に、アノード電極２２がプラスとなる電圧が印加される。なお、半導体装置１０は、アノード電極２２とエミッタ電極４２とを導通させた状態で使用される。したがって、ダイオード２０に順電圧を印加すると、エミッタ電極４２の電位がアノード電極２２と略同じ電位に上昇する。順電圧が印加されると、ダイオード２０がオンする。すなわち、図１の矢印１００に示すように、アノード電極２２から、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０を経由して、共通電極６０に向かって電流が流れる。
また、半導体装置１０には、アノード層２６と、分離領域７２と、ドリフト層９０と、カソード層３０によって、寄生的なダイオード（以下では、第１寄生ダイオードという）が形成されている。順電圧が印加されると、第１寄生ダイオードがオンし、図１の矢印１０２に示す経路でも、アノード電極２２から共通電極６０に向かって電流が流れる。
また、半導体装置１０には、ボディコンタクト領域４８ａと、分離領域７２と、ドリフト層９０と、カソード層３０によっても、寄生的なダイオード（以下では、第２寄生ダイオードという）が形成されている。順電圧が印加されてエミッタ電極４２が高電位となると、図１の矢印１０４に示す経路で、エミッタ電極４２から共通電極６０に向かって電流が流れる。しかしながら、半導体装置１０では、分離領域７４が分離領域７２から分離されていることによって、分離領域７４からカソード領域３０までの距離が長くなっている。このため、矢印１０４に示す経路で流れる電流は極めて小さい。
ダイオード２０に印加する電圧を順電圧から逆電圧に切り換えると、ダイオード２０が逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層２８内に存在していたホールがアノード電極２２に排出され、順電圧印加時にダイオードドリフト層２８内に存在していた電子が共通電極６０に排出される。これによって、図１の矢印１００の逆向きに、ダイオード２０に逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオード２０に流れる電流は略ゼロとなる。キャリアライフタイム制御領域３９内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層２８内のキャリアの多くが、キャリアライフタイム制御領域３９内で再結合により消滅する。したがって、ダイオード２０に流れる逆電流は小さい。
また、ダイオード２０の逆回復動作時には、第１寄生ダイオードにも逆電流が流れる。すなわち、図１の矢印１０２の逆向きに逆電流が流れる。上述したように、分離領域７２の下にはキャリアライフタイム制御領域３９が形成されている。このため、第１寄生ダイオードに流れる逆電流は、キャリアライフタイム制御領域３９を通過する。このため、キャリアの多くがライフタイム制御領域３９で消滅する。したがって、第１寄生ダイオードに流れる逆電流も小さい。
また、ダイオード２０の逆回復動作時には、第２寄生ダイオードにも逆電流が流れる。すなわち、図１の矢印１０４の逆向きに逆電流が流れる。しかしながら、上述したように、順電圧印加時に第２寄生ダイオードに流れる電流は極めて小さい。このため、ダイオード２０の逆回復動作時において、第２寄生ダイオードの電流経路（矢印１０４）に存在するキャリアは極めて少ない。したがって、第２寄生ダイオードに流れる逆電流は極めて小さい。
以上に説明したように、第１実施例の半導体装置１０では、分離領域７４が分離領域７２から分離されているので、分離領域７４に流れる逆電流が極めて小さい。これにより、逆電流によって損失が生じることが抑制されている。
また、第１実施例の半導体装置１０では、分離領域７２の下のドリフト層９０にライフタイム制御領域３９が形成されている。これにより、分離領域７２に流れる逆電流が抑制されている。したがって、逆電流によって損失が生じることがさらに抑制されている。
（第２実施例）
次に、第２実施例の半導体装置１１０について説明する。第２実施例の半導体装置１１０の境界領域７０の幅は、第１実施例の半導体装置１０の境界領域７０の幅と略等しい。第２実施例の半導体装置１１０では、分離領域７２の幅と分離領域７４の幅が、第１実施例の半導体装置１０よりも小さくなっており、分離領域７２と分離領域７４の間に分離領域７６が形成されている。第２実施例の半導体装置１０のその他の構成は、第１実施例の半導体装置１０と等しい。
次に、第２実施例の半導体装置１１０について説明する。第２実施例の半導体装置１１０の境界領域７０の幅は、第１実施例の半導体装置１０の境界領域７０の幅と略等しい。第２実施例の半導体装置１１０では、分離領域７２の幅と分離領域７４の幅が、第１実施例の半導体装置１０よりも小さくなっており、分離領域７２と分離領域７４の間に分離領域７６が形成されている。第２実施例の半導体装置１０のその他の構成は、第１実施例の半導体装置１０と等しい。
分離領域７６は、半導体基板１２の上面からゲート電極５４の下端より深い深さまでの範囲に形成されている。分離領域７６は、ｐ型である。分離領域７６の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。分離領域７６の上面は絶縁層７８に覆われている。分離領域７６と分離領域７２の間には、ドリフト層９０が存在している。ドリフト層９０によって、分離領域７６と分離領域７２が互いに分離されている。分離領域７６と分離領域７４の間には、ドリフト層９０が存在している。ドリフト層９０によって、分離領域７６と分離領域７４が互いに分離されている。分離領域７２、７４、７６によって、境界領域７０近傍のゲート電極５４及びボディ層４８に電界が集中することが抑制される。
分離領域７６は、周囲をドリフト領域９０に囲まれている。このため、ダイオード２０に順電圧を印加したときに、分離領域７６は電流の経路とならない。したがって、ダイオード２０の逆回復動作時にも、分離領域７６に逆電流は流れない。また、分離領域７６が形成されていることによって、分離領域７２、７４の幅が小さくなっている。分離領域７２は、幅が小さくなることによって、逆電流がより流れ難くなっている。また、分離領域７４は、幅が小さくなり、さらに、カソード領域３０までの距離がより長くなっているので、逆電流がより流れ難くなっている。したがって、第２実施例の半導体装置１１０は、第１実施例の半導体装置１０よりもさらに逆電流が流れ難い。
以上に説明したように、第１実施例の半導体装置及び第２実施例の半導体装置では、境界領域に複数の分離領域を設けられている。これによって、境界領域近傍での電界集中が抑制されるとともに、境界領域に逆電流が流れることが抑制される。
なお、上述した第２実施例では、境界領域に３つの分離領域が形成されていたが、境界領域に４つ以上の分離領域が形成されていてもよい。
Claims (2)
- ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を備える半導体装置であって、
ダイオード領域には、
ｐ型であり、半導体基板の上面を含む範囲に形成されているアノード領域と、
ｎ型であり、アノード領域の下側に形成されているダイオードドリフト領域と、
ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、半導体基板の下面を含むダイオードドリフト領域の下側の範囲に形成されているカソード領域、
が形成されており、
ＩＧＢＴ領域には、
ｎ型であり、半導体基板の上面を含む範囲に形成されているエミッタ領域と、
ｐ型であり、半導体基板の上面を含む範囲及びエミッタ領域の下側の範囲に形成されているボディ領域と、
ｎ型であり、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されているＩＧＢＴドリフト領域と、
ｐ型であり、半導体基板の下面を含むＩＧＢＴドリフト領域の下側の範囲に形成されているコレクタ領域と、
エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極、
が形成されており、
ダイオードドリフト領域内には、ライフタイム制御領域が形成されており、
ライフタイム制御領域のキャリアライフタイムは、ライフタイム制御領域外のダイオードドリフト領域のキャリアライフタイムより短く、
ダイオードドリフト領域とＩＧＢＴドリフト領域は、ダイオード領域とＩＧＢＴ領域の間の境界領域において連続しており、
境界領域には、
ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、アノード領域と接している第１分離領域と、
ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、ボディ領域と接している第２分離領域と、
ｎ型であり、第１分離領域と第２分離領域の間に形成されており、第１分離領域と第２分離領域を分離しているｎ型領域
が形成されており、
ライフタイム制御領域のＩＧＢＴ領域側の端部が、第１分離領域の下に位置している、
ことを特徴とする半導体装置。 - 第１分離領域と第２分離領域の間に、ｐ型であり、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に形成されており、前記ｎ型領域によって第１分離領域及び第２分離領域から分離されている第３分離領域が形成されていることを特徴とする請求項１に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/066000 WO2011030454A1 (ja) | 2009-09-14 | 2009-09-14 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011030454A1 JPWO2011030454A1 (ja) | 2013-02-04 |
| JP5282823B2 true JP5282823B2 (ja) | 2013-09-04 |
Family
ID=43732139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011530711A Expired - Fee Related JP5282823B2 (ja) | 2009-09-14 | 2009-09-14 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8330185B2 (ja) |
| JP (1) | JP5282823B2 (ja) |
| CN (1) | CN102414817B (ja) |
| DE (1) | DE112009004065B4 (ja) |
| WO (1) | WO2011030454A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2477226B1 (en) | 2009-09-07 | 2016-06-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device including semiconductor substrate having diode region and igbt region |
| CN102396056B (zh) | 2009-12-15 | 2014-03-12 | 丰田自动车株式会社 | 半导体装置的制造方法 |
| CN102822968B (zh) * | 2010-04-02 | 2016-08-03 | 丰田自动车株式会社 | 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置 |
| KR101544332B1 (ko) * | 2011-08-30 | 2015-08-12 | 도요타 지도샤（주） | 반도체 장치 |
| CN104969360B (zh) * | 2013-03-25 | 2018-04-20 | 富士电机株式会社 | 半导体装置 |
| JP6119593B2 (ja) * | 2013-12-17 | 2017-04-26 | トヨタ自動車株式会社 | 半導体装置 |
| JP6181597B2 (ja) * | 2014-04-28 | 2017-08-16 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN105161527B (zh) * | 2015-06-26 | 2018-03-02 | 成都成电知力微电子设计有限公司 | 利用一种表面耐压层结构的绝缘栅双极型器件 |
| JP6588774B2 (ja) * | 2015-09-02 | 2019-10-09 | 株式会社東芝 | 半導体装置 |
| JP6281548B2 (ja) | 2015-09-17 | 2018-02-21 | トヨタ自動車株式会社 | 半導体装置 |
| JP6588363B2 (ja) * | 2016-03-09 | 2019-10-09 | トヨタ自動車株式会社 | スイッチング素子 |
| EP3324443B1 (en) * | 2016-11-17 | 2019-09-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN113506800A (zh) * | 2016-12-16 | 2021-10-15 | 富士电机株式会社 | 半导体装置 |
| DE102019133030B4 (de) * | 2019-12-04 | 2023-05-04 | Infineon Technologies Austria Ag | Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren |
| JP7405020B2 (ja) | 2020-06-29 | 2023-12-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041510A (ja) * | 1996-05-22 | 1998-02-13 | Fuji Electric Co Ltd | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
| JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
| JPH1117179A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置 |
| JP2005317751A (ja) * | 2004-04-28 | 2005-11-10 | Mitsubishi Electric Corp | 逆導通型半導体素子とその製造方法 |
| JP2008192737A (ja) * | 2007-02-02 | 2008-08-21 | Denso Corp | 半導体装置 |
| JP2008211148A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2008235405A (ja) * | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
| JP2009170670A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Motor Corp | 半導体装置とその半導体装置を備えている給電装置の駆動方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
| GB9216953D0 (en) * | 1992-08-11 | 1992-09-23 | Philips Electronics Uk Ltd | A semiconductor component |
| US6180966B1 (en) | 1997-03-25 | 2001-01-30 | Hitachi, Ltd. | Trench gate type semiconductor device with current sensing cell |
| JP4761644B2 (ja) | 2001-04-18 | 2011-08-31 | 三菱電機株式会社 | 半導体装置 |
| EP2442355B1 (en) | 2009-06-11 | 2014-04-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2011027473A1 (ja) | 2009-09-07 | 2011-03-10 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
-
2009
- 2009-09-14 CN CN200980159079.XA patent/CN102414817B/zh active Active
- 2009-09-14 WO PCT/JP2009/066000 patent/WO2011030454A1/ja active Application Filing
- 2009-09-14 DE DE112009004065.9T patent/DE112009004065B4/de active Active
- 2009-09-14 JP JP2011530711A patent/JP5282823B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-23 US US13/242,072 patent/US8330185B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041510A (ja) * | 1996-05-22 | 1998-02-13 | Fuji Electric Co Ltd | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
| JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
| JPH1117179A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置 |
| JP2005317751A (ja) * | 2004-04-28 | 2005-11-10 | Mitsubishi Electric Corp | 逆導通型半導体素子とその製造方法 |
| JP2008192737A (ja) * | 2007-02-02 | 2008-08-21 | Denso Corp | 半導体装置 |
| JP2008211148A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2008235405A (ja) * | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
| JP2009170670A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Motor Corp | 半導体装置とその半導体装置を備えている給電装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8330185B2 (en) | 2012-12-11 |
| WO2011030454A1 (ja) | 2011-03-17 |
| US20120007141A1 (en) | 2012-01-12 |
| JPWO2011030454A1 (ja) | 2013-02-04 |
| CN102414817A (zh) | 2012-04-11 |
| CN102414817B (zh) | 2014-01-08 |
| DE112009004065B4 (de) | 2019-02-21 |
| DE112009004065T5 (de) | 2012-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5282823B2 (ja) | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 | |
| JP5282822B2 (ja) | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 | |
| JP6119593B2 (ja) | 半導体装置 | |
| US8686467B2 (en) | Semiconductor device comprising semiconductor substrate and having diode region and IGBT region | |
| JP6197773B2 (ja) | 半導体装置 | |
| US9613950B1 (en) | Semiconductor device | |
| JP6222140B2 (ja) | 半導体装置 | |
| US20150228717A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP7003688B2 (ja) | 半導体装置及びその製造方法 | |
| WO2014087499A1 (ja) | 半導体装置 | |
| JP2011082220A (ja) | 半導体装置 | |
| JP2019087611A (ja) | スイッチング素子とその製造方法 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP2013161918A (ja) | 半導体装置 | |
| JP5741069B2 (ja) | 半導体装置 | |
| JP2017191817A (ja) | スイッチング素子の製造方法 | |
| JP2008177297A (ja) | 半導体装置 | |
| JP6665713B2 (ja) | 半導体装置 | |
| JP2011210800A (ja) | 半導体装置 | |
| WO2011027473A1 (ja) | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 | |
| JP7363429B2 (ja) | 半導体装置の駆動方法 | |
| JP2011086710A (ja) | 半導体装置 | |
| US11127850B2 (en) | Semiconductor device | |
| WO2010137167A1 (ja) | 半導体装置 | |
| JP2006179815A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130315 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130423 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5282823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |