JPH10326897A - 電流検出セル付トレンチゲート半導体装置 - Google Patents
電流検出セル付トレンチゲート半導体装置Info
- Publication number
- JPH10326897A JPH10326897A JP7698298A JP7698298A JPH10326897A JP H10326897 A JPH10326897 A JP H10326897A JP 7698298 A JP7698298 A JP 7698298A JP 7698298 A JP7698298 A JP 7698298A JP H10326897 A JPH10326897 A JP H10326897A
- Authority
- JP
- Japan
- Prior art keywords
- trench gate
- trench
- cell
- main
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000001514 detection method Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 137
- 210000004027 cell Anatomy 0.000 description 71
- 230000000694 effects Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 210000001744 T-lymphocyte Anatomy 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電流検出セル付トレンチゲート半導体装置の電
流検出精度を向上する。 【解決手段】主セルのトレンチゲートのチャネルが形成
されるトレンチ側壁の面方位と、電流検出セルのトレン
チゲートのチャネルが形成されるトレンチ側壁の面方位
とを同一にする。 【効果】主セルと電流検出セルの特性が同じとなり、高
精度な電流検出を実現できる。
流検出精度を向上する。 【解決手段】主セルのトレンチゲートのチャネルが形成
されるトレンチ側壁の面方位と、電流検出セルのトレン
チゲートのチャネルが形成されるトレンチ側壁の面方位
とを同一にする。 【効果】主セルと電流検出セルの特性が同じとなり、高
精度な電流検出を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気機関車，家電
品等の各種電気製品のインバータ等に適用される半導体
装置にかかり、特に半導体装置の電流検出機能の向上に
関する。
品等の各種電気製品のインバータ等に適用される半導体
装置にかかり、特に半導体装置の電流検出機能の向上に
関する。
【０００２】
【従来の技術】インバータ等の省エネルギー化に伴い、
インバータのスイッチング素子である絶縁ゲートバイポ
ーラトランジスタ（以下、ＩＧＢＴと記す）の低損失化
が図られている。特に近年は、ゲート電極をシリコン基
板中に埋め込んだ、いわゆるトレンチゲートＩＧＢＴの
開発が盛んに行われている。
インバータのスイッチング素子である絶縁ゲートバイポ
ーラトランジスタ（以下、ＩＧＢＴと記す）の低損失化
が図られている。特に近年は、ゲート電極をシリコン基
板中に埋め込んだ、いわゆるトレンチゲートＩＧＢＴの
開発が盛んに行われている。
【０００３】トレンチゲートＩＧＢＴは、従来型のプレ
ーナーゲートＩＧＢＴに比べて単位セルの集積密度を高
くできる。このため、電流通電時に素子で発生する電圧
降下、いわゆるオン電圧がプレーナーゲートＩＧＢＴに
比べて小さく、損失を低減できる。しかしセル密度が高
いために飽和電流が大きくなってしまい、負荷の短絡等
の事故発生時に過大な電流が流れて、プレーナーゲート
ＩＧＢＴに比べて壊れやすくなるという問題を有してい
る。
ーナーゲートＩＧＢＴに比べて単位セルの集積密度を高
くできる。このため、電流通電時に素子で発生する電圧
降下、いわゆるオン電圧がプレーナーゲートＩＧＢＴに
比べて小さく、損失を低減できる。しかしセル密度が高
いために飽和電流が大きくなってしまい、負荷の短絡等
の事故発生時に過大な電流が流れて、プレーナーゲート
ＩＧＢＴに比べて壊れやすくなるという問題を有してい
る。
【０００４】この問題の解決のためには、事故発生時に
過電流を検出しＩＧＢＴを保護する過電流保護回路を設
ければよいが、この回路には高精度な電流検出機構が必
要となる。特にトレンチゲートＩＧＢＴの場合には、タ
ーンオン時の電流増加率が大きく、瞬時に大電流が流れ
破壊してしまうため、正確で高速な過電流検出機構が必
要となる。
過電流を検出しＩＧＢＴを保護する過電流保護回路を設
ければよいが、この回路には高精度な電流検出機構が必
要となる。特にトレンチゲートＩＧＢＴの場合には、タ
ーンオン時の電流増加率が大きく、瞬時に大電流が流れ
破壊してしまうため、正確で高速な過電流検出機構が必
要となる。
【０００５】図３に過電流検出機構を有したＩＧＢＴの
等価回路を示す。過電流検出機構付きＩＧＢＴは、主IG
BT300と電流検出用のセンスIGBT301、主ＩＧＢＴとセン
スＩＧＢＴの共通のコレクタ電極１２１と、ゲート電極
１０６、そして、主IGBT300 のエミッタ電極１２２と、
それとは分離されたセンスＩＧＢＴのエミッタ電極１２
０（以下これをセンス電極と呼ぶ）から構成されてい
る。
等価回路を示す。過電流検出機構付きＩＧＢＴは、主IG
BT300と電流検出用のセンスIGBT301、主ＩＧＢＴとセン
スＩＧＢＴの共通のコレクタ電極１２１と、ゲート電極
１０６、そして、主IGBT300 のエミッタ電極１２２と、
それとは分離されたセンスＩＧＢＴのエミッタ電極１２
０（以下これをセンス電極と呼ぶ）から構成されてい
る。
【０００６】一般にセンスＩＧＢＴのセル数は、主ＩＧ
ＢＴのセル数の１／１０００程度に設計されており、主
ＩＧＢＴに流れる電流の１／１０００程度の電流を取り
出すことが出来る。この微小なセンス電流を監視するこ
とにより、通電量の大きな主電流を監視することが出来
る。しかし、実際には主ＩＧＢＴの電流（主電流）とセ
ンスIGBTの電流（センス電流）の比は、必ずしもセル数
の比と同じにはならず、コレクタ電圧や温度等によって
変動してしまう。プレーナーゲートＩＧＢＴではこれら
を改善する構造が数多く提案されており、例えば、「Cu
rrent SensingIGBT for Future Intelligent Power Mod
ule」（M,Kudoh et al, ProceedingsISPSD, pp.303−30
6,1996）等がある。
ＢＴのセル数の１／１０００程度に設計されており、主
ＩＧＢＴに流れる電流の１／１０００程度の電流を取り
出すことが出来る。この微小なセンス電流を監視するこ
とにより、通電量の大きな主電流を監視することが出来
る。しかし、実際には主ＩＧＢＴの電流（主電流）とセ
ンスIGBTの電流（センス電流）の比は、必ずしもセル数
の比と同じにはならず、コレクタ電圧や温度等によって
変動してしまう。プレーナーゲートＩＧＢＴではこれら
を改善する構造が数多く提案されており、例えば、「Cu
rrent SensingIGBT for Future Intelligent Power Mod
ule」（M,Kudoh et al, ProceedingsISPSD, pp.303−30
6,1996）等がある。
【０００７】図４にプレーナーゲートＩＧＢＴのセンス
ＩＧＢＴセルのレイアウトの一例を示す。この例では、
センスＩＧＢＴセル４０１を図４のように配列したり、
主IGBTセル４００とセンスＩＧＢＴセル４０１との間に
遮断層４０２を設ける等の方法により、検出精度が向上
する。
ＩＧＢＴセルのレイアウトの一例を示す。この例では、
センスＩＧＢＴセル４０１を図４のように配列したり、
主IGBTセル４００とセンスＩＧＢＴセル４０１との間に
遮断層４０２を設ける等の方法により、検出精度が向上
する。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者の検討によれば、トレンチゲートＩＧＢＴに、従来の
プレーナーゲートＩＧＢＴにおけるセンスＩＧＢＴセル
配列を適用しても、所望の検出感度が得られないという
問題がある。
者の検討によれば、トレンチゲートＩＧＢＴに、従来の
プレーナーゲートＩＧＢＴにおけるセンスＩＧＢＴセル
配列を適用しても、所望の検出感度が得られないという
問題がある。
【０００９】また、素子の形成プロセスにおいて主ＩＧ
ＢＴのトレンチゲート形状と、センスＩＧＢＴのトレン
チゲート形状とが異なってしまい、これにより検出精度
が低下するという問題もある。更に、主ＩＧＢＴセルと
センスＩＧＢＴセルの間の相互作用により、センスＩＧ
ＢＴの検出感度が低下するという問題もある。
ＢＴのトレンチゲート形状と、センスＩＧＢＴのトレン
チゲート形状とが異なってしまい、これにより検出精度
が低下するという問題もある。更に、主ＩＧＢＴセルと
センスＩＧＢＴセルの間の相互作用により、センスＩＧ
ＢＴの検出感度が低下するという問題もある。
【００１０】本発明は、上述した問題点を考慮してなさ
れたものであり、電流検出精度を向上できるトレンチゲ
ート半導体装置を提供する。
れたものであり、電流検出精度を向上できるトレンチゲ
ート半導体装置を提供する。
【００１１】
【課題を解決するための手段】本発明による半導体装置
においては、トレンチゲートを有し主電流を通電させる
主セルと、トレンチゲートを有し検出電流を通電させる
電流検出用セルとが同一半導体基体上に形成される。そ
して、主セルのトレンチゲートのチャネルが形成される
トレンチ側壁の結晶面方位と、電流検出セルのトレンチ
ゲートのチャネルが形成されるトレンチ側壁の結晶面方
位とが、同一又は略同一となっているか、あるいは等価
又は略等価となっている。
においては、トレンチゲートを有し主電流を通電させる
主セルと、トレンチゲートを有し検出電流を通電させる
電流検出用セルとが同一半導体基体上に形成される。そ
して、主セルのトレンチゲートのチャネルが形成される
トレンチ側壁の結晶面方位と、電流検出セルのトレンチ
ゲートのチャネルが形成されるトレンチ側壁の結晶面方
位とが、同一又は略同一となっているか、あるいは等価
又は略等価となっている。
【００１２】上記構造によれば、主セルのトレンチゲー
トのチャネルが形成されるトレンチ側壁の結晶面方位
と、電流検出セルのトレンチゲートのチャネルが形成さ
れるトレンチ側壁の結晶面方位を同一又は略同一とした
こと、あるいは等価又は略等価としたことにより、主セ
ルに流れる電流と電流検出セルに流れる電流の比を精度
よく設定できる。
トのチャネルが形成されるトレンチ側壁の結晶面方位
と、電流検出セルのトレンチゲートのチャネルが形成さ
れるトレンチ側壁の結晶面方位を同一又は略同一とした
こと、あるいは等価又は略等価としたことにより、主セ
ルに流れる電流と電流検出セルに流れる電流の比を精度
よく設定できる。
【００１３】
（実施例１）図１，図２に本発明による第１の実施例の
平面構造図及び断面構造図をそれぞれを示す。図２は図
１中のＡ−Ｂ断面を示す。なお、以下の説明において、
「結晶面方位」は単に「面方位」と記す。
平面構造図及び断面構造図をそれぞれを示す。図２は図
１中のＡ−Ｂ断面を示す。なお、以下の説明において、
「結晶面方位」は単に「面方位」と記す。
【００１４】図１，図２において、１００はコレクタ
層、１０１はコレクタ層１００に隣接したバッファ層、
１０２はバッファ層に隣接しバッファ層より低不純物濃
度のドリフト層、１０３はセンスＩＧＢＴ領域のドリフ
ト層内に形成されたセンスベース層、１０４はセンスベ
ース層内に形成されたセンスコンタクト層、１０５はセ
ンスベース層内に形成されたセンスエミッタ層、１０６
はシリコン基板中にドリフト層まで到達するように形成
されたトレンチゲート電極、１０７はシリコン基板とゲ
ート電極とを絶縁分離するためのゲート絶縁膜、１０８
は電極とシリコン基板を絶縁分離するための層間絶縁
膜、１０９はセンスＩＧＢＴ領域端部のセンスベース層
に接して形成されたセンスＷＥＬＬ層、１１０は主ＩＧ
ＢＴ領域のドリフト層内に形成された主ベース層、１１
１は主ベース層内に形成された主コンタクト層、１１２
は主ベース層内に形成された主エミッタ層、１１３は主
IGBT領域端部の主ＩＧＢＴベース層に接して形成された
主ＷＥＬＬ層、１２０はセンスコンタクト層及びセンス
エミッタ層に接触形成されたセンス電極、１２１はコレ
クタ層に接触して全面的に形成されたコレクタ電極、１
２２は主コンタクト層及び主エミッタ層に接触形成され
たエミッタ電極、１３０は主ベース層及びセンスベース
層内のトレンチゲート側壁に沿って形成されるチャネル
形成領域である。図１中で点線で示された二つの矩形の
内、内側の矩形は、センスベース層１０３の境界を示
し、この内側の領域がセンスベース層１０３である。ま
た、図１中で点線で示された外側の矩形は主ベース層１
１０の境界を示し、この外側の領域に主ベース層１１０
が形成されている。なお、図面表示の便宜上、チャネル
形成領域は図１中ではセンスＩＧＢＴセルと、主ＩＧＢ
Ｔセルの一部にしか描いていないが、実際には主ＩＧＢ
Ｔセルの全セルに形成されている。
層、１０１はコレクタ層１００に隣接したバッファ層、
１０２はバッファ層に隣接しバッファ層より低不純物濃
度のドリフト層、１０３はセンスＩＧＢＴ領域のドリフ
ト層内に形成されたセンスベース層、１０４はセンスベ
ース層内に形成されたセンスコンタクト層、１０５はセ
ンスベース層内に形成されたセンスエミッタ層、１０６
はシリコン基板中にドリフト層まで到達するように形成
されたトレンチゲート電極、１０７はシリコン基板とゲ
ート電極とを絶縁分離するためのゲート絶縁膜、１０８
は電極とシリコン基板を絶縁分離するための層間絶縁
膜、１０９はセンスＩＧＢＴ領域端部のセンスベース層
に接して形成されたセンスＷＥＬＬ層、１１０は主ＩＧ
ＢＴ領域のドリフト層内に形成された主ベース層、１１
１は主ベース層内に形成された主コンタクト層、１１２
は主ベース層内に形成された主エミッタ層、１１３は主
IGBT領域端部の主ＩＧＢＴベース層に接して形成された
主ＷＥＬＬ層、１２０はセンスコンタクト層及びセンス
エミッタ層に接触形成されたセンス電極、１２１はコレ
クタ層に接触して全面的に形成されたコレクタ電極、１
２２は主コンタクト層及び主エミッタ層に接触形成され
たエミッタ電極、１３０は主ベース層及びセンスベース
層内のトレンチゲート側壁に沿って形成されるチャネル
形成領域である。図１中で点線で示された二つの矩形の
内、内側の矩形は、センスベース層１０３の境界を示
し、この内側の領域がセンスベース層１０３である。ま
た、図１中で点線で示された外側の矩形は主ベース層１
１０の境界を示し、この外側の領域に主ベース層１１０
が形成されている。なお、図面表示の便宜上、チャネル
形成領域は図１中ではセンスＩＧＢＴセルと、主ＩＧＢ
Ｔセルの一部にしか描いていないが、実際には主ＩＧＢ
Ｔセルの全セルに形成されている。
【００１５】本実施例の特徴は、主ＩＧＢＴセルとセン
スＩＧＢＴセルのトレンチゲートを平行に形成し、主Ｉ
ＧＢＴのトレンチゲートのチャネルが形成されるトレン
チ側壁における半導体層表面の面方位(以下、単に「ト
レンチ側壁の面方位」と記す)と、センスＩＧＢＴのト
レンチゲートのチャネルが形成されるトレンチ側壁の面
方位とを同じにした点である。
スＩＧＢＴセルのトレンチゲートを平行に形成し、主Ｉ
ＧＢＴのトレンチゲートのチャネルが形成されるトレン
チ側壁における半導体層表面の面方位(以下、単に「ト
レンチ側壁の面方位」と記す)と、センスＩＧＢＴのト
レンチゲートのチャネルが形成されるトレンチ側壁の面
方位とを同じにした点である。
【００１６】ＩＧＢＴの特性を決める重要な要素とし
て、チャネル領域の電子の移動度がある。移動度はチャ
ネルが形成される領域の結晶の面方位に大きく依存して
いる。例えば、（１１１）面では（１００）面の半分程
度の移動度であり、結晶の面方位により移動度は大きく
異なっている。このため、主ＩＧＢＴセルのチャネルが
形成される領域のゲート側壁の面方位と、センスＩＧＢ
Ｔセルのチャネルが形成される領域のゲート側壁の面方
位とが異なっている場合には、主ＩＧＢＴとセンスＩＧ
ＢＴの電流の流れ方が異なってしまい、所望する電流比
からずれてしまう。
て、チャネル領域の電子の移動度がある。移動度はチャ
ネルが形成される領域の結晶の面方位に大きく依存して
いる。例えば、（１１１）面では（１００）面の半分程
度の移動度であり、結晶の面方位により移動度は大きく
異なっている。このため、主ＩＧＢＴセルのチャネルが
形成される領域のゲート側壁の面方位と、センスＩＧＢ
Ｔセルのチャネルが形成される領域のゲート側壁の面方
位とが異なっている場合には、主ＩＧＢＴとセンスＩＧ
ＢＴの電流の流れ方が異なってしまい、所望する電流比
からずれてしまう。
【００１７】また、主ＩＧＢＴセルのチャネルが形成さ
れる領域のゲート側壁の面方位と、センスＩＧＢＴセル
のチャネルが形成される領域のゲート側壁の面方位とが
異なっている場合には、トレンチ形成時に加工形状が異
なってしまい、検出精度が低下する。
れる領域のゲート側壁の面方位と、センスＩＧＢＴセル
のチャネルが形成される領域のゲート側壁の面方位とが
異なっている場合には、トレンチ形成時に加工形状が異
なってしまい、検出精度が低下する。
【００１８】そこで、本実施例に示すように主ＩＧＢＴ
セルとセンスＩＧＢＴセルとのトレンチゲートを平行に
形成すれば、チャネル領域が形成されるトレンチゲート
側壁の面方位を同じにすることが可能となり、主ＩＧＢ
ＴとセンスＩＧＢＴの電流比を所望の値に設定できる。
なお、主ＩＧＢＴのトレンチ側壁の面方位とセンスＩＧ
ＢＴのトレンチ側壁の面方位とがなす角度の大きさが５
°以内の略平行な場合すなわち両面方位が略同一の場合
ならば、同様の効果がある。
セルとセンスＩＧＢＴセルとのトレンチゲートを平行に
形成すれば、チャネル領域が形成されるトレンチゲート
側壁の面方位を同じにすることが可能となり、主ＩＧＢ
ＴとセンスＩＧＢＴの電流比を所望の値に設定できる。
なお、主ＩＧＢＴのトレンチ側壁の面方位とセンスＩＧ
ＢＴのトレンチ側壁の面方位とがなす角度の大きさが５
°以内の略平行な場合すなわち両面方位が略同一の場合
ならば、同様の効果がある。
【００１９】この構造の形成においては、主ＩＧＢＴセ
ルのトレンチゲートとセンスIGBTのトレンチゲートとを
同時に形成するのが好ましい。これは、異なるプロセス
ステップで形成すると、エッチング速度などのプロセス
条件の違いにより主ＩＧＢＴセルとセンスＩＧＢＴセル
とでトレンチ側壁の状態が異なってしまう可能性がある
ためである。
ルのトレンチゲートとセンスIGBTのトレンチゲートとを
同時に形成するのが好ましい。これは、異なるプロセス
ステップで形成すると、エッチング速度などのプロセス
条件の違いにより主ＩＧＢＴセルとセンスＩＧＢＴセル
とでトレンチ側壁の状態が異なってしまう可能性がある
ためである。
【００２０】もう一つの本実施例の特徴は、主ＩＧＢＴ
のトレンチゲートとセンスＩＧＢＴのゲートのトレンチ
を分離した点である。この構成は、図１に示すように主
IGBT領域とセンスＩＧＢＴ領域の間にトレンチを形成し
ない領域を設けて、主IGBTのゲートのトレンチとセンス
ＩＧＢＴのゲートのトレンチを不連続とする事により得
られる。
のトレンチゲートとセンスＩＧＢＴのゲートのトレンチ
を分離した点である。この構成は、図１に示すように主
IGBT領域とセンスＩＧＢＴ領域の間にトレンチを形成し
ない領域を設けて、主IGBTのゲートのトレンチとセンス
ＩＧＢＴのゲートのトレンチを不連続とする事により得
られる。
【００２１】ＩＧＢＴのオン状態にはトレンチゲート表
面には蓄積層が形成される。この蓄積層はドリフト層よ
りも低抵抗になる場合が多く、このためこの蓄積層を通
して主ＩＧＢＴとセンスＩＧＢＴとの間に漏れ電流が流
れ、検出感度が低下してしまう。本実施例に示すよう
に、トレンチを形成しない領域を設けて主ＩＧＢＴのゲ
ートのトレンチとセンスＩＧＢＴのゲートのトレンチと
を分離しておけば、蓄積層の形成を防止でき、検出感度
の低下を抑制できる。
面には蓄積層が形成される。この蓄積層はドリフト層よ
りも低抵抗になる場合が多く、このためこの蓄積層を通
して主ＩＧＢＴとセンスＩＧＢＴとの間に漏れ電流が流
れ、検出感度が低下してしまう。本実施例に示すよう
に、トレンチを形成しない領域を設けて主ＩＧＢＴのゲ
ートのトレンチとセンスＩＧＢＴのゲートのトレンチと
を分離しておけば、蓄積層の形成を防止でき、検出感度
の低下を抑制できる。
【００２２】更に本実施例には、主ＩＧＢＴのトレンチ
ゲートとセンスＩＧＢＴのトレンチゲートが分離されて
いるので、主ＩＧＢＴとセンスＩＧＢＴとを個別に制御
できるという効果もある。例えば、センスＩＧＢＴのゲ
ート電極だけ抵抗を接続して動作を遅らせる等の制御が
可能となる。加えて、センスＩＧＢＴセルのレイアウト
の自由度を増加できるという効果もある。
ゲートとセンスＩＧＢＴのトレンチゲートが分離されて
いるので、主ＩＧＢＴとセンスＩＧＢＴとを個別に制御
できるという効果もある。例えば、センスＩＧＢＴのゲ
ート電極だけ抵抗を接続して動作を遅らせる等の制御が
可能となる。加えて、センスＩＧＢＴセルのレイアウト
の自由度を増加できるという効果もある。
【００２３】その他の本実施例の特徴は、センスＩＧＢ
Ｔセルをトレンチゲートよりも深いセンスウェル層１０
９，主ウェル層１１３で２重に包囲した点である。さら
に、主ＩＧＢＴのトレンチゲートとセンスＩＧＢＴのト
レンチゲートがそれぞれ主ウェル層内及びセンスウェル
層内で終端している。この様な構成とすると、分断され
たトレンチゲート終端部での耐圧劣化を防止でき、素子
の信頼性が向上する。また、ウェル層を、間にドリフト
層を介して２重に配列したことにより、センスＩＧＢＴ
と主ＩＧＢＴとの間の相互干渉を防止でき、電流検出の
精度を向上できる。
Ｔセルをトレンチゲートよりも深いセンスウェル層１０
９，主ウェル層１１３で２重に包囲した点である。さら
に、主ＩＧＢＴのトレンチゲートとセンスＩＧＢＴのト
レンチゲートがそれぞれ主ウェル層内及びセンスウェル
層内で終端している。この様な構成とすると、分断され
たトレンチゲート終端部での耐圧劣化を防止でき、素子
の信頼性が向上する。また、ウェル層を、間にドリフト
層を介して２重に配列したことにより、センスＩＧＢＴ
と主ＩＧＢＴとの間の相互干渉を防止でき、電流検出の
精度を向上できる。
【００２４】更に本実施例には以下に述べる特徴もあ
る。すなわちセンスＩＧＢＴを包囲して形成された２重
ウェル層の両者にまたがって形成されるトレンチを無く
した点である。これを図１を用いて詳細に説明する。図
１中にセンスＩＧＢＴ領域を貫通した場合のトレンチゲ
ートとして一点鎖線に示したように、センスＩＧＢＴ領
域内のセンスＩＧＢＴのゲートトレンチが形成されてい
ない空き領域を主IGBTのトレンチゲートが貫通している
場合には、ＩＧＢＴのオン状態にトレンチゲート表面に
形成される低抵抗の蓄積層によって主ＩＧＢＴとセンス
ＩＧＢＴとの間に漏れ電流が流れ、検出感度を低下させ
てしまう。そのため、センスＩＧＢＴ領域を横切る主Ｉ
ＧＢＴのゲートのトレンチはできるだけ少ない方がよ
く、図１の様に全く横切らない場合が好ましい。この様
な構成とすることにより、主ＩＧＢＴとセンスＩＧＢＴ
との間の相互干渉によるセンス感度の低下を防止でき
る。
る。すなわちセンスＩＧＢＴを包囲して形成された２重
ウェル層の両者にまたがって形成されるトレンチを無く
した点である。これを図１を用いて詳細に説明する。図
１中にセンスＩＧＢＴ領域を貫通した場合のトレンチゲ
ートとして一点鎖線に示したように、センスＩＧＢＴ領
域内のセンスＩＧＢＴのゲートトレンチが形成されてい
ない空き領域を主IGBTのトレンチゲートが貫通している
場合には、ＩＧＢＴのオン状態にトレンチゲート表面に
形成される低抵抗の蓄積層によって主ＩＧＢＴとセンス
ＩＧＢＴとの間に漏れ電流が流れ、検出感度を低下させ
てしまう。そのため、センスＩＧＢＴ領域を横切る主Ｉ
ＧＢＴのゲートのトレンチはできるだけ少ない方がよ
く、図１の様に全く横切らない場合が好ましい。この様
な構成とすることにより、主ＩＧＢＴとセンスＩＧＢＴ
との間の相互干渉によるセンス感度の低下を防止でき
る。
【００２５】なお、本実施例は、製造上特別なプロセス
を必要とせず、これまでのトレンチゲートＩＧＢＴと同
様の製造プロセスで形成できる。
を必要とせず、これまでのトレンチゲートＩＧＢＴと同
様の製造プロセスで形成できる。
【００２６】以上のように本実施例によれば、低コスト
で高精度な電流検出セル付トレンチゲートＩＧＢＴを実
現できる。
で高精度な電流検出セル付トレンチゲートＩＧＢＴを実
現できる。
【００２７】なお、上記のような、ウェル層内でトレン
チゲートが終端する構成は、本実施例に限らず、他の電
流検出セル付トレンチゲートＩＧＢＴやトレンチゲート
MOSFETにも適用できる。
チゲートが終端する構成は、本実施例に限らず、他の電
流検出セル付トレンチゲートＩＧＢＴやトレンチゲート
MOSFETにも適用できる。
【００２８】（実施例２）図５に本発明による第２の実
施例の平面構造図を示す。図５において、図１及び図４
と共通の構成要素には同一の符号を付してある。
施例の平面構造図を示す。図５において、図１及び図４
と共通の構成要素には同一の符号を付してある。
【００２９】本実施例の特徴は、センスＩＧＢＴのトレ
ンチゲートと主ＩＧＢＴのトレンチゲートとが直交する
ように配列した点である。結晶の面方位が（１００）の
ウェハを例にとって考えると、主ＩＧＢＴのトレンチゲ
ートのチャネルが形成されるトレンチ側壁の面方位が
（１１０）面である場合には、これに直交する方向にト
レンチゲートを形成すると、トレンチゲート側壁に（１
１０）面と結晶学的に等価な面方位の結晶面が現れる。
本実施例のようにセンスＩＧＢＴを配列することによ
り、主ＩＧＢＴセルのチャネルが形成されるトレンチゲ
ート側壁の面方位とセンスＩＧＢＴセルのチャネルが形
成されるトレンチゲート側壁の面方位を等価に出来る。
これにより、実施例１と同様の効果を得ることが出来
る。
ンチゲートと主ＩＧＢＴのトレンチゲートとが直交する
ように配列した点である。結晶の面方位が（１００）の
ウェハを例にとって考えると、主ＩＧＢＴのトレンチゲ
ートのチャネルが形成されるトレンチ側壁の面方位が
（１１０）面である場合には、これに直交する方向にト
レンチゲートを形成すると、トレンチゲート側壁に（１
１０）面と結晶学的に等価な面方位の結晶面が現れる。
本実施例のようにセンスＩＧＢＴを配列することによ
り、主ＩＧＢＴセルのチャネルが形成されるトレンチゲ
ート側壁の面方位とセンスＩＧＢＴセルのチャネルが形
成されるトレンチゲート側壁の面方位を等価に出来る。
これにより、実施例１と同様の効果を得ることが出来
る。
【００３０】なお、センスＩＧＢＴのトレンチ側壁の面
方位が、主ＩＧＢＴのトレンチ側壁の面方位と等価な面
方位に対して、角度にして５°以内のずれであれば、す
なわち両面方位が略等価であれば、同様な効果がある。
方位が、主ＩＧＢＴのトレンチ側壁の面方位と等価な面
方位に対して、角度にして５°以内のずれであれば、す
なわち両面方位が略等価であれば、同様な効果がある。
【００３１】また、図８に示す様に９０°直交させたセ
ルを組み合わせてセンスＩＧＢＴを構成しても、これら
のチャネルが形成されるトレンチゲート側壁の面方位が
全て（１１０）面にできるため、同様の効果を得ること
が出来る。
ルを組み合わせてセンスＩＧＢＴを構成しても、これら
のチャネルが形成されるトレンチゲート側壁の面方位が
全て（１１０）面にできるため、同様の効果を得ること
が出来る。
【００３２】以上、結晶の面方位が（１００）のウェハ
を例にとって考えたが、その他の結晶の面方位のウェハ
を使っても本実施例を適用すれば同様の効果を得ること
が出来る。
を例にとって考えたが、その他の結晶の面方位のウェハ
を使っても本実施例を適用すれば同様の効果を得ること
が出来る。
【００３３】（実施例３）図９，図１０に本発明による
第３の実施例の平面構造図及び断面構造図をそれぞれ示
す。図１０は図９中のＡ−Ｂ断面を示す。図９，図１０
において、図１，図２，図５，図８と共通の構成要素に
は同一の符号を付してある。図９，図１０において図
１，図２，図５，図８と異なる点は、センスＷＥＬＬ層
１０９上に形成された厚い酸化膜１０００と、厚い酸化
膜１０００上のセンスパッド９００である。
第３の実施例の平面構造図及び断面構造図をそれぞれ示
す。図１０は図９中のＡ−Ｂ断面を示す。図９，図１０
において、図１，図２，図５，図８と共通の構成要素に
は同一の符号を付してある。図９，図１０において図
１，図２，図５，図８と異なる点は、センスＷＥＬＬ層
１０９上に形成された厚い酸化膜１０００と、厚い酸化
膜１０００上のセンスパッド９００である。
【００３４】本実施例の特徴は、ボンディングワイヤ接
続用のセンスパッド９００をセンスウェル層１０９の上
の領域に設けた点である。センスパッド９００にはボン
ディングによりチップ外部の回路につながっているワイ
ヤを接続するが、ボンディング時には大きな衝撃がパッ
ドに掛かり、パッド下の酸化膜が破壊されてエミッタ電
極とシリコン基板とが短絡する可能性がある。もし、パ
ッド下のシリコン基板に主ＩＧＢＴのウェル層が形成さ
れているとセンス電極と主ＩＧＢＴのエミッタ電極がウ
ェル層を介して電気的に接続されることになり、正確な
センス電位が得られなくなる。また、パッド下のシリコ
ン基板に何も形成されておらずドリフト層が露出してい
る場合には、センス電極とドリフト層が電気的に接続さ
れてしまい、主耐圧が低下するという不良を発生させ
る。本実施例によれば、ワイヤボンディング時の衝撃な
どでセンスパッド下の酸化膜が破壊されてセンス電極が
シリコン基板に短絡しても、センスウェル層はセンス電
極と同電位となっているため、センス感度の低下や主耐
圧の低下等の問題を解決できる。
続用のセンスパッド９００をセンスウェル層１０９の上
の領域に設けた点である。センスパッド９００にはボン
ディングによりチップ外部の回路につながっているワイ
ヤを接続するが、ボンディング時には大きな衝撃がパッ
ドに掛かり、パッド下の酸化膜が破壊されてエミッタ電
極とシリコン基板とが短絡する可能性がある。もし、パ
ッド下のシリコン基板に主ＩＧＢＴのウェル層が形成さ
れているとセンス電極と主ＩＧＢＴのエミッタ電極がウ
ェル層を介して電気的に接続されることになり、正確な
センス電位が得られなくなる。また、パッド下のシリコ
ン基板に何も形成されておらずドリフト層が露出してい
る場合には、センス電極とドリフト層が電気的に接続さ
れてしまい、主耐圧が低下するという不良を発生させ
る。本実施例によれば、ワイヤボンディング時の衝撃な
どでセンスパッド下の酸化膜が破壊されてセンス電極が
シリコン基板に短絡しても、センスウェル層はセンス電
極と同電位となっているため、センス感度の低下や主耐
圧の低下等の問題を解決できる。
【００３５】センスパッド９００はセンスウェル層上に
形成し、パッドの下をトレンチゲートが交差しないよう
な構成とする。具体的には図９に示すように、センスIG
BT領域内で、センスＩＧＢＴセルのない領域に設けるの
が好ましい。これは、センスパッド９００の下にトレン
チゲートがあると、ボンディング時の衝撃によりトレン
チに欠陥が生じ、耐圧不良などの原因になる可能性があ
るからである。
形成し、パッドの下をトレンチゲートが交差しないよう
な構成とする。具体的には図９に示すように、センスIG
BT領域内で、センスＩＧＢＴセルのない領域に設けるの
が好ましい。これは、センスパッド９００の下にトレン
チゲートがあると、ボンディング時の衝撃によりトレン
チに欠陥が生じ、耐圧不良などの原因になる可能性があ
るからである。
【００３６】（実施例４）図１１に本発明による第４の
実施例の断面構造図を示す。図１１において、図１，図
２，図５，図８、及び図１０と共通の構成要素には同一
の符号を付してある。
実施例の断面構造図を示す。図１１において、図１，図
２，図５，図８、及び図１０と共通の構成要素には同一
の符号を付してある。
【００３７】図１１において図１，図２，図５，図８、
及び図１０と異なる点は、主IGBT領域とセンスＩＧＢＴ
領域の間に形成されたダミートレンチゲート１１００
と、ダミートレンチゲートとドリフト層とを絶縁分離す
るダミートレンチゲート絶縁膜１１０１、そしてダミー
トレンチゲートに隣接して形成されたダミーベース層１
１０２である。なお、本実施例においては、主ウェル層
及びセンスウェル層は形成されていない。
及び図１０と異なる点は、主IGBT領域とセンスＩＧＢＴ
領域の間に形成されたダミートレンチゲート１１００
と、ダミートレンチゲートとドリフト層とを絶縁分離す
るダミートレンチゲート絶縁膜１１０１、そしてダミー
トレンチゲートに隣接して形成されたダミーベース層１
１０２である。なお、本実施例においては、主ウェル層
及びセンスウェル層は形成されていない。
【００３８】本実施例の特徴は、主ＩＧＢＴセルとセン
スＩＧＢＴセルの間に、ＩＧＢＴ動作をしないダミーセ
ルを配置した点にある。
スＩＧＢＴセルの間に、ＩＧＢＴ動作をしないダミーセ
ルを配置した点にある。
【００３９】センスＩＧＢＴの形成による面積の増加を
最小限に抑えるために、主ＩＧＢＴセルとセンスＩＧＢ
Ｔセルを隣接して形成すると、センスＩＧＢＴの電流検
出感度が低下するという問題がある。これは、主ＩＧＢ
Ｔのベース層１１０の電位が、センスＩＧＢＴのベース
層１０３の電位に影響を及ぼすためである。
最小限に抑えるために、主ＩＧＢＴセルとセンスＩＧＢ
Ｔセルを隣接して形成すると、センスＩＧＢＴの電流検
出感度が低下するという問題がある。これは、主ＩＧＢ
Ｔのベース層１１０の電位が、センスＩＧＢＴのベース
層１０３の電位に影響を及ぼすためである。
【００４０】本実施例によれば、主ＩＧＢＴ領域とセン
スＩＧＢＴ領域との間にダミートレンチセルを設ける事
によりこの問題を解決できる。このダミーセルは、ダミ
ートレンチゲート１１００とそれに挟まれたダミーベー
ス層１１０２から構成されている。ダミーベース層１１
０２は主ＩＧＢＴのベース層１１０及びセンスIGBTのベ
ース層１０３とは、分離して形成されており、電気的に
絶縁されている。従って、ダミーベース層の電位はフロ
ーティング状態にあり、周囲の電位の影響を受けて電位
が変動するようになっている。このダミーベース層１１
０２が主IGBTセルとセンスＩＧＢＴセル間の電位差を吸
収するために相互干渉を防止できる。この時、ダミーセ
ル本数が多い程、相互干渉を小さくできるが、多すぎる
と主電流の通電領域が減少してしまうので、主ＩＧＢＴ
とセンスＩＧＢＴの相互干渉防止の為に最小限必要な本
数にとどめるのが好ましい。なお、ダミーセルのトレン
チゲートは主ＩＧＢＴのトレンチゲートと連続でも不連
続でも良いが、好ましくは主ＩＧＢＴ及びセンスＩＧＢ
Ｔのトレンチゲートと分離されてフローティング状態に
するのが良い。
スＩＧＢＴ領域との間にダミートレンチセルを設ける事
によりこの問題を解決できる。このダミーセルは、ダミ
ートレンチゲート１１００とそれに挟まれたダミーベー
ス層１１０２から構成されている。ダミーベース層１１
０２は主ＩＧＢＴのベース層１１０及びセンスIGBTのベ
ース層１０３とは、分離して形成されており、電気的に
絶縁されている。従って、ダミーベース層の電位はフロ
ーティング状態にあり、周囲の電位の影響を受けて電位
が変動するようになっている。このダミーベース層１１
０２が主IGBTセルとセンスＩＧＢＴセル間の電位差を吸
収するために相互干渉を防止できる。この時、ダミーセ
ル本数が多い程、相互干渉を小さくできるが、多すぎる
と主電流の通電領域が減少してしまうので、主ＩＧＢＴ
とセンスＩＧＢＴの相互干渉防止の為に最小限必要な本
数にとどめるのが好ましい。なお、ダミーセルのトレン
チゲートは主ＩＧＢＴのトレンチゲートと連続でも不連
続でも良いが、好ましくは主ＩＧＢＴ及びセンスＩＧＢ
Ｔのトレンチゲートと分離されてフローティング状態に
するのが良い。
【００４１】なお、上記したようなダミートレンチゲー
トを設ける構成は、本実施例に限らず他の電流セル付ト
レンチゲートＩＧＢＴやトレンチゲートMOSFETにも適用
できる。
トを設ける構成は、本実施例に限らず他の電流セル付ト
レンチゲートＩＧＢＴやトレンチゲートMOSFETにも適用
できる。
【００４２】（実施例５）図１５に本発明による第５の
実施例の断面構造図を示す。図１５において、図１，図
２，図５，図８，図１０及び図１１と共通の構成要素に
は同一の符号を付してある。
実施例の断面構造図を示す。図１５において、図１，図
２，図５，図８，図１０及び図１１と共通の構成要素に
は同一の符号を付してある。
【００４３】図１５において図１，図２，図５，図８，
図１０及び図１１と異なる点は、主ＩＧＢＴ領域とセン
スＩＧＢＴ領域の間に主ＩＧＢＴセルとセンスＩＧＢＴ
セルのトレンチゲートより幅広く形成された分離用トレ
ンチゲート１５００である。なお、本実施例において
は、主ウェル層及びセンスウェル層は形成されていな
い。
図１０及び図１１と異なる点は、主ＩＧＢＴ領域とセン
スＩＧＢＴ領域の間に主ＩＧＢＴセルとセンスＩＧＢＴ
セルのトレンチゲートより幅広く形成された分離用トレ
ンチゲート１５００である。なお、本実施例において
は、主ウェル層及びセンスウェル層は形成されていな
い。
【００４４】本実施例の特徴は、主ＩＧＢＴセル及びセ
ンスＩＧＢＴセルのトレンチゲートより溝幅が広く形成
された分離用トレンチゲート１５００で主ＩＧＢＴ領域
とセンスＩＧＢＴ領域を分離している点である。
ンスＩＧＢＴセルのトレンチゲートより溝幅が広く形成
された分離用トレンチゲート１５００で主ＩＧＢＴ領域
とセンスＩＧＢＴ領域を分離している点である。
【００４５】センスＩＧＢＴの十分な検出精度を得るた
めには、主ＩＧＢＴとセンスIGBTの電気的な分離が重要
となってくる。特にトレンチゲートＩＧＢＴの場合は、
単位セルサイズが小さいためにプレーナーゲートＩＧＢ
Ｔのように主ＩＧＢＴセルとセンスＩＧＢＴセルとを隣
接させて配置すると、十分な絶縁が得られず相互干渉に
より検出感度が低下してしまう。
めには、主ＩＧＢＴとセンスIGBTの電気的な分離が重要
となってくる。特にトレンチゲートＩＧＢＴの場合は、
単位セルサイズが小さいためにプレーナーゲートＩＧＢ
Ｔのように主ＩＧＢＴセルとセンスＩＧＢＴセルとを隣
接させて配置すると、十分な絶縁が得られず相互干渉に
より検出感度が低下してしまう。
【００４６】本実施例によれば、主ＩＧＢＴ領域とセン
スＩＧＢＴ領域との間に溝幅の広いトレンチゲートを形
成したことにより、主ＩＧＢＴ領域とセンスＩＧＢＴ領
域の相互作用を低減でき、検出感度を向上できる。
スＩＧＢＴ領域との間に溝幅の広いトレンチゲートを形
成したことにより、主ＩＧＢＴ領域とセンスＩＧＢＴ領
域の相互作用を低減でき、検出感度を向上できる。
【００４７】この時、分離用トレンチ１５００は、主Ｉ
ＧＢＴのトレンチゲート及びセンスＩＧＢＴのトレンチ
ゲート電極１０６とは電気的に絶縁されている構成が好
ましい。ＩＧＢＴの動作状態では、トレンチゲート電極
１０６に印加される駆動電圧により分離用トレンチゲー
ト１５００底部に蓄積層が誘起され、この蓄積層を通し
て相互干渉が発生する。分離用トレンチゲートをトレン
チゲート電極１０６と電気的に分離することにより蓄積
層の形成を防止し、相互干渉の発生を抑制できる。分離
の方法は、実施例１で述べた方法と同様に、分離用トレ
ンチと主IGBT及びセンスＩＧＢＴのトレンチとを不連続
にして分離したり、トレンチの一部を絶縁物で埋めて電
気的に分離したり、あるいは、トレンチの一部のゲート
絶縁膜を部分的に厚くしてゲートスレッショルド電圧を
大きくすることで分離するなどの方法がある。
ＧＢＴのトレンチゲート及びセンスＩＧＢＴのトレンチ
ゲート電極１０６とは電気的に絶縁されている構成が好
ましい。ＩＧＢＴの動作状態では、トレンチゲート電極
１０６に印加される駆動電圧により分離用トレンチゲー
ト１５００底部に蓄積層が誘起され、この蓄積層を通し
て相互干渉が発生する。分離用トレンチゲートをトレン
チゲート電極１０６と電気的に分離することにより蓄積
層の形成を防止し、相互干渉の発生を抑制できる。分離
の方法は、実施例１で述べた方法と同様に、分離用トレ
ンチと主IGBT及びセンスＩＧＢＴのトレンチとを不連続
にして分離したり、トレンチの一部を絶縁物で埋めて電
気的に分離したり、あるいは、トレンチの一部のゲート
絶縁膜を部分的に厚くしてゲートスレッショルド電圧を
大きくすることで分離するなどの方法がある。
【００４８】なお、上記したような分離用トレンチゲー
トを設ける構成は、本実施例に限らず他の電流セル付ト
レンチゲートＩＧＢＴやトレンチゲートMOSFETにも適用
できる。
トを設ける構成は、本実施例に限らず他の電流セル付ト
レンチゲートＩＧＢＴやトレンチゲートMOSFETにも適用
できる。
【００４９】（実施例６）図１２，図１３，図１６に本
発明による第６の実施例の等価回路図、断面構造図及び
平面構造図をそれぞれ示す。図１３は図１２を同一半導
体基体中に形成した場合の断面構造図であり、図１６は
その平面構造を示す。図１２，図１３及び図１６におい
て、図１，図２，図５，図８，図１１、及び図１５と共
通の構成要素には同一の符号を付してある。
発明による第６の実施例の等価回路図、断面構造図及び
平面構造図をそれぞれ示す。図１３は図１２を同一半導
体基体中に形成した場合の断面構造図であり、図１６は
その平面構造を示す。図１２，図１３及び図１６におい
て、図１，図２，図５，図８，図１１、及び図１５と共
通の構成要素には同一の符号を付してある。
【００５０】図１２，図１３及び図１６において図１，
図２，図５，図８，図１１、及び図１５と異なる点は、
主電極であるコレクタ電極端子１２００と、ＩＧＢＴの
制御信号を入力するためのゲート電極端子１２０１と、
エミッタ電極端子１２０２と、ＩＧＢＴのゲートに接続
されたゲート抵抗１２０３と、ゲートの逆バイアス時の
通電阻止のためにアノードがＩＧＢＴのゲートに接続さ
れたダイオード1204と、ゲートがセンスＩＧＢＴのエミ
ッタに接続され、ドレインがダイオード1204のカソード
に、ソースがエミッタ電極１２０２に接続されたMOSFET
1205，センスＩＧＢＴのエミッタとエミッタ電極との間
に接続された電流検出用のセンス抵抗１２０６，主ＩＧ
ＢＴ及びセンスＩＧＢＴ領域と保護回路領域との間のド
リフト層内に形成された遮断ウェル層１２１０，保護回
路領域のドリフト層内に形成されたMOSFETベース層１２
１１，MOSFETベース層１２１１内に形成されたドレイン
層１２１２とソース層１２１３及びMOSFETコンタクト層
１２１４，MOSFET1205の形成領域を除く保護回路領域に
形成された酸化膜１２２０，MOSFETのゲートを絶縁分離
するための層間絶縁膜１２２１及びゲート絶縁膜１２２
２，酸化膜上に形成されたゲート逆バイアス阻止ダイオ
ードのアノード電極１２３０及びカソード電極１２３
１，MOSFET1205のソース層１２１３に接触形成されたMO
SFETソース電極１２３２，酸化膜上に形成されたセンス
抵抗の電極１２３３および１２３４，酸化膜上に形成さ
れたゲート逆バイアス阻止ダイオードのアノード層１２
４０とカソード層１２４１及び多結晶シリコン１２４
２，センスＩＧＢＴ領域と主IGBT領域に隣接して形成さ
れた保護回路領域１６００，耐圧保持のためにチップ周
辺に設けられた耐圧保持領域１６０１，保護回路に隣接
しゲートパッド脇に設けられたセンスＩＧＢＴ領域１６
０２，ゲートワイヤ取り出しの為のゲートパッド１６０
３，エミッタワイヤ取り出しのための１６０４、及び、
主ＩＧＢＴ領域である。図１３は図１６中のＡ−Ｂ断面
を示す。
図２，図５，図８，図１１、及び図１５と異なる点は、
主電極であるコレクタ電極端子１２００と、ＩＧＢＴの
制御信号を入力するためのゲート電極端子１２０１と、
エミッタ電極端子１２０２と、ＩＧＢＴのゲートに接続
されたゲート抵抗１２０３と、ゲートの逆バイアス時の
通電阻止のためにアノードがＩＧＢＴのゲートに接続さ
れたダイオード1204と、ゲートがセンスＩＧＢＴのエミ
ッタに接続され、ドレインがダイオード1204のカソード
に、ソースがエミッタ電極１２０２に接続されたMOSFET
1205，センスＩＧＢＴのエミッタとエミッタ電極との間
に接続された電流検出用のセンス抵抗１２０６，主ＩＧ
ＢＴ及びセンスＩＧＢＴ領域と保護回路領域との間のド
リフト層内に形成された遮断ウェル層１２１０，保護回
路領域のドリフト層内に形成されたMOSFETベース層１２
１１，MOSFETベース層１２１１内に形成されたドレイン
層１２１２とソース層１２１３及びMOSFETコンタクト層
１２１４，MOSFET1205の形成領域を除く保護回路領域に
形成された酸化膜１２２０，MOSFETのゲートを絶縁分離
するための層間絶縁膜１２２１及びゲート絶縁膜１２２
２，酸化膜上に形成されたゲート逆バイアス阻止ダイオ
ードのアノード電極１２３０及びカソード電極１２３
１，MOSFET1205のソース層１２１３に接触形成されたMO
SFETソース電極１２３２，酸化膜上に形成されたセンス
抵抗の電極１２３３および１２３４，酸化膜上に形成さ
れたゲート逆バイアス阻止ダイオードのアノード層１２
４０とカソード層１２４１及び多結晶シリコン１２４
２，センスＩＧＢＴ領域と主IGBT領域に隣接して形成さ
れた保護回路領域１６００，耐圧保持のためにチップ周
辺に設けられた耐圧保持領域１６０１，保護回路に隣接
しゲートパッド脇に設けられたセンスＩＧＢＴ領域１６
０２，ゲートワイヤ取り出しの為のゲートパッド１６０
３，エミッタワイヤ取り出しのための１６０４、及び、
主ＩＧＢＴ領域である。図１３は図１６中のＡ−Ｂ断面
を示す。
【００５１】本実施例の特徴は、過電流保護回路と電流
検出セル付トレンチゲートＩＧＢＴを同一半導体基体中
に形成した点にある。上述のように、トレンチゲートIG
BTはスイッチング時の電流の変化率が大きいため、負荷
回路短絡等の事故発生の時には瞬間的に大電流が通電し
て破壊してしまう。
検出セル付トレンチゲートＩＧＢＴを同一半導体基体中
に形成した点にある。上述のように、トレンチゲートIG
BTはスイッチング時の電流の変化率が大きいため、負荷
回路短絡等の事故発生の時には瞬間的に大電流が通電し
て破壊してしまう。
【００５２】本実施例によれば、過電流保護回路をトレ
ンチゲートＩＧＢＴと同一半導体基体に形成することに
より保護回路動作までの時間を大幅に短縮することが出
来、トレンチゲートＩＧＢＴの性能を十分に発揮するこ
とが出来る。これらの内蔵する回路は、図１２に示した
ような簡単な回路でよく、過電流が通電した場合にいち
早く動作し電流を遮断もしくは低減する。なお、電流を
制限する場合には、ＩＧＢＴが数μｓ〜十数μｓ程度破
壊しないような電流値に制限し、外部に設けた回路によ
ってソフトスイッチングなどの制御により、動作を止め
ればなお好ましい。
ンチゲートＩＧＢＴと同一半導体基体に形成することに
より保護回路動作までの時間を大幅に短縮することが出
来、トレンチゲートＩＧＢＴの性能を十分に発揮するこ
とが出来る。これらの内蔵する回路は、図１２に示した
ような簡単な回路でよく、過電流が通電した場合にいち
早く動作し電流を遮断もしくは低減する。なお、電流を
制限する場合には、ＩＧＢＴが数μｓ〜十数μｓ程度破
壊しないような電流値に制限し、外部に設けた回路によ
ってソフトスイッチングなどの制御により、動作を止め
ればなお好ましい。
【００５３】図１３ではプレーナ型のMOSFETを用いて保
護回路を形成した例を示したが、プロセスステップの整
合性を考慮すると、MOSFETのゲート電極もトレンチゲー
トとする構造がなお良い。
護回路を形成した例を示したが、プロセスステップの整
合性を考慮すると、MOSFETのゲート電極もトレンチゲー
トとする構造がなお良い。
【００５４】以上、本発明をトレンチゲートセルがスト
ライプ状に形成されたいわゆるストライプゲート構造の
トレンチＩＧＢＴについて説明してきたが、これに限っ
たものではなく、トレンチゲートを有するＩＧＢＴで同
様の効果を得られる。例えば、トレンチゲートを網目状
に形成したいわゆるメッシュゲート構造のトレンチＩＧ
ＢＴに関しても本発明の構成とすることにより、同様の
効果を得ることができる。
ライプ状に形成されたいわゆるストライプゲート構造の
トレンチＩＧＢＴについて説明してきたが、これに限っ
たものではなく、トレンチゲートを有するＩＧＢＴで同
様の効果を得られる。例えば、トレンチゲートを網目状
に形成したいわゆるメッシュゲート構造のトレンチＩＧ
ＢＴに関しても本発明の構成とすることにより、同様の
効果を得ることができる。
【００５５】また、上述の実施例では本発明をＩＧＢＴ
に適用した場合について説明してきたが、絶縁ゲート構
造を有する素子であれば、同様の効果を得ることができ
る。図１７に本発明をMOSFETに適用した場合の実施例を
示す。図１７において、1701はドレイン電極に隣接した
ドレイン層、１７０２はドレイン層に隣接しドレイン層
より低不純物濃度のドリフト層、１７０３はセンスMOSF
ET領域のドリフト層内に形成されたセンスベース層、１
７０４はセンスベース層内に形成されたセンスコンタク
ト層、１７０５はセンスベース層内に形成されたセンス
エミッタ層、１７０６はシリコン基板中にドリフト層ま
で到達するように形成されたトレンチゲート電極、１７
０７はシリコン基板とゲート電極とを絶縁分離するため
のゲート絶縁膜、１７０８は電極とシリコン基板を絶縁
分離するための層間絶縁膜、１７０９はセンスMOSFET領
域端部のセンスベース層に連続して形成されたセンスＷ
ＥＬＬ層、１７１０は主MOSFET領域のドリフト層内に形
成された主ベース層、１７１１は主ベース層内に形成さ
れた主コンタクト層、１７１２は主ベース層内に形成さ
れた主エミッタ層、１７１３は主MOSFET領域端部の主MO
SFETベース層に連続して形成された主ＷＥＬＬ層、１７
２０はセンスコンタクト層及びセンスエミッタ層に接触
形成されたセンス電極、１７２１はドレイン層に接触し
て全面的に形成されたドレイン電極、１７２２は主コン
タクト層及び主エミッタ層に接触形成されたエミッタ電
極、１７３０は主ベース層及びセンスベース層内のトレ
ンチゲート側壁に沿って形成されるチャネル形成領域で
ある。
に適用した場合について説明してきたが、絶縁ゲート構
造を有する素子であれば、同様の効果を得ることができ
る。図１７に本発明をMOSFETに適用した場合の実施例を
示す。図１７において、1701はドレイン電極に隣接した
ドレイン層、１７０２はドレイン層に隣接しドレイン層
より低不純物濃度のドリフト層、１７０３はセンスMOSF
ET領域のドリフト層内に形成されたセンスベース層、１
７０４はセンスベース層内に形成されたセンスコンタク
ト層、１７０５はセンスベース層内に形成されたセンス
エミッタ層、１７０６はシリコン基板中にドリフト層ま
で到達するように形成されたトレンチゲート電極、１７
０７はシリコン基板とゲート電極とを絶縁分離するため
のゲート絶縁膜、１７０８は電極とシリコン基板を絶縁
分離するための層間絶縁膜、１７０９はセンスMOSFET領
域端部のセンスベース層に連続して形成されたセンスＷ
ＥＬＬ層、１７１０は主MOSFET領域のドリフト層内に形
成された主ベース層、１７１１は主ベース層内に形成さ
れた主コンタクト層、１７１２は主ベース層内に形成さ
れた主エミッタ層、１７１３は主MOSFET領域端部の主MO
SFETベース層に連続して形成された主ＷＥＬＬ層、１７
２０はセンスコンタクト層及びセンスエミッタ層に接触
形成されたセンス電極、１７２１はドレイン層に接触し
て全面的に形成されたドレイン電極、１７２２は主コン
タクト層及び主エミッタ層に接触形成されたエミッタ電
極、１７３０は主ベース層及びセンスベース層内のトレ
ンチゲート側壁に沿って形成されるチャネル形成領域で
ある。
【００５６】MOSFETはＩＧＢＴと異なり、ＭＯＳゲート
から注入される電子により電流を流すユニポーラデバイ
スである。この為、通電電流は全て電子電流で構成され
ており、この点でＩＧＢＴと異なっている。図１の実施
例は主ＩＧＢＴとセンスIGBTの間の相互干渉の抑制する
が、これは主に主ＩＧＢＴとセンスＩＧＢＴ間を流れる
電子電流の漏れ電流を抑制するものである。従ってユニ
ポーラデバイスであるMOSFETでは、本発明の効果はＩＧ
ＢＴに適用した場合よりも大きくなる場合がある。
から注入される電子により電流を流すユニポーラデバイ
スである。この為、通電電流は全て電子電流で構成され
ており、この点でＩＧＢＴと異なっている。図１の実施
例は主ＩＧＢＴとセンスIGBTの間の相互干渉の抑制する
が、これは主に主ＩＧＢＴとセンスＩＧＢＴ間を流れる
電子電流の漏れ電流を抑制するものである。従ってユニ
ポーラデバイスであるMOSFETでは、本発明の効果はＩＧ
ＢＴに適用した場合よりも大きくなる場合がある。
【００５７】（実施例７）図１４に本発明による第７の
実施例の等価回路図を示す。
実施例の等価回路図を示す。
【００５８】図１４において、１４００と１４０１は直
流電源に接続された直流入力端子、１４０５は直流入力
端子間に２個直列に接続された本発明を適用した電流検
出機能付きトレンチゲート半導体装置、１４０２乃至１
４０４は２個直列に接続された本発明を適用した電流検
出機能付きトレンチゲート半導体装置の相互接続点に接
続された交流出力端子、１４０６は本発明を適用した電
流検出機能付きトレンチゲート半導体スイッチング装置
１４０５にそれぞれ逆並列に接続された環流ダイオード
である。
流電源に接続された直流入力端子、１４０５は直流入力
端子間に２個直列に接続された本発明を適用した電流検
出機能付きトレンチゲート半導体装置、１４０２乃至１
４０４は２個直列に接続された本発明を適用した電流検
出機能付きトレンチゲート半導体装置の相互接続点に接
続された交流出力端子、１４０６は本発明を適用した電
流検出機能付きトレンチゲート半導体スイッチング装置
１４０５にそれぞれ逆並列に接続された環流ダイオード
である。
【００５９】本実施例の特徴は電流検出機能付きトレン
チゲート半導体スイッチング装置をインバータシステム
に適用した点である。トレンチゲート半導体スイッチン
グ装置１４０５において過電流が検出されると、図示さ
れていない制御装置によりトレンチゲート半導体スイッ
チング装置１４０５をターンオフしてシステムを保護す
る。
チゲート半導体スイッチング装置をインバータシステム
に適用した点である。トレンチゲート半導体スイッチン
グ装置１４０５において過電流が検出されると、図示さ
れていない制御装置によりトレンチゲート半導体スイッ
チング装置１４０５をターンオフしてシステムを保護す
る。
【００６０】本発明をインバータシステムに適用する
と、高精度の過電流検出セルを有しているために電流検
出用のカレントプローブなどの電流検出装置がなくとも
精度の高い電流検出を行うことが出来、システムの低コ
スト化が図れる。
と、高精度の過電流検出セルを有しているために電流検
出用のカレントプローブなどの電流検出装置がなくとも
精度の高い電流検出を行うことが出来、システムの低コ
スト化が図れる。
【００６１】もちろん、これはインバータシステムに限
ったものではなく、同様の構成を保つコンバータシステ
ムや、チョッパシステムなどの電流及び電圧の変換回路
に適用することによって同様の効果を得ることが出来る
事は、明らかである。
ったものではなく、同様の構成を保つコンバータシステ
ムや、チョッパシステムなどの電流及び電圧の変換回路
に適用することによって同様の効果を得ることが出来る
事は、明らかである。
【００６２】以上、本発明をストライプセル構造を有す
るトレンチゲートＩＧＢＴに適用した例について説明し
てきたが、もちろんこれに限ったものではなく、メッシ
ュセル構造を有するトレンチゲートＩＧＢＴにも同様に
適用出来る。図６，図７に本発明をメッシュセル構造を
有するトレンチゲートＩＧＢＴに適用した場合の平面構
造図及び断面構造図を示す。図７は図６中のＡ−Ｂ断面
を示す。図１と共通の構成要素には同一の符号を記す。
図６に示す様に主ＩＧＢＴセルのメッシュとセンスＩＧ
ＢＴセルのメッシュの方向を揃えて配列することにより
同様の効果を得ることができる。
るトレンチゲートＩＧＢＴに適用した例について説明し
てきたが、もちろんこれに限ったものではなく、メッシ
ュセル構造を有するトレンチゲートＩＧＢＴにも同様に
適用出来る。図６，図７に本発明をメッシュセル構造を
有するトレンチゲートＩＧＢＴに適用した場合の平面構
造図及び断面構造図を示す。図７は図６中のＡ−Ｂ断面
を示す。図１と共通の構成要素には同一の符号を記す。
図６に示す様に主ＩＧＢＴセルのメッシュとセンスＩＧ
ＢＴセルのメッシュの方向を揃えて配列することにより
同様の効果を得ることができる。
【００６３】また、本発明はＩＧＢＴに限ったものでは
なく、例えばトレンチゲートMOSFET等のようにトレンチ
ゲートを有するデバイスであれば同様の効果を得られる
のは明らかである。
なく、例えばトレンチゲートMOSFET等のようにトレンチ
ゲートを有するデバイスであれば同様の効果を得られる
のは明らかである。
【００６４】
【発明の効果】以上のように本発明によれば、電流検出
セル付トレンチゲート半導体装置において、電流検出を
向上することができる。
セル付トレンチゲート半導体装置において、電流検出を
向上することができる。
【図１】本発明の第１の実施例の平面構造図である。
【図２】本発明の第１の実施例の断面構造図である。
【図３】センス端子付ＩＧＢＴの等価回路図である。
【図４】プレーナーゲートＩＧＢＴのセンスＩＧＢＴセ
ルの平面構造図である。
ルの平面構造図である。
【図５】本発明の第２の実施例の平面構造図である。
【図６】本発明のメッシュセル構造を有する実施例を示
す平面構造図である。
す平面構造図である。
【図７】図６の断面構造図である。
【図８】本発明の第２の実施例の変形例を示す平面構造
図である。
図である。
【図９】本発明の第３の実施例の平面構造図である。
【図１０】図９の断面構造図である。
【図１１】本発明の第４の実施例の断面構造図である。
【図１２】本発明の第６の実施例の等価回路図である。
【図１３】図１２の断面構造図である。
【図１４】本発明の第７の実施例の等価回路図である。
【図１５】本発明の第５の実施例の断面構造図である。
【図１６】本発明の第６の実施例の平面構造図である。
【図１７】本発明をMOSFETに適用した実施例である。
１００…コレクタ層、１０１…バッファ層、１０２…ド
リフト層、１０３…センスベース層、１０４…センスコ
ンタクト層、１０５…センスエミッタ層、106…トレン
チゲート電極、１０７…ゲート絶縁膜、１０８…層間絶
縁膜、１０９…センスウェル層、１１０…主ベース層、
１１１…主コンタクト層、１１２…主エミッタ層、１１
３…主ウェル層、１２０…センス電極、１２１…コレク
タ電極、１２２…エミッタ電極、１３０…チャネル形成
領域、１３１…センスベース層境界、１３２…主ＩＧＢ
Ｔベース層境界、３００…主ＩＧＢＴ、３０１…センス
ＩＧＢＴ、４００…主ＩＧＢＴセル、４０１…センスＩ
ＧＢＴセル、４０２…遮断領域、６００…主ＩＧＢＴト
レンチゲート電極、６０１…センスＩＧＢＴトレンチゲ
ート電極、９００…センスパッド、１０００…厚い酸化
膜、１１００…ダミートレンチゲート、１１０１…ダミ
ートレンチゲート絶縁膜、１１０２…ダミーベース層、
１２００…コレクタ電極端子、１２０１…ゲート電極端
子、1201…ゲート電極端子、１２０２…エミッタ電極端
子、１２０３…ゲート抵抗、1204…ゲート逆バイアス阻
止ダイオード、１２０５…MOSFET、１２０６…センス抵
抗、１２１０…遮断ウェル層、１２１１…MOSFETベース
層、１２１２…ドレイン層、１２１３…ソース層、１２
１４…MOSFETコンタクト層、１２２０…厚い絶縁膜、１
２２１…層間絶縁膜、１２２２…ゲート絶縁膜、１２３
０…ゲート逆バイアス阻止ダイオードのアノード電極、
１２３１…ゲート逆バイアス阻止ダイオードのカソード
電極、１２３２…MOSFETソース電極、１２３３，１２３
４…センス抵抗電極、１２４０…ゲート逆バイアス阻止
ダイオードのアノード層、１２４１…ゲート逆バイアス
阻止ダイオードのカソード層、１２４２…多結晶シリコ
ン膜、１４００，１４０１…直流入力端子、１４０２〜
１４０４…交流出力端子、1405…本発明を適用した電流
検出機能付きトレンチゲートＩＧＢＴ、１４０６…環流
ダイオード。
リフト層、１０３…センスベース層、１０４…センスコ
ンタクト層、１０５…センスエミッタ層、106…トレン
チゲート電極、１０７…ゲート絶縁膜、１０８…層間絶
縁膜、１０９…センスウェル層、１１０…主ベース層、
１１１…主コンタクト層、１１２…主エミッタ層、１１
３…主ウェル層、１２０…センス電極、１２１…コレク
タ電極、１２２…エミッタ電極、１３０…チャネル形成
領域、１３１…センスベース層境界、１３２…主ＩＧＢ
Ｔベース層境界、３００…主ＩＧＢＴ、３０１…センス
ＩＧＢＴ、４００…主ＩＧＢＴセル、４０１…センスＩ
ＧＢＴセル、４０２…遮断領域、６００…主ＩＧＢＴト
レンチゲート電極、６０１…センスＩＧＢＴトレンチゲ
ート電極、９００…センスパッド、１０００…厚い酸化
膜、１１００…ダミートレンチゲート、１１０１…ダミ
ートレンチゲート絶縁膜、１１０２…ダミーベース層、
１２００…コレクタ電極端子、１２０１…ゲート電極端
子、1201…ゲート電極端子、１２０２…エミッタ電極端
子、１２０３…ゲート抵抗、1204…ゲート逆バイアス阻
止ダイオード、１２０５…MOSFET、１２０６…センス抵
抗、１２１０…遮断ウェル層、１２１１…MOSFETベース
層、１２１２…ドレイン層、１２１３…ソース層、１２
１４…MOSFETコンタクト層、１２２０…厚い絶縁膜、１
２２１…層間絶縁膜、１２２２…ゲート絶縁膜、１２３
０…ゲート逆バイアス阻止ダイオードのアノード電極、
１２３１…ゲート逆バイアス阻止ダイオードのカソード
電極、１２３２…MOSFETソース電極、１２３３，１２３
４…センス抵抗電極、１２４０…ゲート逆バイアス阻止
ダイオードのアノード層、１２４１…ゲート逆バイアス
阻止ダイオードのカソード層、１２４２…多結晶シリコ
ン膜、１４００，１４０１…直流入力端子、１４０２〜
１４０４…交流出力端子、1405…本発明を適用した電流
検出機能付きトレンチゲートＩＧＢＴ、１４０６…環流
ダイオード。
Claims (9)
- 【請求項１】トレンチゲートを有し、主電流を通電させ
る主セルと、 トレンチゲートを有し、検出電流を通電させる電流検出
用セルとが同一半導体基体上に形成された半導体装置に
おいて、 上記主セルのトレンチゲートのチャネルが形成されるト
レンチ側壁の面方位と、上記電流検出セルのトレンチゲ
ートのチャネルが形成されるトレンチ側壁の面方位と
が、同一または略同一であることを特徴とする電流検出
セル付トレンチゲート半導体装置。 - 【請求項２】トレンチゲートを有し、主電流を通電させ
る主セルと、 トレンチゲートを有し、検出電流を通電させる電流検出
用セルとが同一半導体基体上に形成された半導体装置に
おいて、 上記主セルのトレンチゲートのチャネルが形成されるト
レンチ側壁の面方位と、上記電流検出セルのトレンチゲ
ートのチャネルが形成されるトレンチ側壁の面方位と
が、等価または略等価であることを特徴とする電流検出
セル付トレンチゲート半導体装置。 - 【請求項３】主セルのトレンチゲートのトレンチと、電
流検出セルのトレンチゲートのトレンチとが不連続とな
っていることを特徴とする請求項１又は請求項２の電流
検出セル付トレンチゲート半導体装置。 - 【請求項４】主セル及び電流検出セルのトレンチゲート
の端部がトレンチゲートより深いウェル層により覆われ
ている構造を特徴とする請求項１又は請求項２の電流検
出セル付トレンチゲート半導体装置。 - 【請求項５】電流検出セルのエミッタ電極に電気的に接
続されている電流検出パッドと、電流検出セルのエミッ
タ電極に電気的に接続されて半導体基体中に形成された
パッドウェル層があり、前記パッドウェル層上に電流検
出パッドが形成されていることを特徴とする請求項１又
は請求項２の電流検出セル付トレンチゲート半導体装
置。 - 【請求項６】電流検出セルに隣接して、動作しないダミ
ーセルを配置したことを特徴とする請求項１又は請求項
２の電流検出セル付トレンチゲート半導体装置。 - 【請求項７】主セルと電流検出セルの間に、主セルと電
流検出セルのトレンチゲートよりも幅の広い分離用トレ
ンチゲートを配置したことを特徴とする請求項１又は請
求項２の電流検出セル付トレンチゲート半導体装置。 - 【請求項８】主セルのトレンチゲートと電流検出セルの
トレンチゲートとは電気的に絶縁されている分離用トレ
ンチゲートを有することを特徴とする請求項１又は請求
項２の電流検出セル付トレンチゲート半導体装置。 - 【請求項９】一対の直流端子と、 交流出力の相数と同数の交流端子と、 一対の直流端子間に接続され、それぞれスイッチング素
子と逆極性のダイオードの並列回路を２個直列接続した
構成からなり、並列回路の相互接続点が異なる交流端子
に接続された交流出力の相数と同数のインバータ単位と
を具備する電力変換装置において、 スイッチング素子が請求項１又は請求項２の電流検出セ
ル付トレンチゲート半導体装置であることを特徴とする
電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07698298A JP3914328B2 (ja) | 1997-03-25 | 1998-03-25 | 電流検出セル付トレンチゲート半導体装置および電力変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7114497 | 1997-03-25 | ||
| JP9-71144 | 1997-03-25 | ||
| JP07698298A JP3914328B2 (ja) | 1997-03-25 | 1998-03-25 | 電流検出セル付トレンチゲート半導体装置および電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326897A true JPH10326897A (ja) | 1998-12-08 |
| JP3914328B2 JP3914328B2 (ja) | 2007-05-16 |
Family
ID=26412269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07698298A Expired - Fee Related JP3914328B2 (ja) | 1997-03-25 | 1998-03-25 | 電流検出セル付トレンチゲート半導体装置および電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3914328B2 (ja) |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319213A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008010723A (ja) * | 2006-06-30 | 2008-01-17 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2008078375A (ja) * | 2006-09-21 | 2008-04-03 | Denso Corp | Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置 |
| JP2008235788A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010192565A (ja) * | 2009-02-17 | 2010-09-02 | Toyota Motor Corp | 半導体装置 |
| WO2010137167A1 (ja) * | 2009-05-29 | 2010-12-02 | トヨタ自動車株式会社 | 半導体装置 |
| WO2011030454A1 (ja) * | 2009-09-14 | 2011-03-17 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| JP2012009900A (ja) * | 2011-10-07 | 2012-01-12 | Toyota Motor Corp | 半導体装置 |
| JP2012064651A (ja) * | 2010-09-14 | 2012-03-29 | Seiko Instruments Inc | 半導体装置 |
| JP2012085131A (ja) * | 2010-10-13 | 2012-04-26 | Fuji Electric Co Ltd | センス機能付きパワー半導体デバイス |
| US8471291B2 (en) | 2010-05-07 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| EP2613356A2 (en) | 2012-01-05 | 2013-07-10 | Renesas Electronics Corporation | IE type trench gate IGBT |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| US8624379B2 (en) | 2011-09-29 | 2014-01-07 | Renesas Electronics Corporation | Semiconductor device |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| WO2014118859A1 (ja) * | 2013-01-31 | 2014-08-07 | 株式会社デンソー | 炭化珪素半導体装置 |
| US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2014188570A1 (ja) * | 2013-05-23 | 2014-11-27 | トヨタ自動車株式会社 | 半導体装置 |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| JP2015138789A (ja) * | 2014-01-20 | 2015-07-30 | トヨタ自動車株式会社 | 半導体装置 |
| US9147759B1 (en) | 2014-03-04 | 2015-09-29 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device comprising a main region, a current sense region, and a well region |
| JP2016219772A (ja) * | 2015-05-15 | 2016-12-22 | 富士電機株式会社 | 半導体装置 |
| WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
| CN107731911A (zh) * | 2016-08-10 | 2018-02-23 | 富士电机株式会社 | 半导体装置 |
| JP2018082207A (ja) * | 2018-01-16 | 2018-05-24 | 富士電機株式会社 | トレンチｍｏｓ型半導体装置 |
| IT201700046614A1 (it) * | 2017-04-28 | 2018-10-28 | St Microelectronics Srl | Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione |
| WO2019106948A1 (ja) * | 2017-11-30 | 2019-06-06 | 住友電気工業株式会社 | ゲート絶縁型トランジスタ |
| CN110649093A (zh) * | 2019-10-31 | 2020-01-03 | 吉林华微电子股份有限公司 | 一种igbt芯片及半导体功率模块 |
| US10529839B2 (en) | 2015-05-15 | 2020-01-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2020047660A (ja) * | 2018-09-14 | 2020-03-26 | 富士電機株式会社 | 半導体素子及び半導体装置 |
| CN111370477A (zh) * | 2018-12-25 | 2020-07-03 | 上海新微技术研发中心有限公司 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
| CN111371080A (zh) * | 2018-12-25 | 2020-07-03 | 上海新微技术研发中心有限公司 | 一种具有过流限制功能的设备及其构建方法 |
| JP2020177957A (ja) * | 2019-04-15 | 2020-10-29 | 富士電機株式会社 | 半導体装置 |
| JP2020188132A (ja) * | 2019-05-14 | 2020-11-19 | 富士電機株式会社 | 半導体装置 |
| JP2020191422A (ja) * | 2019-05-23 | 2020-11-26 | 富士電機株式会社 | 半導体装置 |
| KR102187903B1 (ko) * | 2019-12-03 | 2020-12-07 | 현대오트론 주식회사 | 전력 반도체 소자 |
| GB2589373A (en) * | 2019-11-29 | 2021-06-02 | Mtal Gmbh | Semiconductor device monolithically integrated with a leakage current sense region |
-
1998
- 1998-03-25 JP JP07698298A patent/JP3914328B2/ja not_active Expired - Fee Related
Cited By (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319213A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2008010723A (ja) * | 2006-06-30 | 2008-01-17 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2008078375A (ja) * | 2006-09-21 | 2008-04-03 | Denso Corp | Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置 |
| JP2008235788A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010192565A (ja) * | 2009-02-17 | 2010-09-02 | Toyota Motor Corp | 半導体装置 |
| US8723220B2 (en) | 2009-02-17 | 2014-05-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8933483B2 (en) | 2009-05-28 | 2015-01-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| WO2010137167A1 (ja) * | 2009-05-29 | 2010-12-02 | トヨタ自動車株式会社 | 半導体装置 |
| JP5282823B2 (ja) * | 2009-09-14 | 2013-09-04 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| US8330185B2 (en) | 2009-09-14 | 2012-12-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having semiconductor substrate including diode region and IGBT region |
| JPWO2011030454A1 (ja) * | 2009-09-14 | 2013-02-04 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| CN102414817A (zh) * | 2009-09-14 | 2012-04-11 | 丰田自动车株式会社 | 具备具有二极管区和igbt区的半导体基板的半导体装置 |
| WO2011030454A1 (ja) * | 2009-09-14 | 2011-03-17 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| US8471291B2 (en) | 2010-05-07 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2012064651A (ja) * | 2010-09-14 | 2012-03-29 | Seiko Instruments Inc | 半導体装置 |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| JP2012085131A (ja) * | 2010-10-13 | 2012-04-26 | Fuji Electric Co Ltd | センス機能付きパワー半導体デバイス |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| US8624379B2 (en) | 2011-09-29 | 2014-01-07 | Renesas Electronics Corporation | Semiconductor device |
| JP2012009900A (ja) * | 2011-10-07 | 2012-01-12 | Toyota Motor Corp | 半導体装置 |
| EP2613356A2 (en) | 2012-01-05 | 2013-07-10 | Renesas Electronics Corporation | IE type trench gate IGBT |
| US9041050B2 (en) | 2012-01-05 | 2015-05-26 | Renesas Electronics Corporation | IE type trench gate IGBT |
| US9653587B2 (en) | 2012-01-05 | 2017-05-16 | Renesas Electronics Corporation | IE type trench gate IGBT |
| US10304951B2 (en) | 2012-01-05 | 2019-05-28 | Renesas Electronics Corporation | IE type trench gate IGBT |
| US9997622B2 (en) | 2012-01-05 | 2018-06-12 | Renesas Electronics Corporation | IE type trench gate IGBT |
| JP2014150126A (ja) * | 2013-01-31 | 2014-08-21 | Denso Corp | 炭化珪素半導体装置 |
| WO2014118859A1 (ja) * | 2013-01-31 | 2014-08-07 | 株式会社デンソー | 炭化珪素半導体装置 |
| WO2014188570A1 (ja) * | 2013-05-23 | 2014-11-27 | トヨタ自動車株式会社 | 半導体装置 |
| JP2015122442A (ja) * | 2013-12-24 | 2015-07-02 | 本田技研工業株式会社 | 半導体装置 |
| JP2015138789A (ja) * | 2014-01-20 | 2015-07-30 | トヨタ自動車株式会社 | 半導体装置 |
| US9147759B1 (en) | 2014-03-04 | 2015-09-29 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device comprising a main region, a current sense region, and a well region |
| JP2016219772A (ja) * | 2015-05-15 | 2016-12-22 | 富士電機株式会社 | 半導体装置 |
| US10529839B2 (en) | 2015-05-15 | 2020-01-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2017104516A1 (ja) * | 2015-12-18 | 2017-06-22 | ローム株式会社 | 半導体装置 |
| US10705123B2 (en) | 2015-12-18 | 2020-07-07 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
| US11215647B2 (en) | 2015-12-18 | 2022-01-04 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
| US11674983B2 (en) | 2015-12-18 | 2023-06-13 | Rohm Co., Ltd. | SiC semiconductor device with current sensing capability |
| CN107731911A (zh) * | 2016-08-10 | 2018-02-23 | 富士电机株式会社 | 半导体装置 |
| CN107731911B (zh) * | 2016-08-10 | 2022-03-04 | 富士电机株式会社 | 半导体装置 |
| EP3396718A1 (en) * | 2017-04-28 | 2018-10-31 | STMicroelectronics S.r.l. | Power mos device having an integrated current sensor and manufacturing process thereof |
| IT201700046614A1 (it) * | 2017-04-28 | 2018-10-28 | St Microelectronics Srl | Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione |
| US11610880B2 (en) | 2017-04-28 | 2023-03-21 | Stmicroelectronics S.R.L. | Power MOS device having an integrated current sensor and manufacturing process thereof |
| US10943896B2 (en) | 2017-04-28 | 2021-03-09 | Stmicroelectronics S.R.L. | Power MOS device having an integrated current sensor and manufacturing process thereof |
| WO2019106948A1 (ja) * | 2017-11-30 | 2019-06-06 | 住友電気工業株式会社 | ゲート絶縁型トランジスタ |
| US11227947B2 (en) | 2017-11-30 | 2022-01-18 | Sumitomo Electric Industries, Ltd. | Insulated-gate transistor |
| JPWO2019106948A1 (ja) * | 2017-11-30 | 2020-12-03 | 住友電気工業株式会社 | ゲート絶縁型トランジスタ |
| JP2018082207A (ja) * | 2018-01-16 | 2018-05-24 | 富士電機株式会社 | トレンチｍｏｓ型半導体装置 |
| JP2020047660A (ja) * | 2018-09-14 | 2020-03-26 | 富士電機株式会社 | 半導体素子及び半導体装置 |
| CN111371080A (zh) * | 2018-12-25 | 2020-07-03 | 上海新微技术研发中心有限公司 | 一种具有过流限制功能的设备及其构建方法 |
| CN111370477B (zh) * | 2018-12-25 | 2022-05-17 | 上海睿驱微电子科技有限公司 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
| CN111370477A (zh) * | 2018-12-25 | 2020-07-03 | 上海新微技术研发中心有限公司 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
| JP2020177957A (ja) * | 2019-04-15 | 2020-10-29 | 富士電機株式会社 | 半導体装置 |
| JP2020188132A (ja) * | 2019-05-14 | 2020-11-19 | 富士電機株式会社 | 半導体装置 |
| JP2020191422A (ja) * | 2019-05-23 | 2020-11-26 | 富士電機株式会社 | 半導体装置 |
| CN110649093A (zh) * | 2019-10-31 | 2020-01-03 | 吉林华微电子股份有限公司 | 一种igbt芯片及半导体功率模块 |
| GB2589373A (en) * | 2019-11-29 | 2021-06-02 | Mtal Gmbh | Semiconductor device monolithically integrated with a leakage current sense region |
| KR102187903B1 (ko) * | 2019-12-03 | 2020-12-07 | 현대오트론 주식회사 | 전력 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3914328B2 (ja) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914328B2 (ja) | 電流検出セル付トレンチゲート半導体装置および電力変換装置 | |
| US6180966B1 (en) | Trench gate type semiconductor device with current sensing cell | |
| JP4785334B2 (ja) | 半導体装置 | |
| JP4156717B2 (ja) | 半導体装置 | |
| JP2623850B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3243902B2 (ja) | 半導体装置 | |
| JP4090747B2 (ja) | 絶縁ゲート型半導体装置 | |
| WO2017208734A1 (ja) | 半導体装置 | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3338185B2 (ja) | 半導体装置 | |
| JPH06224426A (ja) | 半導体装置 | |
| JP2004088001A (ja) | トレンチゲート型半導体装置 | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| JP2653095B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP2020053605A (ja) | 半導体素子及び半導体装置 | |
| US20180012984A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3226075B2 (ja) | たて型ｍｏｓ半導体装置 | |
| JPH06117942A (ja) | 半導体装置 | |
| JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
| JP3393932B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH10154812A (ja) | 高耐圧半導体装置 | |
| JP4218512B2 (ja) | 半導体装置 | |
| EP4307369A1 (en) | Vertical semiconductor structure of integrated sampling structure and manufacturing method therefor | |
| JP3200328B2 (ja) | 複合半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |