CN111370477A - 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 - Google Patents
具有过流限制功能的绝缘栅双极型晶体管及其构建方法 Download PDFInfo
- Publication number
- CN111370477A CN111370477A CN201811595360.5A CN201811595360A CN111370477A CN 111370477 A CN111370477 A CN 111370477A CN 201811595360 A CN201811595360 A CN 201811595360A CN 111370477 A CN111370477 A CN 111370477A
- Authority
- CN
- China
- Prior art keywords
- region
- igbt
- type
- separation
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title description 3
- 238000000926 separation method Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种具有过流限制功能的绝缘栅双极型晶体管，所述绝缘栅双极型晶体管IGBT包括：主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述主IGBT间隔及感测IGBT区域均设置有多个栅极，所述分离区域设置用于对IGBT进行过流限制的过流限制区域；所述分离区域中未设置任何沟槽栅极；主IGBT区域的上方设置有发射极；主IGBT区域、分离区域及感测IGBT区域的下方设置有n‑型漂移区，所述n‑型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接所述集电极。本发明具有提升耐受时间的能力。
Description
技术领域
本发明涉及半导体领域，并且特别涉及一种具有过流限制功能的绝缘栅双极型晶体管及其构建方法。
背景技术
绝缘栅双极型晶体管IGBT(Insulated Gate Bipolar Transistor)是家用电器，工业，可再生能源，UPS，铁路，电机驱动、电动汽车(EV)和混合动力电动汽车(HEV)应用等电力电子应用中使用最广泛的功率器件。由于存在双极结型晶体管，具有非常高的电流处理能力。在其结构中，大约数百安培，阻断电压为6500V，从而IGBT可以控制数百千瓦的负载，可用于许多应用。IGBT特别适用于失效工作周期，低频，高电压和负载变化，可用于机车，电动汽车和混合动力汽车。太阳能和风能等可再生能源领域的增长导致需求增加。大功率IGBT用于风力涡轮机的电动机是变速型的，并且需要使用高功率IGBT来提高效率。随着发展中国家基础设施活动的增长，对高压机械的需求预计将增长，从而推动市场对高功率IGBT的需求。电动汽车和混合动力电动汽车中的IGBT应用包括它们在动力传动系和用于输送和控制电动机的充电器中的应用。预计EV/HEV销售将以强劲的35％左右的速度增长，并且由于二氧化碳监管的加强，电池制造能力预计将在预测期结束时增加两倍。根据市场需求，近30年来IGBT技术取得了长足发展，现在技术发展趋势仍在继续。在过去的十年中，全球领先的制造商之间竞争激烈，并且有更先进的IGBT技术发展，最新的IGBT技术已经在电动汽车和混合动力汽车的进步中完成。简而言之，EV和HEV应用的快速增长是IGBT技术发展的主要驱动力。
为了显著提高对短路条件的承受能力。因为，最新的IGBT已经应用了更精细的沟槽栅极单元用于更低的Vce(sat)，并且该技术导致更高的跨导，因此在短路条件下导致更高的饱和电流。IGBT的短路耐受时间与其导通或增益以及IGBT管芯的热容量有关。较高的增益会导致IGBT的短路过电流水平较高，因此明显较低的增益IGBT将具有较低的短路电平。然而，更高的增益也会导致更低的导通损耗，因此必须在传统的IGBT中进行权衡关系。
通常，当沟槽栅极IGBT应用更精细的沟槽栅极单元以实现更低的Vce(sat)时，应该发生过高的过电流并且IGBT将立即断开。一旦在SC下发生巨大的过电流或发生故障，IGBT将立即发生故障。因此必须关闭使用IGBT的逆变器系统。更精细的沟槽栅极IGBT应该具有合理的耐受时间。然而，由于高管芯温度和过电流水平与可变施加电压的相关性，电路在限制电路的精度方面不太好。因此，考虑到温度依赖性以及电流和电压对控制精度的依赖性，我们需要对过流限制功能进行更精确的控制。否则，将很难实现采用最新工艺技术的高性能IGBT。
发明内容
有鉴于此，本发明旨在提供一种具有过流限制功能的绝缘栅双极型晶体管IGBT、电路结构及多晶硅，以提升耐受时间。
具体而言，本发明提供一种具有过流限制功能的绝缘栅双极型晶体管，所述绝缘栅双极型晶体管IGBT包括：
主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述主IGBT间隔及感测IGBT区域均设置有多个栅极，所述分离区域设置用于对IGBT进行过流限制的过流限制区域；所述分离区域中未设置任何沟槽栅极；
主IGBT区域的上方设置有发射极；主IGBT区域、分离区域及感测IGBT区域的下方设置有n-型漂移区，所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接所述集电极。
进一步地，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。
进一步地，各所述栅极之间设置基极区。
进一步地，每一基极区的上表面的两侧设有n+型发射区，并且所述n+型发射区连接所述发射极。
进一步地，各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
本发明提供一种构建具有过流限制功能的绝缘栅双极型晶体管的方法，其中所述绝缘栅双极型晶体管包括主IGBT区域、分离区域及感测IGBT区域，并且所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述方法包括：
在所述主IGBT间隔及感测IGBT区域均设置多个栅极；
在所述分离区域设置用于对IGBT进行过流限制的过流限制区域，并且所述分离区域中未设置任何沟槽栅极；
在主IGBT区域的上方设置发射极，在主IGBT区域、分离区域及感测IGBT区域的下方设置n-型漂移区；以及
在所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，促使p+型集电极区的下方连接所述集电极。
进一步地，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。
进一步地，各所述栅极之间设置基极区。
进一步地，每一基极区的上表面的两侧设有n+型发射区，并且所述n+型发射区连接所述发射极。
进一步地，各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
本发明的具有过流限制功能的IGBT，通过具有高速过流限制功能，突破Vce(sat)与耐受能力时间之间的权衡关系，并在极大的短路条件下实现合理的耐受时间的能力。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本发明的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1为本发明实施例提供的具有过流限制功能的IGBT的横截面视图；
图2为本发明实施例提供的具有过流限制功能的电路结构的电路图；
图3为本发明实施例提供的具有过流限制功能的多晶硅的横截面视图；以及
图4为本发明实施例提供的构建具有过流限制功能的绝缘栅双极型晶体管的方法的流程图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
参见图1，作为本发明的一种具有过流限制功能的IGBT的优选实施例，所述的具有过流限制功能的IGBT包括：主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述主IGBT间隔及感测IGBT区域均设置有多个栅极，所述分离区域设置用于对IGBT进行过流限制的过流限制区域；所述分离区域中未设置任何沟槽栅极；
主IGBT区域的上方设置有发射极；主IGBT区域、分离区域及感测IGBT区域的下方设置有n-型漂移区，所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接所述集电极。
优选地，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。也就是说，传感IGBT区域与主IGBT区域之间的距离应为该区域空穴载流子扩散长度的2倍，以避免与IGBT芯片中的其它单元相互作用。
具体操作时，各所述栅极之间设置基极区，每一基极区的上表面的两侧设有n+型发射区，所述n+型发射区连接所述发射极；各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
本实施例具有限流和保护元件的电流检测IGBT能防止过电流和短路情况，为了避免主IGBT部分和感测IGBT部分之间的相互作用，主IGBT和感测IGBT之间的分离区域布置成没有任何沟槽栅极单元，并且分离区域能够避免相互作用，该过流限制功能区域形成在分离区域上，经由该过流限制功能提升耐受时间。
图2为本发明实施例提供的具有过流限制功能的电路结构的电路图，如图2所示，一种具有过流限制功能的电路结构，用于IGBT，所述电路结构包括：控制器、比较器、过流限制二级管ZD、过流限制三级管Tr、电流镜检测IGBT、第一检测电阻R1、第二检测电阻R2、第一温度补偿二极管D1以及第二温度补偿二极管D2；
所述电流镜检测IGBT的发射极一方面连接参考电压端，另一方面连接所述过流限制三级管的基极；
所述过流限制三级管的基极通过依次连接的所述第一温度补偿二极管、第一检测电阻、第二温度补偿二极管及第二检测电阻连接所述参考电压端；所述过流限制三级管的集电极通过所述过流限制二级管连接所述电流镜检测IGBT的基极；所述过流限制三级管的发射极连接所述参考电压端；
所述比较器的正输入端连接所述第一检测电阻R1与所述第二温度补偿二极管之间的连接点；所述比较器的负输入端连接所述参考电压端；
所述比较器的输出端连接所述控制器的输入端，所述控制器的输出端连接所述电流镜检测IGBT的基极。
具体地，所述过流限制二级管为齐纳二极管。
具体地，所述电流镜检测IGBT由数万个并联连接的小电池组成。
具体地，所述比较器的负输入端连接参考电压源的正极，所述参考电压源的负极连接所述参考电压端。所述第一温度补偿二极管、以及第二温度补偿二极管的温度系数为-1.8mV/℃左右，所述第一检测电阻及第二检测电阻感应电阻的温度系数为+1.5mV/℃左右。所述齐纳二极管的击穿电压设置为10～12V，以限制安全过流。
本实施例通过过流限制电路的电流镜检测IGBT，电阻R1，R2，温度补偿二极管D1，D2，过流限制三极管Tr和齐纳二极管ZD限制到给定的栅极电压。具体工作方式如下：
电流感测IGBT由数万个并联连接的小电池组成，主IGBT与传感IGBT的数量之比超过数千比1。电阻R1，R2，温度补偿二极管D1，D2两端的过电流在双极晶体管的基极和发射极之间产生Vb。当Vb超过b-e内置电压超过0.8V左右时，过流限制三极管Tr开启。同时，栅极电压Vg立即从正常操作栅极电压15V降低到大约10～12V，实现在过电流限制开始，栅极电压迅速下降到规定值，但是，有限的过电流仍然继续流过感测电阻，并且感测电流流过R1，R2D1和D2，并且所产生的感测电压Vs与指定的参考电压Vref进行比较。当Vs超过Vref时，控制器开始控制软关闭IGBT。
为了补偿分流电阻和感应电流的温度依赖性，增加了额外的温度补偿二极管D1和D2，二极管的温度系数约为-1.8mV/℃，感应电阻的温度系数约为+1.5mV/℃，以便实现保护IGBT免受巨大短路条件所需的可接受的精确控制水平。
本实施例当发生短路时，首先过流限制电路开始工作，Vb瞬间超过发射极-基极电压，大约0.8V。简而言之，布置在电路中的双极晶体管开始导通，并且瞬间Vg下降到过电流限制ZD电压，大约10V～12V，并且过电流必须限制在给定Vge下的饱和电流。然后，当过电流检测电路检测到超过规定电压限值的电压时，它关闭IGBT，实现IGBT将保持安全，以便即使在巨大的电路条件下也能将IGBT的安全性保持在至少10μsec。
图3为本发明实施例提供的具有过流限制功能的多晶硅的横截面视图，如图3所示一种具有过流限制功能的多晶硅，包括：主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述分离区域设置用于对IGBT进行过流限制的过流限制区域；
所述过流限制区域在SiO2上设置有用于联合实现过流限制功能的齐纳二极管、双极过流限制三级管、第一温度补偿二极管、第二温度补偿二极管、第一检测电阻以及第二检测电阻；
主IGBT区域的上方设置有发射极；主IGBT区域、分离区域及感测IGBT区域的下方设置有n-型漂移区，所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接所述集电极。
具体地，所述齐纳二极管、双极过流限制三级管、第一温度补偿二极管、第二温度补偿二极管、第一检测电阻以及第二检测电阻通过以下三种方式中的任意一种生长衬底形成，所述三种方式包括：高温沉积Poly-Si和镭射退火；局部外延生长和镭射退火；以及SOI衬底。
本实施例为了实现具有内置更精确的限流控制的IGBT，必须使用高温Poly SiCVD生长和高温生长在SiO2上生长高Si Si质量层，并且SiO 2上的Lase退火或外延生长层是开发，因此它可以实现ZD，双极Tr，二极管和电阻等高性能元件，并使用Bip.Tr，二极管，齐纳二极管和在高质量基板层上形成的电阻实现精确的传感和限制功能。二氧化硅。通过施加深p-基极和没有任何有效区域的正常p+区域来感测IGBT部分与主IGBT部分分离，如图3所示，并且感应电流与主电流的比率始终保持在1到数千到1到20万。
本实施例通过内置元件，即电阻，二极管，双极晶体管和齐纳二极管，是在SiO2上制作的具有大晶粒尺寸的多晶硅，以实现优异的多晶硅质量，并应用了特定的生长和再结晶技术，能够保持IGBT免受任何短路和过电流条件的影响，因此可以突破Vce(sat)与短路耐受能力之间的折衷关系，可以在不牺牲耐受能力的情况下实现更低的Vce(sat)，其具有温度补偿和对通过使用指定的多晶硅沉积和激光退火和局部外延生长层实现的较高基板晶体质量水平上形成的短路条件的高速反应。
图4为本发明实施例提供的构建具有过流限制功能的绝缘栅双极型晶体管的方法400的流程图。具有过流限制功能的绝缘栅双极型晶体管IGBT包括：主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间。
在步骤401，在所述主IGBT间隔及感测IGBT区域均设置多个栅极；
在步骤402，在所述分离区域设置用于对IGBT进行过流限制的过流限制区域，并且所述分离区域中未设置任何沟槽栅极；
在步骤403，在主IGBT区域的上方设置发射极，在主IGBT区域、分离区域及感测IGBT区域的下方设置n-型漂移区；以及
在步骤404，在所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，促使p+型集电极区的下方连接所述集电极。
优选地，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。也就是说，传感IGBT区域与主IGBT区域之间的距离应为该区域空穴载流子扩散长度的2倍，以避免与IGBT芯片中的其它单元相互作用。
具体操作时，各所述栅极之间设置基极区，每一基极区的上表面的两侧设有n+型发射区，所述n+型发射区连接所述发射极；各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
本实施例具有限流和保护元件的电流检测IGBT能防止过电流和短路情况，为了避免主IGBT部分和感测IGBT部分之间的相互作用，主IGBT和感测IGBT之间的分离区域布置成没有任何沟槽栅极单元，并且分离区域能够避免相互作用，该过流限制功能区域形成在分离区域上，经由该过流限制功能提升耐受时间。
已经通过参考少量实施方式描述了本发明。然而，本领域技术人员所公知的，正如附带的专利权利要求所限定的，除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地，在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释，除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例，除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行，除非明确地说明。
Claims (10)
1.一种具有过流限制功能的绝缘栅双极型晶体管，所述绝缘栅双极型晶体管IGBT包括：
主IGBT区域、分离区域及感测IGBT区域，所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述主IGBT间隔及感测IGBT区域均设置有多个栅极，所述分离区域设置用于对IGBT进行过流限制的过流限制区域；所述分离区域中未设置任何沟槽栅极；
主IGBT区域的上方设置有发射极；主IGBT区域、分离区域及感测IGBT区域的下方设置有n-型漂移区，所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接所述集电极。
2.如权利要求1所述的具有过流限制功能的IGBT，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。
3.如权利要求1或2所述的具有过流限制功能的IGBT，各所述栅极之间设置基极区。
4.如权利要求1或2所述的具有过流限制功能的IGBT，每一基极区的上表面的两侧设有n+型发射区，并且所述n+型发射区连接所述发射极。
5.如权利要求1或2所述的具有过流限制功能的IGBT，各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
6.一种构建具有过流限制功能的绝缘栅双极型晶体管的方法，其中所述绝缘栅双极型晶体管包括主IGBT区域、分离区域及感测IGBT区域，并且所述分离区域位于所述主IGBT区域与所述感测IGBT区域之间，所述方法包括：
在所述主IGBT间隔及感测IGBT区域均设置多个栅极；
在所述分离区域设置用于对IGBT进行过流限制的过流限制区域，并且所述分离区域中未设置任何沟槽栅极；
在主IGBT区域的上方设置发射极，在主IGBT区域、分离区域及感测IGBT区域的下方设置n-型漂移区；以及
在所述n-型漂移区的下方设置n+型缓冲区，所述n+型缓冲区的下方设置p+型集电极区，促使p+型集电极区的下方连接所述集电极。
7.如权利要求6所述的方法，所述分离区域的长度为分离区域中空穴载流子扩散长度的2倍。
8.如权利要求6或7所述的方法，各所述栅极之间设置基极区。
9.如权利要求6或7所述的方法，每一基极区的上表面的两侧设有n+型发射区，并且所述n+型发射区连接所述发射极。
10.如权利要求6或7所述的方法，各基极区两侧的所述n+型发射区之间设置有所述p+型基区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595360.5A CN111370477B (zh) | 2018-12-25 | 2018-12-25 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595360.5A CN111370477B (zh) | 2018-12-25 | 2018-12-25 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370477A true CN111370477A (zh) | 2020-07-03 |
| CN111370477B CN111370477B (zh) | 2022-05-17 |
Family
ID=71212476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811595360.5A Active CN111370477B (zh) | 2018-12-25 | 2018-12-25 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370477B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780952A1 (fr) * | 1995-12-20 | 1997-06-25 | STMicroelectronics S.A. | Composant statique et monolithique limiteur de courant et disjoncteur |
| EP0814395A2 (en) * | 1996-06-21 | 1997-12-29 | Nec Corporation | Overcurrent sensing circuit for power mos field effect transistor |
| US5821580A (en) * | 1996-04-30 | 1998-10-13 | Kabushiki Kaisha Toshiba | MOS device having a trench gate structure |
| JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
| JP2001015750A (ja) * | 1999-07-02 | 2001-01-19 | Fuji Electric Co Ltd | 半導体装置およびその使用方法 |
| JP2005312205A (ja) * | 2004-04-22 | 2005-11-04 | Shindengen Electric Mfg Co Ltd | 過電流保護装置 |
| US20100289982A1 (en) * | 2009-05-15 | 2010-11-18 | Renesas Electronics Corporation | Semiconductor device, led driving circuit, and apparatus for displaying an image |
| CN103390641A (zh) * | 2013-04-27 | 2013-11-13 | 中国东方电气集团有限公司 | 一种绝缘栅双极型晶体管及其自对准制作方法 |
| CN104363011A (zh) * | 2014-10-11 | 2015-02-18 | 浙江大学 | 一种igbt的过流检测与保护电路 |
| US20160079401A1 (en) * | 2014-09-11 | 2016-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Short-circuit protection circuits, system, and method |
| CN106558583A (zh) * | 2015-09-30 | 2017-04-05 | 瑞萨电子株式会社 | 半导体装置 |
| CN107731911A (zh) * | 2016-08-10 | 2018-02-23 | 富士电机株式会社 | 半导体装置 |
-
2018
- 2018-12-25 CN CN201811595360.5A patent/CN111370477B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0780952A1 (fr) * | 1995-12-20 | 1997-06-25 | STMicroelectronics S.A. | Composant statique et monolithique limiteur de courant et disjoncteur |
| US5821580A (en) * | 1996-04-30 | 1998-10-13 | Kabushiki Kaisha Toshiba | MOS device having a trench gate structure |
| EP0814395A2 (en) * | 1996-06-21 | 1997-12-29 | Nec Corporation | Overcurrent sensing circuit for power mos field effect transistor |
| JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
| JP2001015750A (ja) * | 1999-07-02 | 2001-01-19 | Fuji Electric Co Ltd | 半導体装置およびその使用方法 |
| JP2005312205A (ja) * | 2004-04-22 | 2005-11-04 | Shindengen Electric Mfg Co Ltd | 過電流保護装置 |
| US20100289982A1 (en) * | 2009-05-15 | 2010-11-18 | Renesas Electronics Corporation | Semiconductor device, led driving circuit, and apparatus for displaying an image |
| CN103390641A (zh) * | 2013-04-27 | 2013-11-13 | 中国东方电气集团有限公司 | 一种绝缘栅双极型晶体管及其自对准制作方法 |
| US20160079401A1 (en) * | 2014-09-11 | 2016-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Short-circuit protection circuits, system, and method |
| CN104363011A (zh) * | 2014-10-11 | 2015-02-18 | 浙江大学 | 一种igbt的过流检测与保护电路 |
| CN106558583A (zh) * | 2015-09-30 | 2017-04-05 | 瑞萨电子株式会社 | 半导体装置 |
| CN107731911A (zh) * | 2016-08-10 | 2018-02-23 | 富士电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370477B (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10199484B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8415671B2 (en) | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| EP2438611B1 (en) | High voltage insulated gate bipolar transistors with minority carrier diverter | |
| JP6820738B2 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
| CN101983431B (zh) | 半导体装置 | |
| US7602045B2 (en) | Semiconductor device and inverter device using the same | |
| US10872959B2 (en) | Semiconductor device and power converter | |
| JP5384878B2 (ja) | 半導体装置およびその製造方法 | |
| CN110098253B (zh) | 半导体装置、电力变换装置以及半导体装置的制造方法 | |
| US8564098B2 (en) | Controlling the recombination rate in a bipolar semiconductor component | |
| JPWO2015004891A1 (ja) | 半導体装置、及びそれを用いたインバータ | |
| US20220254877A1 (en) | Semiconductor device, and related module, circuit, and preparation method | |
| JP7126361B2 (ja) | 半導体装置、電力変換装置、及び、半導体装置の製造方法 | |
| JP6904279B2 (ja) | 半導体装置およびその製造方法並びに電力変換装置 | |
| CN108574015B (zh) | 半导体装置及电力变换装置 | |
| CN111370478B (zh) | 一种具有过流限制功能的多晶硅及其构建方法 | |
| CN111370477B (zh) | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 | |
| CN111371080B (zh) | 一种具有过流限制功能的设备及其构建方法 | |
| JP6715736B2 (ja) | 半導体装置および電力変換装置 | |
| US20200373382A1 (en) | Semiconductor device | |
| US20170294527A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP7127748B2 (ja) | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 | |
| JPWO2021019882A1 (ja) | 半導体装置 | |
| CN111326575A (zh) | 功率半导体器件 | |
| CN111370476B (zh) | 具有空穴载流路径的iegt及其构建方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201203 Address after: Room 255, building 2, No. 235, Chengbei Road, Jiading District, Shanghai, 201800 Applicant after: Shanghai ruiqu Microelectronics Technology Co.,Ltd. Address before: 201800 Shanghai City, north of the city of Jiading District Road No. 235 Building No. 3 Applicant before: Shanghai Industrial UTechnology Research Institute |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |