CN111326575A - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN111326575A
CN111326575A CN201911282734.2A CN201911282734A CN111326575A CN 111326575 A CN111326575 A CN 111326575A CN 201911282734 A CN201911282734 A CN 201911282734A CN 111326575 A CN111326575 A CN 111326575A
Authority
CN
China
Prior art keywords
region
conductivity type
dopant concentration
emitter
field stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911282734.2A
Other languages
English (en)
Inventor
R.巴布尔斯克
M.耶利内克
F-J.尼德诺斯泰德
F.D.普菲尔施
C.P.桑多
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111326575A publication Critical patent/CN111326575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

功率半导体器件包括有前侧和背侧的半导体本体，其包括第一导电类型的漂移区；第一导电类型的场停止区，布置在漂移区和背侧间且有比漂移区更高掺杂剂浓度的掺杂剂，通过经由背侧的质子注入创建；和第一导电类型的发射极调整区，布置在场停止区和背侧间且有比场停止区更高掺杂剂浓度的掺杂剂。场停止区包括呈现第一局部最大值和第一局部最小值的掺杂剂浓度分布，第一局部最小值布置在第一局部最大值和场停止区的掺杂剂浓度分布的另一局部最大值间和/或第一局部最大值和发射极调整区的掺杂剂浓度分布的最大值间，第一局部最大值处的掺杂剂浓度高到第一局部最小值处的掺杂剂浓度的至多三倍，半导体本体是或包括有至少1E17 cm‑3的间隙氧浓度的半导体衬底。

Description

功率半导体器件
技术领域
本说明书涉及功率半导体器件的实施例。特别地，本说明书涉及包括场停止区的功率半导体器件的实施例，并且涉及处理和/或制造这样的功率半导体器件的实施例。
背景技术
汽车、消费者和工业应用中的现代设备的许多功能（诸如转换电能和驱动电动机或电机）依赖于功率半导体器件。例如，绝缘栅双极晶体管（IGBT）和金属氧化物半导体场效应晶体管（MOSFET）（仅举几例）已经用于各种应用，包括但不限于电源和功率转换器中的开关，例如，在牵引应用中。
功率半导体器件通常包括半导体本体，半导体本体被配置用于沿着器件的两个负载端子之间的负载电流路径传导负载电流。例如，在这种功率半导体器件的竖直布置中，第一负载端子可以耦合到半导体本体的前侧，而第二负载端子可以耦合到半导体本体的背侧。负载电流路径通常穿过第一导电类型（例如，n型）的漂移区。
此外，在一些情况下，负载电流路径可以通过有时被称为栅电极的绝缘电极来控制。例如，在从例如驱动器单元接收到对应的控制信号后，控制电极可以选择性地将功率半导体器件设置为导通状态和阻断状态中的一个。
通常，半导体本体包括第一导电类型的场停止区（有时也称为缓冲区），其中场停止区可以布置在例如漂移区和背侧之间。场停止区可以被配置用于在功率半导体器件的阻断状态期间影响电场的进程（course）。场停止区可以呈现出以比漂移区更高浓度的第一导电类型的掺杂剂。例如，电场在阻断状态下沿着从前侧指向背侧的方向的下降可以因此增加。半导体晶体管的场停止区可以例如通过质子通过半导体本体的背侧的注入而形成。
场停止区可以对功率半导体器件的多个其他特性具有影响。通常期望提供关于诸如导通和/或开关损耗、短路耐用性和/或关断柔和性之类的某些电特性而优化的功率半导体器件。
发明内容
根据一个实施例，功率半导体器件包括具有前侧和背侧的半导体本体，其中半导体本体包括：第一导电类型的漂移区；第一导电类型的场停止区，场停止区被布置在漂移区和背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，场停止区至少部分地通过经由背侧的质子注入而创建；以及第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区在沿着从所述背侧指向所述前侧的竖直方向的截面中包括呈现出第一局部最大值和第一局部最小值的第一导电类型的掺杂剂的掺杂剂浓度分布，第一局部最小值被布置在第一局部最大值与场停止区的掺杂剂浓度分布的另一局部最大值之间和/或被布置在第一局部最大值与发射极调整区的掺杂剂浓度分布的最大值之间；并且其中，第一局部最大值处的掺杂剂浓度高到第一局部最小值处的掺杂剂浓度的至多三倍。
根据另一实施例，功率半导体器件包括具有前侧和背侧的半导体本体，其中，半导体本体包括：第一导电类型的漂移区；第一导电类型的场停止区，场停止区被布置在漂移区和背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，场停止区至少部分地通过经由背侧的质子注入而创建；以及第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区在沿着从背侧指向前侧的竖直方向的截面中包括呈现出第一局部最大值和第一局部最小值的第一导电类型的掺杂剂的掺杂剂浓度分布，第一局部最小值被布置在第一局部最大值与场停止区的掺杂剂浓度分布的另一局部最大值之间和/或被布置在第一局部最大值与发射极调整区的掺杂剂浓度分布的最大值之间；其中第一局部最大值处的掺杂剂浓度高到第一局部最小值处的掺杂剂浓度的至多三倍；并且其中半导体本体是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底。
根据另一实施例，功率半导体器件包括具有前侧和背侧的半导体本体，其中，半导体本体包括：第一导电类型的漂移区；第一导电类型的场停止区，场停止区被布置在漂移区和背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，场停止区至少部分地通过经由背侧的质子注入而创建；以及第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间，并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区包括其中掺杂剂浓度高到漂移区中的掺杂剂浓度的至少三倍的区，并且其中所述区中的第一导电类型的掺杂剂的至少20%是氧诱导的（oxygen-induced）热供体（thermal donor）。
根据另一实施例，功率半导体器件包括具有前侧和背侧的半导体本体，其中，半导体本体包括：第一导电类型的漂移区；第一导电类型的场停止区，场停止区被布置在漂移区和背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，场停止区至少部分地通过经由背侧的质子注入而创建；以及第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间，并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中半导体本体是或包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底；其中，场停止区包括其中掺杂剂浓度高到漂移区中的掺杂剂浓度的至少三倍的区，并且其中所述区中的第一导电类型的掺杂剂的至少20%是氧诱导的热供体。
根据另一实施例，处理功率半导体器件的方法包括：提供具有前侧和背侧的半导体本体；在半导体本体内部创建或提供第一导电类型的漂移区；通过经由背侧的至少一次质子注入来在半导体本体内部创建第一导电类型的场停止区，场停止区被布置在漂移区与背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂；以及在半导体本体内部创建第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区在沿着从背侧指向前侧的竖直方向的截面中包括呈现出第一局部最大值和第一局部最小值的第一导电类型的掺杂剂的掺杂剂浓度分布，第一局部最小值被布置在第一局部最大值与场停止区的掺杂剂浓度分布的另一局部最大值之间和/或被布置在第一局部最大值与发射极调整区的掺杂剂浓度分布的最大值之间；并且其中，第一局部最大值处的掺杂剂浓度高到第一局部最小值处的掺杂剂浓度的至多三倍。
根据另一实施例，处理功率半导体器件的方法包括：提供具有前侧和背侧的半导体本体；在半导体本体内部创建或提供第一导电类型的漂移区；通过经由背侧的至少一次质子注入来在半导体本体内部创建第一导电类型的场停止区，场停止区被布置在漂移区与背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂；以及在半导体本体内部创建第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区在沿着从背侧指向前侧的竖直方向的截面中包括呈现出第一局部最大值和第一局部最小值的第一导电类型的掺杂剂的掺杂剂浓度分布，第一局部最小值被布置在第一局部最大值与场停止区的掺杂剂浓度分布的另一局部最大值之间和/或被布置在第一局部最大值与发射极调整区的掺杂剂浓度分布的最大值之间；其中第一局部最大值处的掺杂剂浓度高到第一局部最小值处的掺杂剂浓度的至多三倍；并且其中半导体本体是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底。
根据另一实施例，处理功率半导体器件的方法包括：提供具有前侧和背侧的半导体本体；在半导体本体内部创建或提供第一导电类型的漂移区；通过经由背侧的至少一次质子注入来在半导体本体内部创建第一导电类型的场停止区，场停止区被布置在漂移区与背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂；以及在半导体本体内部创建第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中，场停止区包括其中掺杂剂浓度高到漂移区中的掺杂剂浓度的至少三倍的区；并且其中在所述区中的第一导电类型的掺杂剂的至少20%是氧诱导的热供体。
根据另一实施例，处理功率半导体器件的方法包括：提供具有前侧和背侧的半导体本体；在半导体本体内部创建或提供第一导电类型的漂移区；通过经由背侧的至少一次质子注入来在半导体本体内部创建第一导电类型的场停止区，场停止区被布置在漂移区与背侧之间并且具有以比漂移区更高的掺杂剂浓度的第一导电类型的掺杂剂；以及在半导体本体内部创建第一导电类型的发射极调整区，发射极调整区布置在场停止区和背侧之间并且具有以比场停止区更高的掺杂剂浓度的第一导电类型的掺杂剂；其中半导体本体是或包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底；其中，场停止区包括其中掺杂剂浓度高到漂移区中的掺杂剂浓度的至少三倍的区；并且其中在所述区中的第一导电类型的掺杂剂的至少20%是氧诱导的热供体。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。应当注意，上面已经描述的并且下面将针对功率半导体器件描述的本发明的特征可以类似地应用于处理和/或制造方法，反之亦然。此外，除非另外明确说明，不同实施例的特征可以彼此组合以形成另一实施例。
附图说明
附图中的部分不一定是按比例的，作为代替，重点在于说明本发明的原理。此外，在附图中，相同的附图标记表示对应的部分。在附图中：
图1示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；
图2A-B每一个示意性和示例性地示出根据一个或多个实施例的发射极调整区和场停止区内的掺杂剂浓度分布（profile）；
图3示意性和示例性地示出根据一个或多个实施例的发射极调整区和场停止区内的掺杂剂浓度分布；
图4示意性和示例性地示出根据一个或多个实施例的场停止区内的掺杂剂浓度分布；
图5示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；
图6A-B每一个示意性地和示例性地示出根据一个或多个实施例的掺杂剂浓度分布；
图7示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分（左图）以及功率半导体器件内的掺杂剂浓度和对应电场的进程（右图）；以及
图8A-D每一个示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分。
具体实施方式
在以下详细描述中，参考了形成其一部分的附图，并且在附图中通过图示的方式示出了可以实践本发明的特定实施例。
在这方面，可以参考所描述的附图的取向来使用方向术语，诸如"顶部"、"底部"、"下方"、"前"、"后"、"背"、"头"、"尾"、"下方"、"上方"等。由于实施例的部分可以以多个不同的取向定位，所以方向术语是用于说明的目的而决不是限制。应当理解，在不脱离本发明范围的情况下，也可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被视为限制性的，并且本发明的范围由所附权利要求来限定。
现在将详细参考各种实施例，在附图中示出了实施例的一个或多个示例。每个示例是通过解释的方式提供的，而不意为限制本发明。例如，作为一个实施例的一部分示出或描述的特征也可以用在其他实施例上或与其他实施例结合使用，以产生又一实施例。本发明旨在包括这样的修改和变化。示例使用特定语言来描述，语言不应被解释为是对所附权利要求范围的限制。附图不是按比例绘制的，并且仅用于说明性目的。为了清楚起见，如果没有另外说明，那么在不同的附图中相同的元件或制造步骤是由相同的附图标记表示的。
在本说明书中使用的术语"水平"旨在描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯的表面。例如，以下所提及的第一横向（lateral）方向X与第二横向方向Y两者均可以是水平方向，其中第一横向方向X与第二横向方向Y可以彼此垂直。
在本说明书中使用的术语"竖直"旨在描述基本上垂直于水平表面布置的取向，即平行于半导体晶片的表面的法线方向。例如，下面提到的竖直方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的竖直方向。
在本说明书中，n掺杂被称为"第一导电类型"，而p掺杂被称为"第二导电类型"。或者，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，而第二导电类型可以是n掺杂的。
此外，在本说明书内，术语"电荷载流子浓度"、"掺杂剂浓度"和"供体浓度"可以分别指代特定半导体区或半导体区域的平均电荷载流子/掺杂剂/供体浓度或者指代均值电荷载流子/掺杂剂/供体浓度或片电荷载流子/掺杂剂/供体浓度。因此，例如，特定半导体区呈现出与另一半导体区的掺杂剂浓度相比较高或较低的特定掺杂剂浓度的陈述可以指示半导体区的相应平均掺杂剂浓度彼此不同。
在本说明书的上下文中，术语"欧姆接触"、"电接触"、"欧姆连接"和"电连接"旨在描述在半导体器件的两个区、区段、区域、部或部分之间或者在一个或多个器件的不同端子之间或者在端子或金属化或电极和半导体器件的一部或一部分之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语"接触"旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，如果没有另外说明，则在其通常有效理解的上下文中使用术语"电绝缘"，并且因此旨在描述两个或更多个部件彼此分开地定位并且不存在连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。例如，电容器的两个电极可以彼此电绝缘而同时通过例如绝缘体（例如电介质）彼此机械地和电容性地耦合。
本说明书中描述的具体实施例涉及但不限于呈现条形单元或针形单元配置的功率半导体器件，诸如功率半导体晶体管，其可以在功率转换器或电源内使用。因此，在一个实施例中，半导体器件被配置用于承载要被馈送到负载和/或由功率源提供的负载电流。例如，半导体器件可以包括一个或多个有源功率半导体单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或单片集成MOSFET单元和/或其衍生物。这种二极管单元和/或这种晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成与功率半导体器件的有源区一起布置的单元场。
本说明书中使用的术语"功率半导体器件"旨在描述具有高电压阻断和/或高载流能力的单个芯片上的半导体器件。换句话说，这种功率半导体器件旨在用于高电流（典型地在例如高达几十或几百安培的安培范围内）和/或高电压（典型地高于100V，更典型地为500V和更高，例如高达至少1 kV，高达至少6 kV）。例如，下面描述的处理半导体器件可以是呈现条形单元配置或针形单元配置的半导体器件，并且可以被配置用于在低、中和/或高电压应用中用作功率部件。
例如，在本说明书中使用的术语"功率半导体器件"不针对被用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1示意性和示例性地示出了根据一个或多个实施例的功率半导体晶体管1的竖直截面的一部分。所示的竖直截面在由第一横向方向X和竖直方向Z限定的平面内延伸，并且与第二横向方向Y正交。每个所示部件也可以沿第二横向方向Y延伸。
半导体器件1包括具有前侧10-1和背侧10-2的半导体本体10。例如，半导体本体10可以耦合到第一负载端子结构和第二负载端子结构（未示出）中的每一个。第一负载端子结构可以是例如阳极端子、发射极端子或源极端子（取决于功率半导体器件的类型），其例如耦合到半导体本体10的前侧10-1。第二负载端子结构可以是例如阴极端子、集电极端子或漏极端子，其可以耦合到半导体本体10的背侧10-2。例如，第一负载端子结构和/或第二负载端子可以包括相应的前侧或背侧金属化。
在一个实施例中，半导体本体10是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底。例如，半导体衬底可以通过直拉法（Cz）或者磁直拉法（MCz）工艺来产生。
半导体本体10包括漂移区100，其可以例如被配置用于在上述的第一负载端子结构和第二负载端子结构之间传导负载电流。漂移区100可以包括第一导电类型（例如，n型）的掺杂剂。在一个实施例中，漂移区100是n-掺杂半导体区。
此外，功率半导体器件1可以包括一个或多个功率单元14，每个功率单元至少部分地延伸到前侧10-1处的半导体本体10中。一个或多个功率单元14可以被配置用于取决于负载电流的流动方向和/或取决于功率半导体器件1的开关状态来控制负载电流。例如，在功率半导体器件1具有二极管配置的情况下，可以提供一个大的功率单元14，其中功率单元14可以包括第二导电类型的阳极区。阳极区与漂移区100之间的过渡可以形成被配置用于阻断阻断电压的pn结。在其中功率半导体器件具有晶体管配置的另一实施例中，可以提供多个功率单元14（图1中未单独示出），其可以被配置用于选择性地将功率半导体晶体管1切换到导通状态和阻断状态之一。换句话说，一个或多个功率单元14可以被配置用于取决于功率半导体器件1的开关状态选择性地传导负载电流或阻断阻断电压。例如，在一个实施例中，功率半导体器件1是IGBT或包括IGBT。对应地，可以提供以IGBT单元（诸如具有布置在竖直沟槽中的栅电极的IGBT单元）形式的多个功率单元14。本领域技术人员熟知这种功率单元14的配置的原理和变型，因此将不对它们进行更详细的解释。
半导体本体10还包括第一导电类型的场停止区105，场停止区105布置在漂移区100和背侧10-2之间。应当注意，在本上下文中，应当广义地理解"之间"的关系，即，可以在场停止区105和背侧10-2之间布置其他的元件，诸如下面提到的发射极调整区106，参见图1。如本领域技术人员原则上已知的，可以提供这种场停止区105，以用于影响电场的进程，特别是在功率半导体器件1的阻断状态期间。
场停止区105可以包括以比漂移区100更高浓度的第一导电类型的掺杂剂。这在图2A和2B的每一个中进一步示出，其示意性和示例性地描绘了沿着竖直方向Z从背侧10-2延伸到半导体本体10内部的掺杂剂浓度分布。例如，由于场停止区105的存在，因此可以在场停止区105中增加阻断状态下沿着从前侧10-1指向背侧10-2的方向（即，沿着与竖直方向Z相反的方向）的电场的下降。
例如，场停止区105可能已经通过质子通过半导体本体10的背侧10-2的注入而形成。这种注入工艺之后可以是随后的退火步骤，退火步骤可以例如在380℃至420℃范围内的温度下并且在30分钟至10小时范围内的持续时间或1小时至5小时之间的持续时间内执行。因此，在本说明书的上下文中，术语"掺杂剂"可以例如表示已经通过质子注入和随后的热退火而在半导体本体10内部创建的电荷中心。
在一个实施例中，场停止区105内的第一导电类型的掺杂剂的剂量相当于针对半导体本体10的材料特定的击穿（break-through）电荷的至多50%。例如，所述剂量可以在针对半导体本体10的材料特定的击穿电荷的15%至70%或者四分之一至二分之一的范围内，例如，在硅半导体本体10的情况下，在2E11 cm-2至8E11cm-2或者在2.5E11 cm-2至5E11 cm-2的范围内。
除了场停止区105之外，半导体本体1可以包括第一导电类型的发射极调整区106，如图1中示意性示出的并且如图2A和2B的掺杂剂浓度分布中进一步示出的。发射极调整区106布置在场停止区105和背侧10-2之间，并且具有以比场停止区105更高掺杂剂浓度的第一导电类型的掺杂剂。同样在该上下文中，应当广义地理解关系"之间"，即，在发射极调整区106和背侧10-2之间可以布置其他的元件，诸如下文提到的背侧发射极区107。例如，发射极调整区的竖直延伸d1可以等于或小于1μm或者甚至小于0.5μm。
在一个实施例中，发射极调整区106主要包括通过质子注入（可能随后跟着热退火）创建的掺杂剂之外的另一种类的掺杂剂。例如，发射极调整区106可以主要包括磷和/或砷和/或锑和/或硒和/或硫掺杂剂，其可以通过背侧10-2注入。换言之，创建发射极调整区106可以包括通过背侧10-2注入掺杂剂，诸如磷和/或砷和/或锑和/或硒和/或硫掺杂剂。
例如，在一个实施例中，发射极调整区106内的第一导电类型的掺杂剂的剂量相当于针对半导体本体10的材料特定的击穿电荷的至少50%。例如，所述剂量可以在针对半导体本体10的材料特定的击穿电荷的1/2至2的范围内，例如，在硅半导体本体10的情况下，在6E11 cm-2到2.4E12 cm-2的范围内。
在根据图2A和图3中的每一个的实施例中，场停止区105在沿竖直方向Z的截面中包括呈现出第一局部最大值1051和第一局部最小值1052的第一导电类型的掺杂剂的掺杂剂浓度分布。第一局部最小值1052可以被布置在第一局部最大值1051与发射极调整区106的掺杂剂浓度分布的最大值之间，如图2A和3中的每一个所示。
同样在该上下文中，应当广义地理解关系"之间"，即，第一局部最小值1052可以布置在第一局部最大值1051与发射极调整区106的掺杂剂浓度分布的最大值之间的陈述通常不排除其中例如另外的局部最大值1053、1055和局部最小值1054、1056布置在第一局部最小值1052与发射极调整区106的掺杂剂浓度分布的所述最大值之间的实施例。这在图3中示例性地示出并且在下面进一步解释。
然而，在一些实施例中，第一局部最小值1052可以直接布置在第一局部最大值1051与发射极调整区106的掺杂剂浓度分布的最大值之间，这是在如下意义上，即：除了第一局部最小值1052之外，在第一局部最大值1051与发射极调整区106的掺杂剂浓度分布的所述最大值之间没有提供其他的局部最大值或局部最小值。因此，在图2A所示的示例性实施例中，掺杂剂浓度呈现出单个第一局部最大值1051以及位于第一局部最大值和发射极调整区106的最大值之间的单个第一局部最小值1052。换句话说，场停止区105内的掺杂剂浓度分布呈现出仅一个深的局部最大值，即第一局部最大值1051。在所述第一局部最大值1051与发射极调整区106之间的相对较低掺杂部分可以包括热供体（即，氧诱导的热供体）。热供体（氧供体）是一类几种电活性氧复合物，由若干个氧原子的小聚集体组成。具体地，硅中的热供体是含有三个或更多个氧原子的硅-氧复合物，作为热处理的含氧硅中的主要热供体物质。在另一实施例（未示出）中，场停止区105内的掺杂剂浓度分布可以呈现例如一个相对较浅的局部最大值（即，位于相对较靠近背侧10-2的局部最大值）以及一个相对较深的局部最大值（即，可以定位成例如与图2A中的第一局部最大值1051一样深的局部最大值），其中所述相对较浅的局部最大值和所述相对较深的局部最大值之间的相对较低掺杂部分可以包括热供体。
相反，在图3的示例性实施例中，场停止区105的掺杂剂浓度分布呈现出三个局部最大值1051、1053、1055以及形成在其之间和/或形成在局部最大值1055与发射极调整区106的最大值之间的三个局部最小值1052、1054、1056。通常，可以提供多个（例如2到5个）这样的局部最大值1051、1053、1055和对应的局部最小值1052、1054、1056。因此，如图3中示例性示出的，第一局部最小值1052也可以布置在场停止区105的掺杂剂浓度分布的第一局部最大值1051与另一局部最大值1053、1055之间。同时，图3示例性地示出了一个实施例，其中第一局部最小值1052直接布置在第一局部最大值1051和另一局部最大值1053之间，这是在如下意义上，即：除了第一局部最小值1052之外，在第一局部最大值1051和所述另一局部最大值1053之间没有提供其他的局部最大值或局部最小值。
根据一个实施例，第一局部最大值1051处的掺杂剂浓度高到第一局部最小值1052处的掺杂剂浓度的至多三倍，诸如例如至多两倍。此外，在一个变型的实施例中，第一局部最小值1052处的掺杂剂的至少20%、诸如至少30%或诸如至少50%或甚至至少70%是热供体。在如图3中示例性地描绘的那样在场停止区105中提供多个局部最小值1052、1054、1056的情况下，同样在其他的局部最小值1054、1056处，掺杂剂的至少20%、诸如至少30%或诸如至少50%或至少70%可以是热供体。
此外，在其中在场停止区105中提供多个局部最大值的实施例中，位于最靠近发射极调整区106的局部最大值处的掺杂剂浓度可以小到发射极调整区106的最大掺杂剂浓度的至少1/3倍。
在根据图2B的一个实施例中，场停止区105不必如上所述那样包括第一局部最大值1051和第一局部最小值1052。在该实施例中，场停止区105包括区R，其中掺杂剂浓度高到漂移区100中的掺杂剂浓度的至少三倍，诸如至少5倍或甚至10倍。此外，所述区R中的第一导电类型的掺杂剂的至少20%、诸如至少30%或甚至至少40%是热供体。
在图4中，实曲线示出了根据一个或多个实施例的另一示例性掺杂剂浓度分布，其中场停止区105呈现出多个（在该示例中为4个）局部最大值1051、1053、1055、1057以及形成在其之间的对应局部最小值1052、1054、1056。发射极调整区106在图4中未示出。例如，这种掺杂剂浓度分布可以通过若干个质子注入步骤来实现，所述质子注入步骤可以以不同的注入能量和/或相对于背侧表面以不同的注入角度来执行。例如，可以使用至少三种、诸如至少4种不同的注入能量。图4中的实曲线对应于其中半导体本体10呈现出相对较高的间隙氧浓度（诸如至少1E17 cm-3）的情况。如上所述，半导体衬底可以是通过直拉法（Cz）或磁直拉法（MCz）工艺产生的，这可以导致这种间隙氧浓度。
为了比较，图4中的虚曲线示出了通过具有相当低的间隙氧浓度的浮置区（FZ）衬底中的质子注入而创建的掺杂剂浓度分布。比较表明，实曲线的局部最小值1052、1054、1056没有虚曲线的对应局部最小值明显，即，在衬底中的间隙氧浓度相对较高的情况下，相应的最小掺杂剂浓度更高。此外，在实曲线的情况下，可以以相对较低的剂量执行（一个或多个）质子注入，从而产生与虚参考曲线相比更低的局部最大值1051、1053、1055、1057。
在根据图3和图4中的每一个的实施例中，当沿着竖直方向Z从一个局部最大值1057、1055、1053到另一个局部最大值1055、1053、1051时，局部最大值1051、1053、1055、1057处的掺杂剂浓度减小。换句话说，每当从一个局部最大值1057、1055、1053到位于更远离背侧10-2（即从背侧10-2看，在半导体本体内更深）的另一个局部最大值1055、1053、1051时，掺杂剂浓度可以减小。此外，如图4示例性所示，可以认为，当沿竖直方向Z从一个局部最大值1055、1053到另一个局部最大值1053、1051时，局部最大值1051、1053、1055处的掺杂剂浓度与局部最小值1052、1054、1056处的掺杂剂浓度之比减小，所述局部最小值1052、1054、1056定位成接近所述局部最大值1051、1053、1055并且比所述局部最大值1051、1053、1055更靠近背侧10-2。
在一个实施例中，半导体本体10还可以包括第二导电类型（例如，p型）的背侧发射极区107，其可以布置在发射极调整区106和背侧10-2之间，例如如图5、6A和6B所示。图5、6A和6B在每种情况下示出了具有背侧发射极区107的半导体器件1，并且除此之外，分别对应于上面已经描述的图1、2A和2B。在功率半导体器件1包括这样的背侧发射极区107的情况下，其可以例如被配置为IGBT。在其中功率半导体器件1被配置为例如MOSFET或二极管的另一变型中，可以不存在这样的第二导电类型的背侧发射极区107，并且可以代替地设置高掺杂n型区。
在一个实施例（图中未示出）中，发射极调整区106可以被布置在距背侧发射极区107某一竖直距离处，其中，例如，背侧发射极区107的呈现出最大掺杂水平的区与发射极调整区106的呈现出最大掺杂水平的区之间的最大距离可以小于1μm或者甚至小于500 nm。例如，具有至少20%、诸如至少30%或甚至至少40%热供体的区可以被布置在发射极调整区106与背侧发射极区107之间。
在一个实施例中，背侧发射极区107中的第二导电性的掺杂剂的浓度相当于至少1E17 cm-3。此外，在一个实施例中，背侧发射极区107中的第二导电性的掺杂剂的浓度可以相当于发射极调整区106中的第一导电类型的掺杂剂的浓度的至少三倍。
例如，背侧发射极区107可以通过注入第二导电类型的掺杂剂（诸如例如硼掺杂剂）而形成。在一个实施例中，通过随后的注入步骤在没有中间热退火步骤的情况下创建背侧发射极区107和发射极调整区106。换句话说，例如，用于创建发射极调整区106的磷注入后可以直接跟着用于创建背侧发射极区107的硼注入。然后，可以例如通过超短熔化激光处理来执行合适的退火步骤。
在一个实施例中，功率半导体器件1的背侧发射极效率可以基本上由发射极调整区106来确定。例如，由于发射极调整区，功率半导体器件1的额定电流下的背侧发射极效率可以降低至少10%或者甚至至少30%。换言之，与其中将不存在发射极调整区106的情况相比，在存在发射极调整区106的情况下，额定电流下的发射极效率可以低10%或甚至至少30%。
图7示意性和示例性地示出了半导体本体10的竖直截面的一部分（左图）。此外，图7（右图）中示意性地示出了半导体本体10内的掺杂剂浓度ND（以对数表示log ND）的进程和电场E的对应进程。所描绘的电场E的进程可以对应于功率半导体器件1的额定阻断电压下的阻断状态。在所示实施例中，在额定阻断电压下的阻断状态中，半导体本体1内的电场E的绝对值沿着从前侧10-1指向背侧10-2的方向（即，沿着与竖直方向Z相反的方向-Z）减小，并且不能穿透到达发射极调整区106。例如，场停止区105和发射极调整区106中的相应剂量可以被适配为使得空间电荷区在正常操作期间不到达发射极调整区106中，而是仅在短路的情况下，即，当高电流流动并且同时施加高电压时，到达发射极调整区106中。在替选实施例（未示出）中，半导体本体1内的电场可以甚至在正常阻断操作期间到达发射极调整区106中。在后一种情况下，发射极调整区106因此还可以用作场停止。
根据一些实施例，发射极调整区106可以呈现出第一导电类型的掺杂剂浓度例如沿着第一横向方向X的横向变化，如在图8A-D中的每一个中示例性地和示意性地示出的。换言之，发射极调整区106可以被横向地结构化，因为其包括具有相对较高的掺杂剂浓度的多个发射极调整区域106-1和横向地布置在发射极调整区域106-1之间的若干个中间区域106-2，其中中间区域106-2具有相对较低的掺杂剂浓度。例如，发射极调整区域106-1可以是n++掺杂的半导体区，和/或中间区域106-2可以是n掺杂或n-掺杂的半导体区。例如，这样的结构化发射极调整区106可以通过将横向均匀的n+掺杂层与结构化n+掺杂层相加地组合而形成，从而获得n+掺杂中间区域106-2和n++掺杂发射极调整区域106-1。在一个实施例中，发射极调整区域106-1内部的相对较高的掺杂剂浓度可以超过背侧发射极区107的掺杂剂浓度。
与背侧发射极区107组合，可以因此提供背侧发射极效率的对应横向变化，其中（作为整体）具有相对较高的背侧发射极效率的至少一个第一发射极效率区域107-1被横向地布置成与具有相对较低的发射极效率的至少一个第二区域发射极效率区域107-2邻近。例如，第二发射极效率区域107-2可以定位成比第一发射极效率区域107-1更靠近半导体本体10的横向芯片边缘。换言之，第一发射极效率区域107-1可以例如位于半导体器件1的有源区（包括一个或多个功率单元14）中，而第二发射极效率区域107-2可以例如至少部分地在边缘终止结构18下方定位，如图8D中示意性地示出的。在图8D的示例性实施例中，第二发射极效率区域107-2还包括在边缘终止结构18下方连续延伸的宽发射极调整区域106-11。例如，宽发射极调整区域106-11中的掺杂剂浓度可以等于或甚至大于发射极调整区域106-1的掺杂剂浓度。结果，例如，边缘终止结构下方的发射极效率可以被显著降低，以便通过在器件的关断期间在该区中的电流流动的降低来确保功率半导体器件的高动态鲁棒性（"HDR"）。
在一个实施例中，如图8B中示例性示出的，与第二区域107-2相比，可以在第一区域107-1中提供更小的发射极调整区域106-1。这就是说，第一区域107-1中的发射极调整区域106-1的横向延伸L1可以小于第二区域107-2中的发射极调整区域106-1的横向延伸。另外或作为替选，如图8C中示例性示出的，在第一区域107-1中，中间区域106-2的横向延伸G1、即、发射极调整区域106-1之间的横向间隙G1可以比第二区域107-2中的中间区域106-2的横向延伸G2更小。通过这种措施，可以在芯片中实现具有较高发射极效率的限定区，其可以导致器件的软关断，并且其中其处于较低过冲电压。
在根据图8A-D中的每一个的一些实施例中，呈现出相对较高的发射极效率的一个或多个第一发射极效率区域107-1的总横向延伸可以相当于半导体本体10的竖直厚度T（即，芯片厚度T）的至少50%。例如，一个或多个第一发射极效率区域107-1的所述总横向延伸可以在半导体本体10的竖直厚度T的50%到90%的范围内。此外，在一些实施例中，一个或多个第一发射极效率区域107-1的总面积与功率半导体器件1的总有源面积之间的比可以在8%到50%的范围内。
处理和/或制造功率半导体晶体管的方法的实施例对应于上面参考附图描述的功率半导体晶体管的实施例。因此，例如，上面参考附图描述的功率半导体器件的实施例的特征可以通过执行对应的处理方法步骤来实现。因此，处理功率半导体器件的方法的实施例可以包括提供半导体本体10，并且通过诸如半导体层和/或氧化物层的掩模或非掩模注入和/或沉积之类的工艺来形成布置在半导体本体10中/上的相应结构。
在从属权利要求中限定了其他实施例的特征。其他实施例的特征和上述实施例的特征就可以彼此组合以形成另外的实施例，只要所述特征没有被明确地描述为是彼此的替选。
以上，说明了关于半导体器件的实施例。例如，这些半导体器件是基于硅（Si）的。因此，单晶半导体区或层（例如示例性实施例的半导体本体10）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应当理解，半导体本体10和部件（例如区100、105、106和107）可以由适合于制造半导体器件的任何半导体材料制成。这种材料的示例包括但不限于诸如硅（Si）或锗（Ge）的基本半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷砷化铟镓（InGaAsP）之类的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和碲镉汞（HgCdTe）之类的二元或三元II-VI半导体材料，仅举几个例子。上述半导体材料也称为"同质结半导体材料"。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用，目前主要使用Si、SiC、GaAs和GaN材料。
诸如"下"、"下方"、"上方"、"下部"、"上部"、"上"等的空间相对术语出于方便描述被用于解释一个元件相对于第二元件的定位。这些术语旨在包括除了与图中所示的那些不同的取向之外的相应设备的不同取向。此外，诸如"第一"、"第二"等的术语也被用于描述各种元件、区、部分等，并且也不意图是限制性的。在整个说明书中，相同的术语指代相同的元件。
如本文所用，术语"具有"、"含有"、"包括"、"包含"、"呈现"等是开放式术语，其指示所陈述的元件或特征的存在，但不排除附加的元件或特征。冠词"一"、"一个"和"该"意图包括复数以及单数，除非上下文另外清楚地指出。
考虑到上述变化和应用的范围，应当理解，本发明不受前述描述限制，也不受附图限制。作为代替，本发明仅由所附权利要求及其合法等效物限制。

Claims (21)

1.一种功率半导体器件（1），包括具有前侧（10-1）和背侧（10-2）的半导体本体（10），
其中，所述半导体本体（10）包括：
-第一导电类型的漂移区（100）；
-第一导电类型的场停止区（105），所述场停止区（105）被布置在所述漂移区（100）与所述背侧（10-2）之间并且具有以比所述漂移区（100）更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，所述场停止区（105）至少部分地通过经由所述背侧（10-2）的质子的注入而创建；以及
-第一导电类型的发射极调整区（106），所述发射极调整区（106）被布置在所述场停止区（105）与所述背侧（10-2）之间，并且具有以比所述场停止区（105）更高的掺杂剂浓度的第一导电类型的掺杂剂；
其中，所述场停止区（105）在沿着从所述背侧（10-2）指向所述前侧（10-1）的竖直方向（Z）的截面中包括呈现出第一局部最大值（1051）和第一局部最小值（1052）的第一导电类型的掺杂剂的掺杂剂浓度分布，所述第一局部最小值（1052）被布置在所述第一局部最大值（1051）与所述场停止区（105）的所述掺杂剂浓度分布的另一局部最大值（1053、1055、1057）之间和/或在所述第一局部最大值（1051）与所述发射极调整区（106）的掺杂剂浓度分布的最大值之间，
其中，第一局部最大值（1051）处的掺杂剂浓度高到第一局部最小值（1052）处的掺杂剂浓度的至多三倍，以及
其中，所述半导体本体（10）是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底。
2.根据前述权利要求中任一项所述的功率半导体器件（1），其中所述第一局部最小值（1052）处的所述掺杂剂的至少20%是热供体。
3.一种功率半导体器件（1），包括具有前侧（10-1）和背侧（10-2）的半导体本体（10），
其中，所述半导体本体（10）包括：
-第一导电类型的漂移区（100）；
-第一导电类型的场停止区（105），所述场停止区（105）被布置在所述漂移区（100）与所述背侧（10-2）之间并且具有以比所述漂移区（100）更高的掺杂剂浓度的第一导电类型的掺杂剂，其中，所述场停止区（105）至少部分地通过经由所述背侧（10-2）的质子的注入而创建；以及
-第一导电类型的发射极调整区（106），所述发射极调整区（106）被布置在所述场停止区（105）与所述背侧（10-2）之间，并且具有以比所述场停止区（105）更高的掺杂剂浓度的第一导电类型的掺杂剂；
其中，所述半导体本体（10）是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底；
其中，所述场停止区（105）包括其中掺杂剂浓度高到所述漂移区（100）中的掺杂剂浓度的至少三倍的区（R）；并且其中在所述区（R）中的第一导电类型的掺杂剂的至少20%是氧诱导的热供体。
4.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述发射极调整区（106）主要包括通过质子注入而创建的掺杂剂之外的另一种类的掺杂剂。
5.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述发射极调整区的竖直延伸（d1）等于或小于1μm。
6.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述场停止区（105）的所述掺杂剂浓度分布呈现出多个局部最大值（1051、1053、1055、1057）。
7.根据权利要求6所述的功率半导体器件（1），其中，当沿着所述竖直方向（Z）从一个局部最大值（1057、1055、1053）到另一个局部最大值（1055、1053、1051）时，所述局部最大值（1051、1053、1055、1057）处的掺杂剂浓度减小。
8.根据权利要求6或7中任一项所述的功率半导体器件（1），其中，在沿着所述竖直方向（Z）从一个局部最大值（1055、1053）到另一个局部最大值（1053、1051）时，局部最大值（1051、1053、1055）的掺杂剂浓度与定位成与所述局部最大值（1051、1053、1055）邻近并且比所述局部最大值（1051、1053、1055）更靠近所述背侧（10-2）的局部最小值（1052、1054、1056）的掺杂剂浓度之比减小。
9.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述场停止区（105）内部的第一导电类型的掺杂剂的剂量相当于针对所述半导体本体（10）的材料特定的击穿电荷的至多50%。
10.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述发射极调整区（106）内部的第一导电类型的掺杂剂的剂量相当于针对所述半导体本体（10）的材料特定的击穿电荷的至少50%。
11.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述半导体本体（10）是或者包括通过直拉法或者磁直拉法工艺而制造的半导体衬底。
12.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述功率半导体器件（1）被配置用于在所述功率半导体器件（1）的阻断状态下阻断额定阻断电压，其中，在所述额定阻断电压下的所述阻断状态中，所述半导体本体（1）内部的电场沿着从所述前侧（10-1）指向所述背侧（10-2）的方向减小，并且其中，在所述额定阻断电压下的所述阻断状态中，所述电场不穿透到达所述发射极调整区（106）。
13.根据权利要求1至11中任一项所述的功率半导体器件（1），其中，所述功率半导体器件（1）被配置用于在所述功率半导体器件（1）的阻断状态下阻断额定阻断电压，其中，在所述额定阻断电压下的所述阻断状态中，所述半导体本体（1）内部的电场沿着从所述前侧（10-1）指向所述背侧（10-2）的方向减小，其中，在所述额定阻断电压下的所述阻断状态中，所述电场到达所述发射极调整区（106）中。
14.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述发射极调整区（106）呈现出第一导电类型的掺杂剂浓度的横向变化。
15.根据前述权利要求中任一项所述的功率半导体器件（1），其中，所述半导体本体（10）包括与第一导电类型互补的第二导电类型的背侧发射极区（107），所述背侧发射极区（107）布置在所述发射极调整区（106）和所述背侧（10-2）之间。
16.根据权利要求15所述的功率半导体器件（1），其中，所述背侧发射极区（107）中的第二导电性的掺杂剂的浓度相当于所述发射极调整区（106）中的第一导电类型的掺杂剂的浓度的至少三倍。
17.一种处理功率半导体器件（1）的方法，包括：
-提供具有前侧（10-1）和背侧（10-2）的半导体本体（10）；
-在半导体本体（10）内部创建或提供第一导电类型的漂移区（100）；
-通过经由所述背侧（10-2）的至少一次质子注入来在所述半导体本体（10）内部创建第一导电类型的场停止区（105），所述场停止区（105）被布置在所述漂移区（100）与所述背侧（10-2）之间并且具有以比所述漂移区（100）更高的掺杂剂浓度的第一导电类型的掺杂剂；以及
-在所述半导体本体（10）内部创建第一导电类型的发射极调整区（106），所述发射极调整区（106）被布置在所述场停止区（105）与所述背侧（10-2）之间并且具有以比所述场停止区（105）更高的掺杂剂浓度的第一导电类型的掺杂剂；
其中，所述场停止区（105）在沿着从所述背侧（10-2）指向所述前侧（10-1）的竖直方向（Z）的截面中包括呈现出第一局部最大值（1051）和第一局部最小值（1052）的第一导电类型的掺杂剂的掺杂剂浓度分布，所述第一局部最小值（1052）被布置在所述第一局部最大值（1051）与所述场停止区（105）的所述掺杂剂浓度分布的另一局部最大值（1053、1055、1057）之间和/或在所述第一局部最大值（1051）与所述发射极调整区（106）的掺杂剂浓度分布的最大值之间，
其中，第一局部最大值（1051）处的掺杂剂浓度高到第一局部最小值（1052）处的掺杂剂浓度的至多三倍，以及
其中，所述半导体本体（10）是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底。
18.一种处理功率半导体器件（1）的方法，包括：
-提供具有前侧（10-1）和背侧（10-2）的半导体本体（10）；
-在半导体本体（10）内部创建或提供第一导电类型的漂移区（100）；
-通过经由所述背侧（10-2）的至少一次质子注入来在所述半导体本体（10）内部创建第一导电类型的场停止区（105），所述场停止区（105）被布置在所述漂移区（100）与所述背侧（10-2）之间并且具有以比所述漂移区（100）更高的掺杂剂浓度的第一导电类型的掺杂剂；以及
-在所述半导体本体（10）内部创建第一导电类型的发射极调整区（106），所述发射极调整区（106）被布置在所述场停止区（105）与所述背侧（10-2）之间并且具有以比所述场停止区（105）更高的掺杂剂浓度的第一导电类型的掺杂剂；
其中，所述半导体本体（10）是或者包括具有至少1E17 cm-3的间隙氧浓度的半导体衬底；
其中，所述场停止区（105）包括其中掺杂剂浓度高到所述漂移区（100）中的掺杂剂浓度的至少三倍的区（R）；并且其中在所述区（R）中的第一导电类型的掺杂剂的至少20%是氧诱导的热供体。
19.根据权利要求17或18所述的方法，其中，创建所述发射极调整区（106）包括经由所述背侧（10-2）注入磷和/或硒掺杂剂。
20.根据权利要求17至19中任一项所述的方法，还包括在所述半导体本体（10）内部创建与第一导电类型互补的第二导电类型的背侧发射极区（107），所述背侧发射极区（107）被布置在所述发射极调整区（106）与所述背侧（10-2）之间。
21.根据权利要求20所述的方法，其中，所述背侧发射极区（107）和所述发射极调整区（106）是通过随后的注入步骤在没有中间热退火步骤的情况下创建的。
CN201911282734.2A 2018-12-14 2019-12-13 功率半导体器件 Pending CN111326575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018132236.4 2018-12-14
DE102018132236.4A DE102018132236B4 (de) 2018-12-14 2018-12-14 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
CN111326575A true CN111326575A (zh) 2020-06-23

Family

ID=70859149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911282734.2A Pending CN111326575A (zh) 2018-12-14 2019-12-13 功率半导体器件

Country Status (3)

Country Link
US (1) US11264459B2 (zh)
CN (1) CN111326575A (zh)
DE (1) DE102018132236B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476330B2 (en) * 2020-10-22 2022-10-18 Applied Materials, Inc. System and technique for creating implanted regions using multiple tilt angles

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
CN104143568A (zh) 2014-08-15 2014-11-12 无锡新洁能股份有限公司 具有终端结构的场截止型igbt器件及其制造方法
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
JP6292349B2 (ja) * 2015-06-17 2018-03-14 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
DE102018132236A1 (de) 2020-06-18
DE102018132236B4 (de) 2023-04-27
US11264459B2 (en) 2022-03-01
US20200194550A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US10243066B2 (en) Producing a semiconductor device by epitaxial growth
US10134835B2 (en) Power semiconductor device having fully depleted channel regions
US9859272B2 (en) Semiconductor device with a reduced band gap zone
US10665706B2 (en) Power semiconductor transistor
CN107611176B (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
US9246410B2 (en) Integrated power semiconductor component, production method and chopper circuit comprising integrated semiconductor component
US10164079B2 (en) Power semiconductor device
US10529809B2 (en) Method of manufacturing a power semiconductor device
US11171202B2 (en) Power semiconductor device having fully depleted channel regions
US10644141B2 (en) Power semiconductor device with dV/dt controllability
US9865717B2 (en) Semiconductor device
US10991832B2 (en) Power diode
US9847387B2 (en) Field effect semiconductor component and method for producing it
US20230307554A1 (en) Power Diode and Method of Manufacturing a Power Diode
US11018252B2 (en) Power semiconductor transistor
US11264459B2 (en) Power semiconductor device
US10868159B2 (en) Power semiconductor device
US10665705B2 (en) Semiconductor device with deep diffusion region
US20230087353A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination