JP2010192565A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010192565A
JP2010192565A JP2009033688A JP2009033688A JP2010192565A JP 2010192565 A JP2010192565 A JP 2010192565A JP 2009033688 A JP2009033688 A JP 2009033688A JP 2009033688 A JP2009033688 A JP 2009033688A JP 2010192565 A JP2010192565 A JP 2010192565A
Authority
JP
Japan
Prior art keywords
region
current detection
diode
current
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009033688A
Other languages
English (en)
Other versions
JP4877337B2 (ja
Inventor
Akitaka Soeno
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009033688A priority Critical patent/JP4877337B2/ja
Priority to CN201080008205.4A priority patent/CN102318072B/zh
Priority to PCT/JP2010/052488 priority patent/WO2010095700A2/en
Priority to US13/201,791 priority patent/US8723220B2/en
Priority to DE112010000738.1T priority patent/DE112010000738B4/de
Publication of JP2010192565A publication Critical patent/JP2010192565A/ja
Application granted granted Critical
Publication of JP4877337B2 publication Critical patent/JP4877337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＩＧＢＴ素子領域とダイオード素子領域とを同一半導体基板に備えた逆導通型の半導体装置において、電流検知領域によるＩＧＢＴ検知電流、ダイオード検知電流の検知精度を向上させる。ＩＧＢＴとダイオードとの境界部分によって検知電流が不安定化することを抑制する。
【解決手段】電流検知領域を主活性領域のＩＧＢＴ素子領域に隣接して配置し、ＩＧＢＴ素子領域のコレクタ領域を電流検知領域のコレクタ領域に接するまで伸ばす。ＩＧＢＴとダイオードとの境界部分による影響を受けにくくなるため、ＩＧＢＴ検知電流が安定化する。同様に、電流検知領域を主活性領域のダイオード素子領域に隣接して配置し、ダイオード素子領域のカソード領域を電流検知領域のカソード領域に接するまで伸ばす。これによって、ダイオード検知電流が安定化する。
【選択図】 図６

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）素子領域とダイオード素子領域とが同一半導体基板に形成された半導体装置に関する。
半導体装置においては、過電流による破壊を防ぐ等の目的で、半導体装置を流れる電流を検知するための電流検知領域が設けられる。特許文献１には、同一半導体基板にＩＧＢＴが形成された主活性領域（主セル領域）と、主活性領域を流れる電流を検知するための電流検知領域（センスセル領域）とを備えた半導体装置が開示されている。電流検知領域には、主活性領域と同様のＩＧＢＴが作り込まれており、電流検知領域と主活性領域とは１００μｍ以上離間して配置されている。これによって、電流検知領域と主活性領域との境界領域でのキャリアの干渉を防止し、主活性領域を流れる主電流と、電流検知領域を流れる検知電流との電流比率をほぼ一定に保っている。
特開平７−２４５３９４号公報
ＩＧＢＴ素子領域と、ダイオード素子領域とが同一半導体基板内に形成されている逆導通型の半導体装置では、ＩＧＢＴ素子領域は、第２導電型のコレクタ領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、ダイオード素子領域では、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。このような半導体装置において、同一半導体基板内にさらに電流検知領域を設置する場合、電流検知領域にＩＧＢＴ素子領域と同様にＩＧＢＴが作り込まれていれば、ＩＧＢＴ検知電流が流れ、ＩＧＢＴ素子領域を流れるＩＧＢＴ主電流を検知できる。電流検知領域にダイオード素子領域と同様にダイオードが作り込まれていれば、ダイオード検知電流が流れ、ダイオード素子領域を流れるダイオード主電流を検知できる。
本発明者は、このような半導体装置においては、ＩＧＢＴとダイオードとの境界部分では、ＩＧＢＴを流れる電流（ＩＧＢＴ電流）とダイオードを流れる電流（ダイオード電流）が不安定になることを見出した。すなわち、ＩＧＢＴを流れる電流は隣接するダイオードの影響を受け、ダイオードを流れる電流は隣接するＩＧＢＴの影響を受ける。主活性領域の大きさに対して、ＩＧＢＴとダイオードとの境界部分の大きさは相対的に小さいため、主活性領域にＩＧＢＴとダイオードとの境界部分が存在していても、ＩＧＢＴ主電流、ダイオード主電流に対する影響は小さい。
しかしながら、電流検知領域は、主活性領域と比較して著しく小さいため、ＩＧＢＴとダイオードとの境界部分によるＩＧＢＴ電流とダイオード電流の不安定化の影響を受け易い。ＩＧＢＴ素子領域と、ダイオード素子領域とが同一半導体基板内に形成されている逆導通型の半導体装置においては、ＩＧＢＴとダイオードとの境界部分の影響が小さくなるように配慮して、電流検知領域の位置や大きさを設計する必要がある。
本発明の半導体装置では、ＩＧＢＴ素子領域と、ダイオード素子領域と、ＩＧＢＴ素子領域を流れるＩＧＢＴ電流（ＩＧＢＴ主電流）を少なくとも検知可能な第１の電流検知領域と、が同一半導体基板内に形成されている。この半導体装置は、ＩＧＢＴ素子領域と第１の電流検知領域の少なくとも一部では、第２導電型のコレクタ領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。ダイオード素子領域では、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。第１の電流検知領域は、ＩＧＢＴ素子領域に隣接して配置されており、ＩＧＢＴ素子領域のコレクタ領域が第１の電流検知領域のコレクタ領域に接するまで伸びている。
この半導体装置では、ＩＧＢＴ主電流を少なくとも検知可能な第１の電流検知領域は、ＩＧＢＴ素子領域（ＩＧＢＴ主電流が流れる領域）に隣接して配置されており、ＩＧＢＴ素子領域のコレクタ領域が第１の電流検知領域のコレクタ領域に接するまで伸びている。すなわち、ＩＧＢＴ素子領域のコレクタ領域が第１の電流検知領域まで連続し、かつ、第１の電流領域の少なくとも一部の下方にまで伸びている。これによって、ＩＧＢＴ素子領域と第１の電流検知領域との間には、ＩＧＢＴとダイオードとの境界部分の無い領域が確保される。その結果、第１の電流検知領域に流れるＩＧＢＴ検知電流の不安定化が抑えられ、ＩＧＢＴ主電流とＩＧＢＴ検知電流との比を安定化させることができる。このため、ＩＧＢＴ電流の検知精度が向上する。
この半導体装置では、半導体基板にはダイオード素子領域を流れるダイオード電流（ダイオード主電流）を検知可能な第２の電流検知領域がさらに形成されていてもよい。第２の電流検知領域には、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。また、第２の電流検知領域は、ダイオード素子領域に隣接して配置されており、ダイオード素子領域のカソード領域が第２の電流検知領域のカソード領域に接するまで伸びている。
これによって、ダイオード素子領域（ダイオード主電流が流れる領域）と第２の電流検知領域との間には、ＩＧＢＴとダイオードとの境界部分の無い領域が確保される。その結果、第２の電流検知領域に流れるダイオード検知電流の不安定化が抑制され、ダイオード主電流とダイオード検知電流との比を安定化させることができる。その結果、ダイオード電流の検知精度が向上する。
本発明では、第１の電流検知領域に隣接して第２の電流検知領域が配置されていてもよい。
逆導通型の半導体装置では、ＩＧＢＴ電流とダイオード電流とが同時に流れることはない。そのため、第１の電流検知領域と第２の電流検知領域とが互いに近接していれば、これらを１つの表面電極（例えば電極パッド）に接続しても、それぞれの検知電流を得ることができる。これによって、検知部の配線等を簡略化することができる。
第１の電流検知領域に隣接して第２の電流検知領域が配置されている場合には、半導体基板には、第１の電流検知領域と第２の電流検知領域の間に不活性領域がさらに形成されていてもよい。
さらには、第１の電流検知領域のコレクタ領域と第２の電流検知領域のカソード領域は、それぞれ不活性領域まで伸びていてもよい。
ＩＧＢＴ素子領域とダイオード素子領域の境界部分に電気伝導に寄与しない不活性領域を備えているため、不安定なＩＧＢＴ電流、ダイオード電流が第１、第２の電流検知領域に流れ込まない。このため、主電流と検知電流との比をほぼ一定とすることができ、より高精度の電流検知を行うことができる。
本発明は、第１の電流検知領域によって、ＩＧＢＴ主電流に加えて、ダイオード主電流を検知する場合においても有効である。この場合、第１の電流検知領域のうちコレクタ領域が形成されていない部分では、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。また、第１の電流検知領域は、ダイオード素子領域に隣接して配置されており、ダイオード素子領域のカソード領域が第１の電流検知領域のカソード領域に接するまで伸びていることが好ましい。
上記の構成によれば、第１の電流検知領域によって、ＩＧＢＴ電流に加えて、ダイオード電流も精度よく検知できる。２つの電流検知領域を用いてＩＧＢＴ電流とダイオード電流を検知する場合と比較して、電流検知領域の設置スペースを小さくすることができる。
本発明においては、半導体基板にダイオード電流を検知可能なダイオード電流検知領域のみが形成されている場合にも有効である。この場合、ダイオード電流検知領域には、ダイオード素子領域と同様に、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されている。さらに、ダイオード電流検知領域は、ダイオード素子領域に隣接して配置されており、ダイオード素子領域のカソード領域がダイオード電流検知領域のカソード領域に接するまで伸びている。これによって、ダイオード電流の検知精度が向上する。
本発明によれば、ＩＧＢＴ素子領域とダイオード素子領域とを同一半導体基板に備えた逆導通型の半導体装置において、電流検知領域によるＩＧＢＴ検知電流、ダイオード検知電流の検知精度を向上させることができる。
実施例１の半導体装置の平面図。 図１のＩＩ−ＩＩ線断面図。 実施例２の半導体装置の平面図。 図３のＩＶ−ＩＶ線断面図。 実施例３の半導体装置の平面図。 図５のＶＩ−ＶＩ線断面図。 変形例の半導体装置の平面図。 図７のＶＩＩＩ−ＶＩＩＩ線断面図。 変形例の半導体装置の平面図。 図９のＸ−Ｘ線断面図。
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）ＩＧＢＴとダイオードとの境界は、第２導電型のコレクタ領域と、第１導電型のカソード領域との境界に一致する。
（特徴２）Ｎ型を第１導電型とし、Ｐ型を第２導電型としている。
（特徴３）主活性領域、電流検知領域は、トレンチ型の半導体装置である。
以下、本発明の実施例１について、図面を参照しながら説明する。図１は、半導体装置１００の平面図であり、主活性領域と電流検知領域との境界部分の近傍を示す図である。図２は図１のＩＩ−ＩＩ線断面を拡大した図である。
図１および図２に示すように、半導体装置１００は、半導体基板１０に形成された、ダイオード主領域１、ＩＧＢＴ主領域２、電流検知領域３、拡散層領域４を備えている。半導体基板１０は、第１Ｎ＋層１１と、第１Ｎ＋層１１に隣接する第１Ｐ＋層１２と、第１Ｎ＋層１１および第１Ｐ＋層１２の表面に形成されたＮ−層１３と、Ｎ−層１３の表面に形成されたＰ−層１４１、１４２、１４３およびＰ層１５１、１５２、１５３とを備えている。Ｐ−層１４１、１４２、１４３の表面には、それぞれ第２Ｐ＋層１６１、１６２、１６３と第２Ｎ＋層１７１、１７２、１７３が設けられている。Ｐ層１５１〜１５３は、Ｐ−層１４１〜１４３と比較すると半導体基板１０の深い位置まで形成されている。
半導体基板の上表面からＮ−層１３に向けて、複数のトレンチゲート１８が設けられている。トレンチゲート１８の深さは、Ｐ−層１４１〜１４３よりも深く、Ｐ層１５１〜１５３よりも浅い。トレンチゲート１８は、トレンチ１９１内に形成されたゲート絶縁膜１９２、およびその内部に充填されているゲート電極１９３を備えている。第２Ｎ＋層１７１〜１７３はトレンチゲート１８に接している。
図１および図２に示すように、ダイオード主領域１は半導体基板１０の第１Ｎ＋層１１の上面側の主活性領域であり、第１Ｎ＋層１１はカソード領域、Ｎ−層１３およびＰ−層１４３は導電領域、第２Ｐ＋層１６３はアノード領域として利用できる。
ＩＧＢＴ主領域２は半導体基板１０の第１Ｐ＋層１２の上面側の主活性領域であり、第１Ｐ＋層１２はコレクタ領域、Ｎ−層１３はドリフト領域、Ｐ層１４２はボディ領域、第２Ｎ＋層１７２はエミッタ領域、第２Ｐ＋層１６２はボディコンタクト領域として利用できる。すなわち、半導体装置は１００、半導体基板１０の下層にコレクタ領域（第１Ｐ＋層１２）を有するＩＧＢＴ素子領域と、半導体基板１０の下層にカソード領域（第１Ｎ＋層１１）を有するダイオード素子領域とを同一半導体基板に備えている逆導通型の半導体装置である。
ダイオード主領域１とＩＧＢＴ主領域２との境界は、半導体基板１０の裏面側に形成された第１Ｎ＋層１１と第１Ｐ＋層１２との境界であり、線分ＡＢとして図１、図２に示している。半導体装置１００に形成されたＩＧＢＴとダイオードとの境界は、第１Ｐ＋層１２であるコレクタ領域と、第１Ｎ＋層１１であるカソード領域との境界に一致する。図１、図２に示すように、ダイオード主領域１とＩＧＢＴ主領域２では、半導体基板１０のＮ−層１３およびこの表面に形成された層（Ｎ−層１３より表面側の層）が同様の構成となっており、Ｎ−層１３の裏面側の層（第１Ｎ＋層１１もしくは第１Ｐ＋層１２）のみが相違している。すなわち、半導体装置１００の主活性領域においては、半導体基板１０の裏面側の層を第１Ｎ＋層１１とすると、ダイオード主領域１として利用することができ、半導体基板１０の裏面側の層を第１Ｐ＋層１２とすると、ＩＧＢＴ主領域２として利用することができる。
電流検知領域３は、ＩＧＢＴ主領域２と同様に、第１Ｐ＋層１２の上面側に設けられている。図１、図２に示すように、電流検知領域３は、ＩＧＢＴ主領域２に隣接して配置されており、ＩＧＢＴ主領域２のコレクタ領域と、電流検知領域３のコレクタ領域とは、同一の層（第１Ｐ＋層１２）として形成されている。電流検知領域３のＮ−層１３より表面側の層の構成は、ダイオード主領域１およびＩＧＢＴ主領域２と同様である。すなわち、電流検知部３は、ＩＧＢＴであり、第１Ｐ＋層１２はコレクタ領域、Ｎ−層１３はドリフト領域、Ｐ層１４１はボディ領域、第２Ｎ＋層１７１はエミッタ領域、第２Ｐ＋層１６１はボディコンタクト領域として利用できる。
電流検知領域３は、Ｐ層１５２に囲まれている。第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、電流検知領域３の周囲に形成されたＰ層１５２の外部であって、ダイオード主領域１とＩＧＢＴ主領域２との間に存在している。電流検知領域３とＩＧＢＴ主領域２との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。
拡散層領域４は、電流検知領域３の周囲に設置されており、深い拡散層であるＰ層１５１、１５２を備えている。Ｐ層１５１、１５２は電気伝導に寄与しない不活性領域であって、これらの不活性領域によって、電流検知領域３と、ダイオード主領域１およびＩＧＢＴ主領域２との間でキャリアが移動することが抑制される。
第１Ｎ＋層１１および第１Ｐ＋層１２を裏面電極（図示しない）に接続し、第２Ｎ＋層１７２、１７３および第２Ｐ＋層１６２、１６３を主表面電極（図示しない）に接続し、第２Ｎ＋層１７１および第２Ｐ＋層１６１を検知表面電極（図示しない）に接続する。
裏面電極の電位Ｖａを主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも高くし（Ｖａ＞Ｖｂ，Ｖｃ）、ゲート電極１９３に正電圧（正バイアス）を印加すると、ＩＧＢＴ主領域２では、トレンチゲート１８近傍のＰ−層１４２（ボディ領域）にチャネルが形成され、第１Ｐ＋層１２（コレクタ領域）から第２Ｎ＋層１７２（エミッタ領域）にＩＧＢＴ主電流Ｉ２が流れる。ダイオード主領域１では電流は流れない。
一方、裏面電極の電位Ｖａを主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、ダイオード主領域１では、第２Ｐ＋層１６３（アノード領域）からＮ−層１３およびＰ層１４３を介して第１Ｎ＋層１１（カソード領域）へダイオード主電流Ｉ１が流れる。ＩＧＢＴ主領域２では電流は流れない。
電流検知領域３は、ＩＧＢＴ主領域２と同様に第１Ｐ＋層１２の上面側に設置されているため、電流検知領域３においても、ＩＧＢＴ主領域２と同様に電流が流れる。Ｖａ＜Ｖｂ，Ｖｃの時には電流検知領域３には電流は殆ど流れず、Ｖａ＞Ｖｂ，Ｖｃの時には第１Ｐ＋層１２（コレクタ領域）から第２Ｎ＋層１７１（エミッタ領域）にＩＧＢＴ検知電流Ｉ１２が流れる。本実施例では、電流検知領域３とＩＧＢＴ主領域２との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。これによって、電流検知領域３のＩＧＢＴ検知電流Ｉ１２に対する第１Ｐ＋層１２（コレクタ領域）と第１Ｎ＋層１１（カソード領域）との境界の影響を小さくでき、ＩＧＢＴ検知電流Ｉ１２を安定化させることができる。
上記のとおり、本実施例では、ＩＧＢＴ電流を検知可能な第１の電流検知領域は、ＩＧＢＴ主領域に隣接して配置されており、ＩＧＢＴ主領域のコレクタ領域が第１の電流検知領域のコレクタ領域に接するまで伸びている。これによって、電流検知領域を流れるＩＧＢＴ検知電流を安定化させることができる。特に、ＩＧＢＴとダイオードとの境界（線分ＡＢ）は電流検知領域の下層には位置していないため、ＩＧＢＴ主領域を流れるＩＧＢＴ主電流と、電流検知領域を流れるＩＧＢＴ検知電流との比が安定化する。電流検知領域をＩＧＢＴ電流検知領域として利用すれば、ＩＧＢＴ主電流を精度よく検知することができる。
尚、ＩＧＢＴ検知電流Ｉ１２とＩＧＢＴ主電流Ｉ２との比Ｉ１２／Ｉ２は、基板の表面におけるＩＧＢＴ主領域２の面積Ｓ２と電流検知領域３の面積Ｓ１２との比Ｓ１２／Ｓ２に依存する。面積比Ｓ１２／Ｓ２を調整することによって、ＩＧＢＴ検知電流Ｉ１２とＩＧＢＴ主電流Ｉ２との比Ｉ１２／Ｉ２を調整することができる。
図３は、本実施例に係る半導体装置２００の平面図であり、半導体基板の主活性領域と電流検知領域との境界部分の近傍を示す図である。図４は図３のＩＶ−ＩＶ線断面を拡大した図である。
半導体装置２００では、半導体基板２０の裏面側に形成された第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の位置が半導体装置１００と異なっている。主活性領域において、第１Ｎ＋層１１を備えた領域がダイオード主領域１となり、第１Ｐ＋層１２を備えた領域がＩＧＢＴ活性領域２となる。電流検知領域３は、ダイオード主領域１と同様に、第１Ｎ＋層１１の上面側に設置されている。その他の構成は半導体装置１００と同様の構成であるため、重複説明を省略する。また、図４においては、Ｎ−層１３より表面側の層の細部の構成については、図示を省略している。
本実施例においては、図３および図４に示すように、電流検知領域３は、ダイオード主領域１と同様に、第１Ｎ＋層１１の上面側に設けられている。電流検知領域３は、ダイオード主領域１に隣接して配置されており、ダイオード主領域１のカソード領域と、電流検知領域３のカソード領域とは、同一の層（第１Ｎ＋層１１）として形成されている。電流検知領域３のＮ−層１３より表面側の層の構成は、ダイオード主領域１と同様である。すなわち、電流検知領域３は、ダイオードであり、第１Ｎ＋層１１はカソード領域、Ｎ−層１３およびＰ層１４１は導電領域、第２Ｐ＋層１６１はアノード領域として利用される。
第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は、電流検知領域３の周囲に形成されたＰ層１５２の外部であって、ダイオード主領域１とＩＧＢＴ主領域２との間に存在している。電流検知領域３とダイオード主領域１との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。実施例１と同様に、半導体装置２００では、ＩＧＢＴとダイオードとの境界は、第１Ｐ＋層１２であるコレクタ領域と、第１Ｎ＋層１１であるカソード領域との境界に一致する。
実施例１と同様に、半導体装置２００の第１Ｎ＋層１１、第１Ｐ＋層１２を裏面電極に接続し、ダイオード主領域１、ＩＧＢＴ主領域２の第２Ｎ＋層１７２、１７３、第２Ｐ＋層１６２、１６３を主表面電極に接続する。電流検知領域３の第２Ｎ＋層１７１、第２Ｐ＋層１６１を検知表面電極に接続する。
裏面電極の電位Ｖａを、主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、ダイオード主領域１ではダイオード主電流Ｉ１が流れ、ＩＧＢＴ主領域２では電流は流れない。
一方、裏面電極の電位Ｖａを主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも高くし、ゲート電極に正電圧（正バイアス）を印加すると（Ｖａ＞Ｖｂ，Ｖｃ）、ＩＧＢＴ主領域２ではＩＧＢＴ主電流Ｉ２が流れ、ダイオード主領域１では電流は流れない。
電流検知領域３は、ダイオード主領域１と同様に第１Ｎ＋層１１の上面側に設置されているため、Ｖａ＜Ｖｂ，Ｖｃの時にはダイオード主領域１と同様に電流Ｉ１１（ダイオード検知電流）が流れる。Ｖａ＞Ｖｂ，Ｖｃの時には電流は殆ど流れない。本実施例では、電流検知領域３とダイオード主領域１との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。これによって、電流検知領域３のダイオード検知電流Ｉ１１における第１Ｐ＋層１２（コレクタ領域）と第１Ｎ＋層１１（カソード領域）との境界の影響を小さくでき、ダイオード検知電流Ｉ１１を安定化させることができる。
上記のとおり、本実施例では、ダイオード電流を検知可能な電流検知領域は、ダイオード主領域に隣接して配置されており、ダイオード主領域のカソード領域が電流検知領域のカソード領域に接するまで伸びている。これによって、電流検知領域を流れるダイオード検知電流を安定化させることができる。特に、ＩＧＢＴとダイオードとの境界（線分ＡＢ）は電流検知領域の下層には位置していないため、ダイオード主領域を流れるダイオード主電流と、電流検知領域を流れるダイオード検知電流との比が安定化する。電流検知領域をダイオード電流検知領域として利用すれば、ダイオード主電流を精度よく検知することができる。
尚、ダイオード検知電流Ｉ１１とダイオード主電流Ｉ１との比Ｉ１１／Ｉ１は、基板の表面におけるダイオード主領域１の面積Ｓ１と電流検知領域の面積Ｓ１１との比Ｓ１１／Ｓ１に依存する。面積比Ｓ１１／Ｓ１を調整することによって、ダイオード検知電流Ｉ１１とダイオード主電流Ｉ１との比Ｉ１１／Ｉ１を調整することができる。
尚、上記の実施例１と実施例２とは、当然に組み合わせて用いることが可能である。
図５は、本実施例に係る半導体装置３００の平面図であり、半導体基板の主活性領域と電流検知領域との境界部分の近傍を示す図である。図６は図５のＩＶ−ＩＶ線断面を拡大した図である。
図５、６に示すように、半導体装置３００には、電流検知領域３１と電流検出領域３２が設置されている。また、半導体基板３０の裏面側に形成された第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）が電流検知領域３１と電流検知領域３２との間の不活性領域に位置している。電流検知領域３１、電流検知領域３２は、実施例１の電流検出領域３と同様にそれぞれＰ層１５２に囲まれている。その他の構成は半導体装置１００と同様の構成であるため、重複説明を省略する。また、図６においては、Ｎ−層１３より表面側の層の細部の構成については、図示を省略している。
本実施例においては、図５および図６に示すように、電流検知領域３１と電流検知領域３２とは互いに隣接して設置されている。電流検知領域３１は、ダイオード主領域１と同様に、第１Ｎ＋層１１の上面側に設置されており、電流検知領域３２は、ＩＧＢＴ主領域２と同様に第１Ｐ＋層１２の上面側に設置されている。すなわち、電流検知領域３１にはダイオードが作り込まれており、電流検知領域３２にはＩＧＢＴが作り込まれている。
第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）の一部は、電流検知領域３１と電流検知領域３２の間の領域に位置している。電流検知領域３１と電流検知領域３２の間の領域では、第１Ｐ＋層１２と第１Ｎ＋層１１との境界部分の上方には、Ｎ−層１３とＰ層１５２が設けられているのみであり、電気伝導に寄与しない不活性領域となっている。電流検知領域３１と電流検知領域３２は、第１Ｐ＋層１２と第１Ｎ＋層１１との境界に対して対向する位置に設置されている。電流検知領域３１は、ダイオード主領域１に隣接して配置されており、ダイオード主領域１のカソード領域と、電流検知領域３のカソード領域とは、同一の層（第１Ｎ＋層１１）として形成されている。電流検知領域３２は、ＩＧＢＴ主領域２に隣接して配置されており、ＩＧＢＴ主領域２（図６には図示されていない）のコレクタ領域と、電流検知領域３のコレクタ領域とは、同一の層（第１Ｐ＋層１２）として形成されている。半導体装置３００において、ＩＧＢＴとダイオードとの境界は、第１Ｐ＋層１２であるコレクタ領域と、第１Ｎ＋層１１であるカソード領域との境界に一致する。
実施例１、２と同様に、半導体装置３００の第１Ｎ＋層１１、第１Ｐ＋層１２を裏面電極に接続し、ダイオード主領域１、ＩＧＢＴ主領域２の第２Ｎ＋層１７２、１７３、第２Ｐ＋層１６２、１６３を主表面電極に接続する。電流検知領域３１、電流検知領域３２の第２Ｎ＋層１７１、第２Ｐ＋層１６１を検知表面電極に接続する。電流検知領域３１、電流検知領域３２とは互いに近接して設置されているため、例えば、１つの電極パッドによって接続できる。
裏面電極の電位Ｖａを主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも低くすると（Ｖａ＜Ｖｂ，Ｖｃ）、ダイオード主領域１ではダイオード主電流Ｉ１が流れ、ＩＧＢＴ主領域２では電流は流れない。同様に、電流検知領域３１にはダイオード検知電流Ｉ１１が流れ、電流検知領域３２には電流は殆ど流れない。実施例２と同様に、電流検知領域３１とダイオード主領域１との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していないため、電流検知領域３１に流れるダイオード検知電流Ｉ１１を安定化させることができる。
一方、裏面電極の電位Ｖａを主表面電極の電位Ｖｂ、検知表面電極の電位Ｖｃよりも高くし（Ｖａ＞Ｖｂ，Ｖｃ）、ゲート電極に正電圧（正バイアス）を印加すると、ＩＧＢＴ主領域２ではＩＧＢＴ主電流Ｉ２が流れ、ダイオード主領域１では電流は流れない。同様に、電流検知領域３２にはＩＧＢＴ検知電流Ｉ１２が流れ、電流検知領域３１には電流は殆ど流れない。実施例１と同様に、電流検知領域３２とＩＧＢＴ主領域２との間には、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）は存在していない。これによって、電流検知領域３２に流れるＩＧＢＴ検知電流Ｉ１２を安定化させることができる。
本実施例では、ＩＧＢＴ主電流を検知する電流検知領域３２に隣接してダイオード主電流を検知する電流検知領域３１を配置し、１つの検知表面電極に接続している。これによって、電流検知領域の配線等を簡略化することができる。
また、本実施例においては、電流検知領域３１（ダイオード電流検知領域）と電流検知領域３２（ＩＧＢＴ電流検知領域）との間に不活性領域が形成されている。すなわち、電流検知領域３２の第１Ｐ＋層１２（コレクタ領域）と電流検知領域３１の第１Ｎ＋層１１（カソード領域）は、それぞれ不活性領域まで伸びている。ＩＧＢＴ電流とダイオード電流が不安定となる第１Ｐ＋層（コレクタ領域）と第１Ｎ＋層（カソード領域）の境界の上方に電気伝導に寄与しない不活性領域が設置されているので、ＩＧＢＴ検知電流とダイオード検知電流の測定精度がさらに向上する。
尚、図７、図８に示すように、電流検知領域３１と電流検知領域３２の間の領域のＮ−層１３の表面側の全体にＰ層１５２ａを形成してもよい。１つのＰ層によって電流検知領域３１と電流検知領域３２を分離しているため、電流検知領域３１と電流検知領域３２の間の距離を短くすることができる。この場合、第１Ｐ＋層１２と第１Ｎ＋層１１との境界（線分ＡＢ）が、Ｐ層１５２ａのほぼ中央に位置するように設計することが好ましい。量産時において第１Ｐ＋層１２と第１Ｎ＋層１１との境界の位置にばらつきが生じても、第１Ｐ＋層１２と第１Ｎ＋層１１との境界を不活性領域であるＰ層１５２ａの下方に収めることができるため、ロバスト性を向上させることができる。
また、上記の実施例においては、ＩＧＢＴ主電流を検知する電流検知領域３２とダイオード主電流を検知する電流検知領域３１とを別に設置していたが、図９、図１０に示すように、ＩＧＢＴ主電流を検知するＩＧＢＴ電流検知部とダイオード主電流を検知するダイオード電流検知部とを同一の電流検知領域に設置してもよい。電流検知領域３３のうち、カソード領域（第１Ｎ＋層１１）の上層部分がダイオード電流検知部３３１であり、コレクタ領域（第１Ｐ＋層１２）の上層部分がＩＧＢＴ電流検知部３３２である。２つの電流検知領域を用いてＩＧＢＴ電流とダイオード電流を検知する場合と比較して、電流検知領域の設置スペースを小さくすることができる。尚、１つのセルによってダイオード電流とＩＧＢＴ電流を検知する場合、例えば、図９、図１０に示すように、電流検知領域の大きさに対するＩＧＢＴとダイオードとの境界部分の大きさがより小さくなるように設計することが好ましい。これによって、ＩＧＢＴ検知電流、ダイオード検知電流に対するＩＧＢＴとダイオードとの境界部分の影響を小さくすることができる。
上記の本発明に係る実施例１〜３によれば、ＩＧＢＴ素子領域とダイオード素子領域とを同一半導体基板に備えた半導体装置において、電流検知領域によるＩＧＢＴ検知電流、ダイオード検知電流の検知精度を向上させることができる。
尚、上記の実施例１〜３に記載の半導体装置は、従来の半導体装置の製造工程に用いられている技術を応用して製造することができる。従来の半導体装置の製造工程を大幅に変更することなく製造できるため、製造工程での手間やコスト、時間を大幅に増大させることなく製造することが可能である。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１ ダイオード主領域
２ ＩＧＢＴ主領域
３、３１、３２、３３ 電流検知領域
１０、２０、３０ 半導体基板
１１ 第１Ｎ＋層
１２ 第１Ｐ＋層
１３ Ｎ−層
１８ トレンチゲート
１００、２００、３００ 半導体装置
１４１、１４２、１４３ Ｐ−層
１５１、１５２、１５２ａ、１５３ Ｐ層
１６１、１６２、１６３ 第２Ｐ＋層
１７１、１７２ 第２Ｎ＋層
１９１ トレンチ
１９２ ゲート絶縁膜
１９３ ゲート電極
３３１ ダイオード電流検知部
３３２ ＩＧＢＴ電流検知部

Claims (7)

  1. ＩＧＢＴ素子領域と、ダイオード素子領域と、ＩＧＢＴ素子領域を流れるＩＧＢＴ電流を少なくとも検知可能な第１の電流検知領域と、が同一半導体基板内に形成されている半導体装置であって、
    ＩＧＢＴ素子領域と第１の電流検知領域の少なくとも一部では、第２導電型のコレクタ領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    ダイオード素子領域では、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    第１の電流検知領域は、ＩＧＢＴ素子領域に隣接して配置されており、
    ＩＧＢＴ素子領域のコレクタ領域が第１の電流検知領域のコレクタ領域に接するまで伸びていることを特徴とする半導体装置。
  2. 第１の電流検知領域の全域で、第２導電型のコレクタ領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    半導体基板にはダイオード素子領域を流れるダイオード電流を検知可能な第２の電流検知領域がさらに形成されており、
    第２の電流検知領域には、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    第２の電流検知領域は、ダイオード素子領域に隣接して配置されており、
    ダイオード素子領域のカソード領域が第２の電流検知領域のカソード領域に接するまで伸びていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の電流検知領域に隣接して前記第２の電流検知領域が配置されていることを特徴とする請求項２に記載の半導体装置。
  4. 半導体基板には、前記第１の電流検知領域と前記第２の電流検知領域の間に不活性領域がさらに形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の電流検知領域のコレクタ領域と前記第２の電流検知領域のカソード領域は、それぞれ前記不活性領域まで伸びていることを特徴とする請求項４に記載の半導体装置。
  6. 第１の電流検知領域は、ダイオード素子領域を流れるダイオード電流を検知可能となっており、
    第１の電流検知領域のうちコレクタ領域が形成されていない部分では、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    第１の電流検知領域は、ダイオード素子領域に隣接して配置されており、
    ダイオード素子領域のカソード領域が第１の電流検知領域のカソード領域に接するまで伸びていることを特徴とする請求項１に記載の半導体装置。
  7. ＩＧＢＴ素子領域と、ダイオード素子領域と、ダイオード素子領域を流れるダイオード電流を検知するダイオード電流検知領域と、が同一半導体基板内に形成されている半導体装置であって、
    前記ＩＧＢＴ素子領域には、第２導電型のコレクタ領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    前記ダイオード素子領域とダイオード電流検知領域には、第１導電型のカソード領域と第１導電型のドリフト領域と第２導電型のボディ領域が順に積層されており、
    前記ダイオード電流検知領域は、ダイオード素子領域に隣接して配置されており、
    前記ダイオード素子領域のカソード領域が前記ダイオード電流検知領域のカソード領域に接するまで伸びていることを特徴とする半導体装置。
JP2009033688A 2009-02-17 2009-02-17 半導体装置 Expired - Fee Related JP4877337B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009033688A JP4877337B2 (ja) 2009-02-17 2009-02-17 半導体装置
CN201080008205.4A CN102318072B (zh) 2009-02-17 2010-02-12 半导体器件
PCT/JP2010/052488 WO2010095700A2 (en) 2009-02-17 2010-02-12 Semiconductor device
US13/201,791 US8723220B2 (en) 2009-02-17 2010-02-12 Semiconductor device
DE112010000738.1T DE112010000738B4 (de) 2009-02-17 2010-02-12 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009033688A JP4877337B2 (ja) 2009-02-17 2009-02-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011222604A Division JP5200148B2 (ja) 2011-10-07 2011-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2010192565A true JP2010192565A (ja) 2010-09-02
JP4877337B2 JP4877337B2 (ja) 2012-02-15

Family

ID=42110265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009033688A Expired - Fee Related JP4877337B2 (ja) 2009-02-17 2009-02-17 半導体装置

Country Status (5)

Country Link
US (1) US8723220B2 (ja)
JP (1) JP4877337B2 (ja)
CN (1) CN102318072B (ja)
DE (1) DE112010000738B4 (ja)
WO (1) WO2010095700A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186206A (ja) * 2011-03-03 2012-09-27 Mitsubishi Electric Corp 半導体装置
US8471291B2 (en) 2010-05-07 2013-06-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2014118859A1 (ja) * 2013-01-31 2014-08-07 株式会社デンソー 炭化珪素半導体装置
JP2015018861A (ja) * 2013-07-09 2015-01-29 三菱電機株式会社 半導体装置
JP2015167208A (ja) * 2014-03-04 2015-09-24 トヨタ自動車株式会社 半導体装置
JP5979570B2 (ja) * 2013-07-10 2016-08-24 パナソニックＩｐマネジメント株式会社 半導体装置、及びそれを用いたインバータ
US9972707B2 (en) 2014-02-10 2018-05-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2018181955A (ja) * 2017-04-06 2018-11-15 富士電機株式会社 半導体装置
JP2019149497A (ja) * 2018-02-28 2019-09-05 富士電機株式会社 半導体装置
WO2022202089A1 (ja) * 2021-03-26 2022-09-29 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP5932623B2 (ja) 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP2015176927A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および絶縁ゲート型バイポーラトランジスタ
CN105896999B (zh) * 2015-01-20 2018-07-27 扬州大学 一种由阻塞二极管和偏置二极管相组合的电流检测电路
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777579A (en) * 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2004088001A (ja) * 2002-08-29 2004-03-18 Renesas Technology Corp トレンチゲート型半導体装置
US20050017290A1 (en) * 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US20070158680A1 (en) * 2006-01-10 2007-07-12 Denso Corporation Semiconductor device having IGBT and diode
WO2007108456A1 (ja) * 2006-03-22 2007-09-27 Denso Corporation Ｉｇｂｔセルとダイオードセルを有する半導体装置およびその設計方法
US20090057832A1 (en) * 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
US20090114947A1 (en) * 2007-11-07 2009-05-07 Denso Corporation Semiconductor device and inverter circiut having the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5828112A (en) 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JP3367839B2 (ja) 1995-09-18 2003-01-20 株式会社東芝 半導体装置
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP3671751B2 (ja) 1999-07-02 2005-07-13 富士電機デバイステクノロジー株式会社 半導体装置およびその使用方法
JP4706462B2 (ja) * 2005-12-07 2011-06-22 トヨタ自動車株式会社 電流検出機能を有する半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
JP5298521B2 (ja) 2007-10-15 2013-09-25 富士電機株式会社 半導体装置
WO2011138832A1 (ja) * 2010-05-07 2011-11-10 トヨタ自動車株式会社 半導体装置
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
JP5200148B2 (ja) 2011-10-07 2013-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4777579A (en) * 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2004088001A (ja) * 2002-08-29 2004-03-18 Renesas Technology Corp トレンチゲート型半導体装置
US20050017290A1 (en) * 2003-07-24 2005-01-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor with built-in freewheeling diode
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20070158680A1 (en) * 2006-01-10 2007-07-12 Denso Corporation Semiconductor device having IGBT and diode
WO2007108456A1 (ja) * 2006-03-22 2007-09-27 Denso Corporation Ｉｇｂｔセルとダイオードセルを有する半導体装置およびその設計方法
US20080315248A1 (en) * 2006-03-22 2008-12-25 Denso Corporation Semiconductor Device Having Igbt Cell and Diode Cell and Method for Designing the Same
US20090057832A1 (en) * 2007-09-05 2009-03-05 Denso Corporation Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS
US20090114947A1 (en) * 2007-11-07 2009-05-07 Denso Corporation Semiconductor device and inverter circiut having the same

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471291B2 (en) 2010-05-07 2013-06-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2012186206A (ja) * 2011-03-03 2012-09-27 Mitsubishi Electric Corp 半導体装置
WO2014118859A1 (ja) * 2013-01-31 2014-08-07 株式会社デンソー 炭化珪素半導体装置
JP2014150126A (ja) * 2013-01-31 2014-08-21 Denso Corp 炭化珪素半導体装置
JP2015018861A (ja) * 2013-07-09 2015-01-29 三菱電機株式会社 半導体装置
US9627571B2 (en) 2013-07-09 2017-04-18 Mitsubishi Electric Corporation Semiconductor device
JPWO2015004891A1 (ja) * 2013-07-10 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置、及びそれを用いたインバータ
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
JP5979570B2 (ja) * 2013-07-10 2016-08-24 パナソニックＩｐマネジメント株式会社 半導体装置、及びそれを用いたインバータ
US9972707B2 (en) 2014-02-10 2018-05-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2015167208A (ja) * 2014-03-04 2015-09-24 トヨタ自動車株式会社 半導体装置
JP2018181955A (ja) * 2017-04-06 2018-11-15 富士電機株式会社 半導体装置
JP7013668B2 (ja) 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP2019149497A (ja) * 2018-02-28 2019-09-05 富士電機株式会社 半導体装置
JP7124339B2 (ja) 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
US11855077B2 (en) 2018-02-28 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device
WO2022202089A1 (ja) * 2021-03-26 2022-09-29 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2010095700A3 (en) 2011-01-20
DE112010000738B4 (de) 2014-01-23
WO2010095700A2 (en) 2010-08-26
US20110297934A1 (en) 2011-12-08
JP4877337B2 (ja) 2012-02-15
US8723220B2 (en) 2014-05-13
CN102318072B (zh) 2014-01-22
DE112010000738T5 (de) 2013-01-17
CN102318072A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4877337B2 (ja) 半導体装置
JP5447504B2 (ja) 半導体装置
JP6117602B2 (ja) 半導体装置
JP5644793B2 (ja) 半導体装置
US20150263144A1 (en) Semiconductor device and insulated gate bipolar transistor
JP6142813B2 (ja) 半導体装置
WO2017138231A1 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JPWO2020162012A1 (ja) 半導体装置および半導体モジュール
JP2008235600A (ja) 半導体装置
JP5915677B2 (ja) 半導体装置
JP5605230B2 (ja) 半導体装置
JP5680299B2 (ja) 半導体装置
JP2011142339A (ja) 半導体素子
JP2014103352A (ja) 半導体装置
JP5200148B2 (ja) 半導体装置
JP2016111333A (ja) 縦型ホール素子
JP6718140B2 (ja) 半導体装置
JP2011108751A (ja) 半導体装置
JP2007109907A (ja) 半導体装置
JP2010238993A (ja) 半導体装置
JP2009081168A (ja) 半導体装置とその内部における電界強度の計測方法
JP5884772B2 (ja) 半導体装置
JP2018120930A (ja) 半導体装置
JP2018088464A (ja) 半導体装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110805

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R151 Written notification of patent or utility model registration

Ref document number: 4877337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees