DE112010000738B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112010000738B4
DE112010000738B4 DE112010000738.1T DE112010000738T DE112010000738B4 DE 112010000738 B4 DE112010000738 B4 DE 112010000738B4 DE 112010000738 T DE112010000738 T DE 112010000738T DE 112010000738 B4 DE112010000738 B4 DE 112010000738B4
Authority
DE
Germany
Prior art keywords
region
current detection
diode
igbt
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010000738.1T
Other languages
English (en)
Other versions
DE112010000738T5 (de
Inventor
Akitaka SOENO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112010000738T5 publication Critical patent/DE112010000738T5/de
Application granted granted Critical
Publication of DE112010000738B4 publication Critical patent/DE112010000738B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit: einem IGBT-Elementbereich; einem Diodenelementbereich; und einem ersten Stromerfassungsbereich, der zur Erfassung von zumindest einem IGBT-Strom befähigt ist, der durch den IGBT-Elementbereich fließt, wobei der IGBT-Elementbereich, der Diodenelementbereich und der erste Stromerfassungsbereich in einem Halbleitersubstrat ausgebildet sind, ein Kollektorbereich von einem zweiten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp, und ein Bodybereich von dem zweiten Leitfähigkeitstyp in dem IGBT-Elementbereich sequentiell laminiert sind, ein Kollektorbereich vom zweiten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in zumindest einem Abschnitt des ersten Stromerfassungsbereiches sequentiell laminiert sind, ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in dem Diodenelementbereich sequentiell laminiert sind, der erste Stromerfassungsbereich benachbart zu dem IGBT-Elementbereich angeordnet ist, der Kollektorbereich des IGBT-Elementbereichs sich zur Verbindung mit dem Kollektorbereich des ersten Stromerfassungsbereiches erstreckt, der Kathodenbereich des Diodenelementbereichs benachbart zu dem Kollektorbereich des IGBT-Elementbereichs angeordnet ist, und der IGBT-Elementbereich zwischen dem Diodenelementbereich und dem ersten Stromerfassungsbereich angeordnet ist.

Description

  • Gebiet der Technik
  • Die Erfindung betrifft eine Halbleitervorrichtung, bei der sowohl ein Bipolartransistorelementbereich mit isoliertem Gate (IGBT) als auch ein Diodenelementbereich in einem Halbleitersubstrat ausgebildet sind.
  • Stand der Technik
  • Auf diesem Gebiet offenbart die nachveröffentlichte Druckschrift DE 10 2008 056 388 A1 eine Halbleitervorrichtung mit einem IGBT-Elementbereich, einem Diodenelementbereich und einem ersten Stromerfassungsbereich in räumlich getrennten Bereichen.
  • Für den Schutz gegen eine Beschädigung durch einen überhöhten Strom etc. wurde eine Halbleitervorrichtung mit einem Erfassungsbereich zur Erfassung des durch die Halbleitervorrichtung fließenden elektrischen Stroms bereitgestellt. Die Druckschrift JP 07-245394 A offenbart eine Halbleitervorrichtung mit einem Hauptaktivbereich (Hauptzellbereich), in dem ein IGBT ausgebildet ist, sowie einem Stromerfassungsbereich (Erfassungszellbereich) für die Erfassung des elektrischen Stroms, der durch den Hauptaktivbereich fließt, die in einem Halbleitersubstrat bereitgestellt sind. Ein zu dem auf dem Hauptaktivbereich identischer IGBT ist in dem Stromerfassungsbereich ausgebildet, und der Stromerfassungsbereich ist zu dem Hauptaktivbereich um einen Abstand von 100 μm oder mehr angeordnet. Bei dieser Konfiguration wird eine Ladungsträgerinterferenz im Grenzbereich zwischen dem Stromerfassungsbereich und dem Hauptaktivbereich verhindert, und das Stromverhältnis zwischen dem durch den Hauptaktivbereich fließenden elektrischen Hauptstrom und dem durch den Stromerfassungsbereich fließenden erfassten elektrischen Strom wird im Wesentlichen konstant gehalten.
  • Erfindungsoffenbarung
  • Bei dieser Halbleitervorrichtungsbauart gibt es jedoch die nachstehend näher bezeichneten Probleme. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diese Probleme zu beseitigen.
  • Mit einer in Sperrrichtung leitenden Halbleitervorrichtung, bei der der IGBT-Elementbereich und der Diodenelementbereich in demselben Halbleitersubstrat ausgebildet sind, sind ein Kollektorbereich von einem zweiten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp sowie ein Bodybereich von dem zweiten Leitfähigkeitstyp in dem IGBT-Elementbereich sequentiell laminiert, und ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp und ein Bodybereich vom zweiten Leitfähigkeitstyp sind in dem Diodenelementbereich sequentiell laminiert. Wenn bei dieser Bauart einer Halbleitervorrichtung der Stromerfassungsbereich ebenfalls in einem Halbleitersubstrat bereitgestellt ist, und falls in dem Stromerfassungsbereich ein IGBT identisch zu dem in dem IGBT-Elementbereich ausgebildet ist, fließt der IGBT-Erfassungsstrom durch diesen hindurch, und der IGBT-Hauptstrom, der durch den IGBT-Elementbereich fließt, kann dadurch erfasst werden. Falls eine Diode identisch zu der in dem Diodenelementbereich in dem Stromerfassungsbereich ausgebildet ist, fließt der Diodenerfassungsstrom durch diese hindurch, und der Diodenhauptstrom, der durch den Diodenelementbereich fließt, kann dadurch erfasst werden.
  • Erfindungsgemäß wurde herausgefunden, dass mit dieser Bauart von Halbleitervorrichtung der elektrische Strom, der durch den IGBT fließt (der IGBT-Hauptstrom) und der elektrische Strom, der durch die Diode fließt (der Diodenhauptstrom), in dem Grenzbereich zwischen dem IGBT und der Diode (d. h. dem Bereich um eine Grenze zwischen dem Kollektorbereich und dem Kathodenbereich) instabil wird. Der durch den IGBT fließende elektrische Strom wird mit anderen Worten durch die benachbarte Diode beeinflusst, und der durch die Diode fließende elektrische Strom wird durch den benachbarten IGBT beeinflusst. Weil die Größe des Grenzabschnitts zwischen dem IGBT und der Diode bezüglich der Größe des Hauptaktivbereichs relativ klein ist, selbst falls es einen Grenzabschnitt zwischen dem IGBT und der Diode in dem Hauptaktivbereich gibt, hat dies nur eine geringe Wirkung auf den IGBT-Haupstrom und den Diodenhauptstrom.
  • Weil jedoch der Stromerfassungsbereich signifikant klein im Vergleich zu dem Hauptaktivbereich ist, wird der Stromerfassungsbereich wahrscheinlicher durch den IGBT-Strom und den Diodenstrom beeinflusst, der an dem Grenzbereich zwischen dem IGBT und der Diode instabil ist. Bei einer in Sperrrichtung leitenden Halbleitervorrichtung, bei der der IGBT-Elementbereich und der Diodenelementbereich in einem Halbleitersubstrat ausgebildet sind, muss die Position und Größe des Stromerfassungsbereiches im Hinblick auf eine Verringerung der Wirkung des Grenzabschnitts zwischen dem IGBT und der Diode vorsichtig entworfen werden.
  • Die Aufgabe wird erfindungsgemäß durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Erfindungsgemäß umfasst eine Halbleitervorrichtung einen IGBT-Elementbereich, einen Diodenelementbereich und einen ersten Stromerfassungsbereich, der zur Erfassung von zumindest einem IGBT-Strom befähigt ist, der durch den IGBT-Elementbereich fließt (IGBT-Hauptstrom). Der IGBT-Elementbereich, der Diodenelementbereich und der erste Stromerfassungsbereich sind in einem Halbleitersubstrat ausgebildet. Ein Kollektorbereich von einem zweiten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp und ein Bodybereich von dem zweiten Leitfähigkeitstyp sind in dem IGBT-Elementbereich sequentiell laminiert. Ein Kollektorbereich von dem zweiten Leitfähigkeitstyp, ein Driftbereich von dem ersten Leitfähigkeitstyp und ein Bodybereich von dem zweiten Leitfähigkeitstyp sind in zumindest einem Abschnitt des ersten Stromerfassungsbereichs sequentiell laminiert. Ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp und ein Bodybereich vom zweiten Leitfähigkeitstyp sind in dem Diodenelementbereich sequentiell laminiert. Der erste Stromerfassungsbereich ist benachbart zu dem IGBT-Elementbereich angeordnet, und der Kollektorbereich des IGBT-Elementbereichs erstreckt sich bis zur Verbindung mit dem Kollektorbereich des ersten Stromerfassungsbereichs.
  • Mit dieser Halbleitervorrichtung ist der zur Erfassung zumindest des IGBT-Hauptstroms befähigte erste Stromerfassungsbereich benachbart zu dem IGBT-Elementbereich angeordnet (d. h. der Bereich, durch den der IGBT-Hauptstrom fließt), und der Kollektorbereich des IGBT-Elementbereichs erstreckt sich bis zur Verbindung mit dem Kollektorbereich des ersten Stromerfassungsbereichs. Der Kollektorbereich des IGBT-Elementbereichs erstreckt sich mit anderen Worten zu dem ersten Stromerfassungsbereich und außerdem bis unter zumindest einen Abschnitt des ersten Stromerfassungsbereichs. Bei dieser Konfiguration ist ein Bereich ohne Grenzabschnitt zwischen dem IGBT und der Diode zwischen dem IGBT-Elementbereich und dem ersten Stromerfassungsbereich angeordnet. Folglich kann die Instabilität in dem IGBT-Erfassungsstrom, der durch den ersten Stromerfassungsbereich fließt, unterdrückt werden, und das Verhältnis zwischen dem IGBT-Hauptstrom und dem IGBT-Erfassungsstrom kann stabilisiert werden. Die Genauigkeit, mit der der IGBT-Strom erfasst wird, kann dabei erhöht werden.
  • Mit dieser Halbleitervorrichtung kann ein zweiter Stromerfassungsbereich, der zur Erfassung des durch den Diodenelementbereich fließenden Stroms (Diodenhauptstrom) befähigt ist, ebenfalls in dem Halbleitersubstrat ausgebildet werden. Ein Kathodenbereich von einem ersten Leitfähigkeitstyp, ein Driftbereich von dem ersten Leitfähigkeitstyp und ein Bodybereich von einem zweiten Leitfähigkeitstyp sind in dem zweiten Stromerfassungsbereich sequentiell laminiert. Zudem ist der zweite Stromerfassungsbereich vorzugsweise benachbart zu dem Diodenelementbereich angeordnet, und der Kathodenbereich des Diodenelementbereichs erstreckt sich vorzugsweise bis zur Verbindung mit dem Kathodenbereich des zweiten Stromerfassungsbereichs.
  • Gemäß dieser Konfiguration ist ein Bereich ohne Grenzabschnitt zwischen dem IGBT und der Diode zwischen dem Diodenelementbereich (d. h. dem Bereich, in dem der Diodenhauptstrom fließt) und dem zweiten Stromerfassungsbereich angeordnet. Folglich kann die Instabilität in dem Diodenerfassungsstrom, der durch den zweiten Stromerfassungsbereich fließt, unterdrückt werden, und das Verhältnis zwischen dem Diodenhauptstrom und dem Diodenerfassungsstrom kann stabilisiert werden. Im Ergebnis kann dabei die Genauigkeit erhöht werden, mit der der Diodenstrom erfasst wird.
  • Mit dieser Halbleitervorrichtung kann der zweite Stromerfassungsbereich benachbart zu dem ersten Stromerfassungsbereich angeordnet werden.
  • Bei der in Sperrrichtung leitenden Halbleitervorrichtung fließen der IGBT-Strom und der Diodenstrom nicht gleichzeitig. Falls der erste Stromerfassungsbereich und der zweite Stromerfassungsbereich zueinander benachbart sind, kann somit der jeweilige Erfassungsstrom für die vorstehend beschriebenen Ströme erhalten werden, selbst falls der erste und der zweite Stromerfassungsbereich in Kontakt mit einer einzelnen Oberflächenelektrode bestehen (beispielsweise eine Elektrodenkontaktfläche). Demgemäß kann die Leiterbahnanordnung des Erfassungsabschnitts vereinfacht werden.
  • Falls der zweite Stromerfassungsbereich benachbart zu dem ersten Stromerfassungsbereich angeordnet ist, kann ferner ein inaktiver Bereich zwischen dem ersten Stromerfassungsbereich und dem zweiten Stromerfassungsbereich ausgebildet sein.
  • Zudem können der Kollektorbereich des ersten Stromerfassungsbereichs und der Kathodenbereich des zweiten Stromerfassungsbereichs jeweils zu dem inaktiven Bereich erstreckt sein.
  • Aufgrund der Gegenwart des inaktiven Bereichs, der keine Durchleitung von Elektrizität zu dem Grenzabschnitt des ersten Stromerfassungsbereichs und des zweiten Stromerfassungsbereichs erlaubt, fließt kein instabiler IGBT-Strom und Diodenstrom in den ersten und den zweiten Stromerfassungsbereich. Daher kann das Verhältnis zwischen dem Hauptstrom und dem Erfassungsstrom im Wesentlichen konstant ausgebildet sein, und die Stromerfassung kann mit einem höheren Grad an Genauigkeit durchgeführt werden.
  • Die vorliegend offenbarte Technik ist selbst in einem Fall effektiv, bei dem der Diodenhauptstrom durch den ersten Stromerfassungsbereich zusätzlich zu dem IGBT-Hauptstrom zu erfassen ist. Dabei sind ein Kathodenbereich von einem ersten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp und ein Bodybereich von einem zweiten Leitfähigkeitstyp sequentiell in einem Abschnitt des ersten Stromerfassungsbereichs laminiert, in dem kein Kollektorbereich ausgebildet ist. Zudem ist der erste Stromerfassungsbereich vorzugsweise benachbart zu dem Diodenelementbereich angeordnet, und der Kathodenbereich des Diodenelementbereichs erstreckt sich vorzugsweise zur Verbindung mit dem Kathodenbereich des ersten Stromerfassungsbereichs.
  • Gemäß dem vorstehend beschriebenen Aufbau kann zusätzlich zu dem IGBT-Strom der Diodenstrom ebenfalls mit guter Genauigkeit unter Verwendung des ersten Stromerfassungsbereichs erfasst werden. Im Vergleich zu dem Fall, wenn zwei Stromerfassungsbereiche zur Erfassung des IGBT-Stroms und des Diodenstroms verwendet werden, kann der durch die Stromerfassungsbereiche eingenommene Platz reduziert werden.
  • Die vorliegende offenbarte Technik ist außerdem effektiv, wenn nur der zur Erfassung des Diodenstroms befähigte Diodenstromerfassungsbereich in dem Halbleitersubstrat ausgebildet ist. Wie bei dem Diodenelementbereich sind hierbei der Kathodenbereich vom ersten Leitfähigkeitstyp, der Driftbereich vom ersten Leitfähigkeitstyp und der Bodybereich vom zweiten Leitfähigkeitstyp in dem Diodenstromerfassungsbereich sequentiell laminiert. Zudem ist der Diodenstromerfassungsbereich benachbart zu dem Diodenelementbereich angeordnet, und der Kathodenbereich des Diodenelementbereichs erstreckt sich bis zur Verbindung mit dem Kathodenbereich des Diodenstromerfassungsbereichs. Daher kann die Genauigkeit, mit der der Diodenstrom erfasst wird, verbessert werden.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine schematische Ansicht von einer Halbleitervorrichtung nach Ausführungsbeispiel 1.
  • 2 zeigt eine schematische Schnittansicht entlang der Linie II-II aus 1.
  • 3 zeigt eine schematische Ansicht einer Halbleitervorrichtung nach Ausführungsbeispiel 2.
  • 4 zeigt eine schematische Schnittansicht entlang einer Linie IV-IV aus 3.
  • 5 zeigt eine schematische Draufsicht einer Halbleitervorrichtung nach Ausführungsbeispiel 3.
  • 6 zeigt eine schematische Schnittansicht entlang einer Linie VI-VI aus 5.
  • 7 zeigt eine schematische Draufsicht einer abgewandelten Halbleitervorrichtung.
  • 8 zeigt eine schematische Schnittansicht entlang einer Linie VIII-VIII aus 7.
  • 9 zeigt eine schematische Draufsicht einer weiteren abgewandelten Halbleitervorrichtung.
  • 10 zeigt eine schematische Schnittansicht entlang einer Linie X-X aus 9.
  • Bevorzugte Ausführungsbeispiele
  • (Ausführungsbeispiel 1)
  • Ausführungsbeispiel 1 der Erfindung ist nachstehend unter Bezugnahme auf die beiliegende Zeichnung beschrieben. 1 zeigt eine schematische Draufsicht einer Halbleitervorrichtung 100, und zeigt den Bereich um einen Grenzabschnitt zwischen einem Hauptaktivbereich und einem Stromerfassungsbereich. 2 zeigt eine schematisch erweiterte Schnittansicht entlang der Linie II-II aus 1.
  • Gemäß den 1 und 2 umfasst die Halbleitervorrichtung 100 einen Diodenhauptbereich 1, einen IGBT-Hauptbereich 2, einen Stromerfassungsbereich 3 und einen Diffusionsschichtbereich 4, die in einem Halbleitersubstrat 10 ausgebildet sind. Das Halbleitersubstrat 10 umfasst eine erste N+-Schicht 11; eine erste P+-Schicht 12 benachbart zu der ersten N+-Schicht 11; eine auf den Oberflächen der ersten N+-Schicht 11 und der ersten P+-Schicht 12 ausgebildete N–-Schicht 13; sowie auf der Oberfläche der N–-Schicht 13 ausgebildete P–-Schichten 141, 142, 143 und P-Schichten 151, 152, 153. Zwei der P+-Schichten 161, 162, 163 und zwei der N+-Schichten 171, 172, 173 sind jeweils auf der Oberfläche der P–-Schichten 141, 142, 143 angeordnet. Die P-Schichten 151 bis 153 sind in tieferen Positionen als die P–-Schichten 141 bis 143 in dem Halbleitersubstrat 10 ausgebildet. Eine Vielzahl von Grabengates 18 sind von der oberen Oberfläche des Halbleitersubstrates 10 zu der N–-Schicht 13 hin angeordnet. Die Tiefe der Grabengates 18 ist tiefer als die P–-Schichten 141 bis 143 und flacher als die P-Schichten 151 bis 153. Die Grabengates 18 umfassen eine Gateisolationsschicht 192, die innerhalb eines Grabens 191 ausgebildet ist, sowie eine Gateelektrode 193, die das Innere des Grabens füllt. Die zweiten N+-Schichten 171, 172, 173 stehen in Kontakt mit den Grabengates 18.
  • Gemäß den 1 und 2 ist der Diodenhauptbereich 1 ein Hauptaktivbereich der ersten N+-Schicht 11 auf deren oberen Oberflächenseite. Die erste N+-Schicht 11 kann als ein Kathodenbereich verwendet werden, die N–-Schicht 13 und die P–-Schicht 143 können als leitende Bereiche verwendet werden, und die zweite P+-Schicht 163 kann als Anodenbereich verwendet werden.
  • Der IGBT-Hauptbereich 2 ist ein Hauptaktivbereich der ersten P+-Schicht 12 auf deren oberen Oberflächenseite. Die erste P+-Schicht 12 kann als Kollektorbereich verwendet werden, die N–-Schicht 13 kann als Driftbereich verwendet werden, die P–-Schicht 142 kann als Bodybereich verwendet werden, die zweite N+-Schicht 172 kann als Emitterbereich verwendet werden, und die zweite P+-Schicht 162 kann als Bodykontaktbereich verwendet werden. Die Halbleitervorrichtung 100 ist mit anderen Worten eine in Sperrrichtung leitende Halbleitervorrichtung mit, in einem Halbleitersubstrat, einem IGBT-Elementbereich mit einem Kollektorbereich (in der ersten P+-Schicht 12) auf der Bodenschicht des Halbleitersubstrates 10, sowie einem Diodenelementbereich mit einem Kathodenbereich (der ersten N+-Schicht 11) auf der Bodenschicht des Halbleitersubstrates 10.
  • Die Grenze zwischen dem Diodenhauptbereich 1 und dem IGBT-Hauptbereich 2 ist eine Grenze zwischen der ersten N+-Schicht 11 und der ersten P+-Schicht 12, die in der unteren Oberflächenseite des Halbleitersubstrates 10 ausgebildet ist, und ist als gestrichelte Linie AB in den 1 und 2 gezeigt. Die Grenze zwischen dem IGBT und der Diode, die in dem Halbleiterbereich 100 ausgebildet sind, fällt mit der Grenze zwischen dem Kollektorbereich (erste P+-Schicht 12) und dem Kathodenbereich (erste N+-Schicht 11) zusammen. Gemäß den 1 und 2 sind mit dem Diodenhauptbereich 1 und dem IGBT-Hauptbereich 2 die N–-Schicht 13 des Halbleitersubstrates 10 und die auf deren Oberfläche ausgebildeten Schichten (die Schichten auf der Oberflächenseite der N–-Schicht 13) identisch zueinander aufgebaut, und nur die Schicht auf der unteren Oberflächenseite der N–-Schicht 13 (d. h. die erste N+-Schicht 11 bzw. die erste P+-Schicht 12) sind in dem Diodenhauptbereich 1 und dem IGBT-Hauptbereich 2 verschieden. Mit anderen Worten kann mit dem Hauptaktivbereich der Halbleitervorrichtung 100, wenn die Schicht auf der unteren Oberflächenseite des Halbleitersubstrates 10 die erste N+-Schicht 11 ist, der Hauptaktivbereich als der Diodenhauptbereich 1 verwendet werden, und wenn die Schicht auf der unteren Oberflächenseite der Halbleitervorrichtung 10 die erste P+-Schicht 12 ist, kann der Hauptaktivbereich als der IGBT-Hauptbereich 2 verwendet werden.
  • Wie mit dem IGBT-Hauptbereich 2 ist der Stromerfassungsbereich 3 in der ersten P+-Schicht 12 auf deren oberer Oberflächenseite angeordnet. Gemäß den 1 und 2 ist der Stromerfassungsbereich 3 benachbart zu dem IGBT-Hauptbereich 2 angeordnet, und der Kollektorbereich des IGBT-Hauptbereichs 2 und der Kollektorbereich des Stromerfassungsbereichs 3 sind integriert als eine Schicht (die erste P+-Schicht 12) ausgebildet. Der Aufbau der oberen Oberflächeseite der N–-Schicht 13 des Stromerfassungsbereichs 3 ist identisch zu dem des Diodenhauptbereichs 1 und des IGBT-Hauptbereichs 2. Mit anderen Worten ist der Stromerfassungsbereich 3 ein IGBT; wohingegen die erste P+-Schicht 12 als Kollektorbereich verwendet werden kann, die N–-Schicht 13 als Driftbereich verwendet werden kann, die P–-Schicht 141 als Bodybereich verwendet werden kann, die zweite N+-Schicht 171 als Emitterbereich verwendet werden kann, und die zweite P+-Schicht 161 als Bodykontaktbereich verwendet werden kann.
  • Der Stromerfassungsbereich 3 ist von der P-Schicht 152 umgeben. Die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) ist außerhalb der um die Umgebung des Stromerfassungsbereichs 3 ausgebildeten P-Schicht 152 angeordnet, und liegt zwischen dem Diodenhauptbereich 1 und dem IGBT-Hauptbereich 2. Die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) existiert nicht zwischen dem Stromerfassungsbereich 3 und dem IGBT-Hauptbereich 2.
  • Der Diffusionsschichtbereich 4 ist um die Umgebung des Stromerfassungsbereichs 3 angeordnet, und umfasst die P-Schichten 151, 152 (tiefe Diffusionsschichten). Die P-Schichten 151, 152 sind inaktive Bereiche, die nicht zur elektrischen Leitfähigkeit beitragen, und die Bewegung von Ladungsträgern zwischen dem Stromerfassungsbereich 3 und dem Diodenhauptbereich 1 sowie dem IGBT-Hauptbereich 2 kann durch diese inaktiven Bereiche blockiert werden.
  • Die erste N+-Schicht 11 und die erste P+-Schicht 12 stehen in Verbindung zu einer (nicht dargestellten) unteren Oberflächenelektrode, die zweiten N+-Schichten 172, 173 und die zweiten P+-Schichten 162, 163 stehen in Verbindung zu einer (nicht dargestellten) Hauptoberflächenelektrode, und die zweite N+-Schicht 171 und die zweite P+-Schicht 161 stehen in Verbindung zu einer (nicht dargestellten) Erfassungsoberflächenelektrode.
  • In dem IGBT-Hauptbereich 2 wird in der P–-Schicht 142 (dem Bodybereich) in dem Bereich nahe dem Grabengate 18 ein Kanal ausgebildet, und ein IGBT-Hauptstrom I2 fließt von der ersten P+-Schicht 12 (dem Kollektorbereich) zu der zweiten N+-Schicht 172 (dem Emitterbereich), wenn das elektrische Potenzial Va der unteren Oberflächenelektrode höher als das elektrische Potenzial Vb der Hauptoberflächenelektrode sowie das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist (Va > Vb, Vc). Durch den Diodenhauptbereich 1 fließt kein elektrischer Strom.
  • Wenn im Gegensatz dazu in dem Diodenhauptbereich 1 das elektrische Potenzial Va der unteren Oberflächenelektrode niedriger als das elektrische Potenzial Vb der Hauptoberflächenelektrode sowie das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist (Va < Vb, Vc), fließt ein Diodenhauptstrom I1 von der zweiten P+-Schicht 163 (dem Anodenbereich) zu der ersten N+-Schicht 11 (dem Kathodenbereich) über die N–-Schicht 13 und die P–-Schicht 143. Durch den IGBT-Hauptbereich 2 fließt kein elektrischer Strom.
  • Weil der Stromerfassungsbereich 3 in der ersten P+-Schicht 12 auf deren oberer Oberflächenseite auf dieselbe Weise wie der IGBT-Hauptbereich 2 angeordnet ist, fließt der elektrische Strom durch den Stromerfassungsbereich 3 auf dieselbe Weise wie bei dem IGBT-Hauptbereich 2. Durch den Stromerfassungsbereich 3 fließt nahezu kein elektrischer Strom, wenn Va < Vb, Vc ist, aber der IGBT-Erfassungsstrom I12 fließt von der ersten P+-Schicht 12 (dem Kollektorbereich) zu der zweiten N+-Schicht 171 (dem Emitterbereich), wenn Va > Vb, Vc. Bei dem vorliegenden Ausführungsbeispiel existiert die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (die gestrichelte Linie AB) nicht zwischen dem Stromerfassungsbereich 3 und dem IGBT-Hauptbereich 2. Bei dieser Konfiguration kann die Wirkung der Grenze zwischen der ersten P+-Schicht 12 (dem Kollektorbereich) und der ersten N+-Schicht 11 (dem Kathodenbereich) bezüglich des IGBT-Erfassungsstroms I12 des Stromerfassungsbereichs 3 minimiert werden, und der IGBT-Erfassungsstrom I12 kann stabilisiert werden.
  • Nach vorstehender Beschreibung ist bei dem vorliegenden Ausführungsbeispiel der zur Erfassung des IGBT-Stroms befähigte erste Stromerfassungsbereich benachbart zu dem IGBT-Hauptbereich angeordnet, und der Kollektorbereich des IGBT-Hauptbereichs erstreckt sich bis zur Verbindung mit dem Kollektorbereich des ersten Stromerfassungsbereichs. Bei dieser Konfiguration kann der IGBT-Erfassungsstrom, der durch den ersten Erfassungsbereich fließt, stabilisiert werden. Insbesondere weil die Grenze zwischen dem IGBT und der Diode (die gestrichelte Linie AB) nicht auf der unteren Schicht des Stromerfassungsbereichs positioniert ist, wird das Verhältnis zwischen dem IGBT-Hauptstrom, der durch den IGBT-Hauptbereich fließt, und dem IGBT-Erfassungsstrom, der durch den Stromerfassungsbereich fließt, stabilisiert. Falls der Stromerfassungsbereich als der IGBT-Stromerfassungsbereich verwendet wird, kann der IGBT-Hauptstrom mit guter Genauigkeit erfasst werden.
  • Es versteht sich, dass das Verhältnis I12/I2 zwischen dem IGBT-Erfassungsstrom I12 und dem IGBT-Hauptstrom I2 von dem Verhältnis S12/S2 zwischen der Fläche S2 des IGBT-Hauptbereichs 2 und der Fläche S12 des Stromerfassungsbereichs 3 auf der Oberfläche des Substrates abhängt. Durch Einstellen des Flächenverhältnisses S12/S2 kann an das Verhältnis I12/I2 zwischen dem IGBT-Erfassungsstrom I12 und dem IGBT-Hauptstrom eingestellt werden.
  • (Ausführungsbeispiel 2)
  • 3 zeigt eine schematische Draufsicht einer Halbleitervorrichtung 200 gemäß dem vorliegenden Ausführungsbeispiel, und zeigt den Bereich um einen Grenzabschnitt zwischen einem Hauptaktivbereich und einem Stromerfassungsbereich auf einem Halbleitersubstrat. 4 zeigt eine schematisch erweiterte Schnittansicht entlang der Linie IV-IV aus 3.
  • Bei der Halbleitervorrichtung 200 unterscheidet sich die Position der Grenze (gestrichelte Linie AB) zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11, die in der unteren Oberflächenseite des Halbleitersubstrates 20 ausgebildet sind, gegenüber der Halbleitervorrichtung 100. Bei dem Hauptaktivbereich wird der Bereich mit der ersten N+-Schicht 11 und den auf deren Oberfläche ausgebildeten Schichten der Diodenhauptbereich 1, und der Bereich mit der ersten P+-Schicht 12 und den auf deren Oberfläche ausgebildeten Schichten wird der IGBT-Aktivbereich 2. Wie bei dem Diodenhauptbereich 1 ist der Stromerfassungsbereich 3 in der ersten N+-Schicht 11 auf deren oberen Oberflächenseite angeordnet. Da die anderen Strukturen identisch zu jenen der Halbleitervorrichtung 100 sind, wird auf eine wiederholte Beschreibung verzichtet. Zudem sind die detaillierten Aufbauten der Schichten auf der Oberflächenseite der N–-Schicht 13 in 4 nicht dargestellt.
  • Bei dem vorliegenden Ausführungsbeispiel ist gemäß den 3 und 4 der Stromerfassungsbereich 3 wie der Diodenhauptbereich 1 in der ersten N+-Schicht 11 auf deren oberen Oberflächenseite angeordnet. Der Stromerfassungsbereich 3 ist benachbart zu dem Diodenhauptbereich 1 angeordnet, und der Kathodenbereich des Diodenhauptbereichs 1 und der Kathodenbereich des Stromerfassungsbereichs 3 sind integriert als eine Schicht ausgebildet (der ersten N+-Schicht 11). Der Aufbau der Schichten auf der Oberflächenseite der N–-Schicht 13 des Stromerfassungsbereichs 3 ist identisch zu dem des Diodenhauptbereichs 1. Der Stromerfassungsbereich 3 ist mit anderen Worten eine Diode; wohingegen die erste N+-Schicht 11 als Kathodenbereich verwendet wird, die N–-Schicht 13 und die P–-Schicht 141 als leitende Bereiche verwendet werden, und die zweite P+-Schicht 161 als Anodenbereich verwendet wird.
  • Die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) ist außerhalb der um die Umgebung des Erfassungsbereichs 3 ausgebildeten P-Schicht 152 angeordnet, und liegt zwischen dem Diodenhauptbereich 1 und dem IGBT-Hauptbereich 2. Die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) existiert nicht zwischen dem Stromerfassungsbereich 3 und dem Diodenhauptbereich 1. Wie bei Ausführungsbeispiel 1 fällt bei der Halbleitervorrichtung 200 die Grenze zwischen dem IGBT und der Diode mit der Grenze zwischen dem Kollektorbereich (der ersten P+-Schicht 12) und dem Kathodenbereich (der ersten N+-Schicht 11) zusammen.
  • Wie bei Ausführungsbeispiel 1 steht die erste N+-Schicht 11 und die erste P+-Schicht 12 in Verbindung mit der unteren Oberflächenelektrode der Halbleitervorrichtung 200, während die zweiten N+-Schichten 173 und die zweiten P+-Schichten 163 des Diodenhauptbereichs 1 sowie die zweiten N+-Schichten 172 und die zweiten P+-Schichten 162 des IGBT-Hauptbereichs 2 in Kontakt mit einer Hauptoberflächenelektrode stehen. Die zweite N+-Schicht 171 und die zweite P+-Schicht 161 des Stromerfassungsbereichs 3 stehen in Verbindung mit einer Erfassungsoberflächenelektrode.
  • Wenn das elektrische Potenzial Va der unteren Oberflächenelektrode niedriger als das elektrische Potenzial Vb der Hauptoberflächenelektrode sowie das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist (Va < Vb, Vc), fließt der Diodenhauptstrom I1 in den Diodenhauptbereich 1, während kein elektrischer Strom in den IGBT-Hauptbereich 2 fließt.
  • Wenn im Gegensatz dazu das elektrische Potenzial Va der unteren Oberflächenelektrode höher als das elektrische Potenzial Vb der Hauptoberflächenelektrode und das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist, fließt der IGBT-Hauptstrom I2 in den IGBT-Hauptbereich 2, wenn eine positive Spannung (positive Vorspannung) an die Gateelektrode angelegt wird (Va > Vb, Vc), während kein elektrischer Strom in den Diodenhauptbereich 1 fließt.
  • Weil der Stromerfassungsbereich 3 in der ersten N+-Schicht 11 auf deren oberen Oberflächenseite auf dieselbe Weise wie der Diodenhauptbereich 1 angeordnet ist, fließt der elektrische Strom I11 (ein Diodenerfassungsstrom) auf dieselbe Weise wie bei dem Diodenhauptbereich 1, wenn Va < Vb, Vc gilt. Nahezu kein elektrischer Strom fließt, wenn Va > Vb, Vc gilt. Bei dem vorliegenden Ausführungsbeispiel existiert die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) nicht zwischen dem Stromerfassungsbereich 3 und dem Diodenhauptbereich 1. Demgemäß kann die Wirkung der Grenze zwischen der ersten P+-Schicht 12 (dem Kollektorbereich) und der ersten N+-Schicht 11 (dem Kathodenbereich) auf den Diodenerfassungsstrom I11 des Stromerfassungsbereichs 3 minimiert werden, und der Diodenerfassungsstrom I11 kann stabilisiert werden.
  • Gemäß vorstehender Beschreibung ist bei dem vorliegenden Ausführungsbeispiel der zur Erfassung des Diodenstroms befähigte Stromerfassungsbereich benachbart zu dem Diodenhauptbereich angeordnet, und der Kathodenbereich des Diodenhauptbereichs erstreckt sich bis zur Verbindung mit dem Kathodenbereich des Stromerfassungsbereichs. Auf diese Weise kann der durch den Stromerfassungsbereich fließende Diodenerfassungsstrom stabilisiert werden. Weil insbesondere die Grenze zwischen dem IGBT und der Diode (gestrichelte Line AB) nicht auf der Bodenschicht des Stromerfassungsbereichs positioniert ist, wird das Verhältnis zwischen dem Diodenhauptstrom, der durch den Diodenhauptbereich fließt, und dem Diodenerfassungsstrom, der durch den Stromerfassungsbereich fließt, stabilisiert. Falls der Stromerfassungsbereich als der Diodenstromerfassungsbereich verwendet wird, kann der Diodenhauptstrom mit guter Genauigkeit erfasst werden.
  • Es versteht sich, dass das Verhältnis I11/I1 zwischen dem Diodenerfassungsstrom I11 und dem Diodenhauptstrom I1 von dem Verhältnis S11/S1 zwischen der Fläche S1 des Diodenhauptbereichs 1 und der Fläche S11 des Stromerfassungsbereichs auf der Oberfläche des Substrates abhängt. Durch Einstellen des Flächenverhältnisses S11/S1 kann das Verhältnis I11/I1 zwischen dem Diodenerfassungsstrom I11 und dem Diodenhauptstrom I1 eingestellt werden.
  • Es ist versteht sich, dass die vorstehend in Verbindung mit den Ausführungsbeispielen 1 und 2 offenbarten Techniken in Kombination verwendet werden können.
  • (Ausführungsbeispiel 3)
  • 5 zeigt eine schematische Draufsicht einer Halbleitervorrichtung 300 gemäß dem vorliegenden Ausführungsbeispiel, und zeigt einen Bereich um einen Grenzabschnitt zwischen einem Hauptaktivbereich und einem Stromerfassungsbereich auf einem Halbleitersubstrat. 6 zeigt eine schematisch erweiterte Schnittansicht entlang der Linie IV-IV aus 5.
  • Gemäß den 5 und 6 sind ein Stromerfassungsbereich 31 und ein Stromerfassungsbereich 32 auf der Halbleitervorrichtung 300 angeordnet. Zudem ist die Grenze (gestrichelte Linie AB) zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11, die in der unteren Oberflächenseite des Halbleitersubstrates 30 ausgebildet ist, auf einem inaktiven Bereich zwischen dem Stromerfassungsbereich 31 und dem Stromerfassungsbereich 32 positioniert. Der Stromerfassungsbereich 31 und der Stromerfassungsbereich 32 sind jeweils durch die P-Schicht 152 umgeben, wie der Stromerfassungsbereich 3 aus Ausführungsbeispiel 1. Weil die anderen Strukturen identisch zu der Halbleitervorrichtung 100 sind, wird auf eine erneute Beschreibung verzichtet. Ferner sind die detaillierten Aufbauten der Schichten auf der Oberflächenseite der N–-Schicht 13 in 6 weggelassen.
  • Bei dem vorliegenden Ausführungsbeispiel sind gemäß den 5 und 6 der Stromerfassungsbereich 31 und der Stromerfassungsbereich 32 zueinander benachbart angeordnet. Der Stromerfassungsbereich 31 ist wie der Diodenhauptbereich 1 auf der oberen Oberflächenseite der ersten N+-Schicht 11 angeordnet, und der Stromerfassungsbereich 32 ist wie der IGBT-Hauptbereich 2 auf der oberen Oberflächenseite der ersten P+-Schicht 12 angeordnet. Mit anderen Worten ist eine Diode in dem Stromerfassungsbereich 31 ausgebildet, und ein IGBT ist in dem Stromerfassungsbereich 32 ausgebildet.
  • Ein Abschnitt der Grenze (gestrichelte Linie AB) zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 ist auf einem Bereich zwischen dem Stromerfassungsbereich 31 und dem Stromerfassungsbereich 32 positioniert. In dem Bereich zwischen dem Stromerfassungsbereich 31 und dem Stromerfassungsbereich 32 sind nur die N–-Schicht 13 und die P-Schicht 152 über dem Grenzabschnitt zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 bereitgestellt, der somit ein inaktiver Bereich wird, der nicht elektrisch leitend wird. Der Stromerfassungsbereich 31 und der Stromerfassungsbereich 32 sind an einer Position bereitgestellt, die der Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 zugewandt ist. Der Stromerfassungsbereich 31 ist benachbart zu dem Diodenhauptbereich 1 angeordnet, und der Kathodenbereich des Diodenhauptbereichs 1 und der Kathodenbereich des Stromerfassungsbereichs 3 sind integriert als eine Schicht (der ersten N+-Schicht 11) ausgebildet. Der Stromerfassungsbereich 32 ist benachbart zu dem IGBT-Hauptbereich 2 angeordnet, und der Kollektorbereich des (in 6 nicht gezeigten) IGBT-Hauptbereichs 2 sowie der Kollektorbereich des Stromerfassungsbereichs 3 sind integriert als eine Schicht (der ersten P+-Schicht 12) ausgebildet. Die Grenze zwischen dem IGBT und der Diode in der Halbleitervorrichtung 300 fällt mit der Grenze zwischen dem Kollektorbereich (der ersten P+-Schicht 12) und dem Kathodenbereich (der ersten N+-Schicht 11) zusammen.
  • Wie bei den Ausführungsbeispielen 1 und 2 stehen die erste N+-Schicht 11 und die erste P+-Schicht 12 in Verbindung mit der unteren Oberflächenelektrode der Halbleitervorrichtung 300, während die zweiten N+-Schichten 173 und die zweiten P+-Schichten 163 des Diodenhauptbereichs 1 sowie die zweiten N+-Schichten 172 und die zweiten P+-Schichten 162 des IGBT-Hauptbereichs 2 in Verbindung mit der Hauptoberflächenelektrode stehen. Die zweite N+-Schicht 171 und die zweite P+-Schicht 161 des Stromerfassungsbereichs 31 und des Stromerfassungsbereichs 32 stehen in Kontakt mit der Erfassungsoberflächenelektrode. Weil der Stromerfassungsbereich 31 und der Stromerfassungsbereich 32 zueinander benachbart angeordnet sind, können sie beispielsweise mittels einer Elektrodenkontaktfläche verbunden sein.
  • Wenn das elektrische Potenzial Va der unteren Oberflächenelektrode niedriger als das elektrische Potenzial Vb der Hauptoberflächenelektrode und das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist (Va < Vb, Vc), fließt der Diodenhauptstrom I1 in den Diodenhauptbereich 1, während kein elektrischer Strom in den IGBT-Hauptbereich 2 fließt. Gleichermaßen fließt der Diodenerfassungsstrom I11 in den Stromerfassungsbereich 31, aber es fließt nahezu kein Strom in den Stromerfassungsbereich 32. Wie bei Ausführungsbeispiel 2 kann der in den Stromerfassungsbereich 31 fließende Diodenerfassungsstrom I11 stabilisiert werden, weil die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (die gestrichelte Linie AB) zwischen dem Stromerfassungsbereich 31 und dem Diodenhauptbereich 1 nicht existiert.
  • Wenn im Gegensatz dazu das elektrische Potenzial Va der unteren Oberflächenelektrode höher als das elektrische Potenzial Vb der Hauptoberflächenelektrode und das elektrische Potenzial Vc der Erfassungsoberflächenelektrode ist (Va > Vb, Vc), und eine positive Spannung (positive Vorspannung) an die Gateelektrode angelegt wird, fließt der IGBT-Hauptstrom I2 in den IGBT-Hauptbereich 2, während kein elektrischer Strom in den Diodenhauptbereich 1 fließt. Gleichermaßen fließt der IGBT-Erfassungsstrom I12 in den Stromerfassungsbereich 32, aber nahezu kein elektrischer Strom fließt in den Stromerfassungsbereich 31. Wie bei Ausführungsbeispiel 1 existiert die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 (gestrichelte Linie AB) nicht zwischen dem Stromerfassungsbereich 32 und dem IGBT-Hauptbereich 2. Aufgrund dessen kann der IGBT-Erfassungsstrom I12, der durch den Stromerfassungsbereich 32 fließt, stabilisiert werden.
  • Bei dem vorliegenden Ausführungsbeispiel ist der Stromerfassungsbereich 31, der den Diodenhauptstrom erfasst, benachbart zu dem Stromerfassungsbereich 32 angeordnet, der den IGBT-Hauptstrom erfasst, und beide Bereiche sind mit einer Erfassungsoberflächenelektrode verbunden. Bei dieser Konfiguration kann die Leiterbahnanordnung der Stromerfassungsbereiche vereinfacht werden.
  • Zusätzlich ist bei dem vorliegenden Ausführungsbeispiel der inaktive Bereich zwischen dem Stromerfassungsbereich 31 (d. h. dem Diodenstromerfassungsbereich) und dem Stromerfassungsbereich 32 (d. h. dem IGBT-Stromerfassungsbereich) ausgebildet. Mit anderen Worten erstreckt sich die erste P+-Schicht 12 (der Kollektorbereich) des Stromerfassungsbereichs 32 und die erste N+-Schicht 11 (der Kathodenbereich) des Stromerfassungsbereichs 31 jeweils zu dem inaktiven Bereich. Weil der inaktive Bereich, der nicht elektrisch leitend wird, über der Grenze zwischen der ersten P+-Schicht (Kollektorbereich) und der ersten N+-Schicht (Kathodenbereich) angeordnet ist, wo der IGBT-Strom und der Diodenstrom instabil werden, kann die Genauigkeit, mit der der IGBT-Erfassungsstrom und der Diodenerfassungsstrom gemessen werden, weiter verbessert werden.
  • Es versteht sich, dass gemäß den 7 und 8 eine P-Schicht 152a über der gesamten Oberflächenseite der N–-Schicht 13 in dem Bereich zwischen dem Stromerfassungsbereich 31 und dem Stromerfassungsbereich 32 ausgebildet sein kann. Weil der Stromerfassungsbereich 31 von dem Stromerfassungsbereich 32 mittels einer P-Schicht separiert ist, kann der Abstand zwischen dem Stromerfassungsbereich 31 und dem Stromerfassungsbereich 32 verkürzt werden. Dabei ist die Grenze (gestrichelte Linie AB) zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 vorzugsweise so entworfen, dass sie ungefähr im Zentrum der P-Schicht 152a angeordnet ist. Selbst falls Abweichungen in der Position der Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 bei einer Massenproduktion auftreten, kann die Robustheit verbessert werden, weil die Grenze zwischen der ersten P+-Schicht 12 und der ersten N+-Schicht 11 unter der P-Schicht 152a (dem inaktiven Bereich) angeordnet werden kann.
  • Zudem ist bei dem vorstehend beschriebenen Ausführungsbeispiel der Stromerfassungsbereich 32, der den IGBT-Hauptstrom erfasst, separat von dem Stromerfassungsbereich 31 angeordnet, der den Diodenhauptstrom erfasst. Wie jedoch in den 9 und 10 gezeigt ist, können der IGBT-Stromerfassungsabschnitt, der den IGBT-Hauptstrom erfasst, und der Diodenstromerfassungsabschnitt, der den Diodenhauptstrom erfasst, in demselben Stromerfassungsbereich angeordnet sein. In einem Stromerfassungsbereich 33 ist ein oberer Schichtabschnitt von dessen Kathodenbereich (die erste N+-Schicht 11) ein Diodenstromerfassungsabschnitt 331, und ein oberer Schichtabschnitt von dessen Kollektorbereich (die erste P+-Schicht 12) ist ein IGBT-Stromerfassungsabschnitt 332. Verglichen mit dem Fall, wenn zwei Stromerfassungsbereiche zur Erfassung des IGBT-Stroms und des Diodenstroms verwendet werden, kann der durch den Stromerfassungsbereich eingenommene Platz reduziert werden. Es versteht sich, dass wenn der Diodenstrom und der IGBT-Strom mittels einer Zelle zu erfassen sind, die Größe des Grenzabschnitts zwischen dem IGBT und der Diode in dem Stromerfassungsbereich 33 vorzugsweise kleiner als die Größe des Stromerfassungsbereichs eingestellt ist, wie es beispielhaft in den 9 und 10 gezeigt ist. Eine kleinere Größe des Grenzabschnitts zwischen dem IGBT und der Diode bezüglich der Größe des Stromerfassungsbereichs ist noch bevorzugter. Bei dieser Konfiguration kann die Wirkung des Grenzabschnitts zwischen dem IGBT und der Diode auf den IGBT-Erfassungsstrom und den Diodenerfassungsstrom reduziert werden.
  • Gemäß den Ausführungsbeispielen 1 bis 3 der Erfindung kann die Genauigkeit, mit der der IGBT-Erfassungsstrom und der Diodenerfassungsstrom durch den Stromerfassungsbereich erfasst werden, bei einer Halbleitervorrichtung mit einem IGBT-Elementbereich und einem Diodenelementbereich in einem Halbleitersubstrat verbessert werden.
  • Es versteht sich, dass die bei den Ausführungsbeispielen 1 bis 3 offenbarten Halbleitervorrichtungen durch die Anwendung von konventioneller Technologie hergestellt werden können, wie sie im Halbleiterherstellungsprozess verwendet werden.
  • Weil die Halbleitervorrichtungen hergestellt werden können, ohne signifikante Änderungen im konventionellen Halbleiterherstellungsprozess vorzunehmen, ist es möglich, die Halbleitervorrichtungen ohne signifikanten Anstieg bei der Arbeit, den Kosten und der Zeit herzustellen, die bei dem Herstellungsprozess aufgewandt werden.

Claims (9)

  1. Halbleitervorrichtung mit: einem IGBT-Elementbereich; einem Diodenelementbereich; und einem ersten Stromerfassungsbereich, der zur Erfassung von zumindest einem IGBT-Strom befähigt ist, der durch den IGBT-Elementbereich fließt, wobei der IGBT-Elementbereich, der Diodenelementbereich und der erste Stromerfassungsbereich in einem Halbleitersubstrat ausgebildet sind, ein Kollektorbereich von einem zweiten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp, und ein Bodybereich von dem zweiten Leitfähigkeitstyp in dem IGBT-Elementbereich sequentiell laminiert sind, ein Kollektorbereich vom zweiten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in zumindest einem Abschnitt des ersten Stromerfassungsbereiches sequentiell laminiert sind, ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in dem Diodenelementbereich sequentiell laminiert sind, der erste Stromerfassungsbereich benachbart zu dem IGBT-Elementbereich angeordnet ist, der Kollektorbereich des IGBT-Elementbereichs sich zur Verbindung mit dem Kollektorbereich des ersten Stromerfassungsbereiches erstreckt, der Kathodenbereich des Diodenelementbereichs benachbart zu dem Kollektorbereich des IGBT-Elementbereichs angeordnet ist, und der IGBT-Elementbereich zwischen dem Diodenelementbereich und dem ersten Stromerfassungsbereich angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine zwischen dem Kollektorbereich des IGBT-Elementbereichs und dem Kathodenbereich des Diodenelementbereiches existierende Grenze zwischen dem IGBT-Elementbereich und dem ersten Stromerfassungsbereich nicht existiert.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Kollektorbereich vom zweiten Leitfähigkeitstyp, der Driftbereich vom ersten Leitfähigkeitstyp, und der Bodybereich vom zweiten Leitfähigkeitstyp über dem gesamten Stromerfassungsbereich sequentiell laminiert sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Kollektorbereich des IGBT-Elementbereichs und der Kollektorbereich des ersten Stromerfassungsbereichs integriert als eine Schicht ausgebildet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der erste Stromerfassungsbereich durch einen inaktiven Bereich umgeben ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner mit: einem zweiten Stromerfassungsbereich, der in dem einen Halbleitersubstrat ausgebildet ist, und der so eingerichtet ist, dass er zum Erfassen des Diodenstroms befähigt ist, der durch den Diodenelementbereich fließt, wobei ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in dem zweiten Stromerfassungsbereich sequentiell laminiert sind, der zweite Stromerfassungsbereich benachbart zu dem Diodenelementbereich angeordnet ist, und der Kathodenbereich des Diodenelementbereichs sich zur Verbindung mit dem Kathodenbereich des zweiten Stromerfassungsbereichs erstreckt.
  7. Halbleitervorrichtung nach Anspruch 6, wobei zwischen dem Kollektorbereich des IGBT-Elementbereichs und dem Kathodenbereich des Diodenelementbereiches zwischen dem Diodenelementbereich und dem zweiten Stromerfassungsbereich keine Grenze existiert.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei der Kathodenbereich des Diodenelementbereichs und der Kathodenbereich des zweiten Stromerfassungsbereichs integriert als eine Schicht ausgebildet sind.
  9. Halbleitervorrichtung mit: einem IGBT-Elementbereich; einem Diodenelementbereich; und einem Diodenstromerfassungsbereich, der zur Erfassung eines Diodenstroms, der durch den Diodenelementbereich fließt, eingerichtet ist, wobei der IGBT-Elementbereich, der Diodenelementbereich und der Diodenstromerfassungsbereich in einem Halbleitersubstrat ausgebildet sind, ein Kollektorbereich von einem zweiten Leitfähigkeitstyp, ein Driftbereich von einem ersten Leitfähigkeitstyp, und ein Bodybereich von dem zweiten Leitfähigkeitstyp in dem IGBT-Elementbereich sequentiell laminiert sind, ein Kathodenbereich vom ersten Leitfähigkeitstyp, ein Driftbereich vom ersten Leitfähigkeitstyp, und ein Bodybereich vom zweiten Leitfähigkeitstyp in dem Diodenelementbereich und dem Diodenstromerfassungsbereich sequentiell laminiert sind, der Diodenstromerfassungsbereich zu dem Diodenelementbereich benachbart angeordnet ist, der Kathodenbereich des Diodenelementbereichs zur Verbindung mit dem Kathodenbereich des Diodenstromerfassungsbereichs erstreckt ist, und der Kathodenbereich des Diodenelementbereichs und der Kathodenbereich des Diodenstromerfassungsbereichs integriert als eine Schicht ausgebildet sind.
DE112010000738.1T 2009-02-17 2010-02-12 Halbleitervorrichtung Active DE112010000738B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-033688 2009-02-17
JP2009033688A JP4877337B2 (ja) 2009-02-17 2009-02-17 半導体装置
PCT/JP2010/052488 WO2010095700A2 (en) 2009-02-17 2010-02-12 Semiconductor device

Publications (2)

Publication Number Publication Date
DE112010000738T5 DE112010000738T5 (de) 2013-01-17
DE112010000738B4 true DE112010000738B4 (de) 2014-01-23

Family

ID=42110265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010000738.1T Active DE112010000738B4 (de) 2009-02-17 2010-02-12 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8723220B2 (de)
JP (1) JP4877337B2 (de)
CN (1) CN102318072B (de)
DE (1) DE112010000738B4 (de)
WO (1) WO2010095700A2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102792448B (zh) * 2010-03-09 2015-09-09 富士电机株式会社 半导体器件
DE112010005546B4 (de) * 2010-05-07 2015-08-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2012186206A (ja) * 2011-03-03 2012-09-27 Mitsubishi Electric Corp 半導体装置
JP5932623B2 (ja) * 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP5772842B2 (ja) * 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置
JP6234090B2 (ja) * 2013-07-09 2017-11-22 三菱電機株式会社 半導体装置
CN104781923B (zh) * 2013-07-10 2017-06-16 松下知识产权经营株式会社 半导体装置及使用其的逆变器、逆变器的控制方法
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
JP2015176927A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および絶縁ゲート型バイポーラトランジスタ
CN105896999B (zh) * 2015-01-20 2018-07-27 扬州大学 一种由阻塞二极管和偏置二极管相组合的电流检测电路
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
WO2022202089A1 (ja) * 2021-03-26 2022-09-29 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008056388A1 (de) * 2007-11-07 2009-05-14 Denso Corporation, Kariya Halbleitervorrichtung und die Halbleitervorrichtung aufweisende Inverterschaltung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4777579A (en) * 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5828112A (en) 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JP3367839B2 (ja) 1995-09-18 2003-01-20 株式会社東芝 半導体装置
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) * 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP3671751B2 (ja) 1999-07-02 2005-07-13 富士電機デバイステクノロジー株式会社 半導体装置およびその使用方法
JP3997126B2 (ja) * 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006271098A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4706462B2 (ja) * 2005-12-07 2011-06-22 トヨタ自動車株式会社 電流検出機能を有する半導体装置
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
JP5298521B2 (ja) 2007-10-15 2013-09-25 富士電機株式会社 半導体装置
DE112010005546B4 (de) * 2010-05-07 2015-08-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
JP5200148B2 (ja) 2011-10-07 2013-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008056388A1 (de) * 2007-11-07 2009-05-14 Denso Corporation, Kariya Halbleitervorrichtung und die Halbleitervorrichtung aufweisende Inverterschaltung

Also Published As

Publication number Publication date
DE112010000738T5 (de) 2013-01-17
JP2010192565A (ja) 2010-09-02
WO2010095700A3 (en) 2011-01-20
WO2010095700A2 (en) 2010-08-26
CN102318072B (zh) 2014-01-22
CN102318072A (zh) 2012-01-11
US20110297934A1 (en) 2011-12-08
JP4877337B2 (ja) 2012-02-15
US8723220B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
DE112010000738B4 (de) Halbleitervorrichtung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102007033839B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE102011080891A1 (de) Halbleitervorrichtung
DE112009004595T5 (de) Halbleitervorrichtung
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE102008023316A1 (de) Halbleitereinrichtung
DE10220810A1 (de) Halbleiterbauteil
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE112013006666B4 (de) Halbleitereinrichtung
DE112011102014T5 (de) Leistungshalbleitervorrichtung
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
EP1766687A1 (de) Soi vertikales bipolares leistungsbauelement
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20141024

R081 Change of applicant/patentee

Owner name: DENSO CORP., KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE