DE102011080891A1

DE102011080891A1 - Halbleitervorrichtung

Info

Publication number: DE102011080891A1
Application number: DE102011080891A
Authority: DE
Inventors: Akitaka SOENO; Masaki Koyama; Yasushi Ookura; Tatsuji Nagaoka; Takahide Sugiyama; Sachiko Aoi; Hiroko IGUCHI
Original assignee: Denso Corp; Toyota Motor Corp
Current assignee: Denso Corp; Toyota Motor Corp
Priority date: 2010-08-17
Filing date: 2011-08-12
Publication date: 2012-02-23
Anticipated expiration: 2031-08-13
Also published as: US20120043581A1; DE102011080891B4; US8716746B2; CN102376709B; CN102376709A

Abstract

In einer Halbleitervorrichtung weist eine IGBT-Zelle (10) einen Graben (35) auf, der durch eine Basisschicht (31) eines Halbleitersubstrats (32) zu einer Driftschicht (30) des Halbleitersubstrats (32) verläuft, sowie einen Gate-Isolationsfilm (36) an einer inneren Oberfläche des Grabens (35), eine Gateelektrode (37a) auf dem Gate-Isolationsfilm (36), einen Emitterbereich (38) eines ersten Leitfähigkeitstyps in einem Oberflächenabschnitt der Basisschicht (31) und einen ersten Kontaktbereich (39) eines zweiten Leitfähigkeitstyps in dem Oberflächenabschnitt der Basisschicht (31). Die IGBT-Zelle enthält weiterhin eine potentialfreie Schicht (40) eines ersten Leitfähigkeitstyps, der innerhalb der Basisschicht (31) angeordnet ist, um die Basisschicht (31) in einen ersten Abschnitt mit dem Emitterbereich (38) und dem ersten Kontaktbereich (39) und einem zweiten Abschnitt benachbart der Driftschicht (30) zu unterteilen, wobei ein Isolationszwischenschichtfilm (41) so angeordnet ist, dass er ein Ende der Gateelektrode (37a) abdeckt. Eine Diodenzelle (20) enthält einen zweiten Kontaktbereich (42) eines zweiten Leitfähigkeitstyps an dem Oberflächenabschnitt der Basisschicht (31).

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine Halbleitervorrichtung mit isoliertem Gate.
Eine Halbleitervorrichtung mit einem bipolaren Transistor mit isoliertem Gate (einer IGBT-Zelle) und einer Freilaufdiodenzelle (FWD-Zelle) im gleichen Halbleitersubstrat ist beispielsweise in der JP 2007-214541 A entsprechend der US 2007/0170549 beschrieben.
Bei der Halbleitervorrichtung wird beispielsweise eine Schicht vom P-Typ in einem Oberflächenabschnitt eines Halbleitersubstrats vom N-Typ ausgebildet und in einem Oberflächenabschnitt der Schicht vom P-Typ wird ein Emitterbereich vom N-Typ gebildet. Weiterhin werden erste Gräben das Halbleitersubstrat vom N-Typ erreichend ausgebildet, welche durch den Emitterbereich vom N-Typ und die Schicht vom P-Typ verlaufen. In jeden der ersten Gräben wird über einen Isolationsfilm eine Gateelektrode eingebettet.
Weiterhin wird ein P⁺-Typ-Bereich tiefer als der N-Typ-Emitterbereich zwischen den benachbarten ersten Gräben für einen Kontakt ausgebildet. Ein zweiter Graben wird ausgebildet, um die P-Typ-Schicht zu erreichen, wobei er durch den P⁺-Typ-Bereich verläuft. Oberhalb des N-Typ-Halbleitersubstrats wird durch einen Isolationszwischenfilm, der die Gateelektroden bedeckt, eine Emitterelektrode ausgebildet. Die Emitterelektrode ist im zweiten Graben eingebettet. Das heißt, die ersten Gräben sind so ausgelegt, dass sie eine Grabengatestruktur bilden und die zweiten Gräben sind so ausgelegt, dass sie einen Emitterkontakt bilden.
Auf der rückwärtigen Oberfläche des N-Halbleitersubstrats ist ein P⁺-Kollektorbereich und ist ein N⁺-Kathodenbereich gebildet. Weiterhin ist eine Kollektorelektrode gemeinsam auf dem P⁺-Kollektorbereich und dem N⁺ Kathodenbereich gebildet. Mit einem solchen Aufbau dient ein Abschnitt, der den P⁺-Kollektorbereich enthält, als ein IGBT-Element, und ein Abschnitt, der den N⁺-Kathodenbereich enthält, dient als Diodenelement.
In dem Abschnitt des Diodenelements, das heißt in einer Diodenzelle ist die Emitterelektrode, die im zweiten Graben eingebettet ist, die Anodenelektrode der Diodenzelle. Das Innere der P-Schicht, mit der die Anodenelektrode verbunden ist, hat eine Verunreinigungskonzentration, die niedriger ist als diejenige des P⁺-Bereichs. Wenn die Diodenzelle betrieben wird, wird eine exzessive Löcherinjektion von der IGBT-Zelle zur Diodenzelle unterbunden. Im Ergebnis wird eine Erholcharakteristik der Diodenzelle verbessert.
Bei der Halbleitervorrichtung verläuft jedoch der zweite Graben durch den P⁺-Bereich und erreicht die P-Schicht zwischen den benachbarten ersten Gräben. Daher ist es notwendig, den P⁺-Bereich tiefer als den N-Emitterbereich auszubilden, so dass der P⁺-Bereich die Emitterelektrode kontaktieren kann, die im zweiten Graben ausgebildet ist. Da weiterhin der P⁺-Bereich zwischen dem ersten Graben und dem zweiten Graben liegt, ist ein Freiraum des P⁺-Bereichs zur Verringerung des Einflusses einer Treshold- oder Schwellenwertspannung Vt des IGBT sehr klein.
Ein derartiger Nachteil ergibt sich auch bei einer Halbleitervorrichtung mit einem Halbleitersubstrat vom P-Typ (P-Halbleitersubstrat).
Weiterhin hat bei der Halbleitervorrichtung der JP2007-214541A der P⁺-Bereich (Bereich vom P⁺-Typ), der die Emitterelektrode in der Diodenzelle kontaktiert, eine Verunreinigungskonzentration, um die Schwellenwertspannung Vt eines Kanalbereichs der IGBT-Zelle zu bestimmen. Die Verunreinigungskonzentration ist für die Verunreinigungskonzentration der Anode des Diodenelements zu hoch.
Daher schlägt die JP2007-214541A auch vor, einen P-Anodenbereich mit einer Verunreinigungskonzentration niedriger als derjenigen des P-Bereichs der IGBT-Zelle auszubilden, ohne die ersten Gräben und den zweiten Graben in der Diodenzelle auszubilden. Der P-Anodenbereich wird unter Verwendung einer separaten Maske in einem speziellen Prozess gebildet. Mit einem solchen Aufbau ist eine Löcherinjektion in das Halbleitersubstrat eingeschränkt und damit kann eine erwünschte Diodencharakteristik erreicht werden.
Bei der Struktur mit dem speziellen P-Anodenbereich in der Diodenzelle nimmt jedoch die Löcherinjektion von der IGBT-Zelle zu der Diodenzelle relativ zu. Im Ergebnis wird eine Vorwärtsspannung Vf verschoben und eine umgekehrte Erholkapazität (reverse recovery capacity) wird verringert. Weiterhin unterscheidet sich die Schnittstruktur der Diodenzelle von derjenigen der IGBT-Zelle. Damit kann sich ein elektrisches Feld benachbart dem Boden des Grabens, der an einem Ende der IGBT-Zelle liegt, konzentrieren, was zu einer Verschlechterung der Spannungsfestigkeit führt.
Die vorliegende Erfindung wurde mit Blick auf die voranstehenden Umstände gemacht und es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, eine exzessive Löcherinjektion von einer IGBT-Zelle in eine Diodenzelle zu begrenzen. Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung ohne einen Graben für einen Emitterkontakt zwischen Gräben für eine Grabengatestruktur zu schaffen, die in der Lage ist, eine exzessive Löcherinjektion von einer IGBT-Zelle in eine Diodenzelle zu beschränken, wenn eine Diode betrieben wird. Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, die Löcherinjektion von dem IGBT-Elementbereich in den Dioden-Elementbereich zu verringern, wobei die Spannungsfestigkeit sichergestellt ist.
Eine Halbleitervorrichtung gemäß einem Aspekt weist auf: ein Halbleitersubstrat mit einer Driftschicht eines ersten Leitfähigkeitstyps und einer Basisschicht eines zweiten Leitfähigkeitstyps, die auf der Driftschicht angeordnet ist, wobei eine Oberfläche der Driftschicht gegenüber der Basisschicht eine erste Oberfläche des Halbleitersubstrats definiert und eine Oberfläche der Basisschicht gegenüber der Driftschicht eine zweite Oberfläche des Halbleitersubstrats definiert. Eine Kollektorschicht eines zweiten Leitfähigkeitstyps ist benachbart der zweiten Oberfläche des Halbleitersubstrats angeordnet. Eine Kathodenschicht eines ersten Leitfähigkeitstyps ist benachbart der zweiten Oberfläche des Halbleitersubstrats in einer gleichen Höhenlage wie die Kollektorschicht angeordnet ist und eine Kollektorelektrode ist auf der Kollektorschicht und der Kathodenschicht angeordnet, wobei ein Abschnitt des Halbleitersubstrats bezüglich einer Richtung entlang der ersten Oberfläche, der die Kollektorschicht enthält, eine IGBT-Zelle bildet, welche als ein IGBT-Element arbeitet und ein Abschnitt des Halbleitersubstrats bezüglich der Richtung entlang der ersten Oberfläche, der die Kathodenschicht enthält, eine Diodenzelle bildet, welche als ein Diodenelement arbeitet. Die IGBT-Zelle weist weiterhin auf: einen Graben, der durch die Basisschicht verläuft und die Driftschicht erreicht; einen Gate-Isolationsfilm, der an einer inneren Oberfläche des Grabens angeordnet ist; eine Gateelektrode, die auf dem Gate-Isolationsfilm innerhalb des Grabens angeordnet ist; einen Emitterbereich eines ersten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Basisschicht angeordnet ist, wobei der Emitterbereich eine Seitenfläche des Grabens innerhalb der Basisschicht kontaktiert; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Basisschicht angeordnet ist; eine potentialfreie Schicht eines ersten Leitfähigkeitstyps, die innerhalb der Basisschicht in einer Lage tiefer als der Emitterbereich und des ersten Kontaktbereichs in Tiefenrichtung des Grabens gesehen angeordnet ist, wobei die potentialfreie Schicht die Basisschicht in einen ersten Abschnitt, der den Emitterbereich und den ersten Kontaktbereich enthält, und einen zweiten Abschnitt unterteilt, der benachbart der Driftschicht ist; und einen Isolationszwischenschichffilm, der ein Ende der Gateelektrode abdeckend angeordnet ist, wobei weiterhin die Diodenzelle einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps enthält, der in dem Oberflächenabschnitt der Basisschicht angeordnet ist, und die IGBT-Zelle und die Diodenzelle weiterhin eine Emitterelektrode aufweisen, welche elektrisch mit dem Emitterbereich, dem ersten Kontaktbereich und dem zweiten Kontaktbereich verbunden ist.
Bei einem derartigen Aufbau dient die schwebende oder potentialfreie Schicht in der Basisschicht der IGBT-Zelle als eine Potentialwand. Wenn der IGBT betrieben wird, wird ein Fluss von Löchern von der Driftschicht zu der Basisschicht verringert. Damit ist es weniger wahrscheinlich, dass die Löcher zu der Emitterelektrode hin entladen werden. Hiermit nimmt die Konzentration an Löchern und Elektronen in der Driftschicht zu und damit verbessert sich die Leitfähigkeitsmodulation. Im Ergebnis nimmt der Widerstand der Driftschicht ab und somit verringert sich der kontinuierliche Verlust der IGBT-Zelle.
Weiterhin, wenn die Diodenzelle betrieben wird, wird der Fluss von Löchern vom ersten Kontaktbereich der IGBT-Zelle in Richtung der Diodenzelle durch die Driftschicht durch die potentialfreie Schicht beschränkt. Damit wird eine exzessive Löcherinjektion von der IGBT-Zelle zu der Diodenzelle beschränkt. Folglich kann eine Änderung der Vorwärtsspannung in der Diodenzelle aufgrund einer Gate-Interferenz der IGBT-Zelle beschränkt werden.
Auf diese Weise wird auch in einem Aufbau ohne einen Graben für einen Emitterkontakt zwischen Gräben der Grabengatestruktur eine exzessive Löcherinjektion von der IGBT-Zelle zu der Diodenzelle eingeschränkt, wenn die Diodenzelle betrieben wird.
Eine Halbleitervorrichtung gemäß einem weiteren Aspekt weist auf: ein Halbleitersubstrat, das eine erste Oberfläche und eine zweite Oberfläche definiert, wobei das Halbleitersubstrat eine Driftschicht eines ersten Leitfähigkeitstyps enthält; eine Kollektorschicht eines zweiten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche des Halbleitersubstrats angeordnet ist; eine Kathodenschicht eines ersten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche des Halbleitersubstrats in einer gleichen Höhenlage wie die Kollektorschicht angeordnet ist; und eine Kollektorelektrode, die auf der Kollektorschicht und der Kathodenschicht angeordnet ist. Ein Abschnitt des Halbleitersubstrats, der bezüglich einer Richtung entlang der ersten Oberfläche die Kollektorschicht aufweist, bildet eine IGBT-Zelle, die als IGBT-Element arbeitet und ein Abschnitt des Halbleitersubstrats bezüglich der Richtung entlang der ersten Oberfläche, der die Kathodenschicht enthält, bildet eine Diodenzelle, die als ein Diodenelement arbeitet, wobei die IGBT-Zelle aufweist: eine Kanalschicht eines zweiten Leitfähigkeitstyps, die auf der Driftschicht angeordnet ist; einen Graben, der durch die Kanalschicht verläuft und die Driftschicht erreicht; einen Gate-Isolationsfilm, der an einer inneren Oberfläche des Grabens angeordnet ist; eine Gateelektrode, die auf dem Gate-Isolationsfilm innerhalb des Grabens angeordnet ist; einen Emitterbereich eines ersten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Kanalschicht angeordnet ist und eine Seitenfläche des Grabens innerhalb der Kanalschicht kontaktiert; einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Kanalschicht angeordnet ist; eine potentialfreie Schicht eines ersten Leitfähigkeitstyps, die in der Kanalschicht an einer Stelle tiefer als der Emitterbereich und der erste Kontaktbereich angeordnet ist, wobei die potentialfreie Schicht die Basisschicht in einen ersten Abschnitt mit dem Emitterbereich und dem ersten Kontaktbereich und einen zweiten Abschnitt benachbart der Driftschicht unterteilt; einen Isolationszwischenschichtfilm, der ein Ende der Gateelektrode abdeckend angeordnet ist, wobei weiterhin die Diodenzelle aufweist: einen RESURF-Bereich eines zweiten Leitfähigkeitstyps mit einem Flächengewicht niedriger als demjenigen der Kanalschicht und einer Tiefe größer als derjenigen des Grabens zumindest an einer Stelle benachbart einer Grenze zwischen der IGBT-Zelle und der Diodenzelle, wobei der RESURF-Bereich als eine Anode dient; und einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps, der in einem Oberflächenabschnitt des RESURF-Bereichs angeordnet ist.
Da bei diesem Aufbau die Diodenzelle den RESURF-Bereich hat, der tiefer als der Graben ist, werden eine Verarmungsschicht, die in der Driftschicht durch die Kanalschicht gebildet wird und eine Verarmungsschicht, die in der Driftschicht durch die RESURF-Schicht gebildet wird, miteinander an einer Stelle benachbart einer Grenze zwischen IGBT-Zelle und Diodenzelle verbunden. Damit wird die Feldintensität an einer Stelle benachbart der Grenze „smooth”, d. h. glatt. Damit wird die Feldkonzentration verringert und die Spannungsfestigkeit sichergestellt.
Da weiterhin die schwebende oder potentialfreie Schicht, die sich in der Kanalschicht der IGBT-Zelle befindet, als eine Potentialwand dient, wird der Fluss von Löchern von der Driftschicht der Kanalschicht eingeschränkt, wenn die IGBT-Zelle betrieben wird. Damit ist es weniger wahrscheinlich, dass die Löcher zu der Emitterelektrode hin entladen werden. Da die Löcherkonzentration und die Elektronenkonzentration jeweils zunimmt, verbessert sich die Leitfähigkeitsmodulation. Folglich nimmt der Widerstand der Driftschicht ab und der kontinuierliche Verlust der IGBT-Zelle verringert sich.
Wenn die Diodenzelle betrieben wird, wird der Fluss von Löchern von dem ersten Kontaktbereich der IGBT-Zelle in Richtung der Diodenzelle durch die potentialfreie Schicht blockiert. Somit wird eine exzessive Löcherinjektion von der IGBT-Zelle in die Diodenzelle beschränkt. Folglich wird eine Änderung der Vorwärtsspannung der Diodenzelle aufgrund einer Gate-Interferenz der IGBT-Zelle beschränkt.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die Zeichnung, wo gleiche oder einander entsprechende Teile mit gleichen Bezugszeichen oder Symbolen versehen sind.
Es zeigt:
1 in Schnittdarstellung eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 in Schnittdarstellung die Halbleitervorrichtung zur Darstellung eines IGBT-Betriebsbereichs und eines Diodenbetriebsbereichs bei der ersten Ausführungsform;
3 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
4 eine Draufsicht auf einen Teil der Halbleitervorrichtung von 3;
5 eine Schnittdarstellung entlang Linie Va-Vb-Vc in 4;
6 eine Draufsicht auf einen Teil einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
7 eine Draufsicht auf einen Teil einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
8 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
9 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
10 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung;
11 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung;
12 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung;
13 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung;
14 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung;
15 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung;
16 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung;
17 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung;
18A eine Draufsicht auf Masken, die zur Herstellung einer Halbleitervorrichtung gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung verwendet werden;
18B eine Schnittdarstellung der Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform;
19A ein Profil der Halbleitervorrichtung entlang Linie XIXA-XIXA in 18B;
19B ein Profil der Halbleitervorrichtung entlang Linie XIXB-XIXB in 18B;
20 eine Draufsicht auf Masken, die zur Herstellung einer Halbleitervorrichtung gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung verwendet werden;
21 eine Draufsicht auf Masken, die zur Herstellung einer Halbleitervorrichtung gemäß einer siebzehnten Ausführungsform der vorliegenden Erfindung verwendet werden;
22 eine Draufsicht auf Masken, die zur Herstellung einer Halbleitervorrichtung gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung verwendet werden;
23 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung;
24A eine Draufsicht auf eine Maske, die zur Ausbildung eines RESURF-Bereichs in der Halbleitervorrichtung gemäß der neunzehnten Ausführungsform verwendet wird;
24B eine Schnittdarstellung durch die Maske entlang Linie XXIVB-XXIVB in 24A;
24C eine Schnittdarstellung der Halbleitervorrichtung, hergestellt unter Verwendung der Maske von 24A; und
25 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung.
Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben.
In den Ausführungsformen entspricht N-Typ, N⁺-Typ und N^–-Typ beispielsweise dem ersten Leitfähigkeitstyp und P-Typ, P⁺-Typ und P^–-Typ entspricht dann dem zweiten Leitfähigkeitstyp bzw. umgekehrt.
<Erste Ausführungsform>
Eine erste Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die 1 und 2 beschrieben. Eine Halbleitervorrichtung mit isoliertem Gate gemäß der vorliegenden Ausführungsform wird beispielsweise als Leistungsschaltvorrichtung in einer Energieversorgungsschaltung, beispielsweise einem Inverter und einem DC/DC-Wandler, verwendet.
1 ist eine Schnittdarstellung eines Teils der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Bezug nehmend auf 1 ist die Halbleitervorrichtung ein rückwärts leitender bipolarer Transistor mit isoliertem Gate (RC-IGBT) mit einer IGBT-Zelle 10 und einer Diodenzelle 20 benachbart der IGBT-Zelle 10. Die IGBT-Zelle 10 bildet einen Abschnitt, in welchem eine Mehrzahl von IGBT-Elementen ausgebildet ist und die Diodenzelle 20 bildet einen Abschnitt, in welchem ein Diodenelement ausgebildet ist. Obgleich nicht dargestellt, ist die Mehrzahl von IGBT-Zellen 10 und Diodenzellen 20 abwechselnd angeordnet.
Die IGBT-Zelle 10 und Diodenzelle 20 haben gemeinsam ein Halbleitersubstrat 32. Das Halbleitersubstrat 32 hat eine N^–-Driftschicht 30 und eine P-Basisschicht 31, die auf der Driftschicht 30 gebildet ist. In der vorliegenden Ausführungsform entspricht eine Oberfläche der Basisschicht 31 einer ersten Oberfläche 33 des Halbleitersubstrats 32 und eine Oberfläche der Driftschicht 30 entgegengesetzt zur Basisschicht 31 entspricht einer zweiten Oberfläche 34 des Halbleitersubstrats 32.
In jeder von IGBT-Zelle 10 und Diodenzelle 20 ist eine Mehrzahl von Gräben 35 ausgebildet, welche die Basisschicht 31 durchtreten und die Driftschicht 30 erreichen. Jeder dieser Gräben 35 erstreckt sich in einer Richtung entlang der ersten Oberfläche 33 des Halbleitersubstrats 32, beispielsweise der Längsrichtung der Oberfläche 33. Hierbei entspricht die Längsrichtung einer Richtung senkrecht zu einer Ausrichtungsrichtung von IGBT-Zellen 10 und Diodenzellen 20. Das heißt, die Längsrichtung entspricht einer Richtung senkrecht zur Zeichenebene von 1. Die Gräben 35 verlaufen beispielsweise parallel zueinander und in gleichen Abständen zueinander.
Ein Gate-Isolationsfilm 36 ist an einer Innenfläche eines jeden Grabens 35 ausgebildet. Der Gate-Isolationsfilm 36 bedeckt die Innenfläche des Grabens 35. Eine Gateelektrode 37a aus Polysilizium oder dergleichen ist innerhalb des Grabens 35 der IGBT-Zelle 10 auf dem Gate-Isolationsfilm 36 eingebettet. Die Gateelektrode 37a, die im Graben 35 über den Gate-Isolationsfilm 36 eingebettet ist, bildet eine Grabengatestruktur.
Demgegenüber ist eine Grabenelektrode 37b auf dem Gate-Isolationsfilm 36 innerhalb des Grabens 35 der Diodenzelle 20 eingebettet. Die Grabenelektrode 37b ist aus Polysilizium oder dergleichen. Die Gateelektrode 37a und die Grabenelektrode 37b erstrecken sich in Längsrichtung der Gräben 35.
In der IGBT-Zelle 10 liefert die Basisschicht 31 einen Kanalbereich. Daher kann die Basisschicht 31 der IGBT-Zelle 10 auch als Kanalschicht bezeichnet werden. N⁺-Emitterbereiche 38 sind in einem Oberflächenabschnitt der Basisschicht 31 ausgebildet. Weiterhin sind erste P⁺-Kontaktbereiche 39 in dem Oberflächenabschnitt der Basisschicht 31 ausgebildet. Jeder erste Kontaktbereich 39 liegt zwischen benachbarten Emitterbereichen 38.
Der N⁺-Emitterbereich 38 hat eine Verunreinigungskonzentration höher als diejenige der N^–-Driftschicht 30. Der Emitterbereich 38 endet innerhalb der Basisschicht 31. Weiterhin ist der Emitterbereich 38 in Kontakt mit der Seitenfläche des ersten Grabens 35a innerhalb der Basisschicht 31. Der erste P⁺-Kontaktbereich 39 hat eine Verunreinigungskonzentration höher als diejenige der P⁺-Basisschicht 31. Ähnlich zum Emitterbereich 38 ist der erste Kontaktbereich 39 in der Basisschicht 31 eingebettet.
Der Emitterbereich 38 erstreckt sich beispielsweise in einer Stabform in Längsrichtung des Grabens 35. Der Emitterbereich 38 ist entlang der Seitenfläche des Grabens 35 angeordnet und endet vor dem Ende des Grabens 35 in Längsrichtung der Gräben 35 gesehen. Das heißt, das Ende des Emitterbereiches 38 liegt innerhalb des Endes des Grabens 35 bezüglich der Längsrichtung des Grabens 35.
Der erste Kontaktbereich 39 erstreckt sich in Stabform in Längsrichtung des Grabens 35. Der erste Kontaktbereich 39 liegt zwischen zwei benachbarten Emitterbereichen 38 und verläuft entlang der Emitterbereiche 38.
In der IGBT-Zelle 10 ist die Basisschicht 31 mit einer schwebenden oder potentialfreien N-Schicht 40 versehen. Die potentialfreie Schicht 40 liegt tiefer als die Emitterbereiche 38 und die ersten Kontaktbereiche 39 bezüglich der ersten Oberfläche 33 der Basisschicht 31 und unterteilt die Basisschicht 31. Genauer gesagt, die potentialfreie Schicht 40 liegt so, dass die Basisschicht 31 in einen ersten Abschnitt (z. B. oberen Abschnitt in 1), in welchem die Emitterbereiche 38 und die ersten Kontaktbereiche 39 ausgebildet sind, und einen zweiten Abschnitt (z. B. unteren Bereich in 1) unterteilt wird, der die Driftschicht 30 kontaktiert. In der vorliegenden Ausführungsform ist die potentialfreie Schicht 40 allein in der Basisschicht 31 der IGBT-Zelle 10 ausgebildet und nicht in der Basisschicht 31 der Diodenzelle 20.
Weiterhin ist auf der Basisschicht 31 ein Isolationszwischenschichtfilm 41, beispielsweise ein Phosphosilicatglasfilm (PSG-)Film ausgebildet. Der Isolationszwischenschichtfilm 41 überdeckt Enden der Gateelektroden 37a (z. B. obere Enden der Gateelektroden 37a in 1). Die Emitterbereiche 38 sind teilweise frei von dem Isolationszwischenschichtfilm 41. Weiterhin sind die ersten Kontaktbereiche 39 frei von dem Isolationszwischenschichtfilm 41. Die Gateelektroden 37a sind mit Kissen (nicht gezeigt) verbunden, die für das Gate vorgesehen sind.
In der Diodenzelle 20 sind zweite P⁺-Kontaktbereiche 42 im Oberflächenabschnitt der Basisschicht 31 gebildet. Die zweiten Kontaktbereiche 42 haben eine Verunreinigungskonzentration unterschiedlich zu derjenigen der ersten Kontaktbereiche 39 der IGBT-Zelle 10. Das heißt, die zweiten Kontaktbereiche 42 haben eine Verunreinigungskonzentration, die für eine Diodencharakteristik optimal ist. In der vorliegenden Ausführungsform hat die Diodenzelle 20 keinen Isolationszwischenschichtfilm 41 wie in der Basisschicht 31 der IGBT-Zelle 10.
Eine Emitterelektrode 43 ist entlang der Basisschicht 31 sowohl in der IGBT-Zelle 10 als auch der Diodenzelle 20 ausgebildet. In der IGBT-Zelle 10 liegt die Emitterelektrode 43 auf den freiliegenden Abschnitten der Emitterbereiche 38, die frei von dem Isolationszwischenschichtfilm 41 sind, und auf den ersten Kontaktbereichen 39 für eine elektrische Verbindung mit den Emitterbereichen 38 und ersten Kontaktbereichen 39. In der Diodenzelle 20 liegt die Emitterelektrode 43 auf der Basisschicht 31 und den zweiten Kontaktbereichen 42, um elektrisch mit der Basisschicht 31 und mit den zweiten Kontaktbereichen 42 zu kontaktieren.
Weiterhin liegt in der Diodenzelle 20 die Emitterelektrode 43 auch auf den Gate-Isolationsfilmen 36, die aus den Gräben 35 heraus frei vorliegen, sowie den Grabenelektroden 37b. Daher sind die Grabenelektroden 37b elektrisch mit der Emitterelektrode 43 verbunden, um einen geerdeten Emittertyp (emitter-ground type) zu bilden.
Eine N-Feldstoppschicht 44 ist entlang der zweiten Oberfläche 34 des Halbleitersubstrats 32 ausgebildet. In der IGBT-Zelle 10 ist ein P-Kollektor 45 auf der Feldstoppschicht 44 gebildet. In der Diodenzelle 20 ist eine N-Kathodenschicht 46 auf der Feldstoppschicht 44 ausgebildet. Die Kollektorschicht 45 und die Kathodenschicht 46 liegen in einer gleichen Höhenlage. Weiterhin ist eine Kollektorelektrode 47 auf der Kollektorschicht 45 und der Kathodenschicht 46 gebildet.
Bei einem solchen Aufbau liegt einer der Gräben 35 an einer Grenzlinie zwischen der Kollektorschicht 45 und der Kathodenschicht 46. Der Graben 35, der auf der Grenzlinie liegt, ist nachfolgend als Grenzgraben 35 bezeichnet. Der Abschnitt der IGBT-Zelle 10 und der Abschnitt der Diodenzelle 20 sind voneinander an dem Grenzgraben 35 getrennt. Das heißt, der Grenzgraben 35 definiert eine Grenze zwischen dem Bereich der IGBT-Zelle und dem Bereich der Diodenzelle 20. In der vorliegenden Ausführungsform ist die Gateelektrode 37a in dem Grenzgraben 35 eingebettet.
Die Gateelektrode 37a, die in dem Grenzgraben 35 eingebettet ist, ist elektrisch von der Emitterelektrode 43 durch den Isolationszwischenschichtfilm 41 getrennt. Daher dient die Gateelektrode 37a, die in dem Grenzgraben 35 eingebettet ist, als ein Teil des IGBT-Elements.
Nachfolgend wird ein Herstellungsverfahren für die Halbleitervorrichtung mit isoliertem Gate gemäß obiger Beschreibung erläutert. Zunächst wird ein Siliziumwafer vom N-Typ oder N-Siliziumwafer für die Driftschicht 30 vorbereitet. Die Basisschicht 31 vom P-Typ oder P-Basisschicht 31 wird durch beispielsweise eine Wärmediffusionstechnik auf der Oberfläche des Siliziumwafers gebildet. Dann wird die potentialfreie Schicht 40 vom N-Typ oder potentialfreie N-Schicht 40 in einen Bereich der Basisschicht 31 entsprechend der IGBT-Zelle 10 durch Hochenergieionenimplantation und Wärmebehandlung unter Verwendung einer Maske mit einer Öffnung entsprechend dem Bereich gebildet, wo die IGBT-Zelle 10 auszubilden ist.
Auf ähnliche Weise werden die N⁺-Emitterbereiche 38, die ersten P⁺-Kontaktbereiche 39 und die zweiten P⁺-Kontaktbereiche 42 durch Ionenimplantation und Wärmebehandlung und unter Verwendung einer Maske mit Öffnungen an den jeweiligen Stellen gebildet. In diesem Fall wird, was die ersten Kontaktbereiche 39 und die zweiten Kontaktbereiche 42 betrifft, die jeweilige Dosierung bei der Ionenimplantation so eingestellt, dass die ersten Kontaktbereiche 38 und die zweiten Kontaktbereiche 39 jeweils Verunreinigungskonzentration haben, die für ein IGBT-Element bzw. ein Diodenelement optimal sind.
Danach wird die Grabengatestruktur im Siliziumwafer gebildet. Die Grabengatestruktur kann durch einen bekannten Prozess ausgebildet werden. Hierbei werden die Gräben 35 so gebildet, dass sie durch die Basisschicht 31 verlaufen und die N^–Driftsicht 30 erreichen. Weiterhin wird der Gate-Isolationsfilm 36, beispielsweise ein SiO₂-Film an der inneren Oberfläche eines jeden Grabens 35 gebildet. In der IGBT-Zelle 10 wird auf dem Gate-Isolationsfilm 36 Polysilizium als Gateelektrode 37a gebildet. In der Diodenzelle 20 wird das Polysilizium als die Grabenelektrode 37b auf dem Gate-Isolationsfilm 36 gebildet. Die Gateelektrode 37a und die Grabenelektrode 37b werden in einem gleichen Schritt ausgebildet.
Nachfolgend wird der Isolationszwischenschichtfilm 41, beispielsweise der PSG-Film auf der Basisschicht 31 gebildet. In der IGBT-Zelle 10 werden Kontaktlöcher in dem Isolationszwischenschichtfilm 41 so gebildet, dass die Abschnitte der N⁺-Emitterbereiche 38 und der ersten Kontaktbereiche 39 frei von dem Isolationszwischenschichtfilm 41 sind. Der Isolationszwischenschichtfilm 41, der auf der Basisschicht 31 der Diodenzellen 20 ausgebildet worden ist, wird vollständig entfernt, so dass die Gateelektrode 37b frei von der Basisschicht 31 ist. Danach wird die Emitterelektrode 43 vollständig über der Basisschicht 31 der IGBT-Zelle 10 und der Diodenzelle 20 ausgebildet, beispielsweise aus Aluminium. Somit wird der Isolationszwischenschichtfilm 41 der IGBT-Zelle 10 von der Emitterelektrode 43 bedeckt.
Die N-Feldstoppschicht 44 wird auf der rückwärtigen Oberfläche des Wafers ausgebildet. Weiterhin wird die Kollektorschicht 45 auf einen Bereich der Feldstoppschicht 44 entsprechend der IGBT-Zelle 10 gebildet und die N-Kathodenschicht 46 wird auf einen Bereich der Feldstoppschicht 44 entsprechend der Diodenzelle 20 gebildet. Sodann wird die Kollektorelektrode 47 beispielsweise aus Aluminium auf die Kollektorschicht 45 und der Kathodenschicht 46 gebildet.
Danach wird der Wafer in einzelne Chips zerteilt. Die Halbleitervorrichtung wird von dem Chip gebildet. Die äußeren Abschnitte und die Kissen für eine elektrische Verbindung mit externen Vorrichtungen der IGBT-Zelle 10 und der Diodenzelle 20 können im Verlauf der obigen Prozessschritte oder in separaten Schritten ausgebildet werden.
2 ist eine Schnittdarstellung zur Erläuterung eines IGBT-Betriebs- oder Arbeitsbereichs 48 und eines Diodenbetriebs- oder -arbeitsbereichs 49. In 2 sind der IGBT-Arbeitsbereich 48 und der Diodenarbeitsbereich 49 in der Driftschicht 30 dargestellt.
Wie oben beschrieben dient die Gateelektrode 37a, die in dem Grenzgraben 35 angeordnet ist, als das IGBT-Element. Daher dient der Abschnitt mit der Kollektorschicht 45 bezüglich der Richtung entlang der ersten Oberfläche 33 des Halbleitersubstrats 32 als IGBT-Arbeitsbereich 48, der als das IGBT-Element arbeitet, und der Abschnitt mit der Kathodenschicht 46 in Richtung entlang der ersten Oberfläche 33 dient als der Diodenarbeitsbereich 49, der als das Diodenelement arbeitet.
Genauer gesagt, in der IGBT-Zelle 10 kann der Bereich bis zu der Grenzlinie zwischen Kollektorschicht 45 und Kathodenschicht 46 als das IGBT-Element dienen.
Auf ähnliche Weise kann in der Diodenzelle 20 der Bereich bis zu der Grenzlinie als Diodenelement dienen.
Wie oben beschrieben ist in der IGBT-Zelle 10 die Basisschicht 31 mit der potentialfreien Schicht 40 versehen. Da die potentialfreie Schicht 40 als eine Potentialwand oder Potentialsperre dient, hindert die potentialfreie Schicht 40 Löcher an einem Fließen von der Driftschicht 30 in die Basisschicht 31, wenn die IGBT-Zelle 10 betrieben wird. Folglich können sich Löcher kaum von der Driftschicht 30 zur Emitterelektrode 43 entladen. Im Ergebnis nimmt die Konzentration an Löchern und Elektronen der Driftschicht 30 zu, was die Leitfähigkeitsmodulation verbessert. Da in einem solchen Fall der Widerstand der Driftschicht 30 abnimmt, verringert sich der kontinuierliche Verlust der IGBT-Zelle 10.
Wenn die Diodenzelle 20 betrieben wird, blockiert die potentialfreie Schicht 40 den Löcherfluss von den ersten Kontaktbereichen 39 der IGBT-Zellen 10 in Richtung der Diodenzelle 20 durch die Driftschicht 30. Daher ist es wenig wahrscheinlich, dass Löcher in überhohem Ausmaß von der IGBT-Zelle 10 in die Diodenzelle 20 injiziert werden. Folglich wird eine Änderung der Vorwärtsspannung Vf der Diodenzelle 20 aufgrund einer Gate-Interferenz durch die IGBT-Zelle 10 verringert.
Wenn die IGBT-Zelle 10 derart betrieben wird, wird der Fluss von Löchern von der Driftschicht 30 zur Basisschicht 31 durch die potentialfreie Schicht 40 blockiert. Wenn die Diodenzelle 20 betrieben wird, wird der Fluss von Löchern von den ersten Kontaktbereichen 39 (d. h. der IGBT-Zelle 10) zu der Diodenzelle 20 von der potentialfreien Schicht 40 blockiert. Das heißt, obgleich der Graben für einen Emitterkontakt nicht zwischen den Gräben 35 vorgesehen ist, welche die Grabengatestruktur in der IGBT-Zelle 10 bilden, kann überhohe Lochinjektion von der IGBT-Zelle 10 zur Diodenzelle 20 beschränkt werden, wenn die Diodenzelle 20 betrieben wird.
Da weiterhin der Graben für den Emitterkontakt nicht notwendig ist, ist es nicht notwendig, den Graben für den Emitterkontakt zwischen benachbarten Gräben 35 auszubilden. Das heißt, der Ätzvorgang wird vereinfacht und die Herstellungskosten sinken. Weiterhin können Ursachen für Prozessschwankungen verringert werden.
Die Verunreinigungskonzentration der ersten Kontaktbereiche 39 wird auf eine bestimmte Konzentration eingestellt, um die Schwellenwertspannung Vt des Kontaktbereichs zu bestimmen. Daher ist die Verunreinigungskonzentration der ersten Kontaktbereiche 39 für eine Konzentration der Anode des Diodenelements zu hoch. In der vorliegenden Ausführungsform ist jedoch die Verunreinigungskonzentration der zweiten Kontaktbereiche 42 der Diodenzelle 20 unterschiedlich zu derjenigen der ersten Kontaktbereiche 39 der IGBT-Zelle 10. Daher wird die Diodencharakteristik nicht von der Verunreinigungskonzentration der ersten Kontaktbereiche 39 der IGBT-Zelle 10 bestimmt. Folglich kann die Verunreinigungskonzentration der zweiten Kontaktbereiche 42 auf eine optimale Konzentration für eine Anode eingestellt werden.
<Zweite Ausführungsform>
Eine zweite Ausführungsform wird unter Bezugnahme auf die 3 bis 5 beschrieben. Nachfolgend werden hauptsächlich die wesentlichen Unterschiede zu der ersten Ausführungsform beschrieben.
3 ist eine Schnittdarstellung der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, 4 ist eine Draufsicht auf einen äußeren Abschnitt der Halbleitervorrichtung gemäß dieser Ausführungsform und 5 ist eine Schnittansicht entlang Linie Va-Vb-Vc in 4. In 5 ist aus Gründen der Einfachheit der Darstellung die Kollektorelektrode 47 nicht gezeigt.
Bezug nehmend auf 3, so ist der Isolationszwischenschichtfilm 41 auf der Basisschicht 31 der Diodenzelle 20 zusätzlich zur Basisschicht 31 der IGBT-Zelle 10 ausgebildet. Der Isolationszwischenschichtfilm 41 bedeckt Enden (z. B. obere Enden in 3) der Grabenelektroden 37b. In der Diodenzelle 20 sind daher die Grabenelektroden 37b und die Emitterelektrode 43 durch den Isolationszwischenschichffilm 41 elektrisch voneinander isoliert. Die Grabenelektroden 37b und die Emitterelektrode 43 sind beispielsweise nicht direkt miteinander verbunden.
Bezug nehmend auf 4 ist, obgleich in der ersten Ausführungsform nicht gezeigt, die Emitterelektrode 43 über Kontaktlöcher 41a in dem Isolationszwischenschichtfilm 41 mit den Emitterbereichen 38 und den ersten Kontaktbereichen 39 der IGBT-Zelle 10 verbunden. Die Emitterelektrode 43 ist weiterhin über die Kontaktlöcher 41a des Isolationszwischenschichtfilms 41 mit den zweiten Kontaktbereichen 42 der Diodenzelle 20 verbunden.
Die Gateelektroden 37b sind elektrisch mit der Emitterelektrode 43 an dem äußeren Abschnitt der Halbleitervorrichtung verbunden. Beispielsweise ist gemäß 4 eine führende Emitterelektrode 50 im Bereich der Diodenzelle 20 ausgebildet. Die führende Emitterelektrode 50 bedeckt die Enden der Gräben 35. Nachfolgend werden die Enden der Gräben 35 bezüglich der Längsrichtung der Gräben 35 auch als Längsenden bezeichnet.
Wie in 5 gezeigt, ist die führende Emitterelektrode 50 auf den Gateelektroden 37b gebildet, die in den Gräben 35 eingebettet sind, und ist elektrisch mit den Gateelektroden 37b verbunden. Weiterhin ist eine isolierende Schicht 51 auf der führenden Emitterelektrode 50 ausgebildet. Die Emitterelektrode 43 ist auf der Isolationsschicht 51 ausgebildet.
Die führende Emitterelektrode 50 und die Emitterelektrode 43 sind elektrisch miteinander über ein Kontaktloch 52 in der Isolationsschicht 51 verbunden. Somit sind die Grabenelektroden 37b elektrisch über die führende Emitterelektrode 50 mit der Emitterelektrode 43 verbunden.
In der IGBT-Zelle 10 ist gemäß 4 eine führende Gateelektrode 53 ausgebildet, um die Längsenden der Gräben 35 abzudecken, in welchen die Gateelektroden 37a eingebettet sind. Die führende Gateelektrode 53 erstreckt sich zu einem Ort außerhalb des Bereichs, wo die Gräben 35 ausgebildet sind.
Gemäß 5 ist die führende Gateelektrode 53 auf den Gateelektroden 37a ausgebildet, die in den Gräben 35 eingebettet sind, und ist elektrisch mit den Gateelektroden 37a verbunden. Weiterhin ist die Isolationsschicht 51 auf der führenden Gateelektrode 53 ausgebildet. Eine Gatemetallelektrode 54 ist auf der Isolationsschicht 51 ausgebildet.
Die führende Gateelektrode 53 und die Gatemetallelektrode 54 sind elektrisch miteinander über ein Kontaktloch 55 der Isolationsschicht 51 verbunden. Somit sind die Gateelektroden 37a elektrisch über die führende Gateelektrode 53 mit der Gatemetallelektrode 54 verbunden.
Wie oben beschrieben können die Grabenelektroden 37b der Diodenzelle 20 elektrisch mit der Emitterelektrode 43 an einem äußeren Abschnitt der Diodenzelle 20 verbunden werden. Bei einem derartigen Aufbau ist der Schritt der vollständigen Entfernung des Isolationszwischenschichtfilms 41 von der Diodenzelle 20 nicht notwendig. Damit wird der Herstellungsprozess vereinfacht.
<Dritte Ausführungsform>
Eine dritte Ausführungsform wird nachfolgend unter Bezugnahme auf 6 beschrieben. Hierbei werden die wesentlichen Unterschiede zum Aufbau der zweiten Ausführungsform hervorgehoben.
In der zweiten Ausführungsform sind die Gateelektroden 37b elektrisch mit den Emitterelektroden 43 an den Längsenden der Gräben 35 über die führende Emitterelektrode 50 verbunden. Bei der vorliegenden dritten Ausführungsform sind die Gateelektroden 37b mit einer Steuerelektrode 56 verbunden, die unterschiedlich zu der Emitterelektrode 43 ist, wobei die Verbindung an den Längsenden der Gräben 35 erfolgt.
6 ist eine Draufsicht auf einen Teil einer Halbleitervorrichtung gemäß der aktuellen Ausführungsform. Wie in 6 gezeigt, ist die führende Emitterelektrode 50 und ist die führende Gateelektrode 53 in einem Layout ähnlich zu demjenigen der zweiten Ausführungsform angeordnet. Weiterhin ist die Steuerelektrode 56 zwischen der Emitterelektrode 43 und der Gatemetallelektrode 54 ausgebildet.
Die Steuerelektrode 56 ist von der Emitterelektrode 43 und der Gatemetallelektrode 54 getrennt. Die führende Emitterelektrode 50 ist elektrisch über das Kontaktloch 52 mit der Steuerelektrode 56 verbunden.
Mit einem derartigen Aufbau kann eine Spannung unterschiedlich zum Emitterpotential unabhängig an die Gateelektroden 37b über die Steuerelektrode 56 angelegt werden. Folglich ist es möglich, das Potential der Gateelektroden 37b der Diodenzelle 20 zu steuern.
<Vierte Ausführungsform>
Eine vierte Ausführungsform wird unter Bezugnahme auf 7 beschrieben. Hierbei werden im Wesentlichen Unterschiede zu den Anordnungen der ersten bis dritten Ausführungsformen beschrieben.
In der vorliegenden Ausführungsform sind die Gateelektroden 37b der Diodenzelle 20 elektrisch mit der Gatemetallelektrode 54 verbunden.
7 ist eine Draufsicht auf einen Teil einer Halbleitervorrichtung gemäß dieser Ausführungsform. Gemäß 7 ist die führende Gateelektrode 53 so ausgebildet, dass sie die Längsenden der Gräben 35 der IGBT-Zelle und der Diodenzelle 20 bedeckt. Die führende Gateelektrode 53 ist elektrisch über ein Kontaktloch 57 mit der Gatemetallelektrode 54 verbunden.
Mit diesem Aufbau kann die gleiche Spannung wie an den Gateelektroden 37a der IGBT-Zelle 10 an die Grabenelektroden 37b der Diodenzelle 20 angelegt werden.
<Fünfte Ausführungsform>
Eine fünfte Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf 8 beschrieben, wobei im Wesentlichen die unterschiedlichen Anordnungen zu den ersten bis vierten Ausführungsformen erläutert werden.
8 ist eine Schnittdarstellung durch einen Teil der Halbleitervorrichtung gemäß dieser Ausführungsform. Gemäß 8 werden in der Diodenzelle 20 die Gräben 35, der Gate-Isolationsfilm 36 und die Grabenelektroden 37b nicht ausgebildet, sondern die zweiten Kontaktbereiche 42 werden in gleichen Abständen ausgebildet. Auf diese Weise kann die Diodenzelle 20 ohne Grabenelektroden 37b gebildet werden.
<Sechste Ausführungsform>
Eine sechste Ausführungsform wird unter Bezugnahme auf 9 beschrieben, wobei wieder die wesentlichen Unterschiede zu den ersten bis fünften Ausführungsformen erläutert werden.
9 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Wie in 9 gezeigt, ist die potentialfreie Schicht 40 nicht in zwei Abschnitten 31s der Basisschicht 31 der IGBT-Zelle 10 ausgebildet, wobei die beiden Abschnitte 31s am äußeren Abschnitt der IGBT-Zelle 10 benachbart der Diodenzelle 20 liegen.
Hierbei entspricht der äußere Abschnitt der IGBT-Zelle 10 benachbart der Diodenzelle 20 einem Bereich, der die Abschnitte 31s der Basisschicht 31 benachbart der Grenze zwischen der Kollektorschicht 45 und der Kathodenschicht 46 enthält.
In den Abschnitten 31s der Basisschicht 31 ohne die potentialfreie Schicht 40 sind die Emitterbereiche 38 und die ersten Kontaktbereiche 39, die als IGBT-Elemente dienen, ausgebildet.
Daher liefern die Abschnitte 31s der Basisschicht 31 den Kanalbereich und dienen somit als IGBT-Element. Da die Abschnitte 31s der Basisschicht 31 nicht mit der potentialfreien Schicht 40 versehen sind, können die Löcher von den ersten Kontaktbereichen 39 in Richtung der Kathodenschicht 46 geliefert werden. Daher dienen die Abschnitte 31s auch als das Diodenelement. Folglich ist der Diodenarbeitsbereich 49 in einen Bereich erweitert, wo die potentialfreie Schicht 40 nicht in der IGBT-Zelle 10 gebildet ist.
Auf diese Weise überlagert der Diodenarbeitsbereich 49 den IGBT-Arbeitsbereich 48. Damit kann die Größe der Diodenzelle 40 durch den überlappten Bereich verringert werden. Folglich kann die Größe des Halbleiterchips insgesamt verringert werden.
<Siebte Ausführungsform>
Eine siebte Ausführungsform wird unter Bezugnahme auf 10 beschrieben, wobei wieder die wesentlichen Unterschiede zu den ersten bis fünften Ausführungsformen erläutert werden.
10 ist eine Schnittdarstellung eines Teils einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, wobei der IGBT-Arbeitsbereich 48 und der Diodenarbeitsbereich 49 dargestellt sind. Gemäß 10 ist die Halbleitervorrichtung der siebten Ausführungsform ähnlich zu derjenigen der sechsten Ausführungsform, jedoch ist der Isolationszwischenschichtfilm 41 auf der Basisschicht 31 der Diodenzelle 20 ausgebildet, um die oberen Enden der Grabenelektroden 37b zu bedecken. Folglich sind die Grabenelektrode 37b und die Emitterelektrode 43 elektrisch voneinander durch den Isolationszwischenschichtfilm 41 isoliert.
Mit einem solchen Aufbau können beispielsweise die Grabenelektroden 37b über die führende Emitterelektrode 50 mit der Emitterelektrode 43 auf ähnliche Weise wie in 4 gezeigt verbunden werden. Gemäß einem anderen Beispiel können die Grabenelektroden 37b mit der Steuerelektrode 56 über die führende Emitterelektrode 50 auf ähnliche Weise wie in 6 gezeigt verbunden werden. Weiterhin können die Grabenelektroden 37b mit der Gatemetallelektrode 54 über die führende Emitterelektrode 50 auf ähnliche Weise wie in 7 gezeigt verbunden werden.
Folglich kann in einem Fall, wo der Isolationszwischenschichtfilm 41 angeordnet ist, um die Grabenelektroden 37b in der Diodenzelle 20 abzudecken, das Potential der Grabenelektroden 37b geeignet gesteuert werden.
<Achte Ausführungsform>
Eine achte Ausführungsform wird unter Bezugnahme auf 11 beschrieben, wobei wieder die wesentlichen Unterschiede zu der sechsten bzw. siebten Ausführungsform erläutert werden.
11 ist eine Schnittdarstellung eines Teils einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereich 49. Wie in 11 gezeigt, ist die Halbleitervorrichtung der achten Ausführungsform ähnlich zur Halbleitervorrichtung von 9, jedoch sind in der Diodenzelle 20 die Gräben 35, die Gate-Isolationsfilme 36 und die Grabenelektroden 37b nicht ausgebildet.
Auch in einem Fall, wo der Diodenarbeitsbereich 49 den IGBT-Arbeitsbereich 48 überlappt, kann die Diodenzelle 20 ohne die Grabenelektroden 37b konfiguriert werden.
<Neunte Ausführungsform>
Eine neunte Ausführungsform wird unter Bezugnahme auf 12 beschrieben; es werden wieder Strukturen unterschiedlich zu denjenigen der ersten bis achten Ausführungsformen beschrieben.
12 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung gemäß dieser Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49.
Gemäß 12 sind ein Abschnitt 31t der Basisschicht 31 am äußeren Abschnitt der IGBT-Zelle 10 benachbart der Diodenzelle 20 und ein Abschnitt 31u der Basisschicht 31 am äußeren Abschnitt der Diodenzelle 20 benachbart der IGBT-Zelle 10 mit dem ersten Kontaktbereich 39 und der potentialfreien Schicht 40, jedoch nicht mit den Emitterbereichen 38 versehen. Es sei festzuhalten, dass die Abschnitte 31t und 31u anstelle des ersten Kontaktbereichs 39 mit dem zweiten Kontaktbereich 42 versehen sind.
Hierbei entspricht der äußere Abschnitt der IGBT-Zelle 10 benachbart der Diodenzelle 20 einem Bereich mit dem Abschnitt 31t der Basisschicht 31, der der Grenze zwischen der Kollektorschicht 45 und der Kathodenschicht 46 innerhalb der Basisschicht 31 am nächsten liegt. Auf ähnliche Weise entspricht der äußere Abschnitt der Diodenzelle benachbart der IGBT-Zelle 10 einem Bereich mit dem Abschnitt 31u der Basisschicht 31, der der Grenze zwischen der Kollektorschicht 45 und der Kathodenschicht 46 innerhalb der Basisschicht 31 am nächsten liegt.
In der vorliegenden Ausführungsform sind die potentialfreie Schicht 40 und die ersten Kontaktbereiche 39 in den Abschnitten 31t und 31u der Basisschicht 31 ausgebildet. Jedoch sind die Emitterbereiche 38 nicht in den Abschnitten 31t und 31u der Basisschicht 31 gebildet. Die Grabenelektrode 37b ist in dem Grenzgraben 35 ausgebildet, der an der Grenzlinie zwischen Kollektorschicht 45 und Kathodenschicht 46 liegt. Jedoch ist die Grabenelektrode 37b im Grenzgraben 35 elektrisch mit der Emitterelektrode 43 verbunden, ohne von dem Isolationszwischenschichtfilm 41 bedeckt zu sein.
Mit einem solchen Aufbau dienen die Abschnitte 31t und 31u der Basisschicht 31 nicht als IGBT-Element und Diodenelement. Daher sind der IGBT-Arbeitsbereich 48 und der Diodenarbeitsbereich 49 in anderen Bereichen als die Abschnitte 31t und 31u gebildet. Mit anderen Worten, in der vorliegenden Ausführungsform überlappen der IGBT-Arbeitsbereich 48 und der Diodenarbeitsbereich 49 einander nicht.
Wenn daher die IGBT-Zelle 10 betrieben wird, wird der Fluss von Löchern von der Driftschicht 30 zur Basisschicht 31 von der potentialfreien Schicht 40 beschränkt. Somit wird die Leitfähigkeitsmodulation verbessert und damit kann der kontinuierliche Verlust verringert werden. Wenn die Diodenzelle 20 betrieben wird, wird eine exzessive Lochinjektion von der IGBT-Zelle 10 beschränkt. Damit kann eine Änderung der Vorwärtsspannung Vf in der Diodenzelle 20 aufgrund der Gate-Interferenz beschränkt werden.
<Zehnte Ausführungsform>
Eine zehnte Ausführungsform wird unter Bezugnahme auf 13 beschrieben. Hierbei werden die Unterschiede zum Aufbau der neunten Ausführungsform erläutert.
13 ist eine Schnittdarstellung eines Teils einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Wie in 13 gezeigt, hat die Halbleitervorrichtung der vorliegenden Ausführungsform einen Aufbau ähnlich der Halbleitervorrichtung der neunten Ausführungsform gemäß 12, jedoch ist der Isolationszwischenschichtfilm 41 so ausgebildet, dass die oberen Enden der Grabenelektroden 37b bedeckt sind. Damit sind die Grabenelektroden 37b und die Emitterelektrode 43 elektrisch voneinander durch den Isolationszwischenschichtfilm 41 isoliert.
In einem solchen Fall können die Grabenelektroden 37b über die führende Emitterelektrode 50 mit der Gatemetallelektrode 54 oder Emitterelektrode 43 oder der Steuerelektrode 56 verbunden werden, wie oben beschrieben.
<Elfte Ausführungsform>
Eine elfte Ausführungsform wird unter Bezugnahme auf 14 beschrieben, wobei auf Unterschiede zur neunten Ausführungsform näher eingegangen wird.
14 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Gemäß 14 ist die Halbleitervorrichtung der vorliegenden Ausführungsform ähnlich zur Halbleitervorrichtung gemäß der neunten Ausführungsform, jedoch sind die Gräben 35, die Gate-Isolationsfilme 36 und die Grabenelektroden 37b nicht in der Diodenzelle 20 ausgebildet.
Die potentialfreie Schicht 40 ist so gebildet, dass sie von der IGBT-Zelle 10 die Diodenzelle 20 erreicht. Das heißt, die potentialfreie Schicht 40 ist über die Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 hinaus ausgebildet, beispielsweise die Grenzlinie zwischen Kollektorschicht 45 und Kathodenschicht 46. Wenn bei einem derartigen Aufbau die IGBT-Zelle 10 betrieben wird, kann die Löcherinjektion von der Driftschicht 30 zur Basisschicht 31 durch die potentialfreie Schicht 40 eingeschränkt werden. Weiterhin, wenn die Diodenzelle 20 betrieben wird, lässt sich eine exzessive Lochinjektion von der IGBT-Zelle 10 einschränken. In dem Aufbau, wo der IGBT-Arbeitsbereich 48 und der Diodenarbeitsbereich 49 vollständig voneinander getrennt sind, kann die Diodenzelle 20 konfiguriert werden, ohne die Gateelektroden 37b zu haben.
<Zwölfte Ausführungsform>
Eine zwölfte Ausführungsform wird unter Bezugnahme auf 15 beschrieben, wobei im Wesentlichen die Unterschiede zur elften Ausführungsform erläutert werden.
15 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Wie in 15 gezeigt, ist die potentialfreie Schicht 40 vollständig über die IGBT-Zelle 10 und die Diodenzelle 20 hinweg ausgebildet.
Wenn bei einem derartigen Aufbau die IGBT-Zelle 10 betrieben wird und wenn die Diodenzelle 20 betrieben wird, lässt sich eine exzessive Löcherinjektion zur Driftschicht 30 der Diodenzelle 20 von der IGBT-Zelle 10 und der Diodenzelle 20 einschränken.
<Dreizehnte Ausführungsform>
Eine dreizehnte Ausführungsform wird unter Bezugnahme auf 16 beschrieben, wobei die wesentlichen Unterschiede zur neunten Ausführungsform näher erläutert werden.
16 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Gemäß 16 hat die Halbleitervorrichtung in dieser Ausführungsform einen ähnlichen Aufbau wie die Halbleitervorrichtung der neunten Ausführungsform von 12, jedoch ist die potentialfreie Schicht vollständig durch die IGBT-Zelle 10 und die Diodenzelle 20 hindurch ausgebildet. In diesem Fall können ähnliche vorteilhafte Effekte wie bei der zwölften Ausführungsform erhalten werden.
<Vierzehnte Ausführungsform>
Eine vierzehnte Ausführungsform wird nachfolgend unter Bezugnahme auf 17 beschrieben, wobei die wesentlichen Unterschiede zur dreizehnten Ausführungsform näher erläutert werden.
17 ist eine Schnittdarstellung durch einen Teil einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Darstellung des IGBT-Arbeitsbereichs 48 und des Diodenarbeitsbereichs 49. Gemäß 17 hat die Halbleitervorrichtung der vorliegenden Ausführungsform einen ähnlichen Aufbau wie die Halbleitervorrichtung der dreizehnten Ausführungsform von 16, jedoch ist der Isolationszwischenschichffilm 41 so ausgebildet, dass die oberen Enden der Grabenelektroden 37b abgedeckt sind.
Somit sind die Grabenelektroden 37b und die Emitterelektrode 43 elektrisch voneinander durch den Isolationszwischenschichtfilm 41 isoliert.
Bei einem derartigen Aufbau können daher die Grabenelektroden 37b über die führende Emitterelektrode 50 mit der Emitterelektrode 43 oder der Steuerelektrode 56 oder den Gatemetallelektroden 54 verbunden werden, wie beschrieben. Auch kann ähnlich wie bei der zwölften Ausführungsform die Löcherinjektion in die Driftschicht 30 der Diodenzelle 20 sowohl aus den Bereichen der IGBT-Zelle 10 als auch der Diodenzelle 20 eingeschränkt werden.
<Fünfzehnte Ausführungsform>
Eine fünfzehnte Ausführungsform wird nachfolgend unter Bezugnahme auf die 18A bis 19B beschrieben.
18A ist eine Draufsicht, in der alle Masken zur Herstellung einer Halbleitervorrichtung gemäß dieser Ausführungsform ausgelegt sind. 18B ist eine Schnittdarstellung durch einen Teil der Halbleitervorrichtung gemäß dieser Ausführungsform.
Ähnlich zu den obigen Ausführungsformen enthält die Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform die IGBT-Zelle 10 und die Diodenzelle 20. Die IGBT-Zelle 10 und die Diodenzelle 20 haben gemeinsam das Halbleitersubstrat 32 mit der N^–-Driftschicht 30. Die N-Feldstoppschicht 44 liegt auf der zweiten Oberfläche 34 des Halbleitersubstrats 32, um die Einschaltspannung und Schaltverluste zu verringern.
Die P-Kollektorschicht 45 ist auf dem Bereich der Feldstoppschicht 44 entsprechend der IGBT-Zelle 10 angeordnet und die N-Kathodenschicht 46 ist auf dem Bereich der Feldstoppschicht 44 entsprechend der Diodenzelle 20 angeordnet. Die Kollektorschicht 45 und die Kathodenschicht 46 liegen in der gleichen Höhenlage. Obgleich in 15 nicht dargestellt, ist die Kollektorelektrode 47 auf der Kollektorschicht 45 ausgebildet und die Kathodenschicht 46 in ähnlicher Weise wie in dem Beispiel von 1.
Eine P-Kanalschicht 31a ist in dem Oberflächenabschnitt der Driftschicht 30 der IGBT-Zelle 10 ähnlich der Basisschicht 31 ausgebildet. Weiterhin sind die Gräben 35 so ausgebildet, dass sie durch die Kanalschicht 31a verlaufen und die Driftschicht 30 erreichen. In der vorliegenden Ausführungsform liefert eine Oberfläche der Kanalschicht 31a gegenüber der Driftschicht 30 die erste Oberfläche 33 des Halbleitersubstrats 32. Eine Oberfläche der Driftschicht 30 gegenüber der Kanalschicht 31a liefert die zweite Oberfläche 34 des Halbleitersubstrats 32.
Jeder der Gräben 35 erstreckt sich in Längsrichtung der ersten Oberfläche 33a des Halbleitersubstrats 32. Hierbei entspricht die Längsrichtung einer Richtung senkrecht zur Ausrichtungsrichtung der IGBT-Zelle 10 und der Diodenzelle 20. Das heißt, die Längsrichtung entspricht einer Richtung senkrecht zur Zeichenebene von 18B. Die Längsrichtung entspricht auch einer Richtung von oben nach unten in 18A. Die Gräben 35 sind beispielsweise parallel und in gleichen Abständen zueinander angeordnet.
Die Kanalschicht 31a wird durch eine Ionenimplantationstechnik unter Verwendung einer Maske 131 gemäß 18A gebildet. Die Gräben 35 werden durch eine Ätztechnik unter Verwendung einer Maske 135 von 18A gebildet. In 18A ist eine Öffnung oder sind Öffnungen in jeder Maske zum Zweck der Klarheit geeignet mit Schraffurlinien versehen.
Der Gate-Isolationsfilm 36 ist so ausgebildet, dass er die innere Oberfläche eines jeden Grabens 35 bedeckt. Der Gate-Isolationsfilm 36 wird durch eine thermische Oxidationstechnik oder eine CVD-Technik unter Verwendung einer Maske 36 von 18A gebildet. Die Gateelektrode 37a, die aus Polysilizium oder dergleichen ist, befindet sich auf dem Gate-Isolationsfilm 36 des Grabens 35 der IGBT-Zelle 10, um die Grabengatestruktur zu bilden. Die Gateelektrode 37a ist mit dem Kissen für das Gate verbunden.
In der IGBT-Zelle 10 liefert die Kanalschicht 31a den Kanalbereich. In der vorliegenden Ausführungsform ist die Kanalschicht 31a hauptsächlich in der IGBT-Zelle 10 ausgebildet. Weiterhin ist die Kanalschicht 31a jenseits der Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 in Richtung IGBT-Zelle 10 angeordnet. Das heißt, die Kanalschicht 31a ist auch in einem Teil der Diodenzelle 20 ausgebildet, wobei dieser Teil benachbart der IGBT-Zelle 10 ist.
Die N-Emitterbereiche 38 sind in dem Oberflächenabschnitt der Kanalschicht 31a ausgebildet. Die Emitterbereiche 38 sind in Streifenform entlang einer Richtung senkrecht zur Längsrichtung der Gräben 35 bezüglich der Richtung entlang der ersten Oberfläche 33 angeordnet. Die ersten P⁺-Kontaktbereiche 39 sind in dem Oberflächenabschnitt der Kanalschicht 31a zwischen den Emitterbereichen 38 ausgebildet.
Die N-Emitterbereiche 38 haben eine Verunreinigungskonzentration höher als die N^–-Driftschicht 30. Die Emitterbereiche 38 enden innerhalb der Kanalschicht 31a. Weiterhin sind die Emitterbereiche 38 entlang der Seitenflächen der Gräben 35 innerhalb der Kanalschicht 31a angeordnet.
Genauer gesagt, jeder Emitterbereich 38 ist in Stiftform ausgebildet und erstreckt sich in Längsrichtung des Grabens 35 und entlang der Seitenfläche des Grabens 35 in einem Bereich zwischen den Gräben 35. Die Enden des Emitterbereichs 38 enden innerhalb des Grabens 35 bezüglich der Längsrichtung des Grabens 35. Das heißt, das Ende des Emitterbereichs 38 liegt bezüglich der Längsrichtung des Grabens 35 kürzer als das Längsende des Grabens 35. Die Emitterbereiche 38 werden durch eine Ionenimplantationstechnik unter Verwendung einer Maske 138 von 18A gebildet. Damit sind die Emitterbereiche 38 in Streifenform entlang der Ausrichtungsrichtung der IGBT-Zelle 10 und Diodenzelle 20 angeordnet.
Die ersten P⁺-Kontaktbereiche 39 haben die Verunreinigungskonzentration höher als diejenige der P⁺-Kanalschicht 31a. Ähnlich zu den Emitterbereichen 38 enden die ersten Kontaktbereiche 39 innerhalb der Kanalschicht 31a. Die ersten Kontaktbereiche 39 werden durch eine Ionenimplantationstechnik unter Verwendung der Maske 139 von 18A gebildet. Damit liegen die ersten Kontaktbereiche 39 intermittierend in Längsrichtung der Gräben 35 (d. h. den Emitterbereichen 38) zwischen den benachbarten Emitterbereichen 38.
In der Kanalschicht 31a der IGBT-Zelle 10 ist die potentialfreie N-Schicht 40 an einer Position tiefer als die Emitterbereiche 38 und der ersten Kontaktbereiche 39 von der ersten Oberfläche 33 aus angeordnet. Die potentialfreie Schicht 40 ist angeordnet, um die Kanalschicht 31a in Tiefenrichtung der Gräben 35 abzutrennen. Insbesondere ist die potentialfreie Schicht 40 so angeordnet, um die Kanalschicht 31a in einen ersten Abschnitt (z. B. oberen Abschnitt in 18B), wo die Emitterbereiche 38 und die ersten Kontaktbereiche 39 gebildet sind, und einen zweiten Abschnitt (z. B. unteren Abschnitt in 18B) zu unterteilen, der die Driftschicht 30 kontaktiert. Die potentialfreie Schicht 40 wird durch eine Ionenimplantationstechnik unter Verwendung einer Maske 140 gemäß 18A gebildet.
Der Isolationszwischenschichtfilm 41 ist auf der Kanalschicht 31a ausgebildet, um die Gateelektroden 37a abzudecken. Der Isolationszwischenschichtfilm 41 wird durch eine CVD-Technik oder dergleichen unter Verwendung einer Maske 141 von 18A gebildet. Damit bleiben die Emitterbereiche 38 teilweise von dem Isolationszwischenschichtfilm 41 frei. Auch sind die ersten Kontaktbereiche 39 frei von dem Isolationszwischenschichtfilm 41. Wie weiterhin in 18B gezeigt, deckt der Isolationszwischenschichtfilm 41 den Emitterbereich 38, der der Diodenzelle 20 am nächsten ist, vollständig ab. Daher dient der Emitterbereich 38, der der Diodenzelle 20 am nächsten ist, nicht als ein IGBT-Element.
In der Diodenzelle 20 ist ein RESURF-Bereich 60 vom P-Typ in einem Oberflächenabschnitt der Driftschicht 30 ausgebildet. Der RESURF-Bereich 60 ist tiefer (z. B. dicker) als die Gräben 35. Der RESURF-Bereich 60 dient als eine Anode. Der RESURF-Bereich 60 ist zumindest an der Grenze zwischen der IGBT-Zelle 10 und der Diodenzelle 20 tiefer als die Gräben 35.
Der RESURF-Bereich 60 wird durch eine Ionenimplantationstechnik unter Verwendung einer Maske 160 von 18A gebildet. In der vorliegenden Ausführungsform ist der RESURF-Bereich 60 beispielsweise tiefer als die Gräben 35 im gesamten Bereich der Diodenzelle 20.
Wie in 18B gezeigt, überlappen die Kanalschicht 31a der IGBT-Zelle 10 und der RESURF-Bereich 60 der Diodenzelle 20 einander in dem Bereich der Diodenzelle 20 bezüglich der Richtung senkrecht zur ersten Oberfläche 33 des Halbleitersubstrats 32. Daher werden eine Verarmungsschicht, die von der Kanalschicht 31a geliefert wird, und eine Verarmungsschicht, die von der RESURF-Schicht 60 geliefert wird, weich, das heißt nicht abrupt miteinander verbunden.
Die zweiten P⁺-Kontaktbereiche 42 sind in dem Oberflächenabschnitt des RESURF-Bereichs 60 ausgebildet, wie in 18B gezeigt. Die zweiten Kontaktbereiche 42 werden durch eine Ionenimplantationstechnik unter Verwendung einer Maske 142 gemäß 18A gebildet.
Dies Maske 142 hat Öffnungen, die intermittierend in Längsrichtung der Gräben 35 und der Emitterbereiche 38 angeordnet sind. Daher werden die zweiten Kontaktbereiche 42 intermittierend in Längsrichtung der Gräben 35 und intermittierend in einer Richtung senkrecht zur Längsrichtung der Gräben 35 ausgebildet.
Weiterhin ist der Isolationszwischenschichtfilm 41 so ausgebildet, dass die zweiten Kontaktbereiche 42 auf der ersten Oberfläche 33 des Halbleitersubstrats 32 frei liegen. Der Isolationszwischenschichtfilm 41 ist auch in der Diodenzelle 20 unter Verwendung der oben erwähnten Maske 141 ausgebildet. Das heißt, der Isolationszwischenschichtfilm 41 wird in der IGBT-Zelle 10 und der Diodenzelle 20 in einem einzigen Schritt unter Verwendung der Maske 141 gebildet.
Die Verunreinigungskonzentration der zweiten Kontaktbereiche 42 ist beispielsweise unterschiedlich zu derjenigen der ersten Kontaktbereiche 39. Das heißt, die zweiten Kontaktbereiche 42 haben eine Verunreinigungskonzentration, welche für die Diodencharakteristik optimal ist.
Der RESURF-Bereich 60 hat eine Flächendichte oder ein Flächengewicht („area density”) kleiner als die Kanalschicht 31a der IGBT-Zelle 10. Dieses Merkmal wird nachfolgend unter Bezugnahme auf die 19A und 19B näher erläutert.
19A ist ein Profil entlang Linie XIXA-XIXA in 18B und 19B ist ein Profil entlang Linie XIXB-XIXB in 18B. In den 19A und 19B stellt die horizontale Achse eine Tiefe ausgehend von der ersten Oberfläche 33 in Richtung der zweiten Oberfläche 34 des Halbleitersubstrats 32 dar und die Vertikalachse stellt die Verunreinigungskonzentration dar.
Wie in 19A gezeigt, ist der RESURF-Bereich 60 (d. h. RESURF P) tiefer als der Graben 35. Gemäß 19B ist die Kanalschicht 31a (d. h. Kanal P) flacher als der Graben 35.
Weiterhin ist gemäß den 19A und 19B die Verunreinigungskonzentration im RESURF-Bereich 60 niedriger als in der Kanalschicht 31a. Daher ist das Flächengewicht des RESURF-Bereichs 60 kleiner als das der Kanalschicht 31a. Das Flächengewicht des RESURF-Bereichs 60 wird erhalten durch Integrieren des Bereichs des RESURF-Bereichs 60 gemäß 19A. Auf ähnliche Weise wird das Flächengewicht der Kanalschicht 31 erhalten durch Integrieren des Bereichs der Kanalschicht 31a gemäß 19B.
Obgleich in 18B nicht gezeigt, befindet sich die Emitterelektrode 43 auf der ersten Oberfläche 33 des Halbleitersubstrats auf ähnliche Weise wie die Emitterelektrode 43 in 1. Beispielsweise ist die Emitterelektrode auf den Emitterbereichen 38, den ersten Kontaktbereichen 39 und den zweiten Kontaktbereichen 42 ausgebildet, die frei von dem Isolationszwischenschichtfilm 41 sind, um eine elektrische Verbindung mit den Emitterbereichen 38, den ersten Kontaktbereichen 39 und den zweiten Kontaktbereichen 42 zu haben.
In der oben genannten Halbleitervorrichtung mit isoliertem Gate dient der Bereich mit der Kollektorschicht 45 als IGBT-Element und der Bereich mit der Kathodenschicht 46 dient als Diodenelement.
In der vorliegenden Ausführungsform ist die Halbleitervorrichtung mit dem RESURF-Bereich 60 als die Anode versehen, der tiefer als die Gräben 35 ist und ein Flächengewicht hat, das niedriger als das der Kanalschicht 31a ist.
Bei einem solchen Aufbau können an einem Ort benachbart der Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 die Verarmungsschicht, die in der Driftschicht 30 durch die Kanalschicht 31a gebildet wird, und die Verarmungsschicht, die in der Driftschicht 30 durch die RESURF-Schicht 60 gebildet wird, weich miteinander verbunden werden. Daher wird an einer Stelle benachbart der Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 die Feldintensität in der Driftschicht 30 weich oder glatt und damit kann die Feldkonzentration verringert werden. Somit kann die Spannungsfestigkeit der Halbleitervorrichtung sichergestellt werden.
In der vorliegenden Ausführungsform hat die Halbleitervorrichtung die potentialfreie Schicht 40 in der Kanalschicht 31a der IGBT-Zelle 10. Ähnlich wie bei der ersten Ausführungsform dient die potentialfreie Schicht 40 als Potentialwand. Wenn die IGBT-Zelle 10 betrieben wird, kann der Fluss von Löchern von der Driftschicht 30 zur Kanalschicht 31a beschränkt werden. Somit ist es wenig wahrscheinlich, dass sich die Löcher zu der Emitterelektrode 43 hin entladen. Im Ergebnis kann die Löcherkonzentration und Elektronenkonzentration der Driftschicht 30 erhöht werden und damit ist die Leitfähigkeitsmodulation verbessert. Da folglich der Widerstand der Driftschicht 30 verringert ist, können kontinuierliche Verluste der IGBT-Zelle 10 verringert werden.
Wenn die Diodenzelle 20 betrieben wird, wird ein Fluss von Löchern von den ersten Kontaktbereichen 39 der IGBT-Zelle 10 in Richtung der Diodenzelle 20 von der potentialfreien Schicht 40 blockiert. Somit ist eine überhohe Löcherinjektion von der IGBT-Zelle 10 zur Diodenzelle 20 eingeschränkt. Im Ergebnis kann eine Änderung der Vorwärtsspannung Vf der Diodenzelle 20 aufgrund der Gate-Interferenz der IGBT-Zelle eingeschränkt werden.
<Sechzehnte Ausführungsform>
Eine sechzehnte Ausführungsform wird unter Bezugnahme auf 20 beschrieben. Hierbei erfolgt im Wesentlichen eine Beschreibung von Unterschieden zur fünfzehnten Ausführungsform. 20 ist eine Draufsicht, welche alle Masken zeigt, die zur Herstellung der Halbleitervorrichtung gemäß dieser Ausführungsform verwendet werden.
Gemäß 20 werden die zweiten Kontaktbereiche 42 unter Verwendung einer Maske 242 gebildet. Die Maske 242 hat streifenförmige Öffnung in Ausrichtungsrichtung der IGBT-Zelle 10 und Diodenzelle 20. Somit sind die zweiten Kontaktbereiche 42 in Streifenform in einer Richtung senkrecht zur Längsrichtung der Gräben 35 angeordnet.
Die Öffnungen der Maske 242 sind größer als die Öffnungen der Maske 142, die in der fünfzehnten Ausführungsform verwendet wird. Damit ist bei der vorliegenden Ausführungsform die Fläche der zweiten Kontaktbereiche 42 größer als bei den zweiten Kontaktbereichen 42 der fünfzehnten Ausführungsform. Somit nimmt die Löcherinjektion zur Driftschicht 30 hin zu. Ein derartiger Aufbau ist jedoch effektiv, wenn die Löcherinjektion beim Aufbau der fünfzehnten Ausführungsform erhöht werden muss.
<Siebzehnte Ausführungsform>
Eine siebzehnte Ausführungsform wird unter Bezugnahme auf 21 beschrieben, wobei auch hier die Unterschiede zum Aufbau der fünfzehnten Ausführungsform beschrieben werden. 21 ist eine Draufsicht auf alle Masken, die bei der Herstellung der Halbleitervorrichtung gemäß dieser Ausführungsform verwendet werden.
Gemäß 21 hat eine Maske 260 zur Ausbildung des RESURF-Bereichs 60 streifenförmige Öffnungen entlang der Ausrichtungsrichtung der IGBT-Zelle 10 und der Diodenzelle 20. Das heißt, die Rate der Öffnungen in der Maske 260 wird gegenüber derjenigen in der Maske 160 bei der fünfzehnten Ausführungsform modifiziert. Der RESURF-Bereich 60 kann unter Verwendung der Maske 260 gebildet werden.
In diesem Fall wird der RESURF-Bereich 60 in Streifenform entlang einer Richtung senkrecht zur Längsrichtung der Gräben 35 gebildet. Alternativ kann die Maske 260 gitterförmige Öffnungen haben.
<Achtzehnte Ausführungsform>
Eine achtzehnte Ausführungsform wird unter Bezugnahme auf 22 beschrieben. Nachfolgend werden Unterschiede zu dem Aufbau der fünfzehnten bis siebzehnten Ausführungsformen beschrieben. 22 ist eine Draufsicht, auf der alle Masken zur Herstellung der Halbleitervorrichtung gemäß dieser Ausführungsform ausgelegt sind.
In der vorliegenden Ausführungsform wird gemäß 22 der RESURF-Bereich 60 unter Verwendung der Maske 260 der siebzehnten Ausführungsform von 21 gebildet und die zweiten Kontaktbereiche 42 werden unter Verwendung der Maske 242 der sechzehnten Ausführungsform von 20 gebildet. In diesem Fall wird der RESURF-Bereich 60 in Streifenform entlang der Richtung senkrecht zur Längsrichtung der Gräben 35 gebildet. Auch sind die zweiten Kontaktbereiche 42 in Streifenform entlang des RESURF-Bereichs 60 ausgebildet. Weiterhin bedeckt der zweite Kontaktbereich 42 eine bestimmte Anzahl von Streifenabschnitten des RESURF-Bereichs 60 bezüglich der Richtung senkrecht zur ersten Oberfläche 33 des Halbleitersubstrats 32. Beispielsweise bedeckt jeder zweite Kontaktbereich 42 zwei Streifenabschnitte des RESURF-Bereichs 60.
Wie oben beschrieben können sowohl die RESURF-Bereiche 60 als auch die zweiten Kontaktbereiche 42 in Streifenform ausgebildet werden.
<Neunzehnte Ausführungsform>
Eine neunzehnte Ausführungsform wird unter Bezugnahme auf die 23 und 24A bis 24C beschrieben. Nachfolgend erfolgt im Wesentlichen eine Erläuterung der Unterschiede zu den fünfzehnten bis achtzehnten Ausführungsformen.
23 ist eine Schnittdarstellung eines Teils einer Halbleitervorrichtung gemäß dieser Ausführungsform. Gemäß 23 ist einer aus der Mehrzahl von Gräben 35 (nachfolgend mit Grenzgraben bezeichnet) an der Grenzlinie zwischen Kollektorschicht 45 und Kathodenschicht 46 gebildet. Der Grenzgraben 35 definiert die Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20. Die Gateelektrode 37a ist in dem Grenzgraben 35 angeordnet.
An der Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 ist der RESURF-Bereich 60 ausgebildet, um mit dem Boden des Grenzgrabens 35 in Verbindung zu sein. Das heißt, bei der vorliegenden Ausführungsform überlappen die Kanalschicht 31a und der RESURF-Bereich 60 einander in einer Richtung senkrecht zur Oberfläche 33 des Halbleitersubstrats 32 nicht. Weiterhin sind die zweiten Kontaktbereiche 42 intermittierend auf dem Oberflächenabschnitt des RESURF-Bereichs 60 ähnlich wie bei der fünfzehnten Ausführungsform ausgebildet.
Der RESURF-Bereich 60 wird gleichzeitig in einem Ionenimplantationsschritt der Ausbildung einer Spannungsfestigkeitsstruktur (RESURF) am äußeren Abschnitt des Halbleitersubstrats 32 gebildet.
In einem solchen Fall wird eine Maske 360 gemäß 24A verwendet. Wie in 24B gezeigt, hat die Maske 360 eine Mehrzahl von Öffnungen 361 an Stellen entsprechend der Diodenzelle 20. Die Öffnungen 361 sind beispielsweise in abgestuften Reihen angeordnet. Durch Einstellung der Öffnungsrate der Öffnungen 361 der Maske 360 können eine Junction-Tiefe und Verunreinigungskonzentration des RESURF-Bereichs 60 gesteuert werden.
Durch eine Ionenimplantation unter Verwendung der Maske 360 wird die Tiefe des RESURF-Bereichs 60 an Stellen entsprechend dort, wo die Öffnungen 361 nicht ausgebildet sind, geringer als an Stellen entsprechend der Öffnungen 361, wie in 24C gezeigt. Weiterhin ist die Verunreinigungskonzentration an den Abschnitten mit geringerer Tiefe verringert. Daher wird eine weitere Maske mit Öffnungen an Stellen unterschiedlich zu den Öffnungen 361 der Maske 360 erstellt und eine Ionenimplantation wird unter Verwendung der anderen Maske durchgeführt. In einem solchen Fall können beim Schritt der Ausbildung des zweiten Kontaktbereichs 42 die Abschnitte mit geringerer Verunreinigungskonzentration erstellt werden.
Wenn die Verunreinigungskonzentration teilweise verringert ist, tritt ein sogenanntes Latch-up-Phänomen auf, das zu einem Anstieg der Spannungsfestigkeit führt. Um das Latch-up-Phänomen zu verringern, werden die zweiten Kontaktbereiche 42 so ausgebildet, dass die Verunreinigungskonzentration ergänzt wird. Auf diese Weise wird die Diodenzelle 20 gemäß 23 gebildet.
Wie oben beschrieben ist es nicht stets notwendig, dass der RESURF-Bereich 60 die Kanalschicht 31a überlappt. In einem Fall, wo der RESURF-Bereich 60 im gleichen Schritt wie bei der Ausbildung des äußeren umfangsseitigen Spannungsfestigkeitsabschnitts gebildet wird, können die Verunreinigungskonzentrationen der Abschnitte ohne Entsprechung zu den Öffnungen 361 beim Schritt der Ausbildung der zweiten Kontaktbereiche 42 ergänzt werden.
<Zwanzigste Ausführungsform>
Eine zwanzigste Ausführungsform wird unter Bezugnahme auf 25 beschrieben. Hierbei erfolgt eine Beschreibung von Unterschieden zur neunzehnten Ausführungsform.
25 ist eine Schnittdarstellung einer Halbleitervorrichtung gemäß dieser Ausführungsform. Gemäß 25 überlappt der RESURF-Bereich 60 die Kanalschicht 31a in der IGBT-Zelle 10 bezüglich einer Richtung senkrecht zur ersten Oberfläche 33 des Halbleitersubstrats 32.
Eine solche Struktur wird unter Verwendung der Maske 360 gebildet, in der die Öffnungen 361 so angeordnet sind, dass die Rate der Öffnungen an einer Stelle benachbart der Grenze zwischen IGBT-Zelle 10 und Diodenzelle 20 hoch ist und allmählich in Richtung Diodenzelle 20 als eine Funktion des Abstands zu der Grenze abnimmt. Daher ist gemäß 25 die Junction-Tiefe des RESURF-Bereichs 60 an einer Stelle benachbart der Grenze größer als in der Kanalschicht 31a der IGBT-Zelle 10. Weiterhin verringert sich die Junction-Tiefe des RESURF-Bereichs 60 als Funktion des Abstandes zur Grenze.
Somit werden an einer Stelle benachbart der Grenze die Verarmungsschichten weich miteinander verbunden und damit sind Feldkonzentration und Stromkonzentration verringert. Folglich wird die Kapazität der Halbleitervorrichtung verbessert.
Die Kollektorschicht 45 und die Kathodenschicht 46 sind so ausgebildet, dass die Grenze zwischen Kollektorschicht 45 und Kathodenschicht 46 exakt unter dem tiefsten Abschnitt des RESURF-Bereichs 60 liegt.
Auf diese Weise kann der RESURF-Bereich 60 so gebildet werden, dass die Kanalschicht 31a in der IGBT-Zelle 10 überlappt wird.
<Andere Ausführungsformen>
Es wurden verschiedene Ausführungsformen der vorliegenden Erfindung als Beispiele beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die obigen beispielhaften Ausführungsformen beschränkt, sondern kann auf verschiedene andere Weisen ausgeführt oder abgewandelt werden. Weiterhin kann die Erfindung auch durch sinnvolle Kombination der obigen Ausführungsformen in verschiedenen anderen Möglichkeiten ausgeführt werden.
Beispielsweise kann die Lage der Grenze zwischen der Kollektorschicht 45 und der Kathodenschicht 46 geeignet abgewandelt werden. Auch kann der Bereich der potentialfreien Schicht 40 in der Basisschicht 32 und der Kanalschicht 31a geeignet abgewandelt werden. Weiterhin kann der Bereich, wo die Emitterbereiche 38 ausgebildet sind, geeignet abgewandelt werden. Die Position, wo die Gateelektrode 37a als IGBT-Element dient, kann ebenfalls geeignet abgewandelt werden.
In einigen der obigen Ausführungsformen ist der Isolationszwischenschichtfilm 41 in der Diodenzelle 20 vollständig entfernt. Alternativ kann dieser Isolationszwischenschichtfilm 41 in der Diodenzelle 20 verbleiben. Weiterhin ist die Feldstoppschicht 44 nicht stets notwendig. Das Halbleitersubstrat 32 kann auch andere Schichten haben, also zusätzlich zu der Driftschicht 30 und der Basisschicht 31/Kanalschicht 31a. Die oben genannten Leitfähigkeitstypen der einzelnen Komponenten, also beispielsweise N-Typ oder P-Typ, können jeweils umgekehrt werden.
Insoweit zusammenfassend weist somit in einer Halbleitervorrichtung eine IGBT-Zelle einen Graben auf, der durch eine Basisschicht eines Halbleitersubstrats zu einer Driftschicht des Halbleitersubstrats verläuft, sowie einen Gate-Isolationsfilm an einer inneren Oberfläche des Grabens, eine Gateelektrode auf dem Gate-Isolationsfilm, einen Emitterbereich eines ersten Leitfähigkeitstyps in einem Oberflächenabschnitt der Basisschicht und einen ersten Kontaktbereich eines zweiten Leitfähigkeitstyps in dem Oberflächenabschnitt der Basisschicht. Die IGBT-Zelle enthält weiterhin eine potentialfreie Schicht eines ersten Leitfähigkeitstyps, der innerhalb der Basisschicht angeordnet ist, um die Basisschicht in einen ersten Abschnitt mit dem Emitterbereich und dem ersten Kontaktbereich und einen zweiten Abschnitt benachbart der Driftschicht zu unterteilen, wobei ein Isolationszwischenschichtfilm so angeordnet ist, dass er ein Ende der Gateelektrode abdeckt. Eine Diodenzelle enthält einen zweiten Kontaktbereich eines zweiten Leitfähigkeitstyps an dem Oberflächenabschnitt der Basisschicht.
Weitere Vorteile und Abwandlungen ergeben sich dem Fachmann auf diesem Gebiet ohne Weiteres, so dass Gegenstand und Umfang der vorliegenden Erfindung letztendlich nur durch die nachfolgenden Ansprüche und deren Äquivalente definiert sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2007-214541 A [0002, 0009, 0010]
US 2007/0170549 [0002]

Claims

Eine Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (32) mit einer Driftschicht (30) eines ersten Leitfähigkeitstyps und einer Basisschicht (31) eines zweiten Leitfähigkeitstyps, die auf der Driftschicht (30) angeordnet ist, wobei eine Oberfläche der Driftschicht (30) gegenüber der Basisschicht (31) eine erste Oberfläche (33) des Halbleitersubstrats (32) definiert und eine Oberfläche der Basisschicht (31) gegenüber der Driftschicht (30) eine zweite Oberfläche (34) des Halbleitersubstrats (32) definiert; eine Kollektorschicht (45) eines zweiten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche (34) des Halbleitersubstrats (32) angeordnet ist; eine Kathodenschicht (46) eines ersten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche (34) des Halbleitersubstrats (32) in einer gleichen Höhenlage wie die Kollektorschicht (45) angeordnet ist; und eine Kollektorelektrode (47), die auf der Kollektorschicht (45) und der Kathodenschicht (46) angeordnet ist, wobei ein Abschnitt des Halbleitersubstrats (32) bezüglich einer Richtung entlang der ersten Oberfläche (33), der die Kollektorschicht (45) enthält, eine IGBT-Zelle (10) bildet, welche als ein IGBT-Element arbeitet und ein Abschnitt des Halbleitersubstrats (32) bezüglich der Richtung entlang der ersten Oberfläche (33), der die Kathodenschicht (46) enthält, eine Diodenzelle (20) bildet, welche als ein Diodenelement arbeitet, wobei weiterhin die IGBT-Zelle (10) aufweist: einen Graben (35), der durch die Basisschicht (31) verläuft und die Driftschicht (30) erreicht; einen Gate-Isolationsfilm (36), der an einer inneren Oberfläche des Grabens (35) angeordnet ist; eine Gateelektrode (37a), die auf dem Gate-Isolationsfilm (36) innerhalb des Grabens (35) angeordnet ist; einen Emitterbereich (38) eines ersten Leitfähigkeitstyps, der in einem Oberflächenabschnitt der Basisschicht (31) angeordnet ist, wobei der Emitterbereich (38) eine Seitenfläche des Grabens (35) innerhalb der Basisschicht (31) kontaktiert; einen ersten Kontaktbereich (39) eines zweiten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Basisschicht (31) angeordnet ist; eine potentialfreie Schicht (40) eines ersten Leitfähigkeitstyps, die innerhalb der Basisschicht (31) in einer Lage tiefer als der Emitterbereich (38) und des ersten Kontaktbereichs (39) in Tiefenrichtung des Grabens (35) gesehen angeordnet ist, wobei die potentialfreie Schicht (40) die Basisschicht (31) in einen ersten Abschnitt, der den Emitterbereich (38) und den ersten Kontaktbereich (39) enthält, und einen zweiten Abschnitt unterteilt, der benachbart der Driftschicht (30) ist; und einen Isolationszwischenschichtfilm (41), der ein Ende der Gateelektrode (37a) abdeckend angeordnet ist, wobei weiterhin die Diodenzelle (20) einen zweiten Kontaktbereich (42) eines zweiten Leitfähigkeitstyps enthält, der in dem Oberflächenabschnitt der Basisschicht (31) angeordnet ist, und die IGBT-Zelle (10) und die Diodenzelle (20) weiterhin eine Emitterelektrode (43) aufweisen, welche elektrisch mit dem Emitterbereich (38), dem ersten Kontaktbereich (39) und dem zweiten Kontaktbereich (42) verbunden ist.
Die Halbleitervorrichtung nach Anspruch 1, wobei die Diodenzelle (20) aufweist: einen Graben (35), der durch die Basisschicht (31) verläuft und die Driftschicht (30) erreicht; einen Gate-Isolationsfilm (36), der an einer inneren Oberfläche des Grabens (35) angeordnet ist; und eine Grabenelektrode (37b), die innerhalb des Grabens (35) auf dem Gate-Isolationsfilm (36) angeordnet ist, wobei die Grabenelektrode (37b) elektrisch mit der Emitterelektrode (43) verbunden ist, um eine Emitter-Masse-Struktur zu bilden.
Die Halbleitervorrichtung nach Anspruch 2, wobei in der Diodenzelle (20) die Emitterelektrode (43) auf der Grabenelektrode (37b) angeordnet ist, um direkt den elektrischen Kontakt zwischen der Emitterelektrode (43) und der Grabenelektrode (37b) zu bilden.
Die Halbleitervorrichtung nach Anspruch 2, wobei die Diodenzelle (20) einen Isolationszwischenschichtfilm (41) aufweist, der auf der ersten Oberfläche (33) angeordnet ist, um ein Ende der Grabenelektrode (37b) abzudecken; der Graben (35) der Diodenzelle (20) sich in einer Richtung entlang der ersten Oberfläche (33) des Halbleitersubstrats (32) erstreckt; und die Grabenelektrode (37b) in elektrischer Verbindung mit der Emitterelektrode (43) an einem Ende des Grabens (35) der Diodenzelle (20) in Längsrichtung des Grabens (35) der Diodenzelle (20) gesehen ist.
Die Halbleitervorrichtung nach Anspruch 2, wobei die Diodenzelle (20) einen Isolationszwischenschichtfilm (41) aufweist, der auf der ersten Oberfläche (33) angeordnet ist, um ein Ende der Grabenelektrode (37b) abzudecken; der Graben (35) der Diodenzelle (20) sich in einer Richtung entlang der ersten Oberfläche (33) des Halbleitersubstrats (32) erstreckt; und die IGBT-Zelle (10) und die Diodenzelle (20) eine Steuerelektrode (56) aufweisen, welche elektrisch mit der Grabenelektrode (37b) an einem Ende des Grabens (35) der Diodenzelle (20) in Längsrichtung des Grabens (35) der Diodenzelle (20) gesehen verbunden ist.
Die Halbleitervorrichtung nach Anspruch 2, wobei die IGBT-Zelle (10) und die Diodenzelle (20) eine führende Gateelektrode (53) aufweisen; der Graben (35) der IGBT-Zelle (10) und der Graben (35) der Diodenzelle (20) sich in einer Richtung entlang der ersten Oberfläche (33) des Halbleitersubstrats (32) erstrecken; und die führende Gateelektrode (53) elektrisch die Gateelektrode (37a) und die Grabenelektrode (37b) an Enden der Gräben (35) in Längsrichtung der Gräben (35) gesehen verbindet.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die IGBT-Zelle (10) eine Mehrzahl von Gräben (35) aufweist und einer der Gräben (35) an einer Grenzlinie zwischen der Kollektorschicht (45) und der Kathodenschicht (46) angeordnet ist, wobei die Gateelektrode (37a) in dem einen Graben (35) elektrisch von der Emitterelektrode (43) durch den Isolationszwischenschichtfilm (41) isoliert ist, und der eine Graben (35) eine Grenze zwischen der IGBT-Zelle (10) und der Diodenzelle (20) definiert.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei ein erster Endabschnitt (31t) der Basisschicht (31) der IGBT-Zelle (10) und ein zweiter Endabschnitt (31u) der Basisschicht (31) der Diodenzelle (20) ohne den Emitterbereich (38) konfiguriert sind, wobei der erste Endabschnitt (31t) an einem Ende der IGBT-Zelle (10) benachbart der Diodenzelle (20) liegt, der zweite Endabschnitt (31u) an einem Ende der Diodenzelle (20) benachbart der IGBT-Zelle (10) liegt und jeder von erstem Endabschnitt (31t) und zweitem Endabschnitt (31u) mit dem ersten Kontaktbereich (39) und der potentialfreien Schicht (40) ausgebildet ist.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei ein Endabschnitt (31s) der Basisschicht (31) der IGBT-Zelle (10) ohne die potentialfreie Schicht (40) konfiguriert ist, wobei der Endabschnitt (31s) an einem Ende der IGBT-Zelle (10) benachbart der Diodenzelle (20) liegt.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die potentialfreie Schicht (40) in der IGBT-Zelle (10) angeordnet ist und über eine Grenzlinie zwischen der Kollektorschicht (45) und er Kathodenschicht (46) hinaus in Richtung der Diodenzelle (20) verlängert ist.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die potentialfreie Schicht (40) durchgängig in der IGBT-Zelle (10) und der Diodenzelle (20) angeordnet ist.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der zweite Kontaktbereich (42) eine Verunreinigungskonzentration hat, die unterschiedlich zu derjenigen des ersten Kontaktbereichs (39) ist.
Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei die Basisschicht (31) einen RESURF-Bereich (60) eines zweiten Leitfähigkeitstyps zumindest in der Diodenzelle (20) schafft, wobei der RESURF-Bereich (60) eine größere Tiefe als der Graben (35) der IGBT-Zelle (10) zumindest an einer Stelle benachbart einer Grenze zwischen IGBT-Zelle (10) und Diodenzelle (20) und ein Flächengewicht hat, das kleiner als dasjenige der Basisschicht (31) der IGBT-Zelle (10) ist; und der zweite Kontaktbereich (42) in einem Oberflächenabschnitt des RESURF-Bereichs (60) angeordnet ist.
Eine Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (32), das eine erste Oberfläche (33) und eine zweite Oberfläche (34) definiert, wobei das Halbleitersubstrat (32) eine Driftschicht (30) eines ersten Leitfähigkeitstyps enthält; eine Kollektorschicht (45) eines zweiten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche (34) des Halbleitersubstrats (32) angeordnet ist; eine Kathodenschicht (46) eines ersten Leitfähigkeitstyps, die benachbart der zweiten Oberfläche (34) des Halbleitersubstrats (32) in einer gleichen Höhenlage wie die Kollektorschicht (45) angeordnet ist; und eine Kollektorelektrode (47), die auf der Kollektorschicht (45) und der Kathodenschicht (46) angeordnet ist, wobei ein Abschnitt des Halbleitersubstrats (32), der bezüglich einer Richtung entlang der ersten Oberfläche (33) die Kollektorschicht (45) aufweist, eine IGBT-Zelle (10) bildet, die als IGBT-Element arbeitet und ein Abschnitt des Halbleitersubstrats (32) bezüglich der Richtung entlang der ersten Oberfläche (33), der die Kathodenschicht (46) enthält, eine Diodenzelle (20) bildet, die als ein Diodenelement arbeitet, wobei die IGBT-Zelle (10) aufweist: eine Kanalschicht (31a) eines zweiten Leitfähigkeitstyps, die auf der Driftschicht (30) angeordnet ist; einen Graben (35), der durch die Kanalschicht (31a) verläuft und die Driftschicht (30) erreicht; einen Gate-Isolationsfilm (36), der an einer inneren Oberfläche des Grabens (35) angeordnet ist; eine Gateelektrode (37a), die auf dem Gate-Isolationsfilm (36) innerhalb des Grabens (35) angeordnet ist; einen Emitterbereich (38) eines ersten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Kanalschicht (31a) angeordnet ist und eine Seitenfläche des Grabens (35) innerhalb der Kanalschicht (31a) kontaktiert; einen ersten Kontaktbereich (39) eines zweiten Leitfähigkeitstyps, der in dem Oberflächenabschnitt der Kanalschicht (31a) angeordnet ist; eine potentialfreie Schicht (40) eines ersten Leitfähigkeitstyps, die in der Kanalschicht (31a) an einer Stelle tiefer als der Emitterbereich (38) und der erste Kontaktbereich (39) angeordnet ist, wobei die potentialfreie Schicht (40) die Basisschicht (31) in einen ersten Abschnitt mit dem Emitterbereich (38) und dem ersten Kontaktbereich (39) und einen zweiten Abschnitt benachbart der Driftschicht (30) unterteilt; einen Isolationszwischenschichtfilm (41), der ein Ende der Gateelektrode (37a) abdeckend angeordnet ist, wobei weiterhin die Diodenzelle (20) aufweist: einen RESURF-Bereich (60) eines zweiten Leitfähigkeitstyps mit einem Flächengewicht niedriger als demjenigen der Kanalschicht (31a) und einer Tiefe größer als derjenigen des Grabens (35) zumindest an einer Stelle benachbart einer Grenze zwischen der IGBT-Zelle (10) und der Diodenzelle (20), wobei der RESURF-Bereich (60) als eine Anode dient; und einen zweiten Kontaktbereich (42) eines zweiten Leitfähigkeitstyps, der in einem Oberflächenabschnitt des RESURF-Bereichs (60) angeordnet ist.
Die Halbleitervorrichtung nach Anspruch 14, wobei die Kanalschicht (31a) der IGBT-Zelle (10) den RESURF-Bereich (60) der Diodenzelle (20) innerhalb der Diodenzelle (20) in einer Richtung senkrecht zu einer ersten Oberfläche (33) des Halbleitersubstrats (32) überlappt.
Die Halbleitervorrichtung nach Anspruch 14, wobei der RESURF-Bereich (60) der Diodenzelle (20) die Kanalschicht (31a) der IGBT-Zelle (10) innerhalb der IGBT-Zelle (10) in einer Richtung senkrecht zur ersten Oberfläche (33) des Halbleitersubstrats (32) überlappt.
Die Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei der Graben (35) sich in einer Richtung senkrecht zu einer Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) erstreckt; und der zweite Kontaktbereich (42) in Längsrichtung des Grabens (35) dazwischenliegend und in Ausrichtungsrichtung der IGBT-Zelle (10) und der Diodenzelle (20) angeordnet ist.
Die Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei der Graben (35) in einer Richtung senkrecht zu einer Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) verläuft; und der zweite Kontaktbereich (42) in einer Streifenform entlang der Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) angeordnet ist.
Die Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei der Graben (35) sich in einer Richtung senkrecht zu einer Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) erstreckt; und der RESURF-Bereich (60) in einer Streifenform entlang der Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) angeordnet ist.
Die Halbleitervorrichtung nach Anspruch 19, wobei der Graben (35) sich in einer Richtung senkrecht zu einer Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) erstreckt; der RESURF-Bereich (60) in einer Streifenform entlang der Ausrichtungsrichtung von IGBT-Zelle (10) und Diodenzelle (20) angeordnet ist; und der zweite Kontaktbereich (42) in einer Streifenform entlang des RESURF-Bereichs (60) angeordnet ist, wobei jeder Streifenabschnitt des zweiten Kontaktbereichs (42) eine bestimmte Anzahl von Streifenabschnitten des RESURF-Bereichs (60) abdeckt.