CN116435354A - 一种逆导型绝缘栅双极型晶体管、制造方法及器件 - Google Patents

一种逆导型绝缘栅双极型晶体管、制造方法及器件 Download PDF

Info

Publication number
CN116435354A
CN116435354A CN202310689700.5A CN202310689700A CN116435354A CN 116435354 A CN116435354 A CN 116435354A CN 202310689700 A CN202310689700 A CN 202310689700A CN 116435354 A CN116435354 A CN 116435354A
Authority
CN
China
Prior art keywords
region
type
bipolar transistor
insulated gate
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310689700.5A
Other languages
English (en)
Inventor
段湘艳
方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Jufeng Semiconductor Co ltd
Original Assignee
Guangdong Jufeng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Jufeng Semiconductor Co ltd filed Critical Guangdong Jufeng Semiconductor Co ltd
Priority to CN202310689700.5A priority Critical patent/CN116435354A/zh
Publication of CN116435354A publication Critical patent/CN116435354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种逆导型绝缘栅双极型晶体管、制造方法及器件。逆导型绝缘栅双极型晶体管包括：集成在衬底上的二极管部和与所述二极管部连接的绝缘栅双极型晶体管部；其中，所述二极管部包括：第一正面金属区；与所述第一正面金属区底部连接的多个侧翼注入沟槽；设置在各个所述侧翼注入沟槽顶部两侧的第一P+型发射区；依次叠层设置在所述第一正面金属区下方的第一P型基区、第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。本发明通过在逆导型绝缘栅双极型晶体管的二极管部中引入侧翼注入沟槽，通过在沟槽侧翼或侧壁注入杂质离子，以改变二极管区域的电场分布等，达到提高器件击穿电压鲁棒性的效果。

Description

一种逆导型绝缘栅双极型晶体管、制造方法及器件
技术领域
本发明半导体器件技术领域，尤其涉及的是一种逆导型绝缘栅双极型晶体管、制造方法及器件。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种半导体器件，具有双极型功率晶体管和金属氧化物半导体场效应晶体管（MOSFET）的优点，被广泛应用于电磁炉、不间断电源（Uninterruptible Power Supply，UPS）、汽车电子点火器、三相电动机变频器、电焊机开关电源等领域。将绝缘栅双极型晶体管和二极管集成在一个衬底上形成的集成器件，即逆导型绝缘栅双极型晶体管（Reverse Conducting InsulatedGate Bipolar Transistor，RC-IGBT），逆导型绝缘栅双极型晶体管是一种改进型的功率半导体器件，它是基于传统绝缘栅双极型晶体管的结构，同时集成了瞬态二极管（或称为反并联二极管）功能。与传统绝缘栅双极型晶体管相比，逆导型绝缘栅双极型晶体管具有更低的开通电压和更高的开关速度，同时也具有更低的导通损耗和更高的反向电压承受能力。
而在现有逆导型绝缘栅双极型晶体管中，器件在高频率条件或高可靠性使用条件下，因为击穿电压（Breakdown voltage，BV）不足，会出现雪崩现象发生导致器件的破坏。
因此，现有技术还有待于改进和发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种逆导型绝缘栅双极型晶体管、制造方法及器件，旨在解决现有技术中的逆导型绝缘栅双极型晶体管器件的击穿电压不足的问题。
本发明解决技术问题所采用的技术方案如下：提供一种逆导型绝缘栅双极型晶体管，所述逆导型绝缘栅双极型晶体管包括：集成在衬底上的二极管部和与所述二极管部连接的绝缘栅双极型晶体管部；其中，所述二极管部包括：第一正面金属区；与所述第一正面金属区底部连接的多个侧翼注入沟槽；设置在各个所述侧翼注入沟槽顶部两侧的第一P+型发射区；依次叠层设置在所述第一正面金属区下方的第一P型基区、第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。
本发明的进一步设置，所述侧翼注入沟槽包括:第一多晶硅以及包覆于所述第一多晶硅的第一氧化层。
本发明的进一步设置，所述第一正面金属区为锯齿结构，在各个锯齿之间间隔设置有多个依次叠层设置的第一绝缘膜和第一N+型发射区。
本发明的进一步设置，所述第一N+型发射区和所述第一正面金属区接触形成多个肖特基接触点。
本发明的进一步设置，所述二极管部为经过弱阳极技术处理的二极管部。
本发明的进一步设置，所述侧翼注入沟槽中注入有P型离子。
本发明的进一步设置，所述绝缘栅双极型晶体管部包括：第二正面金属区；设置在所述第二正面金属区底部的第二绝缘膜，与所述第二绝缘膜底部连接的多个栅极结构；设置在多个所述栅极结构之间的第二P+型发射区和第二N+型发射区；依次叠层设置在所述第二绝缘膜下方的第二P型基区、第二N型漂移区、第二N型缓冲区、P型集电区以及第二背面金属区。
本发明的进一步设置，所述第一P型基区和所述第二P型基区的掺杂浓度范围均为0.01-10×1018cm-3。
基于同样的发明构思，本发明还提供一种逆导型绝缘栅双极型晶体管的制造方法，其包括步骤：在衬底上刻蚀栅极结构以及侧翼注入沟槽；在衬底正面依次注入形成第一P型基区、第一N+型发射区、第二P型基区以及第二N+型发射区，并在衬底表面淀积第一绝缘膜和第二绝缘膜；在各个侧翼注入沟槽之间刻蚀并注入形成第一P+型发射区，在各个栅极结构间刻蚀并注入形成第二P+型发射区;在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区；在衬底背面淀积形成第一背面金属区和第二背面金属区。
基于同样的发明构思，本发明还提供一种逆导型绝缘栅双极型晶体管器件，其包括：终端结构以及上述所述的逆导型绝缘栅双极型晶体管；所述终端结构与所述逆导型绝缘栅双极型晶体管连接。
有益效果：本发明公开了一种逆导型绝缘栅双极型晶体管、制造方法及器件。所述逆导型绝缘栅双极型晶体管包括：集成在衬底上的二极管部和与所述二极管部连接的绝缘栅双极型晶体管部；其中，所述二极管部包括：第一正面金属区；与所述第一正面金属区底部连接的多个侧翼注入沟槽；设置在各个所述侧翼注入沟槽顶部两侧的第一P+型发射区；依次叠层设置在所述第一正面金属区下方的第一P型基区、第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。本发明通过对逆导型绝缘栅双极型晶体管中二极管部进行设计改进，通过引入侧翼注入沟槽，这样子通过在沟槽侧翼或侧壁注入杂质离子，以改变二极管区域的电荷分布、载流子浓度、电场分布等，从而达到优化逆导型绝缘栅双极型晶体管器件的电性能，提高器件击穿电压鲁棒性的效果。
附图说明
图1为本发明实施例提供的逆导型绝缘栅双极型晶体管的具体结构示意图。
图2为图1中所述逆导型绝缘栅双极型晶体管的二极管部的具体结构示意图。
图3为图1中所述逆导型绝缘栅双极型晶体管的绝缘栅双极型晶体管部的具体结构示意图。
图4为本发明实施例提供的逆导型绝缘栅双极型晶体管制造方法的流程图。
附图标记说明：100、二极管部；200、绝缘栅双极型晶体管部；11、第一正面金属区；12、侧翼注入沟槽；13、第一P+型发射区；14、第一P型基区；15、第一N型漂移区；16、第一N型缓冲区；17、N型集电区；18、第一背面金属区；19、第一绝缘膜；20、第一N+型发射区；21、第二正面金属区；22、第二绝缘膜；23、栅极结构；24、第二P+型发射区；25、第二N+型发射区；26、第二P型基区；27、第二N型漂移区；28、第二N型缓冲区；29、P型集电区；30、第二背面金属区；121、第一多晶硅；122、第一氧化层；231、第二多晶硅；232、第二氧化层；A、肖特基接触点。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在现有的逆导型绝缘栅双极型晶体管器件中，器件在高频率条件或高可靠性使用条件下，为避免雪崩现象发生时导致器件的破坏，需要稳定的击穿电压性能。因此，提高具有相同导通特性的逆导型绝缘栅双极型晶体管器件的击穿电压十分重要。为获得较高的击穿电压，常常使用的方式是增加N-漂移区的长度。但是，N-漂移区的长度的增加会增加载流子通道的长度，导通电阻也增加，器件的功率损耗也随之提高。所以如何在提高击穿电压的前提下平衡导通电阻及功率损耗，达到击穿电压与导通电阻及功率损耗的平衡，这已成为提高逆导型绝缘栅双极型晶体管器件在薄晶片上应用的一大挑战。
为解决现有技术的问题，提升逆导型绝缘栅双极型晶体管的击穿电压，本发明提供一种逆导型绝缘栅双极型晶体管、制造方法及器件，下面结合具体实施例对所述方法进行说明。
本申请实施例提供一种逆导型绝缘栅双极型晶体管器件，包括：终端结构以及逆导型绝缘栅双极型晶体管；所述终端结构与所述逆导型绝缘栅双极型晶体管连接。下面对于所述逆导型绝缘栅双极型晶体管进行详细介绍。
如图1所示，图1为本发明实施例提供的逆导型绝缘栅双极型晶体管的具体结构示意图。在所述逆导型绝缘栅双极型晶体管中，其包括集成在衬底上的二极管部（Diode）100以及绝缘栅双极型晶体管部200两部分，所述绝缘栅双极型晶体管部200与所述二极管部100连接。本申请主要是针对逆导型绝缘栅双极型晶体管元胞正面结构的进行改进。
对于所述二极管部100，如图2所示，图2为图1中所述逆导型绝缘栅双极型晶体管的二极管部100的具体结构示意图。所述二极管部100包括：第一正面金属区11；与所述第一正面金属区11底部连接的多个侧翼注入沟槽12（SideP+）；设置在各个所述侧翼注入沟槽12顶部两侧的第一P+型发射区13；依次叠层设置在所述第一正面金属区11下方的第一P型基区14、第一N型漂移区15、第一N型缓冲区16、N型集电区17以及第一背面金属区18。
本实施例在所述二极管部100中采用有弱阳极技术，即所述二极管部100为经过弱阳极技术处理的二极管部100，以对二极管的开关特性进行优化。在传统的二极管结构中，阳极区域通常具有较高的浓度和厚度，以提供较高的电流承载能力。然而，这种结构在开关过程中可能导致较长的关断时间和较大的反向恢复电荷从而增加功耗和损耗。因此，在本实施例中为了改善二极管结构的开关特性，通过在所述二极管部100中采用弱阳极技术，在阳极区域引入一定的缺陷或降低掺杂浓度，使得阳极区域具有较低的电流承载能力。这样可以显著减少二极管的关断时间和反向恢复电荷，从而降低功耗和损耗。
在一些实施例中，在所述二极管部100采用的弱阳极技术可以有多种，例如控制杂质浓度、调整掺杂剂类型和浓度、通过掺杂剂扩散或离子注入等方法来实现阳极区域的优化。通过这种技术，二极管（二极管部100）的开关速度可以得到改善，优化二极管的开关特性。
但是，在所述二极管部100应用弱阳极技术后，可能会出现所述二极管部100的电场耐受性降低，所述二极管部100的雪崩能力降低的情况。因此，如图2所示，相对于传统的逆导型绝缘栅双极型晶体管中的二极管区域的结面结构，本申请中在所述二极管部100中增加了侧翼注入沟槽12，形成多个沟槽结构。所述侧翼注入沟槽12引出的所述第一正面金属区11为发射级端，所述侧翼注入沟槽12中注入有P型离子。这样子通过在沟槽（侧翼注入沟槽12）侧翼或侧壁注入杂质离子，以改变二极管区域的电荷分布、载流子浓度、电场分布等，从而达到优化所述逆导型绝缘栅双极型晶体管器件的电性能，提高整体器件的击穿电压鲁棒性的效果。
并且，所述侧翼注入沟槽12的沟槽引入，可以有效的改善所述二极管部100表面的电场分布，使得电场更加均匀地分布在整个区域，达到延长逆导型绝缘栅双极型晶体管器件整体寿命，提高器件可靠性的效果。而且，所述侧翼注入沟槽12的引入，改变了所述二极管部100的雪崩击穿点，使雪崩击穿点改变在所述侧翼注入沟槽12的底部边缘，这样子可以减少局部热点的形成，达到增加所述逆导型绝缘栅双极型晶体管器件结构的耐压能力，并且减小整体器件的功耗和热损耗，优化器件的开关速度，增强所述逆导型绝缘栅双极型晶体管器件整体可靠性的效果。
进一步地，所述第一正面金属区11为锯齿状结构，在各个锯齿之间间隔设置有依次叠层设置的第一绝缘膜19和第一N+型发射区20。
对于所述绝缘栅双极型晶体管部200，如图3所示，图3为图1中所述逆导型绝缘栅双极型晶体管的绝缘栅双极型晶体管部200的具体结构示意图。所述绝缘栅双极型晶体管部200包括：第二正面金属区21，设置所述第二正面金属区21底部的第二绝缘膜22；与所述第二绝缘膜22底部连接的多个栅极结构23；设置在多个栅极结构23之间的第二P+型发射区24和第二N+型发射区25；依次叠层设置在所述第二绝缘膜22下方的第二P型基区26、第二N型漂移区27、第二N型缓冲区28、P型集电区29以及第二背面金属区30。
其中，所述第一P型基区14和所述第二P型基区26的掺杂浓度范围均为0.01-10×1018cm-3。所述二极管部100和所述绝缘栅双极型晶体管部200均具有相同的正面金属区（第一正面金属区11和第二正面金属区21）、绝缘膜（第一绝缘膜19和第二绝缘膜22）、N+型发射区（第一N+型发射区20和第二N+型发射区25）、P+型发射区（第一P+型发射区13和第二P+型发射区24）、P型基区（第一P型基区14和第二P型基区26）、N型漂移区（第一N型漂移区15和第二N型漂移区27）、N型缓冲区（第一N型缓冲区16和第二N型缓冲区28）以及背面金属区（第一背面金属区18和第二背面金属区30）。
这样，在所述二极管部100中沟槽（侧翼注入沟槽12）附近位置，延用同所述绝缘栅双极型晶体管部200相同的N+发射区的注入设计，使所述第一N+型发射区20和所述第一正面金属区11接触形成多个肖特基接触点A。而且，在所述二极管部100中的锯齿状结构的所述第一正面金属区11中，在各个锯齿中间隔分化形成多个由所述第一N+型发射区20和所述第一P+型发射区13叠层形成的肖特基接触结。并且，所述侧翼注入沟槽12顶部两侧的小区域的P+型发射区会引起势垒高度增加，会抑制肖特基接触结区域的势垒降低，达到实现低泄漏电流的效果。
这样，提供在所述二极管部100中肖特基接触结的引入，可以有效提高二极管区域（二极管部100）的反向恢复性能，从而降低反向恢复时间和反向恢复电荷，达到提高所述逆导型绝缘栅双极型晶体管器件的开关速度和可靠性；并且，由于肖特基接触结的存在，使得所述逆导型绝缘栅双极型晶体管器件在关断过程中产生的反向电压能够更快地被二极管区域收集和承受，从而达到降低了在关断和动态工况下的风险的效果；最后,由于肖特基接触结的存在，能够增加二极管区域的耐压能力，配合所述侧翼注入沟槽12，达到提高所述逆导型绝缘栅双极型晶体管器件的击穿电压鲁棒性的效果。
因此，肖特基接触结的引入，有效的增强了所述二极管部100的反向恢复中空穴收集能力，降低了在关断、动态的风险，有效提高了所述逆导型绝缘栅双极型晶体管器件中集成二极管的性能，实现了所述逆导型绝缘栅双极型晶体管器件高速、高击穿电压鲁棒性的效果。
此外，所述绝缘栅双极型晶体管部200中的所述栅极结构23的连接栅极，所述二极管部100中的所述侧翼注入沟槽12连接发射极，所述第一背面金属区18和所述第二背面金属区30形成集电极。
进一步地，所述侧翼注入沟槽12包括：第一多晶硅121以及包覆于所述第一多晶硅121的第一氧化层122；所述栅极结构23包括：第二多晶硅231以及包覆于所述第二多晶硅231的第二氧化层232。
所以，本申请中，主要针对逆导型绝缘栅双极型晶体管的所述二极管部100区域正面结构进行改进。本申请实施例在所述二极管部100区域中设置沟槽为侧翼注入的所述侧翼注入沟槽12，在集电极电压变化时可以增加栅极的可控性，提高所述逆导型绝缘栅双极型晶体管器件的鲁棒性。
并且，在所述二极管部100设计了多个肖特基接触结，在所述二极管部100中保持同所述绝缘栅双极型晶体管部200中注入设计，注入所述N+型发射区,形成肖特基结，同时侧翼注入沟槽12表面局部小区域的P+型区域也会引起势垒高度增加，对肖特基接触区的势垒降低有抑制作用。这样，肖特基接触结的引入，可以增强所述二极管部100中反向恢复中空穴收集能力，降低了在关断、动态的风险，有效提高所述逆导型绝缘栅双极型晶体管器件中集成二极管性能，达到实现器件高速、高击穿电压鲁棒性的效果。
此外，本发明实施例提供的所述逆导型绝缘栅双极型晶体管的设计，由于方案的改进主要集中在所述逆导型绝缘栅双极型晶体管的所述二极管部100区域，而不是整个器件的物理结构，因此只需变更芯片版图，不需要额外增加晶圆工艺步骤，达到成本管控的效果。
通过仅仅变更芯片版图，可以对所述二极管部100区域的结构进行调整，包括沟槽形状、注入区域和肖特基接触点A的布局等。这些改进可以通过在芯片版图中进行电路布局和连线的修改来实现，而无需进行全面的物理设计和制造流程。并且，所述二极管部100区域与所述绝缘栅双极型晶体管部200区域存在一定的独立性，因此可以通过芯片版图的变更来改善所述二极管部100区域的性能和特性，而不会对整个器件的结构和工艺流程造成较大的影响。这样可以节省时间和成本，并且能够更快地将改进后的设计推向市场。
下面对本实施例提供的所述逆导型绝缘栅双极型晶体管的制造方法进行阐述。
图4为本发明实施例提供逆导型绝缘栅双极型晶体管制造方法的流程图，根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。所述制造方法是在N型衬底进行的，在一些实施例中也可以在其他类型的衬底上进行本方法。并且在所述制造方法中采用了利用薄晶圆片工艺技术，可以改善控制所述逆导型绝缘栅双极型晶体管器件的总功率损耗。所述逆导型绝缘栅双极型晶体管的制造方法是基于上述所述的逆导型绝缘栅双极型晶体管的，用于对所述逆导型绝缘栅双极型晶体管进行制造。所述制造方法如图4所示，包括以下步骤。
S100、在衬底上刻蚀栅极结构以及侧翼注入沟槽。
请结合参阅图1和图4，具体地，在衬底上刻蚀沟槽。在各个所述沟槽内分别填充第一多晶硅121、第二多晶硅231、第一氧化层122和第二氧化层232。之后，对所述第一多晶硅121和所述第二多晶硅231进行光刻刻蚀，形成所述侧翼注入沟槽12和所述栅极结构23。其中，是在所述二极管部100的沟槽内填充所述第一多晶硅121和所述第一氧化层122；在所述绝缘栅双极型晶体管部200的沟槽内填充所述第二多晶硅231和所述第二氧化层232。其中，所述侧翼注入沟槽12制作设置在所述二极管部100中；所述栅极结构23制作设置在所述二极管部100中。
S200、在衬底正面依次注入形成第一P型基区、第一N+型发射区、第二P型基区以及第二N+型发射区，并在衬底表面淀积第一绝缘膜和第二绝缘膜。
请结合参阅图1和图4。在S100之后，需要从衬底正面依次注入离子形成所述第一P型基区14、所述第一N+型发射区20、所述第二P型基区26以及所述第二N+型发射区25，并在衬底表面淀积绝缘膜（所述第一绝缘膜19和所述第二绝缘膜22）。
具体地，所述第一P型基区14、所述第一N+型发射区20、以及所述第一绝缘膜19设置形成在所述二极管部100中；所述第二P型基区26、所述第二N+型发射区25以及所述第二绝缘膜22设置形成在所述绝缘栅双极型晶体管部200中。
其中，所述第一P型基区14和所述第二P型基区26的掺杂浓度范围均为0.01-10×1018cm-3；P型基区的厚度在沟槽结构内部，即所述第一P型基区14设置位于所述侧翼注入沟槽12底部的上方，所述第二P型基区26设置位于所述栅极结构23底部的上方。
S300、在各个侧翼注入沟槽之间刻蚀并注入形成第一P+型发射区，在各个栅极结构间刻蚀并注入形成第二P+型发射区。
请结合参阅图1和图4。具体地，在各个所述侧翼注入沟槽12以及各个所述栅极结构23进行刻蚀小孔形成接触孔，并在接触孔处进行局部注入P+材料，形成所述第一P+型发射区13和第二P+型发射区24。这样就可以在接触孔和P+型发射区之间形成欧姆接触以及肖特基接触区。并且之后再在衬底表面沉淀金属形成表面金属发射极，即所述第一正面金属区11和第二正面金属区21。
S400、在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区。
请结合参阅图1和图4。具体地，首先分别在所述第一P型基区14底部表面离子注入N型离子，在所述第二P型基区26底部表面离子注入N型离子，以在所述第一P型基区14底部形成所述第一N型漂移区15，在所述第二P型基区26底部形成所述第二N型漂移区27。
之后，在衬底背面进行研磨到目标厚度，在背面进行离子注入N型离子分别形成所述第一N型缓冲区16和第二N型缓冲区28；同样地，衬底背面离子注入分别在所述二极管部100形成N型集电区17以及在所述绝缘栅双极型晶体管部200形成P型集电区29。
S500、在衬底背面淀积形成第一背面金属区和第二背面金属区。
请结合参阅图1和图4。最后，是对背面金属区的制作，在衬底背面以淀积的方式淀积金属层，以形成金属集电极，即所述第一背面金属区18和所述第二背面金属区30。
这样，通过执行步骤S100-S500即可制作完成所述逆导型绝缘栅双极型晶体管。
综上所述，本发明提供一种逆导型绝缘栅双极型晶体管、制造方法以及器件，具有以下有益效果。
本发明通过在二极管部侧翼注入沟槽的引入，可以有效的改善二极管部表面的电场分布，使得电场更加均匀地分布在整个区域，达到延长器件整体寿命，提高器件可靠性的效果；并且改变了二极管部的雪崩击穿点，使雪崩击穿点在栅极结构底部边缘，减少局部热点的形成，达到增加整体结构的耐压能力，并且减小器件的功耗和热损耗，优化器件的开关速度，增强器件整体可靠性的效果。
本发明主要针对逆导型绝缘栅双极型晶体管的二极管部区域正面结构的设计改进:通过侧翼注入沟槽提升电场耐受能力，并且通过注入N+型发射区构建肖特基结，提高逆导型绝缘栅双极型晶体管器件中集成二极管性能，达到实现器件高速、高击穿电压鲁棒性的效果；此外，新结构设计只需变更芯片版图，不需要额外增加晶圆工艺步骤，达到利于成本管控的效过。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种逆导型绝缘栅双极型晶体管，其特征在于，所述逆导型绝缘栅双极型晶体管包括：集成在衬底上的二极管部和与所述二极管部连接的绝缘栅双极型晶体管部；其中，所述二极管部包括：
第一正面金属区；
与所述第一正面金属区底部连接的多个侧翼注入沟槽；
设置在各个所述侧翼注入沟槽顶部两侧的第一P+型发射区；
依次叠层设置在所述第一正面金属区下方的第一P型基区、第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。
2.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述侧翼注入沟槽包括:第一多晶硅以及包覆于所述第一多晶硅的第一氧化层。
3.根据权利要求2所述的逆导型绝缘栅双极型晶体管，其特征在于，所述第一正面金属区为锯齿结构，在各个锯齿之间间隔设置有多个依次叠层设置的第一绝缘膜和第一N+型发射区。
4.根据权利要求3所述的逆导型绝缘栅双极型晶体管，其特征在于，所述第一N+型发射区和所述第一正面金属区接触形成多个肖特基接触点。
5.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述二极管部为经过弱阳极技术处理的二极管部。
6.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述侧翼注入沟槽中注入有P型离子。
7.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管部包括：第二正面金属区；
设置在所述第二正面金属区底部的第二绝缘膜，
与所述第二绝缘膜底部连接的多个栅极结构；
设置在多个所述栅极结构之间的第二P+型发射区和第二N+型发射区；
依次叠层设置在所述第二绝缘膜下方的第二P型基区、第二N型漂移区、第二N型缓冲区、P型集电区以及第二背面金属区。
8.根据权利要求7所述的逆导型绝缘栅双极型晶体管，其特征在于，所述第一P型基区和所述第二P型基区的掺杂浓度范围均为0.01-10×1018cm-3。
9.一种基于权利要求1-8任一项所述的逆导型绝缘栅双极型晶体管的制造方法，其特征在于，包括步骤：
在衬底上刻蚀栅极结构以及侧翼注入沟槽；
在衬底正面依次注入形成第一P型基区、第一N+型发射区、第二P型基区以及第二N+型发射区，并在衬底表面淀积第一绝缘膜和第二绝缘膜；
在各个侧翼注入沟槽之间刻蚀并注入形成第一P+型发射区，在各个栅极结构间刻蚀并注入形成第二P+型发射区;
在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区；
在衬底背面淀积形成第一背面金属区和第二背面金属区。
10.一种逆导型绝缘栅双极型晶体管器件，其特征在于，所述逆导型绝缘栅双极型晶体管器件包括：终端结构以及如权利要求1-8任一项所述的逆导型绝缘栅双极型晶体管；
所述终端结构与所述逆导型绝缘栅双极型晶体管连接。
CN202310689700.5A 2023-06-12 2023-06-12 一种逆导型绝缘栅双极型晶体管、制造方法及器件 Pending CN116435354A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310689700.5A CN116435354A (zh) 2023-06-12 2023-06-12 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310689700.5A CN116435354A (zh) 2023-06-12 2023-06-12 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Publications (1)

Publication Number Publication Date
CN116435354A true CN116435354A (zh) 2023-07-14

Family

ID=87081814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310689700.5A Pending CN116435354A (zh) 2023-06-12 2023-06-12 一种逆导型绝缘栅双极型晶体管、制造方法及器件

Country Status (1)

Country Link
CN (1) CN116435354A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN103262251A (zh) * 2010-12-09 2013-08-21 罗伯特·博世有限公司 用于机动车的供电的发电机装置
TW201442251A (zh) * 2013-03-18 2014-11-01 Bosch Gmbh Robert 僞肖特基二極體
CN106537598A (zh) * 2014-07-14 2017-03-22 株式会社电装 半导体装置
US20210028301A1 (en) * 2019-07-26 2021-01-28 Nexperia B.V. Pseudo schottky diode
CN112542513A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置及半导体电路
US20210288145A1 (en) * 2020-03-11 2021-09-16 Mitsubishi Electric Corporation Semiconductor device
US20210305241A1 (en) * 2020-03-26 2021-09-30 Mitsubishi Electric Corporation Semiconductor device
CN114512402A (zh) * 2022-04-19 2022-05-17 深圳芯能半导体技术有限公司 一种沟槽型碳化硅肖特基二极管及其制作方法
CN116013970A (zh) * 2022-12-27 2023-04-25 株洲中车时代半导体有限公司 半导体器件及其制造方法、导通电压回跳的优化方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN103262251A (zh) * 2010-12-09 2013-08-21 罗伯特·博世有限公司 用于机动车的供电的发电机装置
TW201442251A (zh) * 2013-03-18 2014-11-01 Bosch Gmbh Robert 僞肖特基二極體
CN106537598A (zh) * 2014-07-14 2017-03-22 株式会社电装 半导体装置
US20210028301A1 (en) * 2019-07-26 2021-01-28 Nexperia B.V. Pseudo schottky diode
CN112542513A (zh) * 2019-09-20 2021-03-23 株式会社东芝 半导体装置及半导体电路
US20210288145A1 (en) * 2020-03-11 2021-09-16 Mitsubishi Electric Corporation Semiconductor device
US20210305241A1 (en) * 2020-03-26 2021-09-30 Mitsubishi Electric Corporation Semiconductor device
CN114512402A (zh) * 2022-04-19 2022-05-17 深圳芯能半导体技术有限公司 一种沟槽型碳化硅肖特基二极管及其制作方法
CN116013970A (zh) * 2022-12-27 2023-04-25 株洲中车时代半导体有限公司 半导体器件及其制造方法、导通电压回跳的优化方法

Similar Documents

Publication Publication Date Title
US8933506B2 (en) Diode structures with controlled injection efficiency for fast switching
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
JP2016197753A (ja) 改良されたショットキー整流器
CN105531825A (zh) 半导体装置及半导体装置的制造方法
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
WO2023071237A1 (zh) 一种绝缘栅双极晶体管及其制造方法、电子设备
JP2013021100A (ja) 半導体装置、及び、半導体装置の製造方法
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN116404039B (zh) 一种功率半导体器件及其制造方法
CN103681811A (zh) 一种非完全发射区的绝缘栅双极晶体管及其制备方法
CN110473914B (zh) 一种SiC-MOS器件的制备方法
CN111164759B (zh) 具有高电流容量的馈线设计
CN103872108A (zh) 一种igbt结构及其制备方法
CN116469910A (zh) 一种igbt器件
CN116435354A (zh) 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN116387357B (zh) 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件
JP6362702B2 (ja) バイポーラノンパンチスルーパワー半導体デバイス
CN113782586A (zh) 一种多通道超结igbt器件
CN219123242U (zh) 高压二极管
CN113725295B (zh) 一种逆导型mos栅控晶闸管及其制造方法
CN219123243U (zh) 二极管器件
CN103219371B (zh) 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN216871974U (zh) 一种多通道超结igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination