CN106537598A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106537598A
CN106537598A CN201580038290.1A CN201580038290A CN106537598A CN 106537598 A CN106537598 A CN 106537598A CN 201580038290 A CN201580038290 A CN 201580038290A CN 106537598 A CN106537598 A CN 106537598A
Authority
CN
China
Prior art keywords
mentioned
layer
gate electrode
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580038290.1A
Other languages
English (en)
Other versions
CN106537598B (zh
Inventor
住友正清
高桥茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN106537598A publication Critical patent/CN106537598A/zh
Application granted granted Critical
Publication of CN106537598B publication Critical patent/CN106537598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具备漂移层(11)、上述漂移层上的基极层(12)、上述基极层的相反侧的集电极层(21)及阴极层(22)、将上述基极层贯通的多个沟槽(13)、各沟槽内的栅极电极(17a、17b)、在上述基极层的表层部与上述沟槽相接的发射极区域(14)、与上述基极层及上述发射极区域连接的第1电极(19)、和与上述集电极层及上述阴极层连接的第2电极(23)。半导体衬底的二极管区域的栅极电极(17b)能够进行与IGBT区域的栅极电极(17a)不同的控制，被施加不在上述基极层中形成反型层(24)的电压。

Description

半导体装置
本申请基于2014年7月14日提出的日本专利申请第2014－144169号及2015年6月15日提出的日本专利申请第2015－120461号主张优先权，这里引用其记载内容。
技术领域
本发明涉及具有IGBT(Insulated Gate Bipolar Transistor)区域和二极管(Free Wheeling Diode)区域的半导体装置。
背景技术
以往，例如，作为在逆变器等中使用的开关元件，提出了在共通的半导体衬底上形成有形成了IGBT元件的IGBT区域和形成了二极管元件的二极管区域的半导体装置(例如，参照专利文献1)。
具体而言，在该半导体装置中，在构成N－型的漂移层的半导体衬底的表层部形成有基极层，以将基极层贯通的方式形成有多个沟槽。并且，在各沟槽中，以将壁面覆盖的方式形成有栅极绝缘膜，并且在栅极绝缘膜上形成有栅极电极。
在半导体衬底的背面侧，形成有P型的集电极层及N型的阴极层，在基极层中的位于集电极层上的部分形成有N型的发射极区域。此外，在半导体衬底的表面侧形成有与基极层及发射极区域电连接的上部电极，在半导体衬底的背面侧形成有与集电极层及阴极层电连接的下部电极。并且，在半导体衬底的背面侧，形成有集电极层的区域作为IGBT区域，形成有阴极层的区域作为二极管区域。
另外，沟槽分别形成在IGBT区域及二极管区域。并且，形成在IGBT区域的栅极电极及形成在二极管区域的栅极电极被连接到共通的栅极焊盘，被施加共通的电压。
在这样的半导体装置中，对于IGBT元件而言，如果对上部电极施加比下部电极低的电压、并且对栅极电极施加开启(turn on)电压，则在基极层中的与沟槽相接的部分形成N型的反型层(沟道)。于是，电子从发射极区域经由反型层被供给到漂移层，并且空穴从集电极层被供给到漂移层，通过电导率调制，漂移层的电阻值下降而成为导通(on)状态。另外，所谓开启电压，是使栅极－发射极间的电压Vge比MOS栅极的阈值电压Vth高的电压。
此外，对于二极管元件而言，如果对上部电极施加比下部电极高的电压、上部电极与下部电极之间的电压变得比正向电压高，则成为导通状态。此时，漂移层中的电子经由基极层向上部电极移动，并且电子穿过基极层从而空穴被从基极层向漂移层注入。
但是，例如在使用多个上述半导体装置构成逆变器电路的情况下，在二极管元件为导通状态的情况下也有对栅极电极施加开启电压的情况。并且，如果在二极管元件为导通状态的情况下对栅极电极施加开启电压，则在基极层中的与沟槽相接的部分会形成N型的反型层。该情况下，在二极管区域中，漂移层内的电子经由反型层被抽取到上部电极，漂移层内的电子不再在基极层内通过。因此，空穴不再被从基极层向漂移层供给，二极管元件的导通损耗变大。
另外，为了解决这样的问题，可以考虑在二极管区域中不形成沟槽。但是，在二极管区域中不形成沟槽的情况下，在IGBT区域中的形成在二极管区域侧的沟槽附近发生电场集中，发生耐压下降这样的新问题。
现有技术文献
专利文献
专利文献1：特开2013－197122号公报
发明内容
本发明的目的是，提供一种能够降低二极管元件的导通损耗并且抑制耐压下降的半导体装置。
在本发明的技术方案中，半导体装置具备：半导体衬底，构成第1导电型的漂移层；第2导电型的基极层，形成在上述漂移层上；第2导电型的集电极层及第1导电型的阴极层，形成在上述漂移层中的与上述基极层侧相反的一侧；多个沟槽，将上述基极层贯通而到达上述漂移层；栅极绝缘膜，形成于上述沟槽的壁面；栅极电极，形成于上述栅极绝缘膜上；第1导电型的发射极区域，形成于上述基极层的表层部，与上述沟槽相接；第1电极，与上述基极层及上述发射极区域电连接；以及第2电极，与上述集电极层及上述阴极层电连接。上述半导体衬底之中，作为IGBT元件进行动作的区域为IGBT区域，并且，作为二极管元件进行动作的区域为二极管区域。上述沟槽分别形成于上述IGBT区域及上述二极管区域。在上述二极管区域中配置的至少一部分的上述栅极电极能够进行与在上述IGBT区域中配置的至少一部分的上述栅极电极不同的控制。在上述二极管区域中配置的至少一部分的上述栅极电极被施加不在上述基极层中形成将上述第1电极与上述漂移层之间相连的反型层的电压。
根据上述半导体装置，在基极层中的配置在二极管区域中的至少一部分栅极电极上，施加不形成将第1电极与漂移层之间相连的反型层的电压。因此，在第1导电型是N型、第2导电型是P型的情况下，在二极管区域中，由于漂移层内的电子经由基极层向第1电极移动，所以空穴被从基极层向漂移层注入。因而，能够降低二极管元件的导通损耗。此外，由于沟槽形成在IGBT区域及二极管区域，所以能够抑制在IGBT区域中的形成在二极管区域侧的沟槽附近发生电场集中而耐压下降的情况。
附图说明
关于本发明的上述目的及其他目的、特征及优点，一边参照附图一边通过下述的详细记述会变得明确。
图1是本发明的第1实施方式的半导体装置的平面示意图。
图2是沿着图1中的II－II线的剖视图。
图3A是表示对第2栅极电极施加了开启电压时的第2栅极电极附近的状态的图。
图3B是表示对第2栅极电极施加了低于开启电压的电压时的第2栅极电极附近的状态的图。
图4是本发明的第2实施方式的半导体装置的平面示意图。
图5是沿着图4中的V－V线的剖视图。
图6是本发明的第3实施方式的半导体装置的平面示意图。
图7是沿着图6中的VII－VII线的剖视图。
图8是本发明的第3实施方式的变形例的半导体装置的剖视图。
具体实施方式
(第1实施方式)
对本发明的第1实施方式进行说明。另外，本实施方式的半导体装置例如优选作为在逆变器、DC/DC变换器等的电源电路中使用的功率开关元件加以利用。
如图1所示，半导体装置是交替地形成有形成了IGBT元件的IGBT区域1a及形成了二极管元件的二极管区域1b的结构。
具体而言，这些IGBT区域1a及二极管区域1b如图2所示，形成于作为漂移层11发挥功能的N－型的共通的半导体衬底10。另外，IGBT区域1a及二极管区域1b在本实施方式中沿着半导体衬底10的一面10a的一方向(图1中纸面上下方向)延伸设置，并且在与延伸设置方向正交的方向上交替地形成。
在漂移层11上(半导体衬底10的一面10a侧)，形成有P型的基极层12。并且，以将基极层12贯通而到达漂移层11的方式形成有多个沟槽13，基极层12被该沟槽13分离为多个。
另外，多个沟槽13分别形成在IGBT区域1a及二极管区域1b。并且，沿着半导体衬底10的一面10a的面方向中的一方向(图2中纸面进深方向)等间隔地形成。此外，半导体衬底10的一面10a由基极层12中的与漂移层11相反侧的一面构成。
在基极层12的表层部，形成有N+型的发射极区域14和被发射极区域14夹着的P+型的体(body)区域15。另外，在本实施方式中，发射极区域14及体区域15分别形成在IGBT区域1a及二极管区域1b。
发射极区域14以比漂移层11高的杂质浓度构成，形成为：终止于基极层12内并且与沟槽13的侧面相接。另一方面，体区域15以比基极层12高的杂质浓度构成，与发射极区域14同样地形成为终止于基极层12内。
更详细地讲，发射极区域14在沟槽13间的区域中以沿着沟槽13的长度方向而与沟槽13的侧面相接的方式以棒状延伸设置，被做成在比沟槽13的顶端靠内侧终止的构造。此外，体区域15被两个发射极区域14夹着而沿着沟槽13的长度方向(即发射极区域14)以棒状延伸设置。另外，本实施方式的体区域15以半导体衬底10的一面10a为基准而形成得比发射极区域14深。
此外，各沟槽13内被栅极绝缘膜16和栅极电极17a、17b填埋，栅极绝缘膜16将各沟槽13的壁面覆盖而形成，栅极电极17a、17b由形成在该栅极绝缘膜16之上的多晶硅等构成。由此，构成沟槽栅构造。
在本实施方式中，设形成于IGBT区域1a的栅极电极17a为第1栅极电极17a、设形成于二极管区域1b的栅极电极17b为第2栅极电极17b而进行说明。
在基极层12(半导体衬底10的一面10a)上形成有由BPSG等构成的层间绝缘膜18。并且，在层间绝缘膜18，在IGBT区域1a中，形成有使发射极区域14的一部分及体区域15露出的接触孔18a。此外，在二极管区域1b中，形成有使发射极区域14的一部分、体区域15、第2栅极电极17b露出的接触孔18b。
在层间绝缘膜18上形成有上部电极19。该上部电极19在IGBT区域1a及二极管区域1b中经由接触孔18a、18b而与发射极区域14及体区域15电连接。即，上部电极19在IGBT区域1a中作为发射极电极发挥功能，在二极管区域1b中作为阳极电极发挥功能。
此外，上部电极19在二极管区域1b中经由接触孔18b还与第2栅极电极17b连接。即，第2栅极电极17b被设为与发射极区域14相同的电位。即，对第2栅极电极17b施加栅极－发射极间的电压Vge不会比MOS栅极的阈值电压Vth高的电压(Vge＝0)。换言之，对第2栅极电极17b，施加比形成将上部电极19与漂移层11之间相连的反型层24(参照图3A、图3B)的电压低的电压(不形成反型层24的电压)。
另外，所谓将上部电极19与漂移层11之间相连的反型层24，在形成有发射极区域14的情况下是指将发射极区域14与漂移层11相连的反型层24。此外，第1栅极电极17a经由第1栅极通路2a而与第1栅极焊盘3a连接。即，第1、第2栅极电极17a、17b能够进行相互不同的控制，被施加相互不同的电压。并且，在本实施方式中，上部电极19相当于本发明的第1电极。
在漂移层11中的与基极层12侧相反的一侧(半导体衬底10的另一面10b侧)，形成有N型的场截止(field stop)层(以下简称作FS层)20。该FS层20并不是必须的，但为了通过防止耗尽层的扩散而实现耐压和稳态损耗的性能提高、并且控制从半导体衬底10的另一面10b侧注入的空穴的注入量而设置。
并且，在IGBT区域1a中，隔着FS层20而在与漂移层11相反的一侧形成有P型的集电极层21，在二极管区域1b中，隔着FS层20而在与漂移层11相反的一侧形成有N型的阴极层22。即，IGBT区域1a和二极管区域1b根据形成在半导体衬底10的另一面10b侧的层是集电极层21还是阴极层22而被划分。即，在本实施方式中，半导体衬底10中，集电极层21上的部分为IGBT区域1a，阴极层22上的部分为二极管区域1b。因此，第1栅极电极17a可以说是处于集电极层21上的栅极电极17a，第2栅极电极17b可以说是处于阴极层22上的栅极电极17b。
在集电极层21及阴极层22上(半导体衬底10的另一面10b)形成有下部电极23。该下部电极23在IGBT区域1a中作为集电极电极发挥功能，在二极管区域1b中作为阴极电极发挥功能。另外，在本实施方式中，下部电极23相当于本发明的第2电极。
并且，通过如上述那样构成，在二极管区域1b中，构成以基极层12及体区域15为阳极且以漂移层11、FS层20、阴极层22为阴极而形成PN结的二极管元件。
如以上说明那样构成本实施方式的半导体装置。另外，在本实施方式中，N型、N－型、N+型相当于本发明的第1导电型，P型、P+型相当于本发明的第2导电型。接着，对这样的半导体装置的动作进行说明。
首先，对IGBT元件的动作进行说明。IGBT元件中，若在上部电极19施加比下部电极23低的电压、并且在第1栅极电极17a施加开启电压，则在基极层12中的与沟槽13相接的部分形成N型的反型层(沟道)。并且，电子从发射极区域14经由反型层被向漂移层11供给，并且，空穴被从集电极层21向漂移层11供给，通过电导率调制而漂移层11的电阻值下降，成为导通状态。另外，所谓开启电压，是使栅极－发射极间的电压Vge比MOS栅极的阈值电压Vth高的电压。
接着，对二极管元件的动作进行说明。二极管元件中，若在上部电极19施加比下部电极23高的电压、上部电极19与下部电极23之间的电压比正向电压高，则成为导通状态。
此时，在以往的半导体装置中，如图3A所示，有在第2栅极电极17b上施加开启电压(Vge>Vth)的情况，在此情况下，在基极层12中的与沟槽13相接的部分形成N型的反型层(沟道)24。因此，在二极管区域1b中，漂移层11内的电子经由反型层24被向上部电极19抽取，漂移层11内的电子不再在基极层12内通过。因而，空穴不再被从基极层12供给到漂移层11，二极管元件的导通损耗变大。
相对于此，在本实施方式中，如图3B所示，第2栅极电极17b被施加与第1栅极电极17a不同的电压，与发射极区域14为同电位。即，栅极－发射极间的电压为Vge＝0。因此，当二极管元件是导通状态时，配置在二极管区域1b内的第2栅极电极17b不会被施加开启电压。即，在二极管区域1b不形成反型层24。因而，漂移层11内的电子经由基极层12向上部电极19移动，并且，电子穿过基极层12从而空穴被从基极层12向漂移层11注入，所以能够降低二极管元件的导通损耗。另外，在图3A及图3B中，将体区域15省略表示。
如以上说明，在本实施方式的半导体装置中，使第2栅极电极17b与发射极区域14为同电位。即，在第2栅极电极17b上，施加不形成将上部电极19与漂移层11相连的反型层24的电压。因此，当二极管元件是导通状态时，漂移层11内的电子经由基极层12向上部电极19移动，所以能够降低二极管元件的导通损耗。
此外，沟槽13分别形成在IGBT区域1a及二极管区域1b。因此，能够抑制在IGBT区域1a中的形成在二极管区域1b侧的沟槽13附近发生电场集中而耐压下降的情况。
(第2实施方式)
对本发明的第2实施方式进行说明。本实施方式相对于第1实施方式而言，将第2栅极电极17b与第2栅极焊盘连接，关于其他，与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图4及图5所示，在半导体装置中，具备第2栅极焊盘3b。并且，第2栅极电极17b经由第2栅极通路2b而与第2栅极焊盘3b电连接。在本实施方式中，通过这样，第1、第2栅极电极17a、17b能够进行相互不同的控制。
另外，当使用半导体装置时，在第2栅极电极17b上，施加不形成将上部电极19与漂移层11之间相连的反型层24的电压。例如，在使用半导体装置时，第2栅极焊盘3b与外部电路的地电位连接，从而第2栅极电极17b被维持为地电位(0V)。
这样，具备第2栅极焊盘3b，通过将第1、第2栅极电极17a、17b连接到不同的栅极焊盘而使得能够进行相互不同的控制，也能够得到与上述第1实施方式同样的效果。
此外，在这样的半导体装置中，不使第2栅极电极17b为与发射极区域14相同的电位。因此，在制造半导体装置后(将半导体装置出厂前)，在第2栅极电极17b上也能够施加比保证电压高的电压，能够通过对配置第2栅极电极17b的栅极绝缘膜16施加电位应力而适当地进行该栅极绝缘膜16是否能得到希望的耐压等的筛查(screening)检查。
(第3实施方式)
对本发明的第3实施方式进行说明。本实施方式相对于第1实施方式而言，在IGBT区域1a具备伪栅极电极，关于其他，与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图6及图7所示，在半导体装置中具备第3栅极焊盘3c。并且，第1栅极电极17a具有元件栅极电极25a和伪栅极电极25b，元件栅极电极25a经由第1栅极通路2a而与第1栅极焊盘3a电连接，伪栅极电极25b经由第3栅极通路2c而与第3栅极焊盘3c电连接。即，在形成在IGBT区域1a中的第1栅极电极17a中，也能够通过元件栅极电极25a和伪栅极电极25b进行不同的控制。在本实施方式中，元件栅极电极25a和伪栅极电极25b在与半导体衬底10的一面10a平行且与沟槽13的长度方向正交的方向上交替地形成。
并且，当使用半导体装置时，伪栅极电极25b被施加不形成将上部电极19与漂移层11之间相连的反型层24的电压。在本实施方式中，在基极层12中的与配置伪栅极电极25b的沟槽13相接的部分施加不形成反型层24自身的电压。例如，当使用半导体装置时，通过将第3栅极焊盘3c与外部电路的地电位连接，从而伪栅极电极25b被维持为地电位(0V)。即，本实施方式的半导体装置为所谓的间隔剔除(間引き)型的半导体装置。
由此，由于在IGBT区域1a形成有伪栅极电极25b，所以能够降低反馈电容(栅极－集电极间的电容)，能够实现开关速度的提高。此外，通过使第1栅极电极17a的一部分为伪栅极电极25b，与为了降低反馈电容而单纯地减少第1栅极电极17a的数量的情况相比，能够抑制发生电场集中而耐压下降的情况。
进而，在上述半导体装置中，伪栅极电极25b与第3栅极焊盘3c连接，被施加独立的电压。因此，与上述第2实施方式同样，在制造半导体装置后(将半导体装置出厂前)，能够对伪栅极电极25b也施加比保证电压高的电压，能够适当地进行配置伪栅极电极25b的栅极绝缘膜16的筛查检查。
(第3实施方式的变形例)
在上述第3实施方式中，对将伪栅极电极25b与第3栅极焊盘3c电连接的例子进行了说明，但如图8所示，也可以将伪栅极电极25b与第2栅极焊盘3b电连接。即，也可以将伪栅极电极25b和第2栅极电极17b与相同的第2栅极焊盘3b连接。
由此，能够同时进行配置伪栅极电极25b及第2栅极电极17b的栅极绝缘膜16的筛查检查，并且能够实现栅极焊盘及栅极通路等的削减。
(其他实施方式)
例如，在上述各实施方式中，对设第1导电型为P型、设第2导电型为N型的例子进行了说明，但也可以设第1导电型为N型、设第2导电型为P型。
此外，在上述各实施方式中，说明了形成在二极管区域1b的第2栅极电极17b全部被施加不形成将上部电极19与漂移层11之间相连的反型层24的电压的例子。但是，二极管区域1b中的与IGBT区域1a的边界侧的部分也作为IGBT元件发挥功能。因此，二极管区域1b中的位于边界侧的部分的第2栅极电极17b也可以被施加与第1栅极电极17a相同的电压。即，也可以使位于阴极层22上的栅极电极中的集电极层21侧的栅极电极作为第1栅极电极17a发挥功能。即，如果在第2栅极电极17b的至少一部分上施加不形成将上部电极19与漂移层11之间相连的反型层24的电压，则能够得到本发明的效果。
此外，IGBT区域1a中的与二极管区域1b的边界侧的部分也作为二极管元件发挥功能。因此，IGBT区域1a中的位于边界侧的第1栅极电极17a也可以被施加与第2栅极电极17b相同的电压。即，也可以使位于集电极层21上的栅极电极中的阴极层22侧的栅极电极作为第2栅极电极17b发挥功能。由此，能够进一步降低二极管元件的导通损耗。
进而，在上述各实施方式中，说明了在第2栅极电极17b上施加不形成反型层24的电压的例子。但是，在基极层12，只要是不将上部电极19(发射极区域14)与漂移层11之间相连的反型层24，则也可以形成。即，在上述第2、第3实施方式中，也可以在第2栅极电极17b上施加形成不将发射极区域14与漂移层11之间相连的反型层24的电压。这样，即使形成了反型层24，只要该反型层24不将发射极区域14与漂移层11相连，漂移层11内的电子就经由基极层12向上部电极19移动，所以也能够降低二极管元件的导通损耗。
此外，在上述各实施方式中，在二极管区域1b，也可以不形成发射极区域14及体区域15。在此情况下，在上述第2、第3实施方式中，也可以在第2栅极电极17b上施加形成不将上部电极19与漂移层11之间相连的反型层24的电压。即，在没有形成发射极区域14的情况下，只要反型层24不将上部电极19与漂移层11相连，则在上述第2、第3实施方式中也可以在形成有发射极区域14的部分形成反型层24。
并且，在上述第3实施方式中，也可以在基极层12中的与伪栅极电极25b邻接的部分不形成发射极区域14。
进而，也可以将上述各实施方式适当组合。例如，可以将上述第1实施方式与上述第2、第3实施方式适当组合而将伪栅极电极25b与发射极区域14电连接，也可以将伪栅极电极25b及第2栅极电极17b的某一方与发射极区域14电连接。
本发明依据实施例进行了记述，但应理解的是本发明并不限定于该实施例或构造。本发明也包含各种各样的变形例或等价范围内的变形。除此以外，各种各样的组合或形态、还有在它们中仅包含一要素、其以上或其以下的其他组合或形态也包含在本发明的范畴或思想范围中。

Claims (5)

1.一种半导体装置，其特征在于，
具备：
半导体衬底(10)，构成第1导电型的漂移层(11)；
第2导电型的基极层(12)，形成在上述漂移层上；
第2导电型的集电极层(21)及第1导电型的阴极层(22)，形成在上述漂移层中的与上述基极层侧相反的一侧；
多个沟槽(13)，将上述基极层贯通而到达上述漂移层；
栅极绝缘膜(16)，形成于上述沟槽的壁面；
栅极电极(17a、17b)，形成于上述栅极绝缘膜上；
第1导电型的发射极区域(14)，形成于上述基极层的表层部，与上述沟槽相接；
第1电极(19)，与上述基极层及上述发射极区域电连接；以及
第2电极(23)，与上述集电极层及上述阴极层电连接；
上述半导体衬底之中，作为IGBT元件进行动作的区域为IGBT区域(1a)，并且，作为二极管元件进行动作的区域为二极管区域(1b)；
上述沟槽分别形成于上述IGBT区域及上述二极管区域；
对于在上述二极管区域中配置的至少一部分的上述栅极电极(17b)，能够进行与在上述IGBT区域中配置的至少一部分的上述栅极电极(17a)不同的控制；
在上述二极管区域中配置的至少一部分的上述栅极电极(17b)被施加不在上述基极层中形成将上述第1电极与上述漂移层之间相连的反型层(24)的电压。
2.如权利要求1所述的半导体装置，其特征在于，
在上述二极管区域中配置的至少一部分的上述栅极电极通过与上述第1电极电连接而被设为与上述发射极区域相同的电位。
3.如权利要求1所述的半导体装置，其特征在于，
在上述二极管区域中配置的至少一部分的上述栅极电极被连接到栅极焊盘(3b)，该栅极焊盘(3b)与在上述IGBT区域中配置的至少一部分的上述栅极电极所连接的栅极焊盘(3a)不同。
4.如权利要求3所述的半导体装置，其特征在于，
在上述IGBT区域中配置的上述栅极电极具有元件栅极电极(25a)和伪栅极电极(25b)，对于上述元件栅极电极和上述伪栅极电极，能够进行相互不同的控制；
在上述元件栅极电极上，施加使上述IGBT元件动作的电压，在上述伪栅极电极上，施加不在上述基极层中形成将上述第1电极与上述漂移层之间相连的上述反型层的电压。
5.如权利要求4所述的半导体装置，其特征在于，
在上述二极管区域中配置的至少一部分的上述栅极电极和上述伪栅极电极被连接到共通的栅极焊盘(3b)，该栅极焊盘(3b)与上述元件栅极电极所连接的栅极焊盘(3a)不同。
CN201580038290.1A 2014-07-14 2015-07-07 半导体装置 Active CN106537598B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-144169 2014-07-14
JP2014144169 2014-07-14
JP2015120461A JP6459791B2 (ja) 2014-07-14 2015-06-15 半導体装置およびその製造方法
JP2015-120461 2015-06-15
PCT/JP2015/003420 WO2016009616A1 (ja) 2014-07-14 2015-07-07 半導体装置

Publications (2)

Publication Number Publication Date
CN106537598A true CN106537598A (zh) 2017-03-22
CN106537598B CN106537598B (zh) 2019-07-30

Family

ID=55078126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580038290.1A Active CN106537598B (zh) 2014-07-14 2015-07-07 半导体装置

Country Status (4)

Country Link
US (1) US10388773B2 (zh)
JP (1) JP6459791B2 (zh)
CN (1) CN106537598B (zh)
WO (1) WO2016009616A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295765A (zh) * 2017-11-03 2020-06-16 株式会社电装 半导体装置
CN111344867A (zh) * 2017-11-16 2020-06-26 株式会社电装 半导体装置
CN112713187A (zh) * 2019-10-25 2021-04-27 株式会社东芝 半导体装置
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN117650166A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107949916B (zh) * 2015-08-26 2021-07-16 三菱电机株式会社 半导体元件
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP6565814B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP2018021801A (ja) * 2016-08-02 2018-02-08 株式会社デンソー 半導体素子の検査装置
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP6780709B2 (ja) 2016-12-16 2020-11-04 富士電機株式会社 半導体装置および製造方法
JP6950186B2 (ja) 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
CN110462838B (zh) 2017-10-18 2023-07-14 富士电机株式会社 半导体装置
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP6652173B2 (ja) * 2018-09-27 2020-02-19 株式会社デンソー 半導体装置
JP2020109901A (ja) * 2019-01-04 2020-07-16 株式会社東芝 制御回路、半導体装置及び電気回路装置
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置
WO2020202430A1 (ja) * 2019-04-01 2020-10-08 三菱電機株式会社 半導体装置
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP7297709B2 (ja) 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
JP7475251B2 (ja) * 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
JP7302715B2 (ja) * 2020-12-03 2023-07-04 富士電機株式会社 半導体装置
US20220223731A1 (en) * 2021-01-13 2022-07-14 Texas Instruments Incorporated Vertical trench gate fet with split gate
JP7407757B2 (ja) 2021-03-17 2024-01-04 株式会社東芝 半導体装置
JP2023139979A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP5098303B2 (ja) * 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5228800B2 (ja) * 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5171776B2 (ja) 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
JP2013197122A (ja) 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295765A (zh) * 2017-11-03 2020-06-16 株式会社电装 半导体装置
CN111295765B (zh) * 2017-11-03 2023-04-18 株式会社电装 半导体装置
CN111344867A (zh) * 2017-11-16 2020-06-26 株式会社电装 半导体装置
CN111344867B (zh) * 2017-11-16 2023-06-16 株式会社电装 半导体装置
CN112713187A (zh) * 2019-10-25 2021-04-27 株式会社东芝 半导体装置
CN112713187B (zh) * 2019-10-25 2024-02-20 株式会社东芝 半导体装置
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN117650166A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20170250269A1 (en) 2017-08-31
US10388773B2 (en) 2019-08-20
JP6459791B2 (ja) 2019-01-30
WO2016009616A1 (ja) 2016-01-21
CN106537598B (zh) 2019-07-30
JP2016029710A (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
CN106537598B (zh) 半导体装置
CN106062964B (zh) 功率用半导体装置
CN104871312B (zh) 半导体装置
CN107924942A (zh) 半导体装置
CN106206698A (zh) 反向导通绝缘栅双极性晶体管
JP6641983B2 (ja) 半導体装置
US8735974B2 (en) Semiconductor devices
CN105556668B (zh) 半导体装置
CN102403339A (zh) 半导体装置
CN108463888A (zh) 半导体装置
CN105990411A (zh) 半导体装置
CN107148675A (zh) 半导体装置
CN106796938A (zh) 半导体元件
WO2016072074A1 (ja) 半導体装置
CN109509789A (zh) 半导体装置
CN107482058B (zh) 一种具有载流子存储层的薄soi ligbt器件
CN204102904U (zh) 半导体装置
US11522075B2 (en) Semiconductor device and method of manufacturing same
JPS61154155A (ja) 導電率を増した組合せ横形ｍｏｓ／バイポーラトランジスタを有する半導体デバイス
CN103681668A (zh) 半导体装置
CN105489644B (zh) Igbt器件及其制作方法
CN106783849A (zh) 半导体器件
CN112673466B (zh) 半导体装置
CN109891597A (zh) 半导体装置
CN104681614B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant