JP2016029710A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016029710A
JP2016029710A JP2015120461A JP2015120461A JP2016029710A JP 2016029710 A JP2016029710 A JP 2016029710A JP 2015120461 A JP2015120461 A JP 2015120461A JP 2015120461 A JP2015120461 A JP 2015120461A JP 2016029710 A JP2016029710 A JP 2016029710A
Authority
JP
Japan
Prior art keywords
layer
region
gate electrode
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015120461A
Other languages
English (en)
Other versions
JP6459791B2 (ja
JP2016029710A5 (ja
Inventor
正清 住友
Masakiyo Sumitomo
正清 住友
高橋　茂樹
Shigeki Takahashi
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015120461A priority Critical patent/JP6459791B2/ja
Priority to PCT/JP2015/003420 priority patent/WO2016009616A1/ja
Priority to US15/310,244 priority patent/US10388773B2/en
Priority to CN201580038290.1A priority patent/CN106537598B/zh
Publication of JP2016029710A publication Critical patent/JP2016029710A/ja
Publication of JP2016029710A5 publication Critical patent/JP2016029710A5/ja
Application granted granted Critical
Publication of JP6459791B2 publication Critical patent/JP6459791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ダイオード素子の導通損失を低減しつつ、耐圧が低下することも抑制する。
【解決手段】トレンチ１３をＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成する。また、ダイオード領域１ｂに配置された少なくとも一部のゲート電極１７ｂをＩＧＢＴ領域１ａに配置されたゲート電極１７ａと異なる制御ができるようにする。そして、ダイオード領域１ｂに配置された少なくとも一部のゲート電極１７ｂに、第１電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧を印加する。
【選択図】図２

Description

本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域とダイオード（Free Wheeling Diode）領域とを有する半導体装置に関するものである。
従来より、例えば、インバータ等に使用されるスイッチング素子として、ＩＧＢＴ素子が形成されたＩＧＢＴ領域とダイオード素子が形成されたダイオード領域とが共通の半導体基板に形成された半導体装置が提案されている（例えば、特許文献１参照）。
具体的には、この半導体装置では、Ｎ−型のドリフト層を構成する半導体基板の表層部にベース層が形成され、ベース層を貫通するように複数のトレンチが形成されている。そして、各トレンチには、壁面を覆うようにゲート絶縁膜が形成されていると共に、ゲート絶縁膜上にゲート電極が形成されている。
半導体基板の裏面側には、Ｐ型のコレクタ層およびＮ型のカソード層が形成されており、ベース層のうちのコレクタ層上に位置する部分にはＮ型のエミッタ領域が形成されている。また、半導体基板の表面側にはベース層およびエミッタ領域と電気的に接続される上部電極が形成され、半導体基板の裏面側にはコレクタ層およびカソード層と電気的に接続される下部電極が形成されている。そして、半導体基板の裏面側にコレクタ層が形成されている領域がＩＧＢＴ領域とされ、カソード層が形成されている領域がダイオード領域とされている。
なお、トレンチは、ＩＧＢＴ領域およびダイオード領域にそれぞれ形成されている。そして、ＩＧＢＴ領域に形成されたゲート電極およびダイオード領域に形成されたゲート電極は、共通のゲートパッドに接続され、共通の電圧が印加されるようになっている。
このような半導体装置では、ＩＧＢＴ素子は、上部電極に下部電極より低い電圧が印加されると共に、ゲート電極にターンオン電圧が印加されると、ベース層のうちのトレンチと接する部分にＮ型の反転層（チャネル）が形成される。そして、エミッタ領域から反転層を介して電子がドリフト層に供給されると共に、コレクタ層からホールがドリフト層に供給され、伝導度変調によりドリフト層の抵抗値が低下してオン状態となる。なお、ターンオン電圧とは、ゲート−エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くする電圧のことである。
また、ダイオード素子は、上部電極に下部電極より高い電圧が印加され、上部電極と下部電極との間の電圧が順方向電圧より高くなるとオン状態となる。このとき、ドリフト層中の電子がベース層を介して上部電極に抜けると共に、電子がベース層を通過することによってベース層からホールがドリフト層に注入される。
特開２０１３−１９７１２２号公報
しかしながら、例えば、上記半導体装置を複数用いてインバータ回路を構成した場合、ダイオード素子がオン状態となる場合でもゲート電極にターンオン電圧が印加されることがある。そして、ダイオード素子がオン状態である場合にゲート電極にターンオン電圧が印加されると、ベース層のうちのトレンチと接する部分にＮ型の反転層が形成される。この場合、ダイオード領域では、ドリフト層内の電子が反転層を介して上部電極に引き抜かれ、ドリフト層内の電子がベース層内を通過しなくなる。このため、ベース層からドリフト層にホールが供給されなくなり、ダイオード素子の導通損失が大きくなる。
なお、このような問題を解決するため、ダイオード領域にトレンチを形成しないことが考えられる。しかしながら、ダイオード領域にトレンチを形成しない場合には、ＩＧＢＴ領域のうちのダイオード領域側に形成されるトレンチ近傍に電界集中が発生し、耐圧が低下するという新たな問題が発生してしまう。
本発明は上記点に鑑みて、ダイオード素子の導通損失を低減しつつ、耐圧が低下することも抑制できる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、ドリフト層の表層部に形成された第２導電型のベース層（１２）と、ドリフト層のうちのベース層側と反対側に形成された第２導電型のコレクタ層（２１）および第１導電型のカソード層（２２）と、ベース層を貫通してドリフトに達する複数のトレンチ（１３）と、トレンチの壁面に形成されたゲート絶縁膜（１６）と、ゲート絶縁膜上に形成されたゲート電極（１７ａ、１７ｂ）と、ベース層の表層部に形成され、トレンチと接する第１導電型のエミッタ領域（１４）と、ベース層およびエミッタ領域と電気的に接続される第１電極（１９）と、コレクタ層およびカソード層と電気的に接続される第２電極（２３）とを備え、半導体基板のうちのＩＧＢＴ素子として動作する領域がＩＧＢＴ領域（１ａ）とされていると共にダイオード素子として動作する領域がダイオード領域（１ｂ）とされている半導体装置において、以下の点を特徴としている。
すなわち、トレンチは、ＩＧＢＴ領域およびダイオード領域にそれぞれ形成され、ダイオード領域に配置された少なくとも一部のゲート電極（１７ｂ）は、ＩＧＢＴ領域に配置されたゲート電極（１７ａ）と異なる制御が可能とされており、第１電極とドリフト層との間を繋ぐ反転層（２４）が形成されない電圧が印加されることを特徴としている。
これによれば、ベース層のうちのダイオード領域に配置されている少なくとも一部のゲート電極には、第１電極とドリフト層との間を繋ぐ反転層が形成されない電圧が印加される。このため、第１導電型がＮ型、第２導電型がＰ型である場合、ダイオード領域では、ドリフト層内の電子がベース層を介して第１電極に抜けるため、ベース層からホールがドリフト層に注入される。したがって、ダイオード素子の導通損失を低減できる。また、トレンチは、ＩＧＢＴ領域およびダイオード領域に形成されているため、ＩＧＢＴ領域のうちのダイオード領域側に形成されるトレンチ近傍に電界集中が発生し、耐圧が低下することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の平面模式図である。 図１中のII−II線に沿った断面図である。 第２ゲート電極にターンオン電圧を印加したときの第２ゲート電極近傍の状態を示す図である。 第２ゲート電極にターンオン電圧未満の電圧を印加したときの第２ゲート電極近傍の状態を示す図である。 本発明の第２実施形態における半導体装置の平面模式図である。 図４中のV−V線に沿った断面図である。 本発明の第３実施形態における半導体装置の平面模式図である。 図６中のVII−VII線に沿った断面図である。 本発明の第３実施形態の変形例における半導体装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の半導体装置は、例えば、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として利用されると好適である。
図１に示されるように、半導体装置は、ＩＧＢＴ素子が形成されたＩＧＢＴ領域１ａおよびダイオード素子が形成されたダイオード領域１ｂが交互に形成された構成とされている。
具体的には、これらＩＧＢＴ領域１ａおよびダイオード領域１ｂは、図２に示されるように、ドリフト層１１として機能するＮ−型の共通の半導体基板１０に形成されている。なお、ＩＧＢＴ領域１ａおよびダイオード領域１ｂは、本実施形態では、半導体基板１０の一面１０ａの一方向（図１中紙面上下方向）に沿って延設されていると共に、延設方向と直交する方向に交互に形成されている。
ドリフト層１１上（半導体基板１０の一面１０ａ側）には、Ｐ型のベース層１２が形成されている。そして、ベース層１２を貫通してドリフト層１１に達するように複数のトレンチ１３が形成され、このトレンチ１３によってベース層１２が複数個に分離されている。
なお、複数のトレンチ１３は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。そして、半導体基板１０の一面１０ａの面方向のうちの一方向（図２中紙面奥行き方向）に沿って等間隔に形成されている。また、半導体基板１０の一面１０ａは、ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
ベース層１２の表層部には、Ｎ＋型のエミッタ領域１４と、エミッタ領域１４に挟まれるＰ＋型のボディ領域１５とが形成されている。なお、本実施形態では、エミッタ領域１４およびボディ領域１５は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。
エミッタ領域１４は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、トレンチ１３の側面に接するように形成されている。一方、ボディ領域１５は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１４と同様に、ベース層１２内において終端するように形成されている。
より詳しくは、エミッタ領域１４は、トレンチ１３間の領域において、トレンチ１３の長手方向に沿ってトレンチ１３の側面に接するように棒状に延設され、トレンチ１３の先端よりも内側で終端する構造とされている。また、ボディ領域１５は、２つのエミッタ領域１４に挟まれてトレンチ１３の長手方向（つまりエミッタ領域１４）に沿って棒状に延設されている。なお、本実施形態のボディ領域１５は、半導体基板１０の一面１０ａを基準としてエミッタ領域１４よりも深く形成されている。
また、各トレンチ１３内は、各トレンチ１３の壁面を覆うように形成されたゲート絶縁膜１６と、このゲート絶縁膜１６の上に形成されたポリシリコン等により構成されるゲート電極１７ａ、１７ｂとにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
本実施形態では、ＩＧＢＴ領域１ａに形成されたゲート電極１７ａを第１ゲート電極１７ａとし、ダイオード領域１ｂに形成されたゲート電極１７ｂを第２ゲート電極１７ｂとして説明する。
ベース層１２（半導体基板１０の一面１０ａ）上にはＢＰＳＧ等で構成される層間絶縁膜１８が形成されている。そして、層間絶縁膜１８には、ＩＧＢＴ領域１ａにおいて、エミッタ領域１４の一部およびボディ領域１５を露出させるコンタクトホール１８ａが形成されている。また、ダイオード領域Ｉｂにおいて、エミッタ領域１４の一部、ボディ領域１５、第２ゲート電極１７ｂを露出させるコンタクトホール１８ｂが形成されている。
層間絶縁膜１８上には上部電極１９が形成されている。この上部電極１９は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにおいて、コンタクトホール１８ａ、１８ｂを介してエミッタ領域１４およびボディ領域１５と電気的に接続されている。つまり、上部電極１９は、ＩＧＢＴ領域１ａにおいてエミッタ電極として機能し、ダイオード領域１ｂにおいてアノード電極として機能するものである。
また、上部電極１９は、ダイオード領域１ｂにおいて、コンタクトホール１８ｂを介して第２ゲート電極１７ｂとも接続されている。つまり、第２ゲート電極１７ｂは、エミッタ領域１４と同電位とされている。すなわち、第２ゲート電極１７ｂには、ゲート−エミッタ間の電圧ＶｇｅがＭＯＳゲートの閾値電圧Ｖｔｈより高くならない電圧（Ｖｇｅ＝０）が印加されるようになっている。言い換えると、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１との間を繋ぐ反転層２４（図３Ａ、図３Ｂ参照）が形成される電圧未満の電圧（反転層２４が形成されない電圧）が印加されるようになっている。
なお、上部電極１９とドリフト層１１との間を繋ぐ反転層２４とは、エミッタ領域１４が形成されている場合にはエミッタ領域１４とドリフト層１１とを繋ぐ反転層２４を意味している。また、第１ゲート電極１７ａは、第１ゲートランナ２ａを介して第１ゲートパッド３ａと接続されている。つまり、第１、第２ゲート電極１７ａ、１７ｂは、互いに異なる制御が可能とされ、互いに異なる電圧が印加されるようになっている。そして、本実施形態では、上部電極１９が本発明の第１電極に相当している。
ドリフト層１１のうちのベース層１２側と反対側（半導体基板１０の他面１０ｂ側）には、Ｎ型のフィールドストップ層（以下では、単にＦＳ層という）２０が形成されている。このＦＳ層２０は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、半導体基板１０の他面１０ｂ側から注入されるホールの注入量を制御するために備えてある。
そして、ＩＧＢＴ領域１ａでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＰ型のコレクタ層２１が形成され、ダイオード領域１ｂでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＮ型のカソード層２２が形成されている。つまり、ＩＧＢＴ領域１ａとダイオード領域１ｂとは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画されている。すなわち、本実施形態では、半導体基板１０は、コレクタ層２１上の部分がＩＧＢＴ領域１ａとされ、カソード層２２上の部分がダイオード領域１ｂとされている。このため、第１ゲート電極１７ａは、コレクタ層２１上にあるゲート電極１７ａであるといえ、第２ゲート電極１７ｂはカソード層２２上にあるゲート電極１７ｂであるといえる。
コレクタ層２１およびカソード層２２上（半導体基板１０の他面１０ｂ）には下部電極２３が形成されている。この下部電極２３は、ＩＧＢＴ領域１ａにおいてはコレクタ電極として機能し、ダイオード領域１ｂにおいてはカソード電極として機能するものである。なお、本実施形態では、下部電極２３が本発明の第２電極に相当している。
そして、上記のように構成されていることにより、ダイオード領域１ｂにおいては、ベース層１２およびボディ領域１５をアノードとし、ドリフト層１１、ＦＳ層２０、カソード層２２をカソードとしてＰＮ接合されたダイオード素子が構成されている。
以上説明したようにして本実施形態の半導体装置が構成されている。なお、本実施形態では、Ｎ型、Ｎ−型、Ｎ＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。次に、このような半導体装置の作動について説明する。
まず、ＩＧＢＴ素子の作動について説明する。ＩＧＢＴ素子は、上部電極１９に下部電極２３より低い電圧が印加されると共に、第１ゲート電極１７ａにターンオン電圧が印加されると、ベース層１２のうちのトレンチ１３と接する部分にＮ型の反転層（チャネル）が形成される。そして、エミッタ領域１４から反転層を介して電子がドリフト層１１に供給されると共に、コレクタ層２１からホールがドリフト層１１に供給され、伝導度変調によりドリフト層１１の抵抗値が低下してオン状態となる。なお、ターンオン電圧とは、ゲート−エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くする電圧のことである。
続いて、ダイオード素子の動作について説明する。ダイオード素子は、上部電極１９に下部電極２３より高い電圧が印加され、上部電極１９と下部電極２３との間の電圧が順方向電圧より高くなるとオン状態となる。
このとき、従来の半導体装置では、図３Ａに示されるように、第２ゲート電極１７ｂにターンオン電圧（Ｖｇｅ＞Ｖｔｈ）が印加されることがあり、この場合、ベース層１２のうちのトレンチ１３と接する部分にＮ型の反転層（チャネル）２４が形成される。このため、ダイオード領域１ｂでは、ドリフト層１１内の電子が反転層２４を介して上部電極１９に引き抜かれ、ドリフト層１１内の電子がベース層１２内を通過しなくなる。したがって、ベース層１２からドリフト層１１にホールが供給されなくなり、ダイオード素子の導通損失が大きくなる。
これに対し、本実施形態では、図３Ｂに示されるように、第２ゲート電極１７ｂは、第１ゲート電極１７ａと異なる電圧が印加されるようになっており、エミッタ領域１４と同電位とされている。つまり、ゲート−エミッタ間の電圧Ｖｇｅ＝０とされている。このため、ダイオード素子がオン状態であるとき、ダイオード領域１ｂ内に配置されている第２ゲート電極１７ｂにターンオン電圧が印加されることがない。すなわち、ダイオード領域１ｂに反転層２４が形成されない。したがって、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けると共に、電子がベース層１２を通過することによってベース層１２からホールがドリフト層１１に注入されるため、ダイオード素子の導通損失を低減できる。なお、図３Ａおよび図３Ｂでは、ボディ領域１５を省略して示してある。
以上説明したように、本実施形態の半導体装置では、第２ゲート電極１７ｂがエミッタ領域１４と同電位とされている。つまり、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１とを繋ぐ反転層２４が形成されない電圧が印加される。このため、ダイオード素子がオン状態である際、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けるため、ダイオード素子の導通損失を低減できる。
また、トレンチ１３は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。このため、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂ側に形成されるトレンチ１３近傍に電界集中が発生し、耐圧が低下することを抑制できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２ゲート電極１７ｂを第２ゲートパッドと接続するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図４および図５に示されるように、半導体装置には、第２ゲートパッド３ｂが備えられている。そして、第２ゲート電極１７ｂは、第２ゲートランナ２ｂを介して、第２ゲートパッド３ｂと電気的に接続されている。本実施形態では、このようにして、第１、第２ゲート電極１７ａ、１７ｂは、互いに異なる制御が可能とされている。
なお、第２ゲート電極１７ｂには、半導体装置を使用する際、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加される。例えば、第２ゲート電極１７ｂは、半導体装置が使用される際、第２ゲートパッド３ｂが外部回路のグランド電位と接続されることにより、グランド電位（０Ｖ）に維持される。
このように、第２ゲートパッド３ｂを備え、第１、第２ゲート電極１７ａ、１７ｂを異なるゲートパッドに接続することによって互いに異なる制御が可能となるようにしても、上記第１実施形態と同様の効果を得ることができる。
また、このような半導体装置では、第２ゲート電極１７ｂがエミッタ領域１４と同電位とされていない。このため、半導体装置を製造した後（半導体装置を出荷する前）に、第２ゲート電極１７ｂにも保証電圧よりも高い電圧を印加することができ、第２ゲート電極１７ｂが配置されるゲート絶縁膜１６に電位ストレスを加えることによって当該ゲート絶縁膜１６が所望の耐圧を得られるか等のスクリーニング検査を適切に行うことができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して、ＩＧＢＴ領域１ａにダミーゲート電極を備えるものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図６および図７に示されるように、半導体装置には、第３ゲートパッド３ｃが備えられている。そして、第１ゲート電極１７ａは、素子ゲート電極２５ａとダミーゲート電極２５ｂとを有しており、素子ゲート電極２５ａが第１ゲートランナ２ａを介して第１ゲートパッド３ａと電気的に接続され、ダミーゲート電極２５ｂが第３ゲートランナ２ｃを介して第３ゲートパッド３ｃと電気的に接続されている。つまり、ＩＧＢＴ領域１ａに形成された第１ゲート電極１７ａにおいても、素子ゲート電極２５ａとダミーゲート電極２５ｂとで異なる制御が可能とされている。本実施形態では、素子ゲート電極２５ａとダミーゲート電極２５ｂとは、半導体基板１０の一面１０ａと平行な方向であって、トレンチ１３の長手方向と直交する方向に交互に形成されている。
そして、ダミーゲート電極２５ｂには、半導体装置を使用する際、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加される。本実施形態では、ベース層１２のうちのダミーゲート電極２５ｂが配置されるトレンチ１３と接する部分に反転層２４自体が形成されない電圧が印加される。例えば、ダミーゲート電極２５ｂは、半導体装置が使用される際、第３ゲートパッド３ｃが外部回路のグランド電位と接続されることにより、グランド電位（０Ｖ）に維持される。つまり、本実施形態の半導体装置は、いわゆる間引き型の半導体装置とされている。
これによれば、ＩＧＢＴ領域１ａにダミーゲート電極２５ｂが形成されているため、帰還容量（ゲート−コレクタ間の容量）を低減でき、スイッチング速度の向上を図ることができる。また、第１ゲート電極１７ａの一部をダミーゲート電極２５ｂとすることにより、帰還容量を低減するために第１ゲート電極１７ａの数を単純に減らした場合と比較して、電界集中が発生し、耐圧が低下することを抑制できる。
さらに、上記半導体装置では、ダミーゲート電極２５ｂは第３ゲートパッド３ｃと接続されており、独立した電圧が印加されるようになっている。このため、上記第２実施形態と同様に、半導体装置を製造した後（半導体装置を出荷する前）に、ダミーゲート電極２５ｂにも保証電圧よりも高い電圧を印加することができ、ダミーゲート電極２５ｂが配置されるゲート絶縁膜１６のスクリーニング検査を適切に行うことができる。
（第３実施形態の変形例）
上記第３実施形態では、ダミーゲート電極２５ｂを第３ゲートパッド３ｃと電気的に接続する例について説明したが、図８に示されるように、ダミーゲート電極２５ｂを第２ゲートパッド３ｂと電気的に接続するようにしてもよい。すなわち、ダミーゲート電極２５ｂと第２ゲート電極１７ｂとを同じ第２ゲートパッド３ｂと接続するようにしてもよい。
これによれば、ダミーゲート電極２５ｂおよび第２ゲート電極１７ｂが配置されるゲート絶縁膜１６のスクリーニング検査を同時に行うことができると共に、ゲートパッドやゲートランナ等の削減を図ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、第１導電型をＰ型とし、第２導電型をＮ型とした例について説明したが、第１導電型をＮ型とし、第２導電型をＰ型とすることもできる。
また、上記各実施形態では、ダイオード領域１ｂに形成された第２ゲート電極１７ｂの全てに、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加されるようにした例を説明した。しかしながら、ダイオード領域１ｂのうちのＩＧＢＴ領域１ａとの境界側の部分は、ＩＧＢＴ素子としても機能する。このため、ダイオード領域１ｂのうちの境界側の部分に位置する第２ゲート電極１７ｂは、第１ゲート電極１７ａと同じ電圧が印加されるようにしてもよい。つまり、カソード層２２上に位置するゲート電極のうちのコレクタ層２１側のゲート電極を第１ゲート電極１７ａとして機能させるようにしてもよい。すなわち、第２ゲート電極１７ｂの少なくとも一部に、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加されるようにすれば、本発明の効果を得ることができる。
また、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側の部分は、ダイオード素子としても機能する。このため、ＩＧＢＴ領域１ａのうちの境界側に位置する第１ゲート電極１７ａは、第２ゲート電極１７ｂと同じ電圧が印加されるようにしてもよい。つまり、コレクタ層２１上に位置するゲート電極のうちのカソード層２２側のゲート電極を第２ゲート電極１７ｂとして機能するようにしてもよい。これによれば、さらにダイオード素子の導通損失を低減することができる。
さらに、上記各実施形態では、第２ゲート電極１７ｂに反転層２４が形成されない電圧が印加される例を説明した。しかしながら、ベース層１２には、上部電極１９（エミッタ領域１４）とドリフト層１１との間を繋がない反転層２４であれば形成されていてもよい。すなわち、上記第２、第３実施形態では、第２ゲート電極１７ｂには、エミッタ領域１４とドリフト層１１との間を繋がない反転層２４が形成される電圧が印加されるようにしてもよい。このように、反転層２４が形成されたとしても、当該反転層２４がエミッタ領域１４とドリフト層１１とを繋がなければ、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けるため、ダイオード素子の導通損失を低減できる。
また、上記各実施形態において、ダイオード領域１ｂには、エミッタ領域１４およびボディ領域１５が形成されていなくてもよい。この場合、上記第２、第３実施形態では、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１との間を繋がない反転層２４が形成される電圧が印加されるようにしてもよい。つまり、エミッタ領域１４が形成されていない場合には、反転層２４が上部電極１９とドリフト層１１とを繋がないのであれば、上記第２、第３実施系形態でエミッタ領域１４が形成されていた部分に反転層２４が形成されていてもよい。
そして、上記第３実施形態において、ベース層１２のうちのダミーゲート電極２５ｂと隣接する部分には、エミッタ領域１４が形成されていなくてもよい。
さらに、上記各実施形態を適宜組み合わせてもよい。例えば、上記第１実施形態と上記第２、第３実施形態を適宜組み合わせ、ダミーゲート電極２５ｂがエミッタ領域１４と電気的に接続されていてもよいし、ダミーゲート電極２５ｂおよび第２ゲート電極１７ｂのいずれか一方がエミッタ領域１４と電気的に接続されていてもよい。
１０ 半導体基板
１１ ドリフト層
１２ ベース層
１３ トレンチ
１４ エミッタ領域
１６ ゲート絶縁膜
１７ａ、１７ｂ 第１、第２ゲート電極
１９ 上部電極（第１電極）
２１ コレクタ層
２２ カソード層
２３ 下部電極（第２電極）

Claims (5)

  1. 第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、
    前記ドリフト層上に形成された第２導電型のベース層（１２）と、
    前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層（２１）および第１導電型のカソード層（２２）と、
    前記ベース層を貫通して前記ドリフトに達する複数のトレンチ（１３）と、
    前記トレンチの壁面に形成されたゲート絶縁膜（１６）と、
    前記ゲート絶縁膜上に形成されたゲート電極（１７ａ、１７ｂ）と、
    前記ベース層の表層部に形成され、前記トレンチと接する第１導電型のエミッタ領域（１４）と、
    前記ベース層および前記エミッタ領域と電気的に接続される第１電極（１９）と、
    前記コレクタ層および前記カソード層と電気的に接続される第２電極（２３）と、を備え、
    前記半導体基板のうちのＩＧＢＴ素子として動作する領域がＩＧＢＴ領域（１ａ）とされていると共にダイオード素子として動作する領域がダイオード領域（１ｂ）とされている半導体装置において、
    前記トレンチは、前記ＩＧＢＴ領域および前記ダイオード領域にそれぞれ形成され、
    前記ダイオード領域に配置された少なくとも一部の前記ゲート電極（１７ｂ）は、前記ＩＧＢＴ領域に配置された少なくとも一部の前記ゲート電極（１７ａ）と異なる制御が可能とされており、前記ベース層に前記第１電極と前記ドリフト層との間を繋ぐ反転層（２４）が形成されない電圧が印加されることを特徴とする半導体装置。
  2. 前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記第１電極と電気的に接続されることにより、前記エミッタ領域と同電位とされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記ＩＧＢＴ領域に配置された少なくとも一部の前記ゲート電極が接続されているゲートパッド（３ａ）と異なるゲートパッド（３ｂ）に接続されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記ＩＧＢＴ領域に配置された前記ゲート電極は、素子ゲート電極（２５ａ）と、ダミーゲート電極（２５ｂ）とを有し、前記素子ゲート電極と前記ダミーゲート電極とは互いに異なる制御が可能とされており、
    前記素子ゲート電極には、前記ＩＧＢＴ素子を動作させる電圧が印加され、前記ダミーゲート電極には、前記ベース層に前記第１電極と前記ドリフト層との間を繋ぐ前記反転層が形成されない電圧が印加されることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２ゲート電極と前記ダミーゲート電極とは、前記素子ゲート電極が接続されているゲートパッド（３ａ）と異なる共通のゲートパッド（３ｂ）と接続されていることを特徴とする請求項４に記載の半導体装置。


JP2015120461A 2014-07-14 2015-06-15 半導体装置およびその製造方法 Active JP6459791B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015120461A JP6459791B2 (ja) 2014-07-14 2015-06-15 半導体装置およびその製造方法
PCT/JP2015/003420 WO2016009616A1 (ja) 2014-07-14 2015-07-07 半導体装置
US15/310,244 US10388773B2 (en) 2014-07-14 2015-07-07 Semiconductor device and manufacturing method of the same
CN201580038290.1A CN106537598B (zh) 2014-07-14 2015-07-07 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014144169 2014-07-14
JP2014144169 2014-07-14
JP2015120461A JP6459791B2 (ja) 2014-07-14 2015-06-15 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2016029710A true JP2016029710A (ja) 2016-03-03
JP2016029710A5 JP2016029710A5 (ja) 2016-09-01
JP6459791B2 JP6459791B2 (ja) 2019-01-30

Family

ID=55078126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015120461A Active JP6459791B2 (ja) 2014-07-14 2015-06-15 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10388773B2 (ja)
JP (1) JP6459791B2 (ja)
CN (1) CN106537598B (ja)
WO (1) WO2016009616A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016282A1 (ja) * 2016-07-21 2018-01-25 株式会社デンソー 半導体装置
JP2018021801A (ja) * 2016-08-02 2018-02-08 株式会社デンソー 半導体素子の検査装置
CN107924951A (zh) * 2016-03-10 2018-04-17 富士电机株式会社 半导体装置
JP2018156996A (ja) * 2017-03-15 2018-10-04 富士電機株式会社 半導体装置
JPWO2018074425A1 (ja) * 2016-10-17 2019-02-21 富士電機株式会社 半導体装置
JPWO2018110703A1 (ja) * 2016-12-16 2019-04-04 富士電機株式会社 半導体装置および製造方法
WO2019078131A1 (ja) * 2017-10-18 2019-04-25 富士電機株式会社 半導体装置
JP2021039977A (ja) * 2019-08-30 2021-03-11 株式会社東芝 半導体装置及び半導体モジュール
JP2021048338A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置及び半導体回路
JP2021068845A (ja) * 2019-10-25 2021-04-30 株式会社東芝 半導体装置
US11217686B2 (en) 2020-03-19 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
US11257910B2 (en) 2019-10-11 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device including transistor portion and diode portion
JP2022130702A (ja) * 2020-12-03 2022-09-06 富士電機株式会社 半導体装置
US11984473B2 (en) 2021-03-17 2024-05-14 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006832T5 (de) * 2015-08-26 2018-06-07 Mitsubishi Electric Corporation Halbleiteranordnung
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP6652173B2 (ja) * 2018-09-27 2020-02-19 株式会社デンソー 半導体装置
JP2020109901A (ja) * 2019-01-04 2020-07-16 株式会社東芝 制御回路、半導体装置及び電気回路装置
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置
CN113632238A (zh) * 2019-04-01 2021-11-09 三菱电机株式会社 半导体装置
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
JP7475251B2 (ja) * 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
US20220223731A1 (en) * 2021-01-13 2022-07-14 Texas Instruments Incorporated Vertical trench gate fet with split gate
JP2023139979A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN117650166A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2007266570A (ja) * 2006-03-02 2007-10-11 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1835542A3 (en) * 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5171776B2 (ja) 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2007266570A (ja) * 2006-03-02 2007-10-11 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2010109545A (ja) * 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930647B2 (en) 2016-03-10 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device including trenches formed in transistor or diode portions
CN107924951A (zh) * 2016-03-10 2018-04-17 富士电机株式会社 半导体装置
US11735584B2 (en) 2016-03-10 2023-08-22 Fuji Electric Co., Ltd. Semiconductor device
US11430784B2 (en) 2016-03-10 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device
JP2019195093A (ja) * 2016-03-10 2019-11-07 富士電機株式会社 半導体装置
JP2018014418A (ja) * 2016-07-21 2018-01-25 株式会社デンソー 半導体装置
CN109478564A (zh) * 2016-07-21 2019-03-15 株式会社电装 半导体装置
WO2018016282A1 (ja) * 2016-07-21 2018-01-25 株式会社デンソー 半導体装置
CN109478564B (zh) * 2016-07-21 2021-07-20 株式会社电装 半导体装置
JP2018021801A (ja) * 2016-08-02 2018-02-08 株式会社デンソー 半導体素子の検査装置
JPWO2018074425A1 (ja) * 2016-10-17 2019-02-21 富士電機株式会社 半導体装置
JPWO2018110703A1 (ja) * 2016-12-16 2019-04-04 富士電機株式会社 半導体装置および製造方法
US11552165B2 (en) 2016-12-16 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of 1HE same
US11043555B2 (en) 2016-12-16 2021-06-22 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2018156996A (ja) * 2017-03-15 2018-10-04 富士電機株式会社 半導体装置
JPWO2019078131A1 (ja) * 2017-10-18 2020-05-28 富士電機株式会社 半導体装置
US11195941B2 (en) 2017-10-18 2021-12-07 Fuji Electric Co., Ltd. Semiconductor device
WO2019078131A1 (ja) * 2017-10-18 2019-04-25 富士電機株式会社 半導体装置
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP2021039977A (ja) * 2019-08-30 2021-03-11 株式会社東芝 半導体装置及び半導体モジュール
JP2021048338A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置及び半導体回路
JP7353891B2 (ja) 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
US11222891B2 (en) 2019-09-20 2022-01-11 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
US11257910B2 (en) 2019-10-11 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device including transistor portion and diode portion
JP7352437B2 (ja) 2019-10-25 2023-09-28 株式会社東芝 半導体装置
JP2021068845A (ja) * 2019-10-25 2021-04-30 株式会社東芝 半導体装置
US11217686B2 (en) 2020-03-19 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7302715B2 (ja) 2020-12-03 2023-07-04 富士電機株式会社 半導体装置
JP2022130702A (ja) * 2020-12-03 2022-09-06 富士電機株式会社 半導体装置
US11984473B2 (en) 2021-03-17 2024-05-14 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP6459791B2 (ja) 2019-01-30
US10388773B2 (en) 2019-08-20
CN106537598B (zh) 2019-07-30
CN106537598A (zh) 2017-03-22
US20170250269A1 (en) 2017-08-31
WO2016009616A1 (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6459791B2 (ja) 半導体装置およびその製造方法
JP6896673B2 (ja) 半導体装置
JP6253769B2 (ja) 電力用半導体装置
JP6443267B2 (ja) 半導体装置
JP5636808B2 (ja) 半導体装置
JP5742672B2 (ja) 半導体装置
JP5634318B2 (ja) 半導体装置
JP5216801B2 (ja) 半導体装置
JP6641983B2 (ja) 半導体装置
JP6720569B2 (ja) 半導体装置
CN109155334B (zh) 半导体装置
JP6729452B2 (ja) 半導体装置
JP2013251395A (ja) 半導体装置
JP2013251296A (ja) 半導体装置
JP2016092163A (ja) 半導体装置
JP5942737B2 (ja) 半導体装置
JP6996461B2 (ja) 半導体装置
JP2015141935A (ja) 半導体装置
JP2013145903A (ja) 半導体装置
JP2015181178A (ja) 半導体装置
JP2021150544A (ja) 半導体装置及び半導体回路
WO2021220965A1 (ja) 半導体装置
JP7352437B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
JPWO2015107614A1 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R151 Written notification of patent or utility model registration

Ref document number: 6459791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250