JPWO2019078131A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2019078131A1
JPWO2019078131A1 JP2019549253A JP2019549253A JPWO2019078131A1 JP WO2019078131 A1 JPWO2019078131 A1 JP WO2019078131A1 JP 2019549253 A JP2019549253 A JP 2019549253A JP 2019549253 A JP2019549253 A JP 2019549253A JP WO2019078131 A1 JPWO2019078131 A1 JP WO2019078131A1
Authority
JP
Japan
Prior art keywords
region
mesa
transistor
boundary
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019549253A
Other languages
English (en)
Other versions
JP6777244B2 (ja
Inventor
田村　隆博
隆博 田村
根本　道生
道生 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019078131A1 publication Critical patent/JPWO2019078131A1/ja
Application granted granted Critical
Publication of JP6777244B2 publication Critical patent/JP6777244B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ドリフト領域を有する半導体基板と、半導体基板に形成され、コレクタ領域を有するトランジスタ部と、半導体基板に形成され、カソード領域を有するダイオード部と、半導体基板に形成され、半導体基板の上面においてトランジスタ部およびダイオード部の間に配置され、コレクタ領域を有する境界部とを備え、トランジスタ部および境界部のメサ部には、ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられ、境界部のメサ部の上面においてエミッタ領域がゲートトレンチ部に接する部分であるチャネル部の、メサ部の上面における密度は、トランジスタ部のメサ部の上面におけるチャネル部の密度よりも小さい半導体装置を提供する。

Description

本発明は、半導体装置に関する。
従来、同一の半導体基板に、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタと、還流ダイオード（ＦＷＤ）等のダイオードとを形成した半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１６−１３１２２４号公報
 解決しようとする課題
半導体装置は、耐圧等の特性がよいことが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に形成され、第２導電型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板に形成され、第１導電型のカソード領域を有するダイオード部を備えてよい。半導体装置は、半導体基板に形成され、半導体基板の上面においてトランジスタ部およびダイオード部の間に配置され、コレクタ領域を有する境界部を備えてよい。トランジスタ部および境界部のそれぞれは、半導体基板の上面において長手方向を有し、半導体基板の上面から半導体基板の内部まで設けられた、１つ以上のゲートトレンチ部を含むトレンチ部を有してよい。トランジスタ部および境界部のそれぞれは、２つのトレンチ部に挟まれたメサ部を有してよい。トランジスタ部および境界部のメサ部には、ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられてよい。境界部のメサ部の上面においてエミッタ領域がゲートトレンチ部に接する部分であるチャネル部の、メサ部の上面における密度は、トランジスタ部のメサ部の上面におけるチャネル部の密度よりも小さくてよい。
トランジスタ部および境界部のメサ部の上面には、エミッタ領域と、第２導電型の領域とがトレンチ部の長手方向に沿って交互に配置されてよい。トレンチ部の長手方向における第２導電型の領域の長さは、境界部のほうが、トランジスタ部よりも大きくてよい。
トレンチ部の長手方向におけるエミッタ領域の長さは、トランジスタ部および境界部で同一であってよい。トレンチ部の長手方向におけるエミッタ領域の長さは、境界部のほうが、トランジスタ部よりも小さくてよい。
半導体基板の上面において、境界部におけるエミッタ領域は、トランジスタ部におけるエミッタ領域と対向する位置に配置されていてよい。半導体基板の上面において、境界部におけるエミッタ領域は、トランジスタ部における第２導電型の領域と対向する位置に配置されていてよい。
境界部のメサ部におけるエミッタ領域のうち、トレンチ部の長手方向において最も端に配置されたエミッタ領域は、トランジスタ部のメサ部におけるエミッタ領域のうち、トレンチ部の長手方向において最も端に配置されたエミッタ領域よりも、長手方向におけるメサ部の中央寄りに配置されていてよい。
半導体装置は、半導体基板に形成され、半導体基板の上面においてダイオード部および境界部の間に配置され、コレクタ領域を有する抑制部を備えてよい。抑制部は、メサ部を有してよい。抑制部のメサ部は、上面においてトランジスタ部の第２導電型の領域よりもドーピング濃度の低い第２導電型の領域を有してよい。
トランジスタ部のそれぞれのメサ部の上面には、ゲートトレンチ部に接する一つのエミッタ領域が、トレンチ部の長手方向に沿って連続して設けられてよい。境界部のそれぞれのメサ部の上面には、ゲートトレンチ部に接する複数のエミッタ領域が、トレンチ部の長手方向に沿って離散的に設けられてよい。
半導体装置は、半導体基板に形成され、半導体基板の上面においてトランジスタ部および境界部の間に配置され、コレクタ領域を有する引抜部を備えてよい。引抜部は、メサ部を有してよい。引抜部のメサ部は、上面において第２導電型のコンタクト領域を有し、且つ、上面において第１導電型の領域を有さなくてよい。半導体装置は、半導体基板に形成され、半導体基板の上面においてダイオード部および境界部の間に配置され、コレクタ領域を有する引抜部を備えてよい。
境界部は２つ以上のメサ部を有してよい。境界部のそれぞれのメサ部におけるチャネル部の密度は、ダイオード部に近いメサほど小さくてよい。境界部におけるチャネル部の密度は、トランジスタ部におけるチャネル部の密度の１０％以上、９０％以下であってよい。
ダイオード部は、１つ以上のゲートトレンチ部を含むトレンチ部およびメサ部を有してよい。ダイオード部のメサ部には、ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられてよい。
半導体基板の上面において、境界部がトランジスタ部を囲んで配置されていてよい。半導体基板の上面において、境界部がダイオード部を囲んで配置されていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の上面を示す図である。 図１Ａの領域Ａを拡大した図である。 図１Ｂに示したａ−ａ'断面の一例を示す図である。 半導体装置１００のコレクタ−エミッタ間に短絡電圧ＶＣＣが印加された時の空間電荷領域１１０を説明する図である。 短絡時においてトランジスタ部７０、ダイオード部８０および境界部９２に流れる電流を説明する図である。 メサ部６０の近傍を拡大した図である。 ゲートトレンチ部４０の側壁４３を示す斜視図である。 比較例である半導体装置２００のＸＺ断面の一例を示す図である。 トランジスタ部７０のメサ部６０−１、境界部９２のメサ部６０−３、および、ダイオード部８０のメサ部６０−５の上面における、ドーピング領域の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 各メサ部６０におけるドーピング領域の他の配置例を示す図である。 半導体装置１００のａ−ａ'断面の他の例を示す図である。 半導体装置１００のａ−ａ'断面の他の例を示す図である。 ＸＹ面におけるコレクタ領域２２およびカソード領域８２の配置例を示す図である。 半導体装置１００の上面の他の例を示す図である。 図１６におけるａ−ａ'断面の一例を示す図である。 半導体装置１００の上面の他の例を示す図である。 半導体装置１００の上面の他の例を示す図である。 図１９における領域Ｂの拡大図である。 半導体装置１００の上面の他の例を示す図である。 図２１における領域Ｃの拡大図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。また、本明細書においてＰ＋型（またはＮ＋型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が高いことを意味し、Ｐ−型（またはＮ−型）と記載した場合、Ｐ型（またはＮ型）よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
図１Ａは、本発明の一つの実施形態に係る半導体装置１００の上面を示す図である。半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよく、酸化亜鉛等の酸化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体装置１００は、活性部１２０を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。つまり、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。
活性部１２０には、トランジスタ部７０、ダイオード部８０および境界部９２が設けられている。トランジスタ部７０、ダイオード部８０および境界部９２のいずれかが設けられた領域を活性部１２０としてよい。また、上面視においてトランジスタ部７０、ダイオード部８０および境界部９２のいずれか２つに挟まれた領域も活性部１２０とする。本明細書において上面視とは、半導体基板１０の上面と垂直な方向から見ることを指す。上面視の図においては、異なる深さに配置された構成を、同一の面内に表示する場合がある。
トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における予め定められた方向（図１Ａの例ではＸ軸方向）に沿って交互に配列されてよい。境界部９２は、トランジスタ部７０およびダイオード部８０の境界に配置される。本例の境界部９２は、トランジスタ部７０およびダイオード部８０のＸ軸方向における境界毎に配置されている。
トランジスタ部７０および境界部９２には、上述した主電流が流れるチャネル部が設けられている。ただし、境界部９２におけるチャネル部の密度は、トランジスタ部７０におけるチャネル部の密度よりも小さい。チャネル部の密度とは、上面視における単位面積に対するチャネル部の面積の割合である。チャネル部の構造については後述する。
境界部９２を設けることで、トランジスタ部７０およびダイオード部８０の境界におけるチャネル密度を、トランジスタ部７０のチャネル密度から段階的に減少させることができる。本例では、ダイオード部８０にはチャネル部が設けられていない。これにより、トランジスタ部７０およびダイオード部８０の境界における飽和電流密度を低下させることができ、短絡発生時の、当該境界における電流集中を緩和することができる。
本例の半導体装置１００は、ゲート配線部５１を備える。ゲート配線部５１は、後述するゲート金属層およびゲートランナーの少なくとも一方が設けられた領域である。ゲート配線部５１は、上面視において活性部１２０を囲んで設けられてよい。またゲート配線部５１は、上面視において活性部１２０と重なって配置された活性内配線部５３を有してもよい。活性内配線部５３は、上面視において活性部１２０を横断するように配置されていてよい。本例の活性内配線部５３は，活性部１２０をＸ軸方向（すなわち、トランジスタ部７０およびダイオード部８０が配列されている方向）に沿って横断している。本例の活性部１２０は、活性内配線部５３により、Ｙ軸方向に分割されている。
本例の半導体装置１００は、ゲートパッド１０４を更に備える。ゲートパッド１０４は、ゲート電圧が印加される電極である。ゲートパッド１０４は、ゲート配線部５１と接続されている。ゲート配線部５１は、ゲートパッド１０４に印加されたゲート電圧を、トランジスタ部７０および境界部９２に伝送する。半導体装置１００は、ゲートパッド１０４以外のパッドを更に有していてもよい。各パッドは、活性部１２０の外側に配置されていてよい。
本例の半導体装置１００は、エッジ終端構造部１０２を更に備える。エッジ終端構造部１０２は、上面視において活性部１２０を囲んで配置されている。本例のエッジ終端構造部１０２は、上面視においてゲート配線部５１と、半導体基板１０の外周端との間に配置されている。エッジ終端構造部１０２は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部１０２は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図１Ｂは、図１Ａの領域Ａを拡大した図である。図１Ａに示したように半導体装置１００は、トランジスタ部７０、ダイオード部８０および境界部９２を備える半導体チップである。半導体装置１００は、引抜部９０および抑制部９４の少なくとも一方を更に備えてもよい。
トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、ＦＷＤ等のダイオードを含む。境界部９２は、半導体基板の上面においてトランジスタ部７０およびダイオード部８０の間に配置されている。
図１Ｂにおいては、活性領域を横切る活性内配線部５３の近傍の領域Ａを示している。本例の活性内配線部５３は、ゲート金属層５０と、ゲートランナー４８の両方を含んでいるが、活性内配線部５３は、ゲート金属層５０およびゲートランナー４８のいずれかだけを含んでいてもよい。一例としてゲート金属層５０は金属材料で形成された配線であり、ゲートランナー４８は不純物がドープされたポリシリコンで形成された配線である。なお、活性部１２０を囲むゲート配線部５１の近傍においても、半導体装置１００は、図１Ｂに示した構造と同様の構造を有してよい。
引抜部９０は、半導体基板の上面においてトランジスタ部７０およびダイオード部８０の間に設けられている。図１Ｂの例における引抜部９０は、トランジスタ部７０および境界部９２の間に設けられているが、引抜部９０は、境界部９２とダイオード部８０との間に設けられていてもよい。抑制部９４は、半導体基板の上面において境界部９２とダイオード部８０との間に設けられている。
本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、Ｐ＋型のウェル領域１１、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＰ＋型のコンタクト領域１５を備える。本明細書では、ゲートトレンチ部４０またはダミートレンチ部３０を単にトレンチ部と称する場合がある。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１Ｂでは省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部４１まで形成される。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出している。ゲート導電部の上方における絶縁膜には、ゲート導電部およびゲートランナー４８を接続するコンタクトホールが設けられている。なお、図１Ｂでは平面視で、エミッタ電極５２とゲートランナー４８が重なっている箇所があるが、エミッタ電極５２とゲートランナー４８は図示しない絶縁膜を挟んで互いに電気的に絶縁している。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板の上面において所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のトランジスタ部７０、引抜部９０および境界部９２においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に形成されている。
本例のゲートトレンチ部４０は、配列方向と垂直な長手方向（本例ではＹ軸方向）に沿って直線状に延伸する２つの直線部３９と、２つの直線部３９を接続する先端部４１とを有してよい。先端部４１の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの直線部３９において、長手方向に沿った直線形状の端である端部どうしを先端部４１が接続することで、直線部３９の端部における電界集中を緩和できる。本明細書では、ゲートトレンチ部４０のそれぞれの直線部３９を、一つのゲートトレンチ部４０として扱う。
少なくとも一つのダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの直線部３９の間に設けられる。これらのダミートレンチ部３０は、長手方向に延伸する直線形状を有してよい。図１Ｂに示した例では、トランジスタ部７０、引抜部９０および境界部９２において、ゲートトレンチ部４０の直線部３９と、直線状のダミートレンチ部３０とが、半導体基板の上面においてＸ軸方向に沿って交互に配置されている。
抑制部９４およびダイオード部８０においては、複数のダミートレンチ部３０が、半導体基板の上面においてＸ軸方向に沿って配置されている。抑制部９４およびダイオード部８０におけるダミートレンチ部３０のＸＹ面における形状は、トランジスタ部７０に設けられたダミートレンチ部３０と同様に直線形状であってよく、ゲートトレンチ部４０と同様に直線部２９および先端部３１を有していてもよい。
ダミートレンチ部３０の先端部３１および直線部２９は、ゲートトレンチ部４０の先端部４１および直線部３９と同様の形状を有する。ダイオード部８０に設けられたダミートレンチ部３０と、トランジスタ部７０に設けられた直線形状のダミートレンチ部３０は、Ｙ軸方向における長さが同一であってよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１と、コンタクトホール５４の長手方向の端とは、ＸＹ面内において離れて設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の下端よりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、延伸方向における端部はウェル領域１１に形成される。ゲートトレンチ部４０の先端部４１のＺ軸方向における底部、直線形状のダミートレンチ部３０の長手方向の端における底部、および、ダミートレンチ部３０の先端部３１の底部は、ウェル領域１１に覆われていてよい。
トランジスタ部７０、引抜部９０、境界部９２、抑制部９４およびダイオード部８０のそれぞれには、各トレンチ部に挟まれたメサ部６０が１つ以上設けられる。メサ部６０とは、トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
各トレンチ部に挟まれたメサ部６０には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型（Ｐ−型）である。ウェル領域１１は第２導電型（Ｐ＋型）である。
メサ部６０のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が形成される。本例のコンタクト領域１５はＰ＋型である。半導体基板の上面においてウェル領域１１は、活性領域におけるコンタクト領域１５のうちＹ軸方向において最も端に配置されたコンタクト領域１５から、ゲート金属層５０の方向に離れて形成されてよい。半導体基板の上面において、ウェル領域１１とコンタクト領域１５との間には、ベース領域１４が露出している。
トランジスタ部７０および境界部９２においては、半導体基板内部に形成されたドリフト領域よりもドーピング濃度が高い第１導電型のエミッタ領域１２が、メサ部６０の上面に選択的に形成される。本例のエミッタ領域１２はＮ＋型である。エミッタ領域１２の半導体基板深さ方向（−Ｚ軸方向）に接するベース領域１４のうち、ゲートトレンチ部４０に接する部分が、チャネル部として機能する。ゲートトレンチ部４０にオン電圧が印加されると、Ｚ軸方向においてエミッタ領域１２とドリフト領域との間に設けられたベース領域１４において、ゲートトレンチ部４０に接する部分に電子の反転層であるチャネルが形成される。ベース領域１４においてチャネルが形成される領域をチャネル部１７（図３、図４参照）と称する。本明細書では、チャネルが形成される領域を半導体基板の上面に垂直に投影した領域の面積を、チャネル部１７の面積として説明する場合がある。ベース領域１４にチャネルが形成されることで、エミッタ領域１２とドリフト領域との間にキャリアが流れる。
境界部９２のメサ部６０−３の上面におけるチャネル部の、メサ部６０−３の上面における密度は、トランジスタ部７０のメサ部６０−１の上面におけるチャネル部の密度よりも小さい。一方で、ダイオード部８０および抑制部９４にはゲートトレンチ部４０が設けられておらず、チャネル部が存在しない。本例では、ダイオード部８０および抑制部９４のメサ部６０には、エミッタ領域１２が設けられていない。
境界部９２を設けることで、トランジスタ部７０およびダイオード部８０の境界におけるチャネル密度を、トランジスタ部７０のチャネル密度より徐々に減少させることができる。これにより、トランジスタ部７０およびダイオード部８０の境界における飽和電流密度を低下させることができ、短絡発生時の、当該境界における電流集中を緩和することができる。飽和電流密度とは、トランジスタ部７０でゲート閾値電圧以上のゲート電圧をゲート電極に印加した状態で、コレクタ電極２４の電位をエミッタ電極５２の電位よりも高くしたときに、コレクタ電極２４からエミッタ電極５２に向かって流れる電流の飽和電流密度である。飽和電流密度は、ゲート電圧とゲート閾値電圧の差分で決まる所定の電流密度に飽和してほぼ一定値となった、コレクタ電極２４‐エミッタ電極５２間に流れる電流の電流密度である。
本例では、各メサ部６０のＹ軸方向における両端部には、ベース領域１４−ｅが配置されている（図１Ｂにおいては、Ｙ軸方向の一方の端部のみを示している）。本例では、それぞれのメサ部６０の上面において、ベース領域１４−ｅに対してメサ部６０の中央側で接する領域は、コンタクト領域１５である。また、ベース領域１４−ｅに対して、コンタクト領域１５とは逆側で接する領域はウェル領域１１である。
本例のトランジスタ部７０のメサ部６０−１においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されている。コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣り合う一方のトレンチ部から、他方のトレンチ部まで形成されている。
本例の引抜部９０の各メサ部６０−２においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域全体には、コンタクト領域１５が設けられている。本例の境界部９２の各メサ部６０−３においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されている。本例では、メサ部６０−３一つ当たりに設けられるエミッタ領域１２の面積の総和は、メサ部６０−１一つ当たりに設けられるエミッタ領域１２の面積の総和より小さい。また、トランジスタ部７０における単位面積あたりのエミッタ領域１２の面積の総和は、境界部９２における単位面積あたりのエミッタ領域１２の面積の総和より小さくてよい。これにより、境界部９２のチャネル密度を、トランジスタ部７０のチャネル密度より小さくできる。
本例の抑制部９４の各メサ部６０−４およびダイオード部８０の各メサ部６０−５においては、Ｙ軸方向両端のベース領域１４−ｅに対してメサ部６０の中央側で接してコンタクト領域１５が設けられている。コンタクト領域１５よりもメサ部６０の中央側の領域には、ベース領域１４が露出している。メサ部６０の中央側とは、Ｙ軸方向におけるメサ部６０の中央に近い側を指す。
本例のトランジスタ部７０の各メサ部６０−１においてコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。本例の引抜部９０の各メサ部６０−２においてコンタクトホール５４は、コンタクト領域１５の上方に形成される。本例の境界部９２の各メサ部６０−３においてコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。本例の抑制部９４およびダイオード部８０の各メサ部６０においてコンタクトホール５４は、ベース領域１４およびコンタクト領域１５の各領域の上方に形成される。本例の各メサ部６０においてコンタクトホール５４は、ベース領域１４−ｅおよびウェル領域１１に対応する領域には形成されていない。トランジスタ部７０、引抜部９０、境界部９２、抑制部９４およびダイオード部８０の各メサ部６０におけるコンタクトホール５４は、ｙ軸方向において同一の長さを有してよい。
ダイオード部８０において、半導体基板の下面２３（図３参照）と接する領域には、Ｎ＋型のカソード領域８２が形成される。図１Ｂにおいては、カソード領域８２が形成される領域を点線で示している。半導体基板の下面２３と接する領域においてカソード領域８２が形成されていない領域には、Ｐ＋型のコレクタ領域が形成されてよい。当該コレクタ領域は、抑制部９４のコレクタ領域が延伸していてよい。ダイオード部８０は、Ｚ軸方向においてカソード領域８２と重なる領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５から＋Ｙ軸方向に離れていてよい。ダイオード部８０のメサ部６０−５のうち、下面２３の一部にカソード領域８２が形成していれば、カソード領域８２に接して下面２３にコレクタ領域が形成されているメサ部６０−５の部分も、ダイオード部８０としてよい。
トランジスタ部７０および境界部９２は、Ｚ軸方向においてコレクタ領域と重なる領域のうち、コンタクト領域１５およびエミッタ領域１２が形成されたメサ部６０と、当該メサ部６０に接するトレンチ部とが設けられた領域であってよい。ただし、境界部９２は、トランジスタ部７０よりもチャネル密度が低い領域である。
引抜部９０および抑制部９４は、Ｚ軸方向においてコレクタ領域と重なる領域のうち、Ｐ型の領域（本例ではベース領域１４またはコンタクト領域１５）が形成されＮ型の領域（本例ではエミッタ領域１２）が形成されていないメサ部６０と、当該メサ部６０に接するトレンチ部とが設けられた領域であってよい。ただし、抑制部９４のメサ部６０−４においてベース部１４−ｅに挟まれる領域に形成されたＰ型領域（本例ではベース領域１４）のドーピング濃度は、引抜部９０のメサ部６０−２においてベース領域１４−ｅに挟まれる領域に形成されたＰ型領域（本例ではコンタクト領域１５）のドーピング濃度よりも低い。
半導体装置１００は、それぞれのメサ部６０において、ベース領域１４よりもＺ軸方向の下側に配置されたＮ＋型の蓄積領域１６を有してよい。図１Ｂにおいては、ＸＹ面において蓄積領域１６が設けられる範囲を破線で示している。本例の蓄積領域１６は、それぞれのメサ部６０において、ベース領域１４−ｅに挟まれた領域に形成されている。蓄積領域１６のＹ軸方向における端部（図１Ｂにおける破線）は、ベース領域１４−ｅに接するコンタクト領域１５と重なるように配置されてよい。蓄積領域１６は、ＸＹ面において、少なくとも全てのチャネル部と重なるように配置されてよい。
図２Ａは、図１Ｂに示したａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、ＸＺ面と平行な断面であって、トランジスタ部７０のエミッタ領域１２を通過する断面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。
層間絶縁膜３８は、半導体基板１０の上面の少なくとも一部を覆って形成される。層間絶縁膜３８には、コンタクトホール５４等の貫通孔が形成されている。コンタクトホール５４により、半導体基板１０の上面が露出する。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。
エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。エミッタ電極５２は、コンタクトホール５４の内部にも形成されており、コンタクトホール５４により露出する半導体基板１０の上面と接触している。
コレクタ電極２４は、半導体基板１０の下面に形成される。コレクタ電極２４は、半導体基板１０の下面全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。コレクタ電極２４からエミッタ電極５２に向かう方向をＺ軸方向の正方向とする。本明細書では、各部材のＺ軸方向の正側の面を上面とし、負側の面を下面と称する場合がある。
当該断面の半導体基板１０の上面側には、Ｐ−型のベース領域１４が形成される。半導体基板１０の内部においてベース領域１４の下方には、Ｎ−型のドリフト領域１８が配置されている。それぞれのトレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に達して設けられる。
当該断面において、トランジスタ部７０および境界部９２の各メサ部６０には、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に形成される。蓄積領域１６は、ドリフト領域１８よりもドナーが高濃度に蓄積している。蓄積領域１６の下方にはドリフト領域１８が設けられる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。つまり、蓄積領域１６はトレンチ部にＹ軸方向またはＸ軸方向で挟まれてよい。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、トランジスタ部７０におけるオン電圧を低減することができる。
なお、トランジスタ部７０のコンタクト領域１５を通過するＸＺ断面においては、トランジスタ部７０の各メサ部６０には、エミッタ領域１２に代えて、コンタクト領域１５が設けられている。コンタクト領域１５以外のトランジスタ部７０のメサ部６０の構造は、当該断面における構造と同様である。なお境界部９２のエミッタ領域１２と、トランジスタ部７０のエミッタ領域１２とは、同一のＸＺ断面に配置されてよく、異なるＸＺ断面に配置されてもよい。コンタクト領域１５は、ラッチアップを抑制するラッチアップ抑制層として機能してよい。
当該断面においてダイオード部８０および抑制部９４の各メサ部６０には、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に配置される。蓄積領域１６の下方にはドリフト領域１８が設けられる。ダイオード部８０および抑制部９４には、蓄積領域１６が設けられていなくともよい。
当該断面において引抜部９０の各メサ部６０には、Ｐ＋型のコンタクト領域１５、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に配置される。蓄積領域１６の下方にはドリフト領域１８が設けられる。
トランジスタ部７０、引抜部９０、境界部９２および抑制部９４において、半導体基板１０の下面に接する領域には、Ｐ＋型のコレクタ領域２２が設けられている。ダイオード部８０において半導体基板１０の下面に接する領域には、Ｎ＋型のカソード領域８２が設けられている。
図１Ｂに示したように、境界部９２におけるチャネル密度は、トランジスタ部７０におけるチャネル密度よりも小さい。このため、トランジスタ部７０とダイオード部８０との間において、ダイオード部８０に向かってチャネル密度の変化を緩やかに低減できる。このため、特に短絡発生時に、トランジスタ部７０およびダイオード部８０との間におけるキャリア密度の変化を緩やかにでき、電界および電流の集中を緩和できる。このため、半導体装置１００の短絡耐量を向上できる。
本例の半導体基板１０には、ドリフト領域１８とコレクタ領域２２との間、および、ドリフト領域１８とカソード領域８２との間に、Ｎ＋型のバッファ領域２０が設けられている。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
上述したように、半導体基板１０の上面側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、少なくともベース領域１４と、ゲート絶縁膜４２を挟んで対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
半導体基板１０の内部には、ライフタイムキラーが形成された領域である上面側ライフタイム制御部９６が設けられてよい。上面側ライフタイム制御部９６は、トレンチ部の底部から、半導体基板１０のＺ軸方向の中心までの間に配置されてよい。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、転位、ヘリウム、ネオンなどの希ガス元素、白金などの金属元素などでよい。
上面側ライフタイム制御部９６は、ダイオード部８０、抑制部９４、境界部９２および引抜部９０に設けられ、トランジスタ部７０には設けられていなくてよい。上面側ライフタイム制御部９６により、ダイオード部８０等のトレンチ部底部近傍におけるキャリアのライフタイムが低下する。これにより、ダイオード部８０の逆回復特性を改善する他、境界部９２近傍におけるキャリアの集中を抑制してターンオフ破壊、逆回復破壊、短絡破壊等の破壊耐量を改善できる。
図２Ｂは、半導体装置１００のコレクタ−エミッタ間に短絡電圧ＶＣＣが印加された時の空間電荷領域１１０を説明する図である。例えばインバータ回路の一つのアームには、電源電圧ＶＣＣと接地電位との間に直列に接続された２つの半導体装置１００が設けられる。何らかの原因で２つの半導体装置１００のトランジスタ部７０が共にオン状態になる等の短絡が生じると、一方の半導体装置１００のコレクタ−エミッタ間に大きな短絡電圧ＶＣＣが印加されてしまう。
図２Ｃは、短絡時においてトランジスタ部７０、ダイオード部８０および境界部９２に流れる電流を説明する図である。グラフＧ１は、トランジスタ部７０のコレクタ・エミッタ間電圧Ｖｃｅ‐コレクタ・エミッタ間電流密度Ｊｃｅ特性を示したグラフである。グラフＧ２は、境界部９２のコレクタ・エミッタ間電圧Ｖｃｅ‐コレクタ・エミッタ間電流密度Ｊｃｅ特性を示したグラフである。グラフＧ３は、ダイオード部８０のアノード・カソード間電圧Ｖａｋ‐アノード・カソード間電流密度Ｊａｋ特性を示したグラフである。グラフＧ３は、逆導通ダイオードの特性であることを踏まえ、グラフＧ１およびＧ２に対して電流と電圧の向きを反転させて表示している。短絡時にトランジスタ部７０に流れる電流の電流密度をＪ１、境界部９２に流れる電流の電流密度をＪ２、ダイオード部８０に流れる電流をほぼ０とする。
図２Ｂに示すように、短絡が生じると半導体装置１００には空間電荷領域１１０が拡がる。図２Ｂにおいては、空間電荷領域１１０の端部を破線で示している。図２ＣのグラフＧ１およびＧ２に示すように、トランジスタ部に流れる電流密度Ｊ１は、境界部９２に流れる電流密度Ｊ２よりも高い。トランジスタ部のチャネル密度が、境界部９２のチャネル密度より高いためである。これにより、トランジスタ部７０は境界部９２よりも電子濃度が高いので、空間電荷領域１１０は、Ｚ軸方向に深く広がる。一方、境界部９２はトランジスタ部７０よりも電子濃度が低いので、空間電荷領域における正孔濃度がトランジスタ部７０よりも相対的に高くなる。このため、トランジスタ部７０に比べて空間電荷領域１１０はＺ軸方向に浅く広がる。図２ＣのグラフＧ３に示すように、ダイオード部８０は、トランジスタ部７０および境界部９２と比較して電流がほとんど流れず、電子濃度および正孔濃度がほぼ０である。すなわち、ダイオード部８０のドリフト領域１８はほぼ空乏化しており、ダイオード部８０の電子濃度および正孔濃度は、トランジスタ部７０の電子濃度および正孔濃度に比べて十分小さい桁数となる。このため、ダイオード部８０における空間電荷領域１１０は、Ｚ軸方向において最も浅く広がっている。
境界部９２では、トランジスタ部７０に比べて電子電流が小さいので、正孔電流も小さくなり、トータルの電流密度が小さくなる。このため、トランジスタ部７０とダイオード部８０との間で流れる電流密度を抑制できる。
図２Ａの例では、上面側ライフタイム制御部９６は、トランジスタ部７０には設けられていない。つまり、上面側ライフタイム制御部９６のＸ軸方向における端部９７ａ（図２Ｂ参照）の位置は、ダイオード部８０、境界部９２、引抜部９０および抑制部９４のいずれかに配置していた。他の例では、上面側ライフタイム制御部９６は、トランジスタ部７０にも設けられていてよい。つまり、上面側ライフタイム制御部９６のＸ軸方向における端部９７ｂ（図２Ｂ参照）の位置は、トランジスタ部７０の内部に延伸して配置されていてもよい。端部９７ｂの位置は、トランジスタ部７０の中央から、境界部９２側に所定の長さだけ離れている。
また半導体装置１００は、下面側ライフタイム制御部９８を有していてもよい。下面側ライフタイム制御部９８は、上面側ライフタイム制御部９６よりも下方に配置されている。下面側ライフタイム制御部９８は、半導体基板１０のＺ軸方向における中央よりも下側に配置されてよい。一例として下面側ライフタイム制御部９８は、バッファ領域２０内に配置される。
下面側ライフタイム制御部９８の一部はダイオード部８０に設けられている。下面側ライフタイム制御部９８は、ダイオード部８０からＸ軸方向の外側に延在して配置されてよい。下面側ライフタイム制御部９８のＸ軸方向における端部９９は、トランジスタ部７０内に配置されてよく、境界部９２内に配置されていてもよい。端部９９は、引抜部９０または抑制部９４に配置されていてもよい。
下面側ライフタイム制御部９８の端部９９は、上面側ライフタイム制御部９６の端部９７よりも、Ｘ軸方向においてダイオード部８０側に配置されてよい。つまり、下面側ライフタイム制御部９８がダイオード部８０よりも外側に延在する長さは、上面側ライフタイム制御部９６がダイオード部８０よりも外側に延在する長さよりも小さくてよい。このように下面側ライフタイム制御部９８を設けることで、コンタクト領域１５の面積が大きい境界部９２からカソード領域８２への正孔注入を抑制できる。下面側ライフタイム制御部９８は、トランジスタ部７０のうち、短絡時の空間電荷領域１１０の深さがほぼ平坦となる領域まで延在して設けられてよい。
なお、境界部９２におけるベース領域１４のドーピング濃度のピーク値を、トランジスタ部７０におけるベース領域１４のドーピング濃度のピーク値よりも大きくしてもよい。これによっても、境界部９２における電流密度Ｊ２を、トランジスタ部７０における電流密度Ｊ１よりも小さくして、トランジスタ部７０およびダイオード部８０の境界における飽和電流密度を低下させることができる。境界部９２におけるベース領域１４のドーピング濃度のピーク値を、トランジスタ部７０におけるベース領域１４のドーピング濃度のピーク値の２倍以上にしてよく、５倍以上にしてよく、１０倍以上にしてもよい。
ベース領域１４のドーピング濃度を、トランジスタ部７０よりも境界部９２のほうを高くすることで、境界部９２の閾値電圧がトランジスタ部７０の閾値電圧よりも高くなる。このため、境界部９２の電流密度Ｊ２が、トランジスタ部７０の電流密度Ｊ１よりも低くなる。
境界部９２におけるベース領域１４のドーピング濃度の深さ方向の総積分値を、トランジスタ部７０におけるベース領域１４のドーピング濃度の深さ方向の総積分値よりも大きくしてもよい。これによっても、境界部９２の閾値電圧がトランジスタ部７０の閾値電圧よりも高くなり、境界部９２の電流密度Ｊ２が、トランジスタ部７０の電流密度Ｊ１よりも低くなる。
境界部９２におけるコレクタ領域２２のドーピング濃度を、トランジスタ部７０におけるコレクタ領域２２のドーピング濃度よりも低くしてもよい。ドーピング濃度は、ピーク値を用いてよく、深さ方向の総積分値を用いてもよい。これによっても、境界部９２の閾値電圧がトランジスタ部７０の閾値電圧よりも高くなり、境界部９２の電流密度Ｊ２が、トランジスタ部７０の電流密度Ｊ１よりも低くなる。
境界部９２におけるエミッタ領域１２の下端を、トランジスタ部７０におけるエミッタ領域１２の下端よりも浅い位置に（すなわち上面２１側に）設けてもよい。これによっても、境界部９２の閾値電圧がトランジスタ部７０の閾値電圧よりも高くなり、境界部９２の電流密度Ｊ２が、トランジスタ部７０の電流密度Ｊ１よりも低くなる。
ベース領域１４のドーピング濃度の調整、コレクタ領域２２のドーピング濃度の調整、および、エミッタ領域１２の深さの調整のうち、少なくとも２つの調整を組み合わせてもよい。また、これらの調整を行う場合、境界部９２におけるチャネル密度は、トランジスタ部７０におけるチャネル密度と同一にしてよく、低くしてもよい。
図３は、メサ部６０の近傍を拡大した図である。図３に示すメサ部６０は、ゲートトレンチ部４０に接して配置されたエミッタ領域１２およびベース領域１４を有する。当該メサ部６０は、トランジスタ部７０または境界部９２におけるメサ部６０である。
上述したように、ゲートトレンチ部４０にオン電圧が印加されると、ベース領域１４においてゲートトレンチ部４０の側壁と接する部分に、電子の反転層であるチャネルが形成される。チャネルは、Ｚ軸方向においてエミッタ領域１２からドリフト領域１８または蓄積領域１６に達して形成される。これにより、エミッタ領域１２とドリフト領域１８との間にキャリアが流れる。
図４は、ゲートトレンチ部４０の側壁４３を示す斜視図である。ゲートトレンチ部４０の側壁４３は、ゲートトレンチ部４０の外壁のうちＹ−Ｚ平面と略平行な面であってよい。ゲートトレンチ部４０の側壁４３は、ゲートトレンチ部４０の外壁のうちＸ軸方向から観察され得る面を指してもよい。
図４においては、ゲートトレンチ部４０の側壁４３に接する半導体基板１０の各領域を、側壁４３に示している。また、チャネル部１７を側壁４３に合わせて示している。チャネル部１７は、ゲートトレンチ部４０の側壁４３に接するエミッタ領域１２の底部のうち、ベース領域１４に接する部分をＺ軸方向にベース領域１４の下端まで伸ばした領域であってよい。
ここで、トランジスタ部７０および境界部９２のチャネル部１７の密度（チャネル密度）とは、例えば、トランジスタ部７０または境界部９２の上面２１（本例ではＸ‐Ｙ平面）の単位面積における、ゲートトレンチ部４０の側壁４３（本例ではＹ‐Ｚ平面）に形成されるチャネル部１７の面積としてよい。トランジスタ部７０または境界部９２の上面２１の面積は、メサ部６０の上面の面積であってよく、メサ部６０およびトレンチ部の上面の面積であってもよい。
一例として、境界部９２の上面２１の総面積をＳ９２、境界部９２のゲートトレンチ部４０の側壁４３（本例ではＹ‐Ｚ平面）に形成されるチャネル部１７の総面積をＳｃｈ９２とすると、境界部９２のチャネル密度α９２は、α９２＝Ｓｃｈ９２／Ｓ９２であってよい。境界部９２のチャネル密度α９２は、無次元の値である。
トランジスタ部７０のチャネル密度α７０も同様の定義であってよい。すなわち、トランジスタ部７０の上面２１の面積をＳ７０、トランジスタ部７０のゲートトレンチ部４０の側壁４３（本例ではＹ‐Ｚ平面）に形成されるチャネル部１７の総面積をＳｃｈ７０とすると、トランジスタ部７０のチャネル密度α７０は、α７０＝Ｓｃｈ７０／Ｓ７０であってよい。トランジスタ部７０のチャネル密度α７０は、無次元の値である。
図５は、比較例である半導体装置２００のＸＺ断面の一例を示す図である。半導体装置２００は、境界部９２を備えない点で、半導体装置１００と相違する。他の構造は半導体装置１００と同様である。図５に示した半導体装置２００は、引抜部９０、境界部９２および抑制部９４を備えていない。
半導体装置２００に短絡が生じた場合を検討する。短絡とは、直列に接続され相補的に動作すべき２つの半導体装置２００を含む回路において、オフ状態であるべき半導体装置２００がオン状態になり、２つの半導体装置２００が同時にオン状態となることを指す。短絡状態になると、２つの半導体装置２００に非常に大きな電流が流れ得る。
半導体装置２００に短絡が生じると、トランジスタ部７０では、半導体基板１０の下面近傍まで空乏層２０２が広がる。一方でダイオード部８０においては、キャリアがほとんど存在しないので、空乏層２０２のＺ軸方向における幅は、トランジスタ部７０よりも小さくなる。図５では空乏層２０２の下端を破線で示している。このため、トランジスタ部７０およびダイオード部８０の境界部分では、ポテンシャル分布が急峻に変化する。このため、トランジスタ部７０およびダイオード部８０の境界部分にキャリア（すなわち電流）が集中して、半導体装置２００が破壊しやすくなる。
これに対して、図１Ａから図２Ｃにおいて説明した半導体装置１００によれば、トランジスタ部７０およびダイオード部８０の間に境界部９２を設けている。このため、トランジスタ部７０およびダイオード部８０の間におけるポテンシャル分布の変化を緩やかにできる。このため、トランジスタ部７０およびダイオード部８０の間における電流の集中を緩和でき、電界集中も緩和できる。
また、境界部９２におけるチャネル密度は、トランジスタ部７０におけるチャネル密度よりも小さい。これにより、境界部９２の飽和電流密度をトランジスタ部７０の飽和電流密度よりも小さくできるので、短絡時の境界部９２の領域におけるキャリア密度を、トランジスタ部７０の領域におけるキャリア密度よりも小さくできる。このため、トランジスタ部７０およびダイオード部８０の間における電流集中を抑制できる。このため、短絡時における半導体装置１００の破壊を抑制できる。
また、抑制部９４にはゲートトレンチ部４０が設けられておらず、且つ、半導体基板１０の上面側からみてＮ型の領域が配置されていない。このため、抑制部９４の領域にはオープンベーストランジスタが形成されている。エミッタ電極５２にコレクタ電極２４より高い電圧を印加すると、コレクタ領域２２とバッファ領域２０とのｐｎ接合が逆バイアス状態になる。
バッファ領域２０はドリフト領域１８よりも数桁ほどドーピング濃度が高いので、コレクタ領域２２とバッファ領域２０とのｐｎ接合はアバランシェ降伏を生じる場合がある。このとき、ゲート電圧をゲート閾値電圧より高くしておくと、トランジスタ部７０および境界部９２において、ゲートトレンチ部４０とベース領域１４との界面に形成された電子の反転層チャネルが形成される。このため、アバランシェで発生した電子は、特に抑制部９４に接する境界部９２のチャネルを通ってエミッタ領域１２に達することができる。これにより、アバランシェ降伏によるオープンベーストランジスタの破壊を防ぐことができる。
また、エミッタ電極５２にコレクタ電極２４より高い電圧を印加すると、ダイオード部８０はオン状態となる。このとき、ゲート電圧をゲート閾値電圧より高くしておくと、カソード領域８２からドリフト領域１８に注入された電子は、トランジスタ部７０、境界部９２の反転層チャネルを通ってエミッタ領域１２に達する。このため、ダイオード部８０のベース領域１４に届く電子が減少し、伝導度変調が十分生じず、順回復電圧が増加する場合がある。
本例の半導体装置１００は、境界部９２のチャネル密度をトランジスタ部７０のチャネル密度よりも小さくしているので、電子がエミッタ領域１２に逃げる割合を小さくできる。これにより、ダイオード部８０のベース領域１４に届く電子を増加させ、伝導度変調を十分発生させ、順回復電圧を低減できる。さらに、本例の半導体装置１００は境界部９２とダイオード部８０の間に抑制部９４を設けているので、電子がエミッタ領域１２に逃げる割合をほぼゼロにできる。このため、ダイオード部８０のベース領域１４に十分な電子を供給させ、伝導度変調を十分発生させ、順回復電圧を一層低減できる。
また、本例の半導体装置１００は境界部９２とダイオード部８０の間に抑制部９４を備え、抑制部９４にはコンタクト領域１５よりも低濃度のベース領域１４が主に設けられている。このため、抑制部９４のベース領域１４からの正孔の注入が、トランジスタ部７０、引抜部９０および境界部９２に比べて大幅に抑制される。また、抑制部９４の存在により、トランジスタ部７０、引抜部９０および境界部９２のコンタクト領域１５からダイオード部８０のカソード領域８２までの距離が長くなる。さらに、ゲート電圧をゲート閾値電圧より高くしておくので、トランジスタ部７０および境界部９２は、エミッタ領域１２と電子の反転層チャネルによるエミッタショートトランジスタとなる。このため、トランジスタ部７０および境界部９２のコンタクト領域１５からの正孔の注入も、大幅に抑制される。これにより、トランジスタ部７０、引抜部９０および境界部９２のコンタクト領域１５がダイオード部の逆回復ピーク電流を増加させる影響を、十分抑制できる。
また、トランジスタ部７０およびダイオード部８０の間に、コンタクト領域１５の面積が大きい引抜部９０を設けることで、半導体装置１００のスイッチング時等において、トランジスタ部７０およびダイオード部８０の間における正孔を効率よく引き抜くことができる。
図６は、トランジスタ部７０のメサ部６０−１、境界部９２のメサ部６０−３、および、ダイオード部８０のメサ部６０−５の上面における、ドーピング領域の配置例を示す図である。本例では、メサ部６０−１、メサ部６０−３、メサ部６０−６をそれぞれ一つずつ部分的に示しており、他のメサ部６０を省略している。本例では、メサ部６０の上面においてエミッタ領域１２がゲートトレンチ部４０に接する部分をチャネル部１７とする。
上述したように、境界部９２の各メサ部６０−３におけるチャネル密度は、トランジスタ部７０の各メサ部６０−１におけるチャネル密度よりも小さい。各メサ部６０におけるチャネル密度とは、上記の定義の他に、一例としてメサ部６０上面の所定の単位面積に含まれる、チャネル部１７の総長さを指してよい。各メサ部６０のＸ軸方向における幅が同一の場合、チャネル密度とは、メサ部６０の上面の単位長さに対する、チャネル部１７の総長さを指してよい。図６の例では、メサ部６０の単位長さをＬｍとすると、メサ部６０−１におけるチャネル密度は２×Ｌｃｈ１／Ｌｍであり、メサ部６０−３におけるチャネル密度はＬｃｈ３／Ｌｍである。
境界部９２の各メサ部６０−３におけるチャネル密度は、トランジスタ部７０の各メサ部６０−１におけるチャネル密度の１０％以上、９０％以下であってよい。これにより、トランジスタ部７０およびダイオード部８０の間におけるチャネル密度の変化を緩やかにできる。境界部９２の各メサ部６０−３におけるチャネル密度は、トランジスタ部７０の各メサ部６０−１におけるチャネル密度の３０％以上、７０％以下であってよく、４０％以上、６０％以下であってもよい。これにより、チャネル密度の変化をより緩やかにできる。
境界部９２に含まれるメサ部６０−３の個数は、引抜部９０に含まれるメサ部６０−２の個数よりも多くてよい。例えば引抜部９０に含まれるメサ部６０−２は一つであり、境界部９２に含まれるメサ部６０−３は複数である。抑制部９４に含まれるメサ部６０−４の個数は、引抜部９０に含まれるメサ部６０−２の個数よりも多くてよい。例えば引抜部９０に含まれるメサ部６０−２は一つであり、抑制部９４に含まれるメサ部６０−４は複数である。
図６に示すように、トランジスタ部７０および境界部９２のメサ部６０の上面には、エミッタ領域１２と、コンタクト領域１５とがトレンチ部の長手方向（Ｙ軸方向）に沿って交互に配置されてよい。境界部９２のメサ部６０−３に設けられた、それぞれのコンタクト領域１５のＹ軸方向における長さＬｐ３は、トランジスタ部７０のメサ部６０−１に設けられた、それぞれのコンタクト領域１５のＹ軸方向における長さＬｐ１より大きくてよい。これにより、境界部９２におけるチャネル密度を小さくできる。長さＬｐ３は、長さＬｐ１の２倍以上であってよく、３倍以上であってもよい。
メサ部６０の上面において、トランジスタ部７０の一つのエミッタ領域１２の長さＬｃｈ１は、境界部９２の一つのエミッタ領域１２の長さＬｃｈ３と同一であってよい。これにより、トランジスタ部７０のエミッタ領域１２を間引いたものが、境界部９２となるので、境界部９２を容易に形成できる。
図７は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、境界部９２におけるドーピング領域の配置が、図１Ａから図６において説明した例とは異なっている。境界部９２以外の構造は、図１Ａから図６において説明したいずれかの例と同一であってよい。
本例の境界部９２は、半導体基板１０の上面において２つ以上のメサ部６０−３を有する。本例では、境界部９２のそれぞれのメサ部６０−２におけるチャネル部１７の密度は、ダイオード部８０に近いメサ部６０−３ほど小さい。例えば、一つのメサ部６０−３におけるチャネル密度は、トランジスタ部７０のメサ部６０−１におけるチャネル密度の半分であり、当該メサ部６０−３よりもダイオード部８０側に設けられたメサ部６０−３におけるチャネル密度は、トランジスタ部７０のメサ部６０−１におけるチャネル密度の１／４である。このような構造により、チャネル密度の変化をより緩やかにできる。
図８は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、境界部９２における一つのエミッタ領域１２の長さＬｃｈ３が、図１Ａから図７において説明した例とは異なっている。エミッタ領域１２の長さＬｃｈ３以外の構造は、図１Ａから図７において説明したいずれかの例と同一であってよい。
本例では、境界部９２におけるエミッタ領域１２の長さＬｃｈ３は、トランジスタ部７０におけるエミッタ領域１２の長さＬｃｈ１よりも小さい。このような構造によっても、境界部９２におけるチャネル密度を容易に小さくできる。長さＬｃｈ３は、長さＬｃｈ１の８０％以下であってよく、５０％以下であってもよい。
エミッタ領域１２が繰り返し配置されるＹ軸上の周期は、トランジスタ部７０と境界部９２とで同一であってよく、異なっていてもよい。図８の例では、トランジスタ部７０におけるエミッタ領域１２と、境界部９２におけるエミッタ領域１２とは、一対一に対応しており、且つ、対応するエミッタ領域１２どうしがＸ軸方向において対向する位置に配置されている。Ｘ軸方向において対向するとは、一方のエミッタ領域１２をＸ軸に沿って延長した場合に、他方のエミッタ領域１２と少なくとも部分的に重なることを指す。
図９は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、境界部９２におけるエミッタ領域１２の配置が、図１Ａから図８において説明した例とは異なっている。エミッタ領域１２の配置以外の構造は、図１Ａから図８において説明したいずれかの例と同一であってよい。
本例では、半導体基板１０の上面において、境界部９２のメサ部６０−３におけるエミッタ領域１２は、トランジスタ部７０のメサ部６０−１のＰ型の領域（本例ではコンタクト領域１５）と対向する位置に配置されている。境界部９２におけるエミッタ領域１２は、トランジスタ部７０のエミッタ領域１２とは対向しない位置に配置されてよい。Ｙ軸方向において、境界部９２におけるエミッタ領域１２は、トランジスタ部７０のコンタクト領域１５と同一の長さを有してよく、短くてもよい。このような構造により、Ｙ軸方向の所定の位置にチャネル部１７が偏って配置されることを抑制でき、Ｙ軸方向におけるポテンシャル分布の変化も緩やかにできる。境界部９２が複数のメサ部６０−３を有する場合、隣り合うメサ部６０−３においても、エミッタ領域１２はＹ軸方向においてずれて配置されることが好ましい。
図１０は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、トランジスタ部７０のメサ部６０−１の上面におけるドーピング領域の配置が、図１Ａから図９において説明した例とは異なっている。トランジスタ部７０におけるドーピング領域の配置以外の構造は、図１Ａから図９において説明したいずれかの例と同一であってよい。
本例では、トランジスタ部７０の各メサ部６０−１の上面には、ゲートトレンチ部４０に接する一つのエミッタ領域１２が、Ｙ軸方向に沿って連続して設けられている。つまり、メサ部６０−１の上面においては、エミッタ領域１２が分離して設けられていない。
図１０の例では、トランジスタ部７０の各メサ部６０−１の上面において、ゲートトレンチ部４０およびダミートレンチ部３０の両方から離れてコンタクト領域１５が配置されている。また、コンタクト領域１５は、Ｙ軸方向に沿って離散的に配置されている。メサ部６０−１の上面において、ゲートトレンチ部４０に接する領域、ダミートレンチ部３０に接する領域、および、それぞれのコンタクト領域１５の間の領域には、エミッタ領域１２が形成されている。
一方で、境界部９２のメサ部６０−３の上面においては、Ｙ軸方向に沿ってゲートトレンチ部４０に接するエミッタ領域１２が離散的に配置されている。このような構造によっても、境界部９２におけるチャネル密度を、トランジスタ部７０に比べて容易に小さくできる。
図１１は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、境界部９２のメサ部６０−３の上面におけるエミッタ領域１２の形状が、図１Ａから図１０において説明した例とは異なる。メサ部６０−３の上面におけるエミッタ領域１２の形状以外の構造は、図１Ａから図１０において説明したいずれかの例と同一であってよい。
本例では、メサ部６０−３の上面におけるエミッタ領域１２は、Ｙ軸方向における長さがチャネル部１７−３よりも短い狭窄部１３を有する。狭窄部１３は、図１Ｂおよび図２Ａに示したコンタクトホール５４と重なる位置に配置されてよい。狭窄部１３を設けることで、コンタクトホール５４を介してエミッタ電極５２に接続されるコンタクト領域１５の面積を大きくできる。このため、境界部９２において、正孔の引き抜き効率を向上できる。
図１２は、各メサ部６０におけるドーピング領域の他の配置例を示す図である。本例では、境界部９２のメサ部６０−３の上面におけるエミッタ領域１２の配置が、図１Ａから図１１において説明した例とは異なる。メサ部６０−３の上面におけるエミッタ領域１２の配置以外の構造は、図１Ａから図１１において説明したいずれかの例と同一であってよい。
各メサ部６０において、Ｙ軸方向において最も端に配置されたエミッタ領域１２を、エミッタ領域１２−ｅとする。本例では、境界部９２のメサ部６０−３におけるエミッタ領域１２−ｅは、トランジスタ部７０のメサ部６０−１におけるエミッタ領域１２−ｅよりも、Ｙ軸方向においてメサ部６０の中央よりに配置されている。例えば、境界部９２におけるエミッタ領域１２−ｅと、ゲートトレンチ部４０の先端部４１とのＹ軸方向における距離Ｄ３は、トランジスタ部７０におけるエミッタ領域１２−ｅと、ゲートトレンチ部４０の先端部４１とのＹ軸方向における距離Ｄ１よりも大きい。距離Ｄ３と距離Ｄ１との差分は、エミッタ領域１２の長さＬｃｈ１より大きくてよく、Ｌｃｈ１の２倍以上であってもよい。
また、境界部９２が複数のメサ部６０−３を有する場合において、よりダイオード部８０に近いメサ部６０−３においては、エミッタ領域１２−ｅがよりメサ部６０の中央よりに配置されてよい。このような構造により、ＸＹ面においてチャネル部１７が配置される範囲を、ダイオード部８０に近づくにつれて徐々に収束させることができる。
図１３は、半導体装置１００のａ−ａ'断面の他の例を示す図である。本例の半導体装置１００は、引抜部９０の配置が、図１Ａから図１２において説明した例とは異なる。引抜部９０の配置以外の構造は、図１Ａから図１２において説明したいずれかの例と同一であってよい。
本例の引抜部９０は、Ｘ軸方向において境界部９２とダイオード部８０との間に配置されている。引抜部９０は、境界部９２と抑制部９４との間に配置されてよい。この場合、境界部９２はトランジスタ部７０と接して配置される。メサ部６０−２の上面においてチャネル部１７を有さない引抜部９０を、境界部９２とダイオード部８０との間に配置することで、境界部９２とダイオード部８０との間でチャネル密度を連続的に変化させることができる。このため、ポテンシャル分布の変化をより緩やかにできる。
図１４は、半導体装置１００のａ−ａ'断面の他の例を示す図である。本例の半導体装置１００は、抑制部９４を有さない点で、図１Ａから図１２において説明した例とは異なる。抑制部９４以外の構造は、図１Ａから図１３において説明したいずれかの例と同一であってよい。また、半導体装置１００は、抑制部９４を有して、引抜部９０を有さなくてもよい。また、半導体装置１００は、引抜部９０および抑制部９４の両方を有さなくてもよい。
図１５は、ＸＹ面におけるコレクタ領域２２およびカソード領域８２の配置例を示す図である。図１Ａに示した例では、ダイオード部８０以外にはカソード領域８２が設けられていない。本例では、境界部９２のメサ部６０−３には、Ｙ軸方向に沿ってコレクタ領域２２およびカソード領域８２が交互に配置されている。このような構造により、境界部９２におけるキャリア密度を低減して、トランジスタ部７０およびダイオード部８０の間に集中する電流を低減できる。
図１６は、半導体装置１００の上面の他の例を示す図である。本例における半導体装置１００は、ダイオード部８０の構造が、図１Ａから図１５において説明した半導体装置１００と異なる。ダイオード部８０以外の構造は、図１Ａから図１５において説明したいずれかの態様の半導体装置１００と同一であってよい。
本例のダイオード部８０は、ゲートトレンチ部４０を備える。ゲートトレンチ部４０の構造は、トランジスタ部７０のゲートトレンチ部４０と同一である。全てのトレンチ部に対するダミートレンチ部３０の比率は、トランジスタ部７０とダイオード部８０とで同一であってよく、ダイオード部８０はダミートレンチ部３０の比率がトランジスタ部７０に比べて高くてもよい。ダイオード部８０は、ゲートトレンチ部４０に接するメサ部６０−５において、エミッタ領域１２およびコンタクト領域１５を備える。エミッタ領域１２およびコンタクト領域１５の構造は、トランジスタ部７０のエミッタ領域１２およびコンタクト領域１５と同様である。
ダイオード部８０におけるチャネル密度は、トランジスタ部７０におけるチャネル密度より小さくてよい。一つのメサ部６０−５に設けられるエミッタ領域１２の面積は、トランジスタ部７０の一つのメサ部６０−１に設けられるエミッタ領域１２の面積よりも小さくてよい。ダイオード部８０のメサ部６０−５は、トランジスタ部７０のメサ部６０−１に設けられた複数のエミッタ領域１２のうち、いずれか１つまたは複数のエミッタ領域１２に代えてベース領域１４を有してよい。図１６に示したメサ部６０−５は、メサ部６０−１においてＹ軸方向に最も端に設けられた１つまたは複数のエミッタ領域１２に代えて、ベース領域１４が設けられている。
ダイオード部８０におけるチャネル密度は、境界部９２におけるチャネル密度より大きくてよい。一つのメサ部６０−５に設けられるエミッタ領域１２の面積は、境界部９２の一つのメサ部６０−３に設けられるエミッタ領域１２の面積よりも小さくてよい。
また、一つのメサ部６０−５に設けられるコンタクト領域１５の面積は、トランジスタ部７０の一つのメサ部６０−１に設けられるコンタクト領域１５の面積よりも小さくてよい。ダイオード部８０のメサ部６０−５は、トランジスタ部７０のメサ部６０−１に設けられた複数のコンタクト領域１５のうち、いずれか１つまたは複数のコンタクト領域１５に代えてベース領域１４を有してよい。図１６に示したメサ部６０−５は、メサ部６０−１においてＹ軸方向に連続する１つ以上のエミッタ領域１２および１つ以上のコンタクト領域１５に代えて、ベース領域１４が設けられている。
ダイオード部８０に設けられるエミッタ領域１２は、カソード領域８２を上面２１に投影した領域内に配置されてよい。これにより、ダイオード部８０がトランジスタとして動作することを抑制できる。図１６の例では、ダイオード部８０において最もトランジスタ部７０に近いメサ部６０−５にもエミッタ領域１２が設けられている。他の例では、当該メサ部６０−５にはエミッタ領域１２が設けられていなくてもよい。
また、ダイオード部８０において最もトランジスタ部７０に近いトレンチ部は、ダミートレンチ部３０であってよい。このような構造によっても、ダイオード部８０がトランジスタとして動作することを抑制できる。Ｘ軸方向において、ダイオード部８０に設けられたゲートトレンチ部４０は、カソード領域８２を半導体基板１０の上面に垂直に投影した領域内に配置されてよい。
図１７は、図１６におけるａ−ａ'断面の一例を示す図である。当該断面は、ダイオード部８０のエミッタ領域１２を通過する断面である。当該断面においてダイオード部８０のそれぞれのメサ部６０−５は、トランジスタ部７０のメサ部６０−１と同一の構造を有する。一例としてメサ部６０−５には、上面２１から順番にエミッタ領域１２、ベース領域１４、蓄積領域１６およびドリフト領域１８が配置されている。
ゲートトレンチ部４０にオン電圧を印加した状態でダイオード部８０をオンさせると、カソード領域８２から注入される電子は、Ｚ軸方向の真上のチャネルを最も通過しやすい。このため、カソード領域８２から注入された電子がトランジスタ部７０の方向にほとんど逃げなくなる。このため、ダイオード部８０のベース領域１４に届く電子を増加させ、伝導度変調を十分発生させ、順回復電圧を更に低減できる。また、ホールの注入効率を更に抑制し、ダイオード部８０の逆回復ピーク電流を抑制できる。
図１８は、半導体装置１００の上面の他の例を示す図である。本例では、上面視において、境界部９２がトランジスタ部７０を囲んで配置されている。少なくとも一つのトランジスタ部７０が境界部９２に囲まれていてよく、全てのトランジスタ部７０が境界部９２に囲まれていてもよい。このような構成により、トランジスタ部７０およびダイオード部８０の境界における飽和電流密度を低下させることができ、短絡発生時の、当該境界における電流集中を緩和することができる。
活性部１２０の外側に設けられたゲート配線部５１は、ゲートパッド１０４が接続される辺１０６と、辺１０６とは逆側の辺１０８とを有する。各辺は、半導体基板１０の外周と平行に配置されていてよい。
本例の活性内配線部５３は、辺１０６から辺１０８まで、活性部１２０を横断している。本例の活性内配線部５３は、Ｘ軸方向に伸びて活性部１２０を横断する。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に沿って、交互に複数配置されている。また、活性部１２０のＸ軸方向における両端には、トランジスタ部７０が配置されている。当該トランジスタ部７０も、境界部９２に囲まれていてよい。
なお、図１８以降の例においては、引抜部９０および抑制部９４を省略している。図１８以降の例においても、半導体装置１００は、ダイオード部８０とトランジスタ部７０との間に、引抜部９０および抑制部９４の少なくとも一方を備えてよい。引抜部９０および抑制部９４は、ダイオード部８０を囲んで設けられてよい。また、引抜部９０および抑制部９４は、トランジスタ部７０を囲んで設けられてよい。
図１９は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、ゲートパッド１０４の配置が、図１８に示した例と相違する。他の構造は、図１８に示した例と同様である。
本例においては、ゲートパッド１０４が接続される辺１０６と、逆側の辺１０８とを結ぶ直線は、活性内配線部５３が活性部１２０を横断する方向と直交している。つまり、活性内配線部５３は、辺１０６と平行な方向（Ｘ軸方向）に延伸している。
図２０は、図１９における領域Ｂの拡大図である。図２０においては、コンタクトホール５４を省略して示している。本明細書における上面図では、コンタクトホール５４を省略する場合がある。領域Ｂは、活性内配線部５３を含む領域である。なお活性内配線部５３は、ゲート金属層５０と、ゲートランナー４８とを有している。
また領域Ｂには、Ｘ軸方向においてトランジスタ部７０と接する境界部９２Ａと、Ｙ軸方向においてトランジスタ部７０と接する境界部９２Ｂが含まれている。本例において境界部９２Ａは、トランジスタ部７０とダイオード部８０との間に配置されており、境界部９２Ｂは、トランジスタ部７０とゲート配線部５１（本例では活性内配線部５３）との間に配置されている。
境界部９２Ｂは、トランジスタ部７０と共通のメサ部６０−１に設けられてよい。つまりメサ部６０−１は、チャネル密度が高いトランジスタ部７０の領域と、チャネル密度がトランジスタ部７０よりも低い境界部９２Ｂの領域とを有してよい。境界部９２Ｂのチャネル密度は、境界部９２Ａのチャネル密度と同一であってよく、異なっていてもよい。境界部９２Ａおよび境界部９２Ｂのいずれにおいても、エミッタ領域１２が設けられるＹ軸方向の間隔は、トランジスタ部７０におけるエミッタ領域１２の間隔よりも大きくてよい。
図２０に示すように、トランジスタ部７０と境界部９２との間には、引抜部９０が設けられてよい。引抜部９０は、Ｘ軸方向におけるトランジスタ部７０と境界部９２との間に設けられてよい。引抜部９０は、Ｙ軸方向におけるトランジスタ部７０と境界部９２との間には設けられていなくてもよい。
図２１は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０が、上面視においてトランジスタ部７０に囲まれている点で、図１Ａから図２０において説明した半導体装置１００と相違する。他の構造は、図１Ａから図２０において説明したいずれかの態様の半導体装置１００と同一であってよい。
本例においても、トランジスタ部７０およびダイオード部８０の境界には、境界部９２Ｃが設けられている。本例の境界部９２Ｃは、上面視においてダイオード部８０を囲んでいる。境界部９２Ｃは、ダイオード部８０と接していてよく、離れていてもよい。ダイオード部８０とトランジスタ部７０の間には、引抜部９０および抑制部９４の少なくとも一方が設けられてよい。
境界部９２Ｃは、上面視においてトランジスタ部７０に囲まれている。トランジスタ部７０は、境界部９２Ｃと接していてよく、離れていてもよい。また、トランジスタ部７０は、上面視において境界部９２Ｄに囲まれていてよい。本例の境界部９２Ｄは、トランジスタ部７０と、ゲート配線部５１または活性内配線部５３との間に設けられている。
トランジスタ部７０に囲まれるダイオード部８０は、上面視において複数設けられていてよい。ダイオード部８０は、Ｙ軸方向に沿って周期的に配置されてよく、Ｘ軸方向に沿って周期的に配置されてもよい。なお本例の活性内配線部５３はＹ軸方向に延伸して活性部１２０を横断している。
また図２１の例では、ゲートパッド１０４は、ゲート配線部５１の各辺のうちのＹ軸方向に延伸する辺１０６と接している。他の例では、ゲートパッド１０４は、ゲート配線部５１の各辺のうちのＸ軸方向に延伸する辺と接していてもよい。
図２２は、図２１における領域Ｃの拡大図である。図２２においては、エミッタ領域１２の導電型を「Ｎ」、コンタクト領域１５の導電型を「Ｐ」として表示しているが、エミッタ領域１２およびコンタクト領域１５のドーピング濃度は、図１Ａから図２０において説明した例と同様である。
領域Ｃは、ダイオード部８０の角部の近傍の領域である。ダイオード部８０は、上面視において境界部９２と接する領域の上面に、環状にベース領域１４が設けられてよい。環状のベース領域１４に囲まれる領域に、ダミートレンチ部３０およびカソード領域８２が配置されてよい。環状のベース領域１４に接して、ダミートレンチ部３０が環状に配置されていてもよい。
領域Ｃには、ダイオード部８０とＸ軸方向において接する境界部９２Ａと、ダイオード部８０とＹ軸方向において接する境界部９２Ｂが配置されている。境界部９２Ａは、トレンチ部の延伸方向（Ｙ軸方向）に沿って延伸しており、境界部９２Ｂは、トレンチ部の配列方向（Ｘ軸方向）に沿って延伸している。境界部９２Ａと境界部９２Ｂは、各延伸方向の交点で結合していてよい。
境界部９２Ｂと、ダイオード部８０との間には、Ｘ軸方向に延伸して設けられたゲートトレンチ部４０Ｘが配置されてよい。ゲートトレンチ部４０Ｘは、Ｙ軸方向に延伸するそれぞれのゲートトレンチ部４０と交点で結合していてよい。２つのゲートトレンチ部４０が結合するとは、２つのゲートトレンチ部４０のゲート導電部４４が結合していることを指す。ゲートトレンチ部４０Ｘは、活性内配線部５３等のゲート配線部５１に接続されている。
ゲートトレンチ部４０Ｘは、Ｙ軸方向に延伸するダミートレンチ部３０、各メサ部、および、コンタクトホール５４（図２２では省略している）を分断している。各メサ部において、ゲートトレンチ部４０Ｘに接する領域の上面には、ベース領域１４が設けられてよい。
領域Ｃには、境界部９２ＡとＸ軸方向において接するトランジスタ部７０Ａと、境界部９２ＢとＹ軸方向において接するトランジスタ部７０Ｂが配置されている。トランジスタ部７０Ａは、トレンチ部の延伸方向（Ｙ軸方向）に沿って延伸しており、トランジスタ部７０Ｂは、トレンチ部の配列方向（Ｘ軸方向）に沿って延伸している。トランジスタ部７０Ａおよびトランジスタ部７０Ｂは、各延伸方向の交点で結合していてよい。
トランジスタ部７０Ｂのエミッタ領域１２およびコンタクト領域１５と、境界部９２Ｂのエミッタ領域１２およびコンタクト領域１５とは、共通のメサ部６０に設けられている。メサ部６０において、境界部９２Ｂのチャネル密度は、トランジスタ部７０Ｂのチャネル密度よりも小さい。本例では、共通のメサ部６０において、境界部９２Ｂの領域と、トランジスタ部７０Ｂの領域とで、エミッタ領域１２が配置される間隔が異なっている。なお、境界部９２Ｂと、トランジスタ部７０Ｂとの間には、ゲートトレンチ部４０Ｘが配置されていない。
図２２においては、上面側ライフタイム制御部９６が設けられる範囲を破線で示している。上面側ライフタイム制御部９６の上面視における端部は、トランジスタ部７０とダイオード部８０との間の境界部９２内に配置されていてよい。下面側ライフタイム制御部９８の上面視における端部も、境界部９２内に配置されていてよい。
図１８から図２２において説明したように、境界部９２によりトランジスタ部７０およびダイオード部８０の少なくとも一方を囲むことで、トランジスタ部７０およびダイオード部８０の境界における飽和電流密度を低下させることができる。このため、短絡発生時の、当該境界における電流集中を緩和することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１３・・・狭窄部、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・チャネル部、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・・直線部、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４３・・・側壁、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５１・・・ゲート配線部、５２・・・エミッタ電極、５３・・・活性内配線部、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・引抜部、９２・・・境界部、９４・・・抑制部、９６・・・上面側ライフタイム制御部、９７・・・端部、９８・・・下面側ライフタイム制御部、９９・・・端部、１００・・・半導体装置、１０２・・・エッジ終端構造部、１０４・・・ゲートパッド、１０６・・・辺、１０８・・・辺、１１０・・・空間電荷領域、１２０・・・活性部、２００・・・半導体装置、２０２・・・空乏層
上記課題を解決するために、本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に形成され、第２導電型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板に形成され、第１導電型のカソード領域を有するダイオード部を備えてよい。半導体装置は、半導体基板に形成され、半導体基板の上面においてトランジスタ部およびダイオード部の間に配置され、コレクタ領域を有する境界部を備えてよい。トランジスタ部および境界部のそれぞれは、半導体基板の上面において長手方向を有し、半導体基板の上面から半導体基板の内部まで設けられた、１つ以上のゲートトレンチ部を含むトレンチ部を有してよい。トランジスタ部および境界部のそれぞれは、２つのトレンチ部に挟まれたメサ部を有してよい。トランジスタ部および境界部のメサ部には、ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられてよい。トランジスタ部および境界部のメサ部には、ドリフト領域と半導体基板の上面との間に設けられた第２導電型のベース領域が設けられてよい。ベース領域は、半導体基板の上面にエミッタ領域が設けられたメサ部においてベース領域がゲートトレンチ部に接する部分であるチャネル部を有してよい。チャネル部を境界部のメサ部の上面に投影した領域の、メサ部の上面における密度は、トランジスタ部のメサ部の上面にチャネル部を投影した領域の密度よりも小さくてよい。
半導体装置は、半導体基板に形成され、半導体基板の上面においてトランジスタ部および境界部の間に配置され、コレクタ領域を有する第一引抜部を備えてよい。第一引抜部は、メサ部を有してよい。第一引抜部のメサ部は、上面において第２導電型のコンタクト領域を有し、且つ、上面において第１導電型の領域を有さなくてよい。半導体装置は、半導体基板に形成され、半導体基板の上面においてダイオード部および境界部の間に配置され、コレクタ領域を有する第二引抜部を備えてよい。第二引抜部は、メサ部を有してよい。第二引抜部のメサ部は、上面において第２導電型のコンタクト領域を有し、且つ、上面において第１導電型の領域を有さなくてよい。
境界部は２つ以上のメサ部を有してよい。境界部のそれぞれのメサ部のうちダイオード部に近いメサ部ほど、当該メサ部におけるチャネル部を境界部のメサ部の上面に投影した領域の密度は小さくてよい。境界部におけるチャネル部を境界部のメサ部の上面に投影した領域の密度は、トランジスタ部におけるチャネル部をトランジスタ部のメサ部の上面に投影した領域の密度の１０％以上、９０％以下であってよい。
本例の引抜部９０の各メサ部６０−２においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域全体には、コンタクト領域１５が設けられている。本例の境界部９２の各メサ部６０−３においてＹ軸方向両端のベース領域１４−ｅに挟まれる領域には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されている。本例では、メサ部６０−３一つ当たりに設けられるエミッタ領域１２の面積の総和は、メサ部６０−１一つ当たりに設けられるエミッタ領域１２の面積の総和より小さい。また、境界部９２における単位面積あたりのエミッタ領域１２の面積の総和は、トランジスタ部７０における単位面積あたりのエミッタ領域１２の面積の総和より小さくてよい。これにより、境界部９２のチャネル密度を、トランジスタ部７０のチャネル密度より小さくできる。
本例のトランジスタ部７０の各メサ部６０−１においてコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。本例の引抜部９０の各メサ部６０−２においてコンタクトホール５４は、コンタクト領域１５の上方に形成される。本例の境界部９２の各メサ部６０−３においてコンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。本例の抑制部９４およびダイオード部８０の各メサ部６０においてコンタクトホール５４は、ベース領域１４およびコンタクト領域１５の各領域の上方に形成される。本例の各メサ部６０においてコンタクトホール５４は、ベース領域１４−ｅおよびウェル領域１１に対応する領域には形成されていない。トランジスタ部７０、引抜部９０、境界部９２、抑制部９４およびダイオード部８０の各メサ部６０におけるコンタクトホール５４は、Ｙ軸方向において同一の長さを有してよい。
ダイオード部８０において、半導体基板の下面２３（図２Ａ参照）と接する領域には、Ｎ＋型のカソード領域８２が形成される。図１Ｂにおいては、カソード領域８２が形成される領域を点線で示している。半導体基板の下面２３と接する領域においてカソード領域８２が形成されていない領域には、Ｐ＋型のコレクタ領域が形成されてよい。当該コレクタ領域は、抑制部９４のコレクタ領域が延伸していてよい。ダイオード部８０は、Ｚ軸方向においてカソード領域８２と重なる領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５から＋Ｙ軸方向に離れていてよい。ダイオード部８０のメサ部６０−５のうち、下面２３の一部にカソード領域８２が形成していれば、カソード領域８２に接して下面２３にコレクタ領域が形成されているメサ部６０−５の部分も、ダイオード部８０としてよい。
引抜部９０および抑制部９４は、Ｚ軸方向においてコレクタ領域と重なる領域のうち、Ｐ型の領域（本例ではベース領域１４またはコンタクト領域１５）が形成されＮ型の領域（本例ではエミッタ領域１２）が形成されていないメサ部６０と、当該メサ部６０に接するトレンチ部とが設けられた領域であってよい。ただし、抑制部９４のメサ部６０−４においてベース領域１４−ｅに挟まれる領域に形成されたＰ型領域（本例ではベース領域１４）のドーピング濃度は、引抜部９０のメサ部６０−２においてベース領域１４−ｅに挟まれる領域に形成されたＰ型領域（本例ではコンタクト領域１５）のドーピング濃度よりも低い。
図６は、トランジスタ部７０のメサ部６０−１、境界部９２のメサ部６０−３、および、ダイオード部８０のメサ部６０−５の上面における、ドーピング領域の配置例を示す図である。本例では、メサ部６０−１、メサ部６０−３、メサ部６０−５をそれぞれ一つずつ部分的に示しており、他のメサ部６０を省略している。本例では、メサ部６０の上面においてエミッタ領域１２がゲートトレンチ部４０に接する部分をチャネル部１７とする。
本例の境界部９２は、半導体基板１０の上面において２つ以上のメサ部６０−３を有する。本例では、境界部９２のそれぞれのメサ部６０−３におけるチャネル部１７の密度は、ダイオード部８０に近いメサ部６０−３ほど小さい。例えば、一つのメサ部６０−３におけるチャネル密度は、トランジスタ部７０のメサ部６０−１におけるチャネル密度の半分であり、当該メサ部６０−３よりもダイオード部８０側に設けられたメサ部６０−３におけるチャネル密度は、トランジスタ部７０のメサ部６０−１におけるチャネル密度の１／４である。このような構造により、チャネル密度の変化をより緩やかにできる。
図１４は、半導体装置１００のａ−ａ'断面の他の例を示す図である。本例の半導体装置１００は、抑制部９４を有さない点で、図１Ａから図１３において説明した例とは異なる。抑制部９４以外の構造は、図１Ａから図１３において説明したいずれかの例と同一であってよい。また、半導体装置１００は、抑制部９４を有して、引抜部９０を有さなくてもよい。また、半導体装置１００は、引抜部９０および抑制部９４の両方を有さなくてもよい。
ダイオード部８０におけるチャネル密度は、境界部９２におけるチャネル密度より大きくてよい。一つのメサ部６０−５に設けられるエミッタ領域１２の面積は、境界部９２の一つのメサ部６０−３に設けられるエミッタ領域１２の面積よりも大きくてよい。

Claims (16)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板に形成され、第２導電型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板に形成され、第１導電型のカソード領域を有するダイオード部と、
    前記半導体基板に形成され、前記半導体基板の上面において前記トランジスタ部および前記ダイオード部の間に配置され、前記コレクタ領域を有する境界部と
    を備え、
    前記トランジスタ部および前記境界部のそれぞれは、
    前記半導体基板の上面において長手方向を有し、前記半導体基板の上面から前記半導体基板の内部まで設けられた、１つ以上のゲートトレンチ部を含むトレンチ部と、
    ２つの前記トレンチ部に挟まれたメサ部と
    を有し、
    前記トランジスタ部および前記境界部の前記メサ部には、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられ、
    前記境界部の前記メサ部の上面において前記エミッタ領域が前記ゲートトレンチ部に接する部分であるチャネル部の、前記メサ部の上面における密度は、前記トランジスタ部の前記メサ部の上面における前記チャネル部の前記密度よりも小さい
    半導体装置。
  2. 前記トランジスタ部および前記境界部の前記メサ部の上面には、前記エミッタ領域と、第２導電型の領域とが前記トレンチ部の長手方向に沿って交互に配置されており、
    前記トレンチ部の長手方向における前記第２導電型の領域の長さは、前記境界部のほうが、前記トランジスタ部よりも大きい
    請求項１に記載の半導体装置。
  3. 前記トレンチ部の長手方向における一つの前記エミッタ領域の長さは、前記トランジスタ部および前記境界部で同一である
    請求項２に記載の半導体装置。
  4. 前記トレンチ部の長手方向における一つの前記エミッタ領域の長さは、前記境界部のほうが、前記トランジスタ部よりも小さい
    請求項２に記載の半導体装置。
  5. 前記半導体基板の上面において、前記境界部における前記エミッタ領域は、前記トランジスタ部における前記エミッタ領域と対向する位置に配置されている
    請求項２から４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の上面において、前記境界部における前記エミッタ領域は、前記トランジスタ部における前記第２導電型の領域と対向する位置に配置されている
    請求項２から４のいずれか一項に記載の半導体装置。
  7. 前記境界部の前記メサ部における前記エミッタ領域のうち、前記トレンチ部の長手方向において最も端に配置された前記エミッタ領域は、前記トランジスタ部の前記メサ部における前記エミッタ領域のうち、前記トレンチ部の長手方向において最も端に配置された前記エミッタ領域よりも、前記長手方向における前記メサ部の中央寄りに配置されている
    請求項２から６のいずれか一項に記載の半導体装置。
  8. 前記半導体基板に形成され、前記半導体基板の上面において前記ダイオード部および前記境界部の間に配置され、前記コレクタ領域を有する抑制部を更に備え、
    前記抑制部は、前記メサ部を有し、
    前記抑制部の前記メサ部は、上面において前記トランジスタ部の前記第２導電型の領域よりもドーピング濃度の低い第２導電型の領域を有する
    請求項２から７のいずれか一項に記載の半導体装置。
  9. 前記トランジスタ部のそれぞれの前記メサ部の上面には、前記ゲートトレンチ部に接する一つの前記エミッタ領域が、前記トレンチ部の長手方向に沿って連続して設けられており、
    前記境界部のそれぞれの前記メサ部の上面には、前記ゲートトレンチ部に接する複数の前記エミッタ領域が、前記トレンチ部の長手方向に沿って離散的に設けられている
    請求項１に記載の半導体装置。
  10. 前記半導体基板に形成され、前記半導体基板の上面において前記トランジスタ部および前記境界部の間に配置され、前記コレクタ領域を有する引抜部を更に備え、
    前記引抜部は、前記メサ部を有し、
    前記引抜部の前記メサ部は、上面において第２導電型のコンタクト領域を有し、且つ、上面において第１導電型の領域を有さない
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記半導体基板に形成され、前記半導体基板の上面において前記ダイオード部および前記境界部の間に配置され、前記コレクタ領域を有する引抜部を更に備え、
    前記引抜部は、前記メサ部を有し、
    前記引抜部の前記メサ部は、上面において第２導電型のコンタクト領域を有し、且つ、上面において第１導電型の領域を有さない
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記境界部は２つ以上の前記メサ部を有し、
    前記境界部のそれぞれの前記メサ部における前記チャネル部の密度は、前記ダイオード部に近いメサほど小さい
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記境界部における前記チャネル部の前記密度は、前記トランジスタ部における前記チャネル部の前記密度の１０％以上、９０％以下である
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記ダイオード部は、１つ以上の前記ゲートトレンチ部を含む前記トレンチ部と、前記メサ部とを有し、
    前記ダイオード部の前記メサ部には、前記ドリフト領域よりもドーピング濃度の高いエミッタ領域が設けられる
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板の上面において、前記境界部が前記トランジスタ部を囲んで配置されている
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記半導体基板の上面において、前記境界部が前記ダイオード部を囲んで配置されている
    請求項１から１５のいずれか一項に記載の半導体装置。
JP2019549253A 2017-10-18 2018-10-12 半導体装置 Active JP6777244B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017201826 2017-10-18
JP2017201826 2017-10-18
PCT/JP2018/038213 WO2019078131A1 (ja) 2017-10-18 2018-10-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019078131A1 true JPWO2019078131A1 (ja) 2020-05-28
JP6777244B2 JP6777244B2 (ja) 2020-10-28

Family

ID=66174128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549253A Active JP6777244B2 (ja) 2017-10-18 2018-10-12 半導体装置

Country Status (4)

Country Link
US (1) US11195941B2 (ja)
JP (1) JP6777244B2 (ja)
CN (1) CN110462838B (ja)
WO (1) WO2019078131A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111052393B (zh) * 2018-02-14 2023-11-14 富士电机株式会社 半导体装置
JP7251616B2 (ja) * 2019-04-26 2023-04-04 富士電機株式会社 半導体装置および製造方法
WO2021145079A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置
CN114097079A (zh) * 2020-01-17 2022-02-25 富士电机株式会社 半导体装置
JP7446198B2 (ja) 2020-10-01 2024-03-08 三菱電機株式会社 半導体装置
EP4333078A1 (en) * 2021-12-17 2024-03-06 Fuji Electric Co., Ltd. Semiconductor device
WO2023242991A1 (ja) * 2022-06-15 2023-12-21 三菱電機株式会社 電力用半導体装置
CN117374120A (zh) * 2023-09-28 2024-01-09 海信家电集团股份有限公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2016029710A (ja) * 2014-07-14 2016-03-03 株式会社デンソー 半導体装置
JP2016096222A (ja) * 2014-11-13 2016-05-26 三菱電機株式会社 半導体装置
JP2016174029A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003694B1 (en) 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
JP4605251B2 (ja) 2007-06-14 2011-01-05 株式会社デンソー 半導体装置
US20130341673A1 (en) 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
WO2016063681A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置
JP6524666B2 (ja) 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
CN107180855B (zh) * 2016-03-11 2022-07-22 富士电机株式会社 半导体装置
JP6540563B2 (ja) * 2016-03-15 2019-07-10 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2016029710A (ja) * 2014-07-14 2016-03-03 株式会社デンソー 半導体装置
JP2016096222A (ja) * 2014-11-13 2016-05-26 三菱電機株式会社 半導体装置
JP2016174029A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN110462838A (zh) 2019-11-15
WO2019078131A1 (ja) 2019-04-25
JP6777244B2 (ja) 2020-10-28
US11195941B2 (en) 2021-12-07
CN110462838B (zh) 2023-07-14
US20200035817A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP6777244B2 (ja) 半導体装置
JP6604430B2 (ja) 半導体装置
US10559663B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
USRE47198E1 (en) Power semiconductor device
US9478647B2 (en) Semiconductor device
JP6780777B2 (ja) 半導体装置
JP2023160970A (ja) 半導体装置
US10608104B2 (en) Trench transistor device
JP2006332127A (ja) 電力用半導体装置
JP7435672B2 (ja) 半導体装置
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013201360A (ja) 半導体装置
JP6708269B2 (ja) 半導体装置
JPWO2019098271A1 (ja) 半導体装置
US8946817B2 (en) Semiconductor device with compensation regions
JP7456520B2 (ja) 半導体装置
JP2019186312A (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP6996621B2 (ja) 半導体装置
JP2016149429A (ja) 逆導通ｉｇｂｔ
KR20150069117A (ko) 전력 반도체 소자
JP2007129098A (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置
KR20150061973A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200921

R150 Certificate of patent or registration of utility model

Ref document number: 6777244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250