CN107924951A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107924951A
CN107924951A CN201780002868.7A CN201780002868A CN107924951A CN 107924951 A CN107924951 A CN 107924951A CN 201780002868 A CN201780002868 A CN 201780002868A CN 107924951 A CN107924951 A CN 107924951A
Authority
CN
China
Prior art keywords
zone
table top
semiconductor device
semiconductor substrate
accumulation zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780002868.7A
Other languages
English (en)
Other versions
CN107924951B (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107924951A publication Critical patent/CN107924951A/zh
Application granted granted Critical
Publication of CN107924951B publication Critical patent/CN107924951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供容易进行空穴的吸引的半导体装置。所述半导体装置具备：半导体基板，其具有漂移区和基区；晶体管部，其形成于半导体基板；以及二极管部，其与晶体管部邻接而形成于半导体基板，在晶体管部和二极管部形成有多个沟槽部和多个台面部，所述多个沟槽部分别沿着预定的排列方向排列，所述多个台面部形成于各个沟槽部之间，多个台面部中的、位于晶体管部与二极管部的边界处的至少一个边界台面部在半导体基板的上表面具有浓度比基区的浓度高的接触区，边界台面部中的接触区的面积大于其他台面部中的接触区的面积。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在同一芯片上形成有IGBT等晶体管和FWD等二极管的半导体装置(例如，参照专利文献1)。
日本特开2015-135954号公报
发明内容
技术问题
在IGBT等半导体装置中，优选在关断时高效地吸引空穴。
技术方案
在本发明的第一方式中，提供一种半导体装置。半导体装置可以具备半导体基板。半导体基板可以具有第一导电型的漂移区。半导体基板可以具有设置于漂移区的上方的第二导电型的基区。半导体装置可以具备形成于半导体基板的晶体管部。半导体装置可以具备与晶体管部邻接地形成于半导体基板的二极管部。在晶体管部和二极管部可以形成有分别沿着预定的排列方向排列的多个沟槽部。在晶体管部和二极管部可以形成有形成在各个沟槽部之间的多个台面部。多个台面部中的、位于晶体管部与二极管部的边界处的至少一个边界台面部在半导体基板的上表面可以具有浓度比基区的浓度高的第二导电型的接触区。边界台面部中的接触区的面积可以大于其他台面部中的接触区的面积。
在形成于晶体管部的台面部，在基区与漂移区之间可以设有浓度比漂移区的浓度高的蓄积区。在边界台面部中的至少一个边界台面部，可以不设置蓄积区。
多个沟槽部中的、与边界台面部邻接的沟槽部可以是虚设沟槽部。多个沟槽部中的、比与边界台面部邻接的沟槽部更靠晶体管部侧设置的至少一个沟槽部可以是虚设沟槽部。
蓄积区可以具有形成于预定的深度位置的第一蓄积区。蓄积区可以具有形成于比第一蓄积区接近二极管部且比第一蓄积区浅的位置的第二蓄积区。与第二蓄积区邻接的沟槽部可以是虚设沟槽部。
二极管部可以在半导体基板的上表面侧具有寿命控制体。晶体管部在形成有第一蓄积区的区域中，在半导体基板的上表面侧可以不具有寿命控制体。边界台面部在半导体基板的上表面侧可以具有寿命控制体。
比边界台面部靠晶体管部侧的台面部在半导体基板的上表面可以具有第一导电型的发射区和接触区，所述发射区的浓度比漂移区的浓度高。边界台面部可以不具有发射区。比边界台面部靠二极管部侧的台面部中的至少一部分台面部在半导体基板的上表面可以具有基区。
在将从晶体管部与二极管部的边界起到具有发射区的台面部与边界台面部之间的沟槽部为止的距离记为Da，将从半导体基板的下表面起到基区的下表面为止的距离记为Dt的情况下，可以是100μm＜Da+Dt＜150μm。
各个沟槽部可以在半导体基板的上表面沿着与排列方向不同的延伸方向延伸而形成。比边界台面部靠晶体管部侧的台面部在半导体基板的上表面，可以沿着延伸方向交替地具有发射区和接触区。在延伸方向上，蓄积区可以形成到比形成于最外侧的发射区的端部靠外侧的位置。
半导体装置还可以具备形成于半导体基板的上表面的层间绝缘膜。在层间绝缘膜可以形成有使发射区和接触区露出的接触孔。在延伸方向上，接触孔可以形成到比蓄积区的端部靠外侧的位置。
在本发明的第二方式中，提供一种半导体装置。半导体装置可以具备半导体基板。半导体基板可以具有第一导电型的漂移区。半导体基板可以具有设置于漂移区的上方的第二导电型的基区。半导体装置可以具备沟槽部，该沟槽部在半导体基板的上表面在预定的延伸方向上延伸而形成，且贯穿基区。半导体装置可以具备第一导电型的发射区和第二导电型的接触区，所述发射区和所述接触区在半导体基板的上表面沿着延伸方向交替地形成于与沟槽部邻接的区域，且所述发射区的浓度比漂移区的浓度高，所述接触区的浓度比基区的浓度高。半导体装置可以具备形成在基区与漂移区之间，且浓度比漂移区的浓度高的第一导电型的蓄积区。在延伸方向上，蓄积区可以形成到比形成于最外侧的发射区的端部靠外侧的位置。
在第二方式中，半导体装置还可以具备形成于半导体基板的上表面的层间绝缘膜。在层间绝缘膜可以形成有使发射区和接触区露出的接触孔。在延伸方向上，接触孔可以形成到比蓄积区的端部靠外侧的位置。蓄积区的延伸方向上的端部可以越靠外侧则形成于越浅的位置。
第二方式的半导体装置还可以具备第二导电型的阱区，该阱区在半导体基板的上表面形成于比接触区靠外侧的位置，且浓度比基区的浓度高。在半导体基板的上表面，基区可以形成于接触区与阱区之间。在延伸方向上，从发射区的端部到蓄积区的端部为止的距离可以短于从蓄积区的端部到接触孔的端部为止的距离。
在发射区的下方的至少一部分区域中可以具有未形成蓄积区的载流子通过区。在发射区的下方的整个区域可以设有载流子通过区。载流子通过区也可以设置于接触区中的与发射区邻接的端部的下方。
蓄积区可以具有形成于预定的深度位置的第一蓄积区。蓄积区可以具有形成于比第一蓄积区靠发射区且比第一蓄积区浅的位置的第二蓄积区。第一蓄积区和第二蓄积区均可以形成于接触区的下方。
半导体装置还可以具备形成于半导体基板的上表面的层间绝缘膜。在层间绝缘膜可以形成有使发射区和接触区露出的接触孔。在延伸方向上，蓄积区可以形成到比接触孔的端部靠外侧的位置。
在本发明的第三方式中，提供一种半导体装置。半导体装置可以具备半导体基板。半导体基板可以具有第一导电型的漂移区。半导体基板可以具有设置于漂移区的上方的第二导电型的基区。半导体装置可以具备半导体基板的上表面在预定的延伸方向上延伸而形成且贯穿基区的沟槽部。半导体装置可以具备第一导电型的发射区和第二导电型的接触区，所述发射区和所述接触区在半导体基板的上表面沿着延伸方向交替地形成于与沟槽部邻接的区域，且所述发射区的浓度比漂移区的浓度高，所述接触区的浓度比基区的浓度高。半导体装置可以具备形成于基区与漂移区之间，且浓度比漂移区的浓度高的第一导电型的蓄积区。半导体装置可以具备形成于半导体基板的上表面的层间绝缘膜。在层间绝缘膜可以形成有使发射区和接触区露出的接触孔。在延伸方向上，接触孔可以形成于比蓄积区的端部靠外侧的位置。
第一方式的半导体装置中的晶体管部和二极管部还可以具备第二导电型的集电区。集电区可以至少形成于在与排列方向不同的延伸方向设置在最外侧的接触区的下方。晶体管部还可以具备第一导电型的蓄积区。蓄积区可以设置于基区与漂移区之间。蓄积区可以是浓度比漂移区的浓度高的第一导电型。二极管部的集电区的内侧的端部可以位于比晶体管部的蓄积区的外侧的端部靠内侧的位置。
第一方式的半导体装置中的晶体管部还可以具备第一导电型的发射区。发射区可以是浓度比漂移区的浓度高的第一导电型。二极管部的集电区的内侧的端部可以位于比在晶体管部中设置于延伸方向的最外侧的发射区的外侧的端部靠内侧的位置。
第二方式和第三方式的半导体装置还可以具备晶体管部和二极管部。晶体管部可以形成于半导体基板。二极管部可以与晶体管部邻接而形成于半导体基板。晶体管部和二极管部还可以具有第二导电型的集电区。集电区可以至少形成于在延伸方向设置在最外侧的接触区的下方。二极管部的集电区的内侧的端部可以位于比晶体管部的蓄积区的外侧的端部靠内侧的位置。
二极管部的集电区的内侧的端部可以位于比在晶体管部中设置于延伸方向的最外侧的发射区的外侧的端部靠内侧的位置。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示半导体装置100的一个例子的俯视图。
图2是表示图1中示出的半导体装置100的a-a’截面的一个例子的图。
图3是表示半导体基板10的a-a’截面的另一例的图。
图4是说明图2或图3中示出的半导体基板10中的预定部位的尺寸的图。
图5是表示图1中示出的半导体装置100的b-b’截面的一个例子的图。
图6是图5中示出的截面中的蓄积区16的端部98附近的放大图。
图7是表示比较例的半导体装置200的一个例子的图。
图8是表示半导体装置300的一个例子的俯视图。
图9是表示图8中的c-c’截面的一个例子的图。
图10是表示图8中的d-d’截面的一个例子的图。
图11是表示图8中的e-e’截面的一个例子的图。
图12是表示与Y-Z面平行的面中的台面部94的截面的一个例子的图。
图13是表示与Y-Z面平行的面中的台面部94的截面的另一例的图。
图14是表示半导体装置400的一个例子的俯视图。
图15是表示图14中示出的半导体装置400的c-c’截面的一个例子的图。
图16是表示半导体装置500的一个例子的俯视图。
图17是表示图16中示出的半导体装置500的a-a’截面的一个例子的图。
符号说明
10···半导体基板，12···发射区，14···基区，15···接触区，16···蓄积区，17···阱区，18···漂移区，19···载流子通过区，20···缓冲区，21···端部，22···集电区，24···集电电极，26···层间绝缘膜，30···虚设沟槽部，32···虚设绝缘膜，34···虚设导电部，40···栅极沟槽部，41···对置部，42···栅极绝缘膜，43···突出部，44···栅极导电部，50···栅电极，51···栅极布线，52···发射电极，54···接触孔，55···接触孔，56···接触孔，57···连接部，70···晶体管部，80···二极管部，82···阴极区，94···台面部，96···寿命控制体，98···端部，100···半导体装置，110···掩模，112···超过部分，200···半导体装置，300···半导体装置，400···半导体装置，500···半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并非要限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
图1是表示半导体装置100的一个例子的俯视图。本例的半导体装置100是具有晶体管部70和二极管部80的半导体芯片，该晶体管部70包括IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)等晶体管，该二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。二极管部80以与晶体管部70邻接的方式形成在半导体基板的上表面。半导体基板的上表面是指半导体基板中对置的2个主面中的一个。在图1中，表示芯片端部周边的芯片上表面，省略其他区域。
应予说明，在本说明书中，二极管部80可以是在有源区中，与阴极区一致的背面的区域，或者对于正面侧，与半导体基板的背面垂直地投影阴极区时的投影区域。另外，晶体管部70可以是在有源区中，对于正面侧，与半导体基板的背面垂直地投影集电区时的投影区域，是规则地配置有包括发射区12和接触区15的预定的单位构成的区域。
另外，在图1中示出半导体装置100中的半导体基板的有源区，但半导体装置100可以包围有源区而具有边缘终端部。有源区是指在将半导体装置100控制为导通状态时有电流流通的区域。边缘终端部缓和半导体基板的上表面侧的电场集中。边缘终端部具有例如保护环、场板、降低表面电场(Resurf)部和将它们组合而成的结构。
本例的半导体装置100具备形成于半导体基板的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区17、发射区12、基区14和接触区15。另外，本例的半导体装置100具备设置于半导体基板的上表面的上方的发射电极52和栅电极50。发射电极52和栅电极50以相互分离的方式设置。在本说明书中，栅极沟槽部40和虚设沟槽部30是沟槽部的一个例子。
在发射电极52和栅电极50与半导体基板的上表面之间形成有层间绝缘膜，但在图1中进行了省略。在本例的层间绝缘膜中，以贯穿该层间绝缘膜的方式形成接触孔54、接触孔55和接触孔56。
发射电极52经由接触孔54与半导体基板的上表面的发射区12、接触区15和基区14接触。另外，发射电极52经由接触孔56与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有连接部57，该连接部57由掺杂了杂质的多晶硅等具有导电性的材料形成。连接部57形成于半导体基板的上表面。在连接部57与半导体基板之间形成有热氧化膜等绝缘膜。
栅电极50经由接触孔55与栅极布线51接触。栅极布线51由掺杂了杂质的多晶硅等形成。栅极布线51在半导体基板的上表面与栅极沟槽部40内的栅极导电部连接。即，栅极布线51以遍及栅极沟槽部40的一部分与接触孔55之间的方式形成于半导体基板的上表面。
发射电极52和栅电极50由含有金属的材料形成。例如，各电极的至少一部分的区域由铝或铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛或者钛化合物等形成的势垒金属，可以在接触孔内具有由钨等形成的插塞。
1个以上的栅极沟槽部40和1个以上的虚设沟槽部30在晶体管部70的区域中，以预定的间隔沿着预定的排列方向排列。在晶体管部70中，可以沿着排列方向交替地形成1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。另外，虚设沟槽部30在二极管部80的区域中，以预定的间隔沿着排列方向排列。
虚设沟槽部30以沿着预定的延伸方向延伸的方式形成在半导体基板的上表面。本例的晶体管部70中的虚设沟槽部30的一部分形成为具有直线形状，且沿着与上述的排列方向垂直的延伸方向延伸。另外，晶体管部70中的虚设沟槽部30的一部分具有2条直线在端部由曲线部连接而成的形状。
在图1中，将X轴方向设为沟槽部的排列方向。另外，将Y轴方向设为沟槽部的延伸方向。X轴和Y轴是在与半导体基板的上表面平行的面内相互正交的轴。另外，将与X轴和Y轴正交的轴设为Z轴。在本说明书中，有时将Z轴方向称为深度方向。
应予说明，在晶体管部70的与二极管部80的边界，可以连续地排列多个虚设沟槽部30。在晶体管部70的与二极管部80的边界连续地排列的虚设沟槽部30的个数可以多于在远离二极管部80的晶体管部70的内侧连续地排列的虚设沟槽部30的个数。
在图1的例子中，在晶体管部70与二极管部80的边界处的晶体管部70中，连续地排列有在端部连结的2条、和直线形状的1条这总计3条虚设沟槽部30(重叠于晶体管部70与二极管部80的边界的虚设沟槽部30不计数)。与此相对，在晶体管部70的内侧，栅极沟槽部40和虚设沟槽部30逐一交替地排列。
栅极沟槽部40具有对置部41和突出部43。对置部41以沿着上述的延伸方向延伸的方式形成在晶体管部70中的与虚设沟槽部30对置的范围内。即，对置部41与虚设沟槽部30平行地形成。突出部43形成在从对置部41进一步延伸而与虚设沟槽部30不对置的范围。在本例中，设置于虚设沟槽部30的两侧的2个对置部41通过1个突出部43连接。突出部43的至少一部分可以具有曲线形状。
在突出部43中，栅极沟槽部40内的栅极导电部与栅极布线51连接。栅极布线51可以在突出部43的距离对置部41最远的区域与栅极导电部连接。本例的突出部43在距离对置部41最远的区域，具有沿着与对置部41正交的方向延伸的部分。栅极布线51可以在突出部43的该部分与栅极导电部连接。
二极管部80中的虚设沟槽部30可以具有与栅极沟槽部40中的虚设沟槽部30同样的形状，也可以具有与栅极沟槽部40同样的形状。但是，二极管部80中的虚设沟槽部30具有与晶体管部70中的虚设沟槽部30相同的长度。
发射电极52形成于栅极沟槽部40、虚设沟槽部30、阱区17、发射区12、基区14和接触区15的上方。阱区17从有源区的设有栅电极50的一侧的端部起以预定的范围形成。阱区17的扩散深度可以深于栅极沟槽部40和虚设沟槽部30的深度。栅极沟槽部40和虚设沟槽部30的、栅电极50侧的一部分区域形成于阱区17。虚设沟槽部30的延伸方向的一端的底部可以被阱区17覆盖。
栅极沟槽部40的突出部43可以整体形成于阱区17。半导体基板为第一导电型，阱区17为与半导体基板不同的第二导电型。本例的半导体基板为N-型，阱区17为P+型。在本例中，将第一导电型设为N型，将第二导电型设为P型进行说明。但是，第一导电型和第二导电型可以是相反的导电型。
在作为被各沟槽部所夹的区域的台面部94形成有基区14。进而，台面部94可以是沿着排列方向被相邻的沟槽部所夹的区域，是从在沟槽部的底面最深的位置到半导体基板的上表面(即，正面)的区域。基区14是掺杂浓度比阱区17的掺杂浓度低的第二导电型。本例的基区14为P-型。
在台面部94中，在基区14的上表面形成有掺杂浓度比基区14的掺杂浓度高的第二导电型的接触区15。本例的接触区15为P+型。另外，在晶体管部70中，在接触区15的上表面的一部分选择性地形成掺杂浓度比半导体基板的掺杂浓度高的第一导电型的发射区12。本例的发射区12为N+型。
接触区15和发射区12分别从邻接的一个沟槽部形成到另一个沟槽部。晶体管部70的1个以上的接触区15和1个以上的发射区12以沿着沟槽部的延伸方向交替地在台面部94的上表面露出的方式形成。在二极管部80的台面部94，在与晶体管部70中的至少一个接触区15对置的区域形成有接触区15。在图1的例子中，在二极管部80的台面部94，在与晶体管部70中最靠栅电极50侧的接触区15对置的区域形成有接触区15，在其他区域形成有基区14。
在晶体管部70中，接触孔54形成于接触区15和发射区12的各区域的上方。接触孔54不形成于与基区14和阱区17对应的区域。
在二极管部80中，接触孔54形成于接触区15和基区14的上方。本例的接触孔54不形成于二极管部80的台面部94中的多个基区14中的最靠近栅电极50的基区14。在本例中，晶体管部70的接触孔54和二极管部80的接触孔54在各沟槽部的延伸方向上具有相同的长度。在图1的二极管部80中，在接触孔54的延伸方向的一端形成有接触区15，但也可以没有该接触区15。另外，在二极管部80中，在接触孔内形成由钨等形成的插塞的情况下，也可以在接触孔中露出的基区14的表面形成接触区15。
应予说明，多个台面部94中的晶体管部70与二极管部80的边界的至少一个边界台面部94-1在半导体基板的上表面具有浓度比基区14的浓度高的P+型的接触区15。在边界台面部94-1中，露出于半导体基板的上表面的接触区15的面积大于在其他的台面部94中露出于半导体基板的上表面的接触区15的面积。
在图1的例子中，与晶体管部70和二极管部80的边界邻接的晶体管部70侧的一个台面部94是边界台面部94-1。在边界台面部94-1中，除了在晶体管部70的其他的台面部94形成有接触区15的区域形成有接触区15以外，在晶体管部70的其他的台面部94中形成有发射区12的区域也形成有接触区15。换言之，本例的边界台面部94-1在半导体基板的上表面不具有发射区12。
另外，比边界台面部94-1靠二极管部80侧的台面部94中的至少一部分在半导体基板的上表面具有基区14。该台面部94与边界台面部94-1中的接触区15对置的区域也是基区14。在本例中，该基区14作为二极管的阳极区发挥功能。
另外，在晶体管部70的一部分区域，在基区14的下方形成有蓄积区16。在图1中，用虚线表示形成有蓄积区16的区域。另外，在二极管部80的一部分区域，在基区14的下方形成有阴极区82。在图1中，用虚线表示形成有阴极区82的区域。
阴极区82可以位于将露出于半导体基板的上表面(即，正面)的基区14投影到半导体基板的下表面而得到的位置。即，阴极区82可以与将在接触孔54的沟槽部延伸方向的端部形成的接触区15投影到半导体基板的下表面(即，背面)而得到的位置分离。
图2是表示图1中示出的半导体装置100的a-a’截面的一个例子的图。a-a’截面是与X-Z面平行且穿过晶体管部70的发射区12的截面。在图2中，一并示出在半导体装置100的制造时使用的掩模110。
本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜26、发射电极52和集电电极24。发射电极52形成于半导体基板10和层间绝缘膜26的上表面。
集电电极24形成于半导体基板10的下表面。下表面是指与上表面相反侧的面。发射电极52和集电电极24由金属等导电材料形成。另外，在本说明书中，将基板、层、区域等各部件的发射电极52侧的面或端部称为上表面或上端，将集电电极24侧的面或端部称为下表面或下端。另外，将连结发射电极52与集电电极24的方向称为深度方向。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。在半导体基板10的上表面侧形成有P-型的基区14。
在该截面中，在晶体管部70的各台面部94的上表面侧，从半导体基板10的上表面侧依次形成有N+型的发射区12、P-型的基区14和N+型的蓄积区16。
在该截面中，在二极管部80的各台面部94的上表面侧形成有P-型的基区14。在二极管部80的各台面部94没有形成蓄积区16。
在晶体管部70中，在蓄积区16的下表面形成有N-型的漂移区18。通过在漂移区18与基区14之间设置浓度比漂移区18的浓度高的蓄积区16，从而能够提高载流子注入促进效果(IE效果)，降低导通电压。
蓄积区16形成于晶体管部70的各台面部94。蓄积区16可以以覆盖各台面部94中的基区14的整个下表面的方式设置。但是，在晶体管部70与二极管部80的边界附近的一部分台面部94中，基区14的下表面没有被蓄积区16覆盖。
在二极管部80中，在基区14的下表面形成有漂移区18。在晶体管部70和二极管部80这两方中，在漂移区18的下表面形成有N-型的缓冲区20。
缓冲区20形成于漂移区18的下表面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为场截止层发挥功能，该场截止层防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82。
在晶体管部70中，在缓冲区20的下表面形成有P+型的集电区22。在二极管部80中，在缓冲区20的下表面形成有N+型的阴极区82。
在本说明书中，将穿过集电区22与阴极区82的边界且与Y-Z面平行的面设为晶体管部70与二极管部80的边界。集电区22与阴极区82的边界可以是X轴方向上的杂质的净掺杂浓度的分布成为极小值的位置。任一虚设沟槽部30可以形成于晶体管部70与二极管部80的边界。另外，在X轴上，可以将最靠近该净掺杂浓度成为极小值的位置的虚设沟槽部30的位置作为晶体管部70与二极管部80的边界位置。另外，在集电区22和阴极区82的下表面设有集电电极24。
在半导体基板10的上表面侧形成有1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面贯穿基区14而到达漂移区18。在设有发射区12、接触区15和蓄积区16中的至少任一个的区域中，各沟槽部也贯穿这些区域而到达漂移区18。
栅极沟槽部40具有形成于半导体基板10的上表面侧的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包括在Z轴方向上至少与邻接的基区14对置的区域。栅极沟槽部40在半导体基板10的上表面被层间绝缘膜26覆盖。在本例中，如图1所示，突出部43中的栅极导电部44介由栅极布线51与栅电极50电连接。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于半导体基板10的上表面侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，且形成于比虚设绝缘膜32靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅极导电部44相同的长度。
虚设沟槽部30在半导体基板10的上表面被层间绝缘膜26覆盖。在本例中，如图1所示，虚设导电部34介由接触孔56与发射电极52电连接。
在本例中，在多个台面部94中的晶体管部70与二极管部80的边界处的边界台面部94-1中，不形成露出于半导体基板10的上表面的发射区12，而是形成露出于半导体基板10的上表面的接触区15。如图1所示，优选地，在整个边界台面部94-1不形成露出于半导体基板10的上表面的发射区12。边界台面部94-1的接触区15介由接触孔54与发射电极52连接。
晶体管部70与二极管部80的边界处的台面部94是指在X轴上与该边界重叠的台面部94。在X轴上该边界与某一个沟槽部重叠的情况下，与晶体管部70和二极管部80的边界邻接的台面部94是指与该沟槽部邻接的台面部94。在本例中，与虚设沟槽部30-1邻接的台面部94中的晶体管部70侧的台面部94为边界台面部94-1，所述虚设沟槽部30-1是重叠于晶体管部70与二极管部80的边界的虚设沟槽部。
与晶体管部70和二极管部80的边界邻接地在排列方向上连续的多个台面部94可以为边界台面部94-1。另外，在二极管部80侧与该边界邻接的台面部94也可以是边界台面部94-1。
通过设置边界台面部94-1，从而在半导体装置100的关断时能够高效地吸引晶体管部70与二极管部80的边界附近的空穴。由此，能够高效地降低关断时的尾电流，降低关断时的损耗。另外，能够抑制半导体装置100的耐量降低。另外，能够抑制蓄积于晶体管部70的区域的空穴流入二极管部80的区域，降低对二极管部80造成的影响。
另外，优选地，在边界台面部94-1的至少一个不设置蓄积区16。作为一个例子，在所有的边界台面部94-1中不设置蓄积区16。由此，能够不被蓄积区16阻碍地在边界台面部94-1中吸引空穴。
掩模110在向与蓄积区16对应的区域注入杂质的工序中使用。掩模110以覆盖二极管部80和边界台面部94-1的方式配置。掩模110可以通过涂布抗蚀剂等并图案化成预定形状而形成。在被掩模110覆盖的区域不形成蓄积区16，在没有被掩模110覆盖的区域形成蓄积区16。
优选地，掩模110的端部垂直地形成在与边界台面部94-1的端部对置的位置。但是，如果掩模110发生抗蚀剂塌边等，则有时会超过该位置而形成超过部分112。如果形成超过部分112，则在被超过部分112覆盖的台面部94，不以预定的深度形成蓄积区16。例如在被超过部分112覆盖的台面部94，蓄积区16形成得不完全，或者形成得比预定的深度浅。
本例的蓄积区16包括第一蓄积区16-1和第二蓄积区16-2。第一蓄积区16-1形成在预定的深度位置。第一蓄积区16-1形成于晶体管部70的内侧。
第二蓄积区16-2形成在比第一蓄积区16-1靠近二极管部80的位置。第二蓄积区16-2形成在比第一蓄积区16-1浅的位置。即，第二蓄积区16-2形成在比第一蓄积区16-1靠半导体基板10的上表面侧的位置。第二蓄积区16-2随着接近于二极管部80，可以逐渐形成得浅。第一蓄积区16-1与第二蓄积区16-2可以连续形成，也可以在深度方向上不连续地形成。
如果蓄积区16的深度位置发生变化，则该台面部94中的基区14在深度方向上的长度发生变化。因此，如果与该台面部94邻接地设置栅极沟槽部40，则该台面部94的阈值电压Vth相对于其他台面部94的阈值电压Vth发生变化，阈值电压的偏差增大。另外，饱和电流的偏差也增大。另外，二极管部80的正向电压有时比预定的设计值低。
对此，本例的半导体装置100的与边界台面部94-1邻接的沟槽部是虚设沟槽部30。另外，比与边界台面部94-1邻接的沟槽部更靠晶体管部70侧设置的至少一个沟槽部是虚设沟槽部30。由此，能够降低阈值电压的偏差等。更优选的是，与设置有第二蓄积区16-2的台面部94邻接的沟槽部全部为虚设沟槽部30。另外，优选地，比设置有第二蓄积区16-2的台面部94更靠二极管部80侧的沟槽部全部为虚设沟槽部30。由此，能够进一步降低阈值电压的偏差等。
但是，在一个台面部94中，在形成有第一蓄积区16-1和第二蓄积区16-2这两方的情况下，与第一蓄积区16-1邻接的沟槽部可以是栅极沟槽部40。此时，与第二蓄积区16-2邻接的沟槽部优选是虚设沟槽部30。
图3是表示半导体基板10的a-a’截面的另一例的图。在本例中，除了图2中示出的半导体基板10的构成以外，还具备寿命控制体96。另外，在图3的半导体基板10形成有多个边界台面部94-1。其他结构可以与图2中示出的例子相同。
寿命控制体96被设置于半导体基板10的上表面侧。半导体基板10的上表面侧是指在深度方向上，至少比漂移区18的中间靠上表面侧的位置。寿命控制体96可以形成于整个二极管部80。由此，能够调整二极管部80中的载流子寿命，例如能够使二极管部80进行软恢复动作。寿命控制体96只要能够在深度方向上局部地调整半导体基板10的载流子寿命即可。例如寿命控制体96是向半导体基板10局部地注入的氦。
本例的寿命控制体96在晶体管部70中也形成在与二极管部80邻接的区域。但是，在晶体管部70中，在形成了第一蓄积区16-1的区域的下方不形成寿命控制体96。由此，能够防止蓄积区16带来的IE效果被寿命控制体96抵消。
本例的寿命控制体96不形成在形成有第一蓄积区16-1的台面部94的下方。另外，在二极管部80侧与形成有第一蓄积区16-1的台面部94邻接的至少一个台面部94的下方也可以不形成寿命控制体96。由此，能够减小寿命控制体96对于IE效果的影响。
至少在最靠二极管部80侧的一个边界台面部94-1的下方可以形成寿命控制体96。在本例中，在所有的边界台面部94-1的下方均形成有寿命控制体96。由此，能够降低晶体管部70中的载流子对二极管部80带来的影响。
另外，在形成有第二蓄积区16-2的台面部94的下方也可以形成有寿命控制体96。形成寿命控制体96的区域可以在形成有第二蓄积区16-2的区域的下方终止。由此，能够降低寿命控制体96对IE效果造成的影响和对二极管部80造成的影响。
图4是说明图2或图3中示出的半导体基板10中的预定部位的尺寸的图。在X轴方向上，将从晶体管部70与二极管部80的边界起到具有发射区12的台面部94-2与边界台面部94-1之间的虚设沟槽部30-2为止的距离记为Da。应予说明，虚设沟槽部30的位置是指虚设沟槽部30的X轴方向上的中央的位置。
另外，在X轴方向上，将从该虚设沟槽部30-2起到虚拟沟槽部30-3为止的距离记为Db。虚设沟槽部30-3是指从晶体管部70与二极管部80的边界起在晶体管部70侧连续排列的虚设沟槽部30中的最靠晶体管部70侧的虚设沟槽部30。在Z轴方向上，将从半导体基板10的下表面起到基区14的下表面为止的距离记为Dt。在Z轴方向上，将掩模110的厚度记为Dc。
在此，优选地，100μm＜Da+Dt＜150μm。通过使100μm＜Da+Dt，从而能够确保台面部94-2与阴极区82之间的距离。因此，能够抑制由于在台面部94-2没有形成蓄积区16而导致的二极管部80中的正向电压的变化。另外，通过使Da+Dt＜150μm，从而能够限制在晶体管部70中不作为晶体管发挥功能的无效区域的大小。应予说明，作为一个例子，Dt可以为70μm左右。
另外，优选地，Db＞1.2Dc。掩模110的超过部分112的在X轴方向上的长度取决于掩模110的厚度Dc。通过使Db＞1.2Dc，能够使与形成第二蓄积区16-2的可能性高的区域邻接的沟槽部为虚设沟槽部30。因此，能够降低阈值电压和饱和电流的偏差。另外，Db可以为6μm以上。另外，也可以为2.0Dc＞Db，还可以为1.5Dc＞Db。由此，能够限制在晶体管部70中不作为晶体管发挥功能的无效区域的大小。
图5是表示图1中示出的半导体装置100的b-b’截面的一个例子的图。b-b’截面是与Y-Z面平行的面，且是在比边界台面部94-1靠晶体管部70侧的台面部94中穿过连接部57的面。在该台面部94形成有蓄积区16。另外，在图5中，用虚线示出与该截面对置形成的接触孔54的位置。
如图1所示，该台面部94在半导体基板10的上表面，沿着沟槽部的延伸方向交替地具有发射区12和接触区15。另外，在基区14的下表面形成有蓄积区16。
另外，将Y轴方向上的最外侧(即栅电极50侧)的蓄积区16的端部位置记为P1。将接触孔54的在Y轴方向上的最外侧的端部位置记为P2。将在Y轴方向上形成于最外侧的发射区12的、栅电极50侧的端部位置记为P3。将在Y轴方向上形成于最外侧的接触区15的、栅电极50侧的端部位置记为P4。
优选地，蓄积区16在Y轴方向上，形成到比形成于最外侧的发射区12的端部靠外侧的位置。即，优选地，蓄积区16的端部位置P1配置于比发射区12的端部位置P3靠外侧的位置。由此，能够提高蓄积区16的IE效果。
另外，优选地，接触孔54在Y轴方向上，形成到比蓄积区16靠外侧的位置。即，优选地，接触孔54的端部位置P2配置于比蓄积区16的端部位置P1靠外侧的位置。由此，能够在半导体装置100的关断时，从比蓄积区16靠外侧的位置高效地吸引空穴。
另外，优选地，在Y轴方向上形成于最外侧的接触区15形成到比接触孔54靠外侧的位置。即，优选地，接触区15的端部位置P4配置于比接触孔54的端部位置P2靠外侧的位置。由此，能够在半导体装置100的关断时，从比蓄积区16靠外侧的位置高效地吸引空穴。
另外，从发射区12的端部位置P3到蓄积区16的端部位置P1为止的距离可以短于从蓄积区16的端部位置P1到接触区15的端部位置P4为止的距离。由此，能够抑制空穴的吸引被蓄积区16阻碍这一情形。另外，能够缓和蓄积区16的端部处的电场集中。优选地，从端部位置P3到端部位置P1为止的距离短于从蓄积区16的端部位置P1到接触孔54的端部位置P2为止的距离。
作为一个例子，从发射区12的端部位置P3到蓄积区16的端部位置P1为止的距离为12μm以下。另外，从蓄积区16的端部位置P1到接触孔54的端部位置P2为止的距离为20μm以下。另外，从接触孔54的端部位置P2到接触区15的端部位置P4为止的距离为1μm以下。
在图1～图4中，说明了具备二极管部80的半导体装置100。与此相对，图5所示的半导体装置100可以具备二极管部80，也可以不具备二极管部80。无论是否具备二极管部80，半导体装置100都能够起到上述的效果。
另外，在半导体基板10的上表面，在最外侧的接触区15与阱区17之间形成有基区14。即，在接触区15的外侧配置电阻较高的区域。由此，能够降低在反向恢复时从晶体管部70绕到二极管部80的载流子。因此，能够抑制载流子集中到二极管部80中的接触区15的端部，能够抑制二极管部80的耐量降低。在Y轴方向上，接触区15与阱区17之间的基区14的长度可以为10μm以上且50μm以下。
图6是图5中示出的截面中的蓄积区16的端部98附近的放大图。蓄积区16的端部98在Y轴方向上越靠外侧则可以形成得越浅。例如，蓄积区16的Y轴方向上的前端形成于比发射区12的下方的蓄积区16浅的位置。蓄积区16的该前端可以形成到不与漂移区18接触的位置。蓄积区16的该前端可以设置于比基区14的Z轴方向上的中间浅的位置。
利用这样的形状，能够在半导体装置100的关断时，在蓄积区16的端部98附近高效地吸引空穴。本例的蓄积区16通过使用在图2中说明的具有超过部分112的掩模110，能够容易地形成。另外，蓄积区16的端部98的形状可以通过调整掩模110的超过部分112的形状来控制。作为一个例子，可以调整掩模110的烘烤(bake)温度、烘烤时间、掩模110的厚度或材料。
图7是表示比较例的半导体装置200的一个例子的图。本例的半导体装置200，与第二蓄积区16-2邻接而形成有栅极沟槽部40。如上所述，如果与第二蓄积区16-2邻接而设置栅极沟槽部40，则晶体管部70中的阈值电压Vth和饱和电流的偏差变大。与此相对，根据半导体装置100，由于与第二蓄积区16-2邻接而设置虚设沟槽部30，所以能够降低晶体管部70中的阈值电压Vth和饱和电流的偏差。
图8是表示半导体装置300的一个例子的俯视图。半导体装置300相对于在图1～图6中说明的各方式的半导体装置100而言，蓄积区16的结构不同。其他结构可以与任一方式的半导体装置100相同。
半导体装置300中的蓄积区16设置于接触区15的下方的至少一部分区域，且不设置于发射区12的下方的至少一部分区域。本例的蓄积区16具有沿着X轴方向延伸的带状。带状的蓄积区16沿着Y轴方向离散地设置。作为一个例子，各个带状的蓄积区16形成在与接触区15重叠且与发射区12不重叠的范围。在本例中，带状的蓄积区16的Y轴方向上的宽度小于接触区15的Y轴方向上的宽度。
图9是表示图8中的c-c’截面的一个例子的图。c-c’截面是与X-Z面平行且穿过发射区12的面。如上所述，在发射区12的下方的至少一部分区域设有没有形成蓄积区16的载流子通过区19。
载流子通过区19是空穴的迁移率比蓄积区16大的区域。本例的载流子通过区19是指没有形成蓄积区16而残留的基区14与漂移区18接触的界面附近的区域。载流子通过区19可以遍及台面部94在X轴方向上的整个宽度而设置。在另一例中，载流子通过区19可以含有掺杂浓度比蓄积区16的掺杂浓度低，且掺杂浓度比漂移区18的掺杂浓度高的N型的区域。此时，载流子通过区19的N型杂质的浓度可以为蓄积区16的N型杂质的浓度的1/10以下，也可以为1/100以下。
图10是表示图8中的d-d’截面的一个例子的图。d-d’截面是与X-Z面平行且穿过接触区15的面。如上所述，在接触区15的下方的至少一部分区域形成有蓄积区16。
图11是表示图8中的e-e’截面的一个例子的图。e-e’截面是与Y-Z面平行且穿过连接部57的面。如上所述，在发射区12的下方设有载流子通过区19，在接触区15的下方设有蓄积区16。
通过设置载流子通过区19，能够防止空穴过多地蓄积于基区14的下方。因此，能够抑制伴随着设置蓄积区16而导致的耐量的降低。
在本例中，在发射区12的下方的整个区域设有载流子通过区19。即，载流子通过区19的Y轴方向上的宽度为发射区12的Y轴方向的宽度以上。
载流子通过区19的Y轴方向上的宽度可以大于发射区12的Y轴方向的宽度。此时，除了在发射区12的下方的区域设有载流子通过区19以外，在接触区15的端部的下方也设有载流子通过区19。由此，即使在离散地形成蓄积区16时使用的抗蚀剂发生塌边，在浅的位置形成蓄积区16，也能够抑制浅的蓄积区16设置于发射区12的下方这一情形。
在本例中，将形成为带状的多个蓄积区16中的Y轴方向上的最外侧(即栅电极50侧)的蓄积区16的端部位置记为P1。其他的端部位置P2、P3、P4与图5的例子相同。
本例的蓄积区16在Y轴方向上形成到比接触孔54的端部位置P2靠外侧的位置。即，蓄积区16的端部位置P1配置于比接触孔54的端部位置P2靠外侧的位置。在本例中，由于设有载流子通过区19，所以即使将蓄积区16形成到比接触孔54靠外侧的位置，也能够抑制耐量的降低。另外，通过将蓄积区16形成到比接触孔54靠外侧的位置，从而即使在端部区域也能够蓄积一定的载流子。
应予说明，蓄积区16的端部位置P1可以配置在比接触区15的端部位置P4靠内侧的位置。由此，能够抑制在关断时从端部区域的空穴的吸引被蓄积区16阻碍这一情形。
图12是表示与Y-Z面平行的面中的台面部94的截面的一个例子的图。在台面部94的上表面，沿着Y轴方向交替地配置有接触区15和发射区12。
如上所述，载流子通过区19也设置在接触区15中的、与发射区12邻接的端部21的下方。载流子通过区19的与接触区15的一个端部21重叠的部分的Y轴方向上的长度L可以为接触区15的Y轴方向上的宽度的10％以上，也可以为20％以上。长度L可以为接触区15的Y轴方向上的宽度的30％以下。
图13是表示与Y-Z面平行的面中的台面部94的截面的另一例的图。本例的蓄积区16包括形成在预定的深度位置的第一蓄积区16-1和形成在比第一蓄积区16-1浅的位置的第二蓄积区16-2。第二蓄积区16-2在Y轴方向上比第一蓄积区16-1靠近发射区12。即，第二蓄积区16-2在Y轴方向上配置于第一蓄积区16-1与发射区12之间。
第一蓄积区16-1配置在基区14与漂移区18之间。第二蓄积区16-2可以与接触区15接触，也可以与接触区15分离。另外，第二蓄积区16-2的至少一部分也可以形成在接触区15内。另外，第一蓄积区16-1和第二蓄积区16-2可以连续地形成，也可以相互分离地形成。
如上所述，如果用于形成蓄积区16的掩模110产生超过部分112，则有时在超过部分112的下方会形成浅的第二蓄积区16-2。在本例中，第一蓄积区16-1和第二蓄积区16-2均形成在接触区15的下方，没有形成在发射区12的下方。因此，即使在形成有第二蓄积区16-2的情况下，也不会对半导体装置100的阈值电压等特性造成影响。
应予说明，优选以掩模110的端部与接触区15的端部重叠的方式配置掩模110。由此，即使在掩模110产生超过部分112的情况下，也能够以不与发射区12重叠的方式配置形成于超过部分112的下方的第二蓄积区16-2。
图14是表示半导体装置400的一个例子的俯视图。在本例的二极管部80中，与图1～图13中示出的任一半导体装置相比，N+型的阴极区82的外侧的端部向Y轴正方向后退。在图14中虽然未图示集电区22，但晶体管部70和二极管部80可以具有集电区22。本例的晶体管部70与半导体装置100、半导体装置200或半导体装置300同样地在下表面侧的整个面具有集电区22。与此相对，本例的二极管部80在下表面侧的一部分具有集电区22，在下表面侧的另一部分具有阴极区82。即，在本例的二极管部80的下表面侧，在没有设置集电区22的区域设有阴极区82。
二极管部80的集电区22的内侧的端部可以位于比晶体管部70的蓄积区16的外侧的端部靠内侧的位置，可以位于比晶体管部70中设置于Y轴方向的最外侧的发射区12的外侧的端部靠内侧的位置。应予说明，在本例中，二极管部80的集电区22的内侧的端部与二极管部80的阴极区82的外侧的端部一致。在本例中，将从二极管部80的集电区22的内侧的端部到晶体管部70的蓄积区16的外侧端部为止的Y轴方向上的长度称为L。在一个例子中，长度L可以为200μm。
图15是表示图14中示出的半导体装置400的c-c’截面的一个例子的图。图14是二极管部80中的Y-Z截面。接触区15附近的虚线表示图14中的晶体管部70的蓄积区16的外侧的端部的Y轴方向的位置。相对于此，集电区22与阴极区82的边界位于比晶体管部70的蓄积区16的外侧的端部靠Y轴正方向长度L的位置。
在本例中，在二极管部80中由于P+型的集电区22扩展，所以容易从集电区22向漂移区18注入空穴。由此，例如，在发生串联连接的上臂与下臂同时导通的串联臂短路的情况下，通过从背面侧注入空穴，能够防止背面处的雪崩。另外，虽然图15所示的阱区17的弯曲部分容易因电场集中而导致雪崩，但是通过来自背面侧的空穴注入，能够抑制该雪崩。
图16是表示半导体装置500的一个例子的俯视图。半导体装置500具备相对于在图1～图6中说明的各方式的半导体装置100不同的结构的边界台面部94-1。半导体装置500的其他结构可以与任一方式的半导体装置100相同。
边界台面部94-1在晶体管部70侧具备1个以上的边界台面部94-1A，该边界台面部94-1A的在半导体基板的上表面露出的接触区15的面积大于基区14的露出的面积。边界台面部94-1可以具备多个边界台面部94-1A。另外，边界台面部94-1在二极管部80侧具备1个以上的边界台面部94-1B，该边界台面部94-1B的在半导体基板的上表面露出的接触区15的面积小于基区14的露出的面积。边界台面部94-1可以具备多个边界台面部94-1B。
晶体管部70的台面部94中的位于最靠二极管部80侧的位置的台面部94沿着排列方向与边界台面部94-1A相邻。二极管部80的台面部94中的位于最靠晶体管部70侧的位置的台面部94沿着排列方向与边界台面部94-1B相邻。边界台面部94-1A可以被虚设沟槽部30夹持。边界台面部94-1B可以被虚设沟槽部30夹持。
应予说明，将图5所示的从发射区12的端部位置P3到蓄积区16的端部位置P1为止的距离记为Df。另外，将从蓄积区16的端部位置P1到接触区15的端部位置P4为止的距离记为Dg。
图17是表示图16中示出的半导体装置500的a-a’截面的一个例子的图。a-a’截面是与X-Z面平行且穿过晶体管部70的发射区12的截面。在图16中，省略发射电极52和集电电极24的图示。边界台面部94-1A和边界台面部94-1B在对应的半导体基板的下表面(即，背面)具备集电区22。集电区22可以从晶体管部70延伸。另外，在图17中，一并示出g-g’截面中的掺杂浓度(/cm3)和缺陷浓度(/cm3)的分布例。浓度分布中的实线表示掺杂浓度，虚线表示缺陷浓度。
在X轴方向上，将从具有发射区12的台面部94-2与边界台面部94-1A之间的虚设沟槽部30-2起到边界台面部94-1A与边界台面部94-1B之间的虚设沟槽部30为止的距离记为Dd。将从边界台面部94-1A与边界台面部94-1B之间的虚设沟槽部30起到晶体管部70与二极管部80的边界为止的距离记为De。应予说明，虚设沟槽部30的位置是指虚设沟槽部30的X轴方向上的中央的位置。另外，在Z轴方向上，将从半导体基板10的下表面到基区14的下表面为止的距离记为Dt。
距离Dd可以大于距离De。在晶体管部70关断时，能够有效地吸引少数载流子，防止关断破坏。少数载流子在本例中为空穴。
另一方面，距离De可以大于距离Dd。在二极管部80处于导通状态时，从边界台面部94-1A和边界台面部94-1B这两方注入少数载流子。边界台面部94-1A的浓度比基区14高的接触区15的面积比例大于交界台面部94-1B的接触区15的面积比例。因此，在二极管部80处于导通状态时，在边界台面部94-1和二极管部80的沟槽部排列方向的端部，少数载流子的浓度变高，可能变得容易发生反向恢复时的破坏。通过使距离De大于距离Dd，从而能够使边界台面部94-1A与阴极区82分离，抑制少数载流子的浓度增加。
距离Dd与距离De的和可以与距离Da一致(Dd+De＝Da)。距离Da与距离Dt的和(Da+Dt)可以大于100μm且小于150μm。
距离Dd与距离De的和，或者距离Da可以大于距离Df，该距离Df是从发射区12的端部位置P3到蓄积区16的端部位置P1为止的距离。或者，距离Dd与距离De的和，或者距离Da可以大于Dg，该Dg是从蓄积区16的端部位置P1到接触区15的端部位置P4为止的距离。由此，在晶体管部70关断时，能够有效地进行少数载流子的吸引。另外，能够在二极管部80的导通时，抑制边界台面部94-1和/或二极管部80的少数载流子的注入和蓄积，防止发生反向恢复破坏。
距离Dd与距离De的和，或者距离Da可以大于距离Dh，该距离Dh是从边界台面部94-1的基区14的底面起到寿命控制体96的缺陷浓度的峰值位置为止的距离。进而，距离Dd或距离De可以大于距离Dh，该距离Dh是从边界台面部94-1A或边界台面部94-1B的基区14的底面起到寿命控制体96的缺陷浓度的峰值位置为止的距离。由此，在晶体管部70关断时，能够有效地进行少数载流子的吸引。另外，能够在二极管部80的导通时抑制边界台面部94-1和/或二极管部80的少数载流子的注入和蓄积，防止发生反向恢复破坏。
距离Dd与距离De的和，或者距离Da可以大于距离Di，该距离Di是从边界台面部94-1的基区14的底面起到掺杂浓度变得比半导体基板的掺杂浓度高的位置为止的距离。进而，距离Dd与距离De的和，或者距离Da可以大于距离Dj，该距离Dj是从边界台面部94-1的基区14的底面起到缓冲区20中的掺杂浓度的多个峰值位置中的最靠半导体基板的上表面侧的峰值位置为止的距离。由此，能够在晶体管部70关断时有效地进行少数载流子的吸引。另外，能够在二极管部80的导通时抑制边界台面部94-1和/或二极管部80的少数载流子的注入和蓄积，防止发生反向恢复破坏。
缓冲区20中的掺杂浓度的峰值位置的区域可以是含有氢供体(donor)的区域。氢供体可以通过质子注入形成。氢供体可以是由空穴、氧和氢形成的VOH复合缺陷。从掺杂浓度变得比半导体基板的掺杂浓度高的位置起到缓冲区20中的掺杂浓度的多个峰值位置中的最靠半导体基板的上表面侧的峰值位置为止的区域F的掺杂浓度可以大致平稳。进而，区域F可以是包含氢供体的区域。对于区域F而言，与没有形成寿命控制体96的区域的下方相比，在形成了寿命控制体96的区域的下方，在深度方向上可以较长地形成区域F。在从半导体基板的下表面照射寿命控制体96的情况下，在形成了寿命控制体96的区域的下方的区域较多地形成缺陷，来自缓冲区20的氢变得容易扩散。
距离Dd与距离De的和，或者距离Da可以小于从半导体基板10的下表面到基区14的下表面为止的距离Dt。如果距离Dd与距离De的和，或者距离Da大于距离Dt，则关断时的少数载流子的吸引和反向恢复破坏的防止的效果饱和，并且对电流的传导没有贡献的区域(无效区域)增加，因此导通损耗和/或开关损耗增加。特别是，距离Dd可以小于距离Dt。
距离Dd与距离De的和，或者距离Da可以大于半导体基板的热扩散长度Lt。如果将半导体基板的热传导度记为κ，将单位体积的热容量记为C，将半导体基板的热扩散系数记为α，则表示为α＝κ/C。将热扩散的预定的时间记为t，则热扩散长度Lt表示为Lt＝2(αt)0.5。作为一个例子，在半导体基板为硅(silicon)的情况下，例如α＝1.5×10-5(m2/s)左右，如果在1次的开关(例如1次的关断或反向恢复)中进行t＝1μs左右发热，则Lt为7.7μm。因此，距离Dd与距离De的和，或者距离Da例如可以大于7.7μm。可以使距离Dd或距离De大于热扩散长度Lt。如果晶体管部70的发热对二极管部80造成影响，则二极管部80的温度也增加。同样地，如果二极管部80的发热对晶体管部70造成影响，则晶体管部70的温度也增加。由于温度的增加，少数载流子的浓度增加，所以必须相应地进行更多的载流子的吸引。如果使距离Dd、距离De或距离Da等大于热扩散长度Lt，则能够抑制温度上升的影响，因此载流子的吸引变得容易。热扩散的预定的时间t可以是1次的开关所需要的时间，可以为0.1μs～10μs，例如为1μs。
应予说明，即使在不具备上述的边界台面部94-1B的例子(例如图1～图6的半导体装置100、图8～图13的半导体装置300、图14～图15的半导体装置400或者它们的组合的例子等)中，通过使本例的距离De为0，也可以满足上述关系。
以上，利用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式记载的范围。对上述实施方式可以进行各种变更或改良对于本领域技术人员而言是明了的。根据权利要求书的记载可知该进行了各种变更或改良而得到的方式也包括在本发明的技术范围内。
本说明书中的“上”、“下”、“上方”、“下方”、“上表面”、“下表面”的用语不限定于重力方向上的上下方向。这些用语是指预定的轴上的相对的方向。
权利要求书(按照条约第19条的修改)
1.(修改后)
一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
晶体管部，其形成于所述半导体基板；以及
二极管部，其与所述晶体管部邻接而形成于所述半导体基板，
在所述晶体管部和所述二极管部形成有多个沟槽部和多个台面部，所述多个沟槽部分别沿着预定的排列方向排列，所述多个台面部形成于各个沟槽部之间，
所述多个台面部中的、位于所述晶体管部与所述二极管部的边界处的至少一个边界台面部在所述半导体基板的上表面具有浓度比所述基区的浓度高的第二导电型的接触区，
所述边界台面部中的所述接触区的面积大于其他台面部中的所述接触区的面积，
所述多个沟槽部中的、比与所述边界台面部邻接的沟槽部更靠所述晶体管部侧设置的至少一个沟槽部是虚设沟槽部。
2.根据权利要求1所述的半导体装置，其特征在于，所述边界台面部中的至少一个边界台面部设置于所述晶体管部。
3.根据权利要求1或2所述的半导体装置，其特征在于，在形成于所述晶体管部的所述台面部中的至少一个台面部，在所述基区与所述漂移区之间设置有浓度比所述漂移区的浓度高的第一导电型的蓄积区，
在所述边界台面部中的至少一个边界台面部，未设置所述蓄积区。
4.根据权利要求3所述的半导体装置，其特征在于，所述多个沟槽部中的与所述边界台面部邻接的沟槽部是虚设沟槽部。
5.(删除)
6.(修改后)
根据权利要求4所述的半导体装置，其特征在于，所述蓄积区具有：
第一蓄积区，其形成于预定的深度位置；以及
第二蓄积区，其形成于比所述第一蓄积区接近于所述二极管部且比所述第一蓄积区浅的位置，
与所述第二蓄积区邻接的沟槽部也是虚设沟槽部。
7.根据权利要求6所述的半导体装置，其特征在于，所述二极管部在所述半导体基板的上表面侧具有寿命控制体，
所述晶体管部在形成有所述第一蓄积区的区域中，在所述半导体基板的上表面侧不具有所述寿命控制体。
8.根据权利要求7所述的半导体装置，其特征在于，所述边界台面部在所述半导体基板的上表面侧具有寿命控制体。
9.根据权利要求6～8中任一项所述的半导体装置，其特征在于，比所述边界台面部靠所述晶体管部侧的所述台面部在所述半导体基板的上表面具有第一导电型的发射区和所述接触区，所述发射区的浓度比所述漂移区的浓度高，
所述边界台面部不具有所述发射区。
10.根据权利要求6～9中任一项所述的半导体装置，其特征在于，比所述边界台面部靠所述二极管部侧的所述台面部中的至少一部分台面部在所述半导体基板的上表面具有所述基区。
11.根据权利要求9所述的半导体装置，其特征在于，在将从所述晶体管部与所述二极管部的边界起到具有所述发射区的所述台面部与所述边界台面部之间的所述沟槽部为止的距离记为Da，将从所述半导体基板的下表面起到所述基区的下表面为止的距离记为Dt的情况下，
100μm＜Da+Dt＜150μm。
12.根据权利要求9所述的半导体装置，其特征在于，各个沟槽部在所述半导体基板的上表面沿着与所述排列方向不同的延伸方向延伸而形成，
比所述边界台面部靠所述晶体管部侧的所述台面部在所述半导体基板的上表面沿着所述延伸方向交替地具有所述发射区和所述接触区，
在所述延伸方向上，所述蓄积区形成到比形成于最外侧的所述发射区的端部靠外侧的位置。
13.根据权利要求12所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
14.根据权利要求12所述的半导体装置，其特征在于，在所述发射区的下方的至少一部分区域中，具有未形成所述蓄积区的载流子通过区。
15.根据权利要求14所述的半导体装置，其特征在于，在所述发射区的下方的整个区域设有所述载流子通过区。
16.根据权利要求15所述的半导体装置，其特征在于，所述载流子通过区也被设置于所述接触区中的与所述发射区邻接的端部的下方。
17.根据权利要求14～16中任一项所述的半导体装置，其特征在于，所述蓄积区具有：
第一蓄积区，其形成于预定的深度位置；以及
第二蓄积区，其形成于比所述第一蓄积区接近于所述发射区且比所述第一蓄积区浅的位置，
所述第一蓄积区和所述第二蓄积区均形成于所述接触区的下方。
18.根据权利要求14～17中任一项所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述蓄积区形成到比所述接触孔的端部靠外侧的位置。
19.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
沟槽部，其在所述半导体基板的上表面，在预定的延伸方向上延伸而形成，且贯穿所述基区；
所述第一导电型的发射区和所述第二导电型的接触区，所述发射区和所述接触区在所述半导体基板的上表面沿着所述延伸方向交替地形成于与所述沟槽部邻接的区域，且所述发射区的浓度比所述漂移区的浓度高，所述接触区的浓度比所述基区的浓度高；以及
所述第一导电型的蓄积区，其形成于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高，
在所述延伸方向上，所述蓄积区形成到比形成于最外侧的所述发射区的端部靠外侧的位置。
20.根据权利要求19所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
21.根据权利要求19或20所述的半导体装置，其特征在于，所述蓄积区的所述延伸方向上的端部越靠外侧则形成于越浅的位置。
22.根据权利要求19～21中任一项所述的半导体装置，其特征在于，所述半导体装置还具备所述第二导电型的阱区，所述阱区在所述半导体基板的上表面形成于比所述接触区靠外侧的位置，且浓度比所述基区的浓度高，
在所述半导体基板的上表面，所述基区形成于所述接触区与所述阱区之间。
23.根据权利要求20所述的半导体装置，其特征在于，在所述延伸方向上，从所述发射区的端部到所述蓄积区的端部为止的距离短于从所述蓄积区的端部到所述接触孔的端部为止的距离。
24.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
沟槽部，其在所述半导体基板的上表面，在预定的延伸方向上延伸而形成，且贯穿所述基区；
所述第一导电型的发射区和所述第二导电型的接触区，所述发射区和所述接触区在所述半导体基板的上表面沿着所述延伸方向交替地形成于与所述沟槽部邻接的区域，且所述发射区的浓度比所述漂移区的浓度高，所述接触区的浓度比所述基区的浓度高；
所述第一导电型的蓄积区，其形成于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高；以及
层间绝缘膜，其形成于所述半导体基板的上表面，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
25.根据权利要求1或2所述的半导体装置，其特征在于，所述晶体管部和所述二极管部还具备第二导电型的集电区，该集电区至少形成于在与所述排列方向不同的延伸方向设置在最外侧的所述接触区的下方，
所述晶体管部还具备所述第一导电型的蓄积区，所述蓄积区设置于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高，
所述二极管部的所述集电区的内侧的端部位于比所述晶体管部的所述蓄积区的外侧的端部靠内侧的位置。
26.根据权利要求25所述的半导体装置，其特征在于，所述晶体管部还具备浓度比所述漂移区的浓度高的第一导电型的发射区，
所述二极管部的所述集电区的内侧的端部位于比在所述晶体管部中设置于所述延伸方向的最外侧的所述发射区的外侧的端部靠内侧的位置。
27.根据权利要求19～24中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
晶体管部，其形成于所述半导体基板；以及
二极管部，其与所述晶体管部邻接而形成于所述半导体基板，
所述晶体管部和所述二极管部还具有第二导电型的集电区，该集电区至少形成于在所述延伸方向设置在最外侧的所述接触区的下方，
所述二极管部的所述集电区的内侧的端部位于比所述晶体管部的所述蓄积区的外侧的端部靠内侧的位置。
28.根据权利要求27所述的半导体装置，其特征在于，所述二极管部的所述集电区的内侧的端部位于比在所述晶体管部中设置于所述延伸方向的最外侧的所述发射区的外侧的端部靠内侧的位置。
29.(追加)
根据权利要求1～8中任一项所述的半导体装置，其特征在于，比所述边界台面部靠所述晶体管部侧的所述台面部在所述半导体基板的上表面具有浓度比所述漂移区的浓度高的第一导电型的发射区，
所述多个沟槽部中的、位于所述边界台面部与所述晶体管部的台面部之间的沟槽部是虚设沟槽部，
该虚设沟槽部与所述发射区接触。
30.(追加)
根据权利要求1或2所述的半导体装置，其特征在于，在所述二极管部的台面部不设置浓度比所述漂移区的浓度高的第一导电型的蓄积区。
31.(追加)
根据权利要求19所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触区形成到比所述接触孔靠外侧的位置。
32.(追加)
根据权利要求24所述的半导体装置，其特征在于，在所述延伸方向上，所述接触区形成到比所述接触孔靠外侧的位置。
33.(追加)
根据权利要求31或32所述的半导体装置，其特征在于，在所述延伸方向上，从所述发射区的端部位置到所述蓄积区的端部位置为止的距离短于从所述蓄积区的端部位置到所述接触孔的端部位置为止的距离。
34.(追加)
根据权利要求19或24所述的半导体装置，其特征在于，在所述延伸方向上，所述蓄积区的前端比所述发射区的下方的所述蓄积区浅。
35.(追加)
根据权利要求1所述的半导体装置，其特征在于，在所述边界台面部的至少一个边界台面部中，在所述半导体基板的上表面露出的所述基区的面积大于所述接触区的露出的面积。
36.(追加)
根据权利要求35所述的半导体装置，其特征在于，在所述半导体基板的上表面露出的所述基区的面积大于所述接触区的露出的面积的所述边界台面部与所述二极管部邻接。
37.(追加)
根据权利要求35或36所述的半导体装置，其特征在于，在所述半导体基板的上表面露出的所述基区的面积大于所述接触区的露出的面积的所述边界台面部被虚设沟槽部夹持。
38.(追加)
根据权利要求9所述的半导体装置，其特征在于，在将从所述晶体管部与所述二极管部的边界起到具有所述发射区的所述台面部与所述边界台面部之间的所述沟槽部为止的距离记为Da，将所述延伸方向上的从所述发射区的端部位置到所述蓄积区的端部位置为止的距离记为Df的情况下，Da＞Df。
39.(追加)
根据权利要求9所述的半导体装置，其特征在于，所述二极管部在所述半导体基板的上表面侧具有寿命控制体，
在将从所述晶体管部与所述二极管部的边界起到具有所述发射区的所述台面部与所述边界台面部之间的所述沟槽部为止的距离记为Da，将从所述半导体基板的下表面起到所述基区的下表面为止的距离记为Dt，将从所述边界台面部的所述基区的底面起到所述寿命控制体的缺陷浓度的峰值位置为止的距离记为Dh的情况下，Dh＜Da＜Dt。
40.(追加)
根据权利要求9所述的半导体装置，其特征在于，将从所述晶体管部与所述二极管部的边界起到具有所述发射区的所述台面部与所述边界台面部之间的所述沟槽部为止的距离记为Da，所述距离Da大于所述半导体基板的热扩散长度Lt。

Claims (28)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
晶体管部，其形成于所述半导体基板；以及
二极管部，其与所述晶体管部邻接而形成于所述半导体基板，
在所述晶体管部和所述二极管部形成有多个沟槽部和多个台面部，所述多个沟槽部分别沿着预定的排列方向排列，所述多个台面部形成于各个沟槽部之间，
所述多个台面部中的、位于所述晶体管部与所述二极管部的边界处的至少一个边界台面部在所述半导体基板的上表面具有浓度比所述基区的浓度高的第二导电型的接触区，
所述边界台面部中的所述接触区的面积大于其他台面部中的所述接触区的面积。
2.根据权利要求1所述的半导体装置，其特征在于，所述边界台面部中的至少一个边界台面部设置于所述晶体管部。
3.根据权利要求1或2所述的半导体装置，其特征在于，在形成于所述晶体管部的所述台面部中的至少一个台面部，在所述基区与所述漂移区之间设置有浓度比所述漂移区的浓度高的第一导电型的蓄积区，
在所述边界台面部中的至少一个边界台面部，未设置所述蓄积区。
4.根据权利要求3所述的半导体装置，其特征在于，所述多个沟槽部中的与所述边界台面部邻接的沟槽部是虚设沟槽部。
5.根据权利要求4所述的半导体装置，其特征在于，所述多个沟槽部中的、比与所述边界台面部邻接的沟槽部更靠所述晶体管部侧设置的至少一个沟槽部也是虚设沟槽部。
6.根据权利要求4或5所述的半导体装置，其特征在于，所述蓄积区具有：
第一蓄积区，其形成于预定的深度位置；以及
第二蓄积区，其形成于比所述第一蓄积区接近于所述二极管部且比所述第一蓄积区浅的位置，
与所述第二蓄积区邻接的沟槽部也是虚设沟槽部。
7.根据权利要求6所述的半导体装置，其特征在于，所述二极管部在所述半导体基板的上表面侧具有寿命控制体，
所述晶体管部在形成有所述第一蓄积区的区域中，在所述半导体基板的上表面侧不具有所述寿命控制体。
8.根据权利要求7所述的半导体装置，其特征在于，所述边界台面部在所述半导体基板的上表面侧具有寿命控制体。
9.根据权利要求6～8中任一项所述的半导体装置，其特征在于，比所述边界台面部靠所述晶体管部侧的所述台面部在所述半导体基板的上表面具有第一导电型的发射区和所述接触区，所述发射区的浓度比所述漂移区的浓度高，
所述边界台面部不具有所述发射区。
10.根据权利要求6～9中任一项所述的半导体装置，其特征在于，比所述边界台面部靠所述二极管部侧的所述台面部中的至少一部分台面部在所述半导体基板的上表面具有所述基区。
11.根据权利要求9所述的半导体装置，其特征在于，在将从所述晶体管部与所述二极管部的边界起到具有所述发射区的所述台面部与所述边界台面部之间的所述沟槽部为止的距离记为Da，将从所述半导体基板的下表面起到所述基区的下表面为止的距离记为Dt的情况下，
100μm＜Da+Dt＜150μm。
12.根据权利要求9所述的半导体装置，其特征在于，各个沟槽部在所述半导体基板的上表面沿着与所述排列方向不同的延伸方向延伸而形成，
比所述边界台面部靠所述晶体管部侧的所述台面部在所述半导体基板的上表面沿着所述延伸方向交替地具有所述发射区和所述接触区，
在所述延伸方向上，所述蓄积区形成到比形成于最外侧的所述发射区的端部靠外侧的位置。
13.根据权利要求12所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
14.根据权利要求12所述的半导体装置，其特征在于，在所述发射区的下方的至少一部分区域中，具有未形成所述蓄积区的载流子通过区。
15.根据权利要求14所述的半导体装置，其特征在于，在所述发射区的下方的整个区域设有所述载流子通过区。
16.根据权利要求15所述的半导体装置，其特征在于，所述载流子通过区也被设置于所述接触区中的与所述发射区邻接的端部的下方。
17.根据权利要求14～16中任一项所述的半导体装置，其特征在于，所述蓄积区具有：
第一蓄积区，其形成于预定的深度位置；以及
第二蓄积区，其形成于比所述第一蓄积区接近于所述发射区且比所述第一蓄积区浅的位置，
所述第一蓄积区和所述第二蓄积区均形成于所述接触区的下方。
18.根据权利要求14～17中任一项所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述蓄积区形成到比所述接触孔的端部靠外侧的位置。
19.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
沟槽部，其在所述半导体基板的上表面，在预定的延伸方向上延伸而形成，且贯穿所述基区；
所述第一导电型的发射区和所述第二导电型的接触区，所述发射区和所述接触区在所述半导体基板的上表面沿着所述延伸方向交替地形成于与所述沟槽部邻接的区域，且所述发射区的浓度比所述漂移区的浓度高，所述接触区的浓度比所述基区的浓度高；以及
所述第一导电型的蓄积区，其形成于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高，
在所述延伸方向上，所述蓄积区形成到比形成于最外侧的所述发射区的端部靠外侧的位置。
20.根据权利要求19所述的半导体装置，其特征在于，所述半导体装置还具备形成于所述半导体基板的上表面的层间绝缘膜，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
21.根据权利要求19或20所述的半导体装置，其特征在于，所述蓄积区的所述延伸方向上的端部越靠外侧则形成于越浅的位置。
22.根据权利要求19～21中任一项所述的半导体装置，其特征在于，所述半导体装置还具备所述第二导电型的阱区，所述阱区在所述半导体基板的上表面形成于比所述接触区靠外侧的位置，且浓度比所述基区的浓度高，
在所述半导体基板的上表面，所述基区形成于所述接触区与所述阱区之间。
23.根据权利要求20所述的半导体装置，其特征在于，在所述延伸方向上，从所述发射区的端部到所述蓄积区的端部为止的距离短于从所述蓄积区的端部到所述接触孔的端部为止的距离。
24.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区和设置于所述漂移区的上方的第二导电型的基区；
沟槽部，其在所述半导体基板的上表面，在预定的延伸方向上延伸而形成，且贯穿所述基区；
所述第一导电型的发射区和所述第二导电型的接触区，所述发射区和所述接触区在所述半导体基板的上表面沿着所述延伸方向交替地形成于与所述沟槽部邻接的区域，且所述发射区的浓度比所述漂移区的浓度高，所述接触区的浓度比所述基区的浓度高；
所述第一导电型的蓄积区，其形成于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高；以及
层间绝缘膜，其形成于所述半导体基板的上表面，
在所述层间绝缘膜形成有使所述发射区和所述接触区露出的接触孔，
在所述延伸方向上，所述接触孔形成到比所述蓄积区的端部靠外侧的位置。
25.根据权利要求1或2所述的半导体装置，其特征在于，所述晶体管部和所述二极管部还具备第二导电型的集电区，该集电区至少形成于在与所述排列方向不同的延伸方向设置在最外侧的所述接触区的下方，
所述晶体管部还具备所述第一导电型的蓄积区，所述蓄积区设置于所述基区与所述漂移区之间，且浓度比所述漂移区的浓度高，
所述二极管部的所述集电区的内侧的端部位于比所述晶体管部的所述蓄积区的外侧的端部靠内侧的位置。
26.根据权利要求25所述的半导体装置，其特征在于，所述晶体管部还具备浓度比所述漂移区的浓度高的第一导电型的发射区，
所述二极管部的所述集电区的内侧的端部位于比在所述晶体管部中设置于所述延伸方向的最外侧的所述发射区的外侧的端部靠内侧的位置。
27.根据权利要求19～24中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
晶体管部，其形成于所述半导体基板；以及
二极管部，其与所述晶体管部邻接而形成于所述半导体基板，
所述晶体管部和所述二极管部还具有第二导电型的集电区，该集电区至少形成于在所述延伸方向设置在最外侧的所述接触区的下方，
所述二极管部的所述集电区的内侧的端部位于比所述晶体管部的所述蓄积区的外侧的端部靠内侧的位置。
28.根据权利要求27所述的半导体装置，其特征在于，所述二极管部的所述集电区的内侧的端部位于比在所述晶体管部中设置于所述延伸方向的最外侧的所述发射区的外侧的端部靠内侧的位置。
CN201780002868.7A 2016-03-10 2017-03-10 半导体装置 Active CN107924951B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016-047188 2016-03-10
JP2016047188 2016-03-10
JP2016-201972 2016-10-13
JP2016201972 2016-10-13
JP2017-024925 2017-02-14
JP2017024925 2017-02-14
PCT/JP2017/009843 WO2017155122A1 (ja) 2016-03-10 2017-03-10 半導体装置

Publications (2)

Publication Number Publication Date
CN107924951A true CN107924951A (zh) 2018-04-17
CN107924951B CN107924951B (zh) 2021-11-23

Family

ID=59790560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002868.7A Active CN107924951B (zh) 2016-03-10 2017-03-10 半导体装置

Country Status (5)

Country Link
US (4) US10930647B2 (zh)
JP (2) JP6604430B2 (zh)
CN (1) CN107924951B (zh)
DE (1) DE112017000079T5 (zh)
WO (1) WO2017155122A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355595B2 (en) * 2019-01-18 2022-06-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP6645594B2 (ja) 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
CN110574169B (zh) 2017-11-16 2023-06-23 富士电机株式会社 半导体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置
WO2019116696A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP6947281B2 (ja) 2018-02-14 2021-10-13 富士電機株式会社 半導体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
CN111052393B (zh) 2018-02-14 2023-11-14 富士电机株式会社 半导体装置
CN111656497B (zh) * 2018-08-14 2023-08-08 富士电机株式会社 半导体装置及制造方法
US11145717B2 (en) * 2018-10-01 2021-10-12 Pakal Technologies, Inc. Cellular insulated gate power device with edge design to prevent failure near edge
JP7200739B2 (ja) * 2019-02-21 2023-01-10 株式会社デンソー 半導体装置
DE112019003399T5 (de) 2019-02-27 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7395844B2 (ja) 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
CN115552633A (zh) 2020-05-29 2022-12-30 三菱电机株式会社 半导体装置和电力设备
DE112021000202T5 (de) * 2020-07-03 2022-08-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
DE112021000309T5 (de) 2020-08-24 2022-10-13 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977570A (en) * 1995-07-19 1999-11-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN101246900A (zh) * 2007-02-16 2008-08-20 三菱电机株式会社 半导体器件及其制造方法
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
CN103765582A (zh) * 2011-08-30 2014-04-30 丰田自动车株式会社 半导体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN104995737A (zh) * 2013-02-13 2015-10-21 丰田自动车株式会社 半导体装置
JP2015185742A (ja) * 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2016029710A (ja) * 2014-07-14 2016-03-03 株式会社デンソー 半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5167741B2 (ja) 2007-09-21 2013-03-21 株式会社デンソー 半導体装置
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5410133B2 (ja) 2009-03-30 2014-02-05 富士電機株式会社 半導体装置およびその制御方法
EP2546882B1 (en) * 2010-03-09 2018-04-18 Fuji Electric Co., Ltd. Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5831598B2 (ja) 2010-12-08 2015-12-09 株式会社デンソー 絶縁ゲート型半導体装置
US9082812B2 (en) * 2011-03-16 2015-07-14 Fuji Electric Co., Ltd. Semiconductor device including a counter layer, for power conversion and method of manufacturing the same
WO2013136898A1 (ja) * 2012-03-16 2013-09-19 富士電機株式会社 半導体装置
WO2014168171A1 (ja) * 2013-04-11 2014-10-16 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
EP2966683B1 (en) * 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Semiconductor device
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US10361191B2 (en) 2014-08-26 2019-07-23 Mitsubishi Electric Corporation Semiconductor device
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
JP6597102B2 (ja) * 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN107851666B (zh) * 2016-02-15 2021-11-23 富士电机株式会社 半导体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977570A (en) * 1995-07-19 1999-11-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
CN101246900A (zh) * 2007-02-16 2008-08-20 三菱电机株式会社 半导体器件及其制造方法
CN103765582A (zh) * 2011-08-30 2014-04-30 丰田自动车株式会社 半导体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
CN104995737A (zh) * 2013-02-13 2015-10-21 丰田自动车株式会社 半导体装置
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
CN104900690A (zh) * 2014-03-03 2015-09-09 丰田自动车株式会社 半导体装置
CN104916670A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
JP2015185742A (ja) * 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2016029710A (ja) * 2014-07-14 2016-03-03 株式会社デンソー 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355595B2 (en) * 2019-01-18 2022-06-07 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
US20210175231A1 (en) 2021-06-10
US11430784B2 (en) 2022-08-30
JP6791312B2 (ja) 2020-11-25
JP6604430B2 (ja) 2019-11-13
JPWO2017155122A1 (ja) 2018-07-12
CN107924951B (zh) 2021-11-23
WO2017155122A1 (ja) 2017-09-14
US10930647B2 (en) 2021-02-23
DE112017000079T5 (de) 2018-05-17
US20220392891A1 (en) 2022-12-08
JP2019195093A (ja) 2019-11-07
US20230361111A1 (en) 2023-11-09
US11735584B2 (en) 2023-08-22
US20180182754A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN107924951A (zh) 半导体装置
CN107958906A (zh) 半导体装置
CN105679814B (zh) 功率用半导体装置
CN104752511B (zh) 场效应半导体器件及其制造
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US9159819B2 (en) Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
CN104221153B (zh) 半导体装置
US20170288066A1 (en) Diode structures with controlled injection efficiency for fast switching
CN108604594A (zh) 半导体装置及半导体装置的制造方法
CN108074924A (zh) 半导体装置
CN104716168B (zh) 带有复合区的半导体器件
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
US11031494B2 (en) Silicon carbide semiconductor device having a gate electrode formed in a trench structure
CN110462838A (zh) 半导体装置
CN104157685B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN107210322A (zh) 半导体装置
CN109979935A (zh) 半导体装置及半导体装置的制造方法
CN107636835A (zh) 半导体装置及制造方法
CN106024776A (zh) 具有不同沟道宽度的复合半导体器件
CN109075199A (zh) 半导体装置
CN109075202A (zh) 半导体装置
CN109314141A (zh) 半导体装置
CN106531800A (zh) 半导体装置及其驱动方法
CN107393951A (zh) 半导体装置及半导体装置的制造方法
CN103311271A (zh) 电荷补偿半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant