CN104995737A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104995737A
CN104995737A CN201380072872.2A CN201380072872A CN104995737A CN 104995737 A CN104995737 A CN 104995737A CN 201380072872 A CN201380072872 A CN 201380072872A CN 104995737 A CN104995737 A CN 104995737A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
surface electrode
conductivity type
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380072872.2A
Other languages
English (en)
Other versions
CN104995737B (zh
Inventor
木村圭佑
龟山悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104995737A publication Critical patent/CN104995737A/zh
Application granted granted Critical
Publication of CN104995737B publication Critical patent/CN104995737B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本说明书公开了一种半导体装置，其在半导体基板上形成有至少包含IGBT区域的元件区域。IGBT区域具备集电层、漂移层、体层、被配置在从半导体基板的表面到达至漂移层的沟槽的内部的栅电极、发射层、与体层相比杂质浓度较高的接触层。在该半导体装置中，在将沿着半导体基板的表面且沟槽延伸的方向设为X方向，将沿着半导体基板的表面且与X方向正交的方向设为Y方向时，从接触层至发射层的X方向上的间隔与从接触层至沟槽的Y方向上的间隔相比较大。

Description

半导体装置
技术领域
本说明书所记载的技术涉及一种半导体装置。
背景技术
在日本专利公开公报2009-141202中公开了一种在半导体基板上形成有包含IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)区域的元件区域的半导体装置。在半导体基板的表面上设置有表面电极，在半导体基板的背面上设置有背面电极。IGBT区域具备：第一导电型的集电层，其与背面电极相接；第二导电型的漂移层，其相对于集电层而被设置在半导体基板的表面侧；第一导电型的体层，其相对于漂移层而被设置在半导体基板的表面侧，并与表面电极相接；栅电极，其被配置在从半导体基板的表面到达至漂移层的沟槽的内部，并通过绝缘膜而与半导体基板及表面电极绝缘；第二导电型的发射层，其被设置在体层与表面电极之间，并与栅电极的绝缘膜和表面电极相接；第一导电型的接触层，其被设置在体层与表面电极之间，并与表面电极相接，且与体层相比杂质浓度较高。
发明内容
发明所要解决的课题
在上述的半导体装置中，能够使IGBT区域作为二极管而发挥功能。在IGBT区域进行二极管动作时，从接触层向漂移层注入空穴。因此，为了降低二极管动作时的开关损耗，而减少从接触层向漂移层的空穴注入量是较为有效的。当缩小IGBT区域的接触层时，会减少从接触层向漂移层的空穴注入量，从而能够减少二极管动作时的开关损耗。
然而，当单纯地缩小IGBT区域的接触层时，存在IGBT动作时的RBSOA(Reverse Bias Safe Operating Area：反向偏置安全区域)耐量下降这一问题。在IGBT区域关断时，蓄积在漂移层的空穴会沿着沟槽而流动至表面附近的体层，并从表面附近的体层向接触层集中流动。此时，当沟槽与接触层的间隔被形成为较大时，体层中空穴集中流动的范围将扩大，从而容易产生闭锁。会使半导体装置的RBSOA耐量下降。
本说明书提供一种解决上述课题的技术。在本说明书中，提供一种在半导体基板上形成有IGBT区域的半导体装置中，能够确保IGBT动作时的RBSOA耐量并且减少二极管动作时的开关损耗的技术。
用于解决课题的方法
本说明书公开了一种在半导体基板上形成有至少包含IGBT区域的元件区域的半导体装置。在半导体基板的表面上设置有表面电极，在半导体基板的背面上设置有背面电极。IGBT区域具备：第一导电型的集电层，其与背面电极相接；第二导电型的漂移层，其相对于集电层而被设置在半导体基板的表面侧；第一导电型的体层，其相对于漂移层而被设置在半导体基板的表面侧，并与表面电极相接；栅电极，其被配置在从半导体基板的表面到达至漂移层的沟槽的内部，并通过绝缘膜而与半导体基板及表面电极绝缘；第二导电型的发射层，其被设置在体层与表面电极之间，并与栅电极的绝缘膜及表面电极相接；第一导电型的接触层，其被设置在体层与表面电极之间，并与表面电极相接，且与体层相比杂质浓度较高。在该半导体装置中，在将沿着半导体基板的表面且沟槽延伸的方向设为X方向，将沿着半导体基板的表面且与X方向正交的方向设为Y方向时，从接触层至发射层的X方向上的间隔与从接触层至沟槽的Y方向上的间隔相比较大。
在上述的半导体装置中，从接触层至沟槽的间隔被形成为较小。当采用这种结构时，能够在IGBT区域关断时，蓄积在漂移层中的空穴沿着沟槽而流动至表面附近的体层，并从表面附近的体层向接触层流动时，使体层中空穴集中流动的范围缩小。由此，能够抑制闭锁的发生，从而确保半导体装置的RBSOA耐量。
此外，根据上述的半导体装置，通过将从接触层至发射层的间隔设为较大，从而能够将接触层形成为较小。由此，能够对二极管动作时的向漂移层的空穴注入进行抑制，从而减少开关损耗。
附图说明
图1为实施例的半导体装置2的俯视图。
图2为表示图1的Ⅱ部的详细情况的俯视图。
图3为图2的Ⅲ-Ⅲ剖视图。
图4为图2的Ⅳ-Ⅳ剖视图。
图5为表示图1的Ⅴ部的详细情况的俯视图。
图6为表示图1的Ⅵ部的详细情况的俯视图。
具体实施方式
本说明书所公开的半导体装置能够以如下方式构成，即，还具备第二导电型的载流子蓄积层，该第二导电型的载流子蓄积层以遮断漂移层与表面电极之间的方式而被设置在体层的内部。
在具有这种载流子蓄积层的半导体装置中，通过载流子蓄积层而抑制在使IGBT区域导通时，载流子(空穴)从漂移层穿过体层而向表面电极流动的情况。因此，成为在漂移层中存在大量的载流子的状态，从而漂移层的电阻降低，进而半导体装置的导通态电压降低。而且，在IGBT区域关断时，蓄积在漂移层中的大量的空穴会沿着沟槽而流动至表面附近的体层，并从表面附近的体层向接触层流动。根据上述的半导体装置，能够在IGBT区域关断时，使体层中大量的空穴集中流动的范围缩小。由此，能够抑制闭锁的发生，从而确保半导体装置的RBSOA耐量。
本说明书所公开的半导体装置能够以如下方式构成，即，元件区域的边缘部处的从接触层至发射层的X方向上的间隔与其他部分处的从接触层至发射层的X方向上的间隔相比较小。
在IGBT区域关断时，空穴尤其会向元件区域的边缘部的接触层集中流动。因此，当将元件区域的边缘部的接触层形成为较小时，半导体装置的RBSOA耐量将会下降。在上述的半导体装置中，通过将元件区域的边缘部的接触层形成为与其他部分处的接触层相比较大，从而能够防止半导体装置的RBSOA耐量的下降。
本说明书所公开的半导体装置能够以如下方式构成，即，在半导体基板上还形成有检测IGBT区域，检测IGBT区域具备：第一导电型的检测集电层，其与背面电极相接；第二导电型的检测漂移层，其相对于检测集电层而被设置在半导体基板的表面侧；第一导电型的检测体层，其相对于检测漂移层而被设置在半导体基板的表面侧，并与表面电极相接；检测栅电极，其被配置在从半导体基板的表面到达至检测漂移层的沟槽的内部，并通过绝缘膜而与半导体基板及表面电极绝缘；第二导电型的检测发射层，其被设置在检测体层与表面电极之间，并与检测栅电极的绝缘膜及表面电极相接；第一导电型的检测接触层，其被设置在检测体层与表面电极之间，并与表面电极相接，且与检测体层相比杂质浓度较高，检测IGBT区域中的从检测接触层至检测发射层的X方向上的间隔与IGBT区域中的从接触层至发射层的X方向上的间隔相比较小。
检测区域原本破坏耐量便较低，在将检测区域的检测接触层形成为较小时，会使检测区域的破坏耐量进一步下降。在上述的半导体装置中，通过将检测区域的检测接触层设为较大，从而能够确保检测区域的破坏耐量。
实施例
图1图示了本实施例的半导体装置2。半导体装置2具备被形成在同一半导体基板上的IGBT区域4、二极管区域6以及检测区域8。半导体装置2为所谓的反向导通(RC)IGBT。以下，有时也将IGBT区域4与二极管区域6合起来称为元件区域5。
在半导体基板的表面上平行地形成有多条沟槽10(图1中未图示)。在半导体装置2中，在与沟槽10延伸的方向(X方向)正交的方向(Y方向)上相互交替地并排配置有多个IGBT区域4和多个二极管区域6。
图2至图4图示了IGBT区域4的详细情况。另外，在图2中，未图示后述的表面电极24、绝缘栅34、表面绝缘膜40以及虚设栅42。如图2至图4所示，在IGBT区域4中形成有：由杂质浓度较高的p型半导体构成的体接触层12；由杂质浓度较高的n型半导体构成的发射层14；由p型半导体构成的体层16；由杂质浓度较高的n型半导体构成的载流子蓄积层15；由杂质浓度较低的n型半导体构成的漂移层18；由n型半导体构成的缓冲层20；以及由杂质浓度较高的p型半导体构成的集电层22。体层的杂质浓度为，例如1015～1017[cm-3]左右，体接触层12的杂质浓度为，例如1017～1020[cm-3]左右。体接触层12、发射层14、体层16在半导体基板的表面上露出，并与表面电极24接触。体接触层12以及发射层14被局部地形成在体层16的表层部分上。载流子蓄积层15以遮断漂移层18与表面电极24之间的方式而被形成在体层16的内部。漂移层18被形成在体层16的背面上。缓冲层20被形成在漂移层18的背面上。集电层22被形成在缓冲层20的背面上。集电层22在半导体基板的背面上露出，并与背面电极26接触。
在二极管区域6中形成有：由杂质浓度较高的p型半导体构成的阳极接触层28；由p型半导体构成的阳极层30；由杂质浓度较低的n型半导体构成的漂移层18；由n型半导体构成的缓冲层20；以及由杂质浓度较高的n型半导体构成的阴极层32。阳极接触层28和阳极层30在半导体基板的表面上露出，并与表面电极24接触。阳极接触层28被局部地形成在阳极层30的表层部分上。漂移层18被形成在阳极层30的背面上。缓冲层20被形成在漂移层18的背面上。阴极层32被形成在缓冲层20的背面上。阴极层32在半导体基板的背面上露出，并与背面电极26接触。
在半导体装置2中，IGBT区域4的漂移层18与二极管区域6的漂移层18作为共同的层而被形成。在半导体装置2中，IGBT区域4的缓冲层20与二极管区域6的缓冲层20作为共同的层而被形成。
在IGBT区域4中，沟槽10从半导体基板的表面侧贯穿体层16以及载流子蓄积层15并到达至漂移层18的内部。在IGBT区域4的沟槽10中形成有绝缘栅34。绝缘栅34具备被形成在沟槽10的内壁上的栅极绝缘膜36以及被栅极绝缘膜36覆盖并被填充在沟槽10内的栅电极38。栅电极38通过表面绝缘膜40而与表面电极24隔离。栅电极38与栅电极端子7(参照图1)电连接。
在二极管区域6中，沟槽10从半导体基板的表面侧贯穿阳极层30并到达至漂移层18的内部。在二极管区域6的沟槽10中形成有虚设栅42。虚设栅42具备被形成在沟槽10的内侧的虚设栅极绝缘膜44以及被虚设栅极绝缘膜44覆盖并被填充在沟槽10内的虚设栅电极46。虽然在图3及图4中，虚设栅电极46通过表面绝缘膜40而与表面电极24隔离，但在未图示的部位处，虚设栅电极46与表面电极24接触，从而虚设栅电极46与表面电极24电连接。
如图2所示，在IGBT区域4中，发射层14被配置为，在并排配置的两个沟槽10之间，从一个沟槽10起沿与沟槽10延伸的方向(图中的X方向)正交的方向(图中的Y方向)延伸至另一个沟槽10为止。在俯视观察半导体基板时，体层16通过沟槽10与发射层14而被划分为矩形的范围，体接触层12被配置在划分出的体层16的中央附近。体接触层12与发射层14以彼此的角部不重叠的方式而分离配置。
在本实施例的半导体装置2中，在沿着半导体基板的表面且沟槽10延伸的方向(X方向)上的从体接触层12至发射层14的间隔被形成为，与在沿着半导体基板的表面且与沟槽10延伸的方向正交的方向(Y方向)上的从体接触层12至沟槽10的间隔相比较大。通过设为这种结构，从而能够确保从体接触层12至沟槽10的间隔较窄，并且将体接触层12形成为较小。
在IGBT区域4关断时，蓄积在与载流子蓄积层15相比靠背面侧的空穴会沿着沟槽10而流动至表面附近的体层16，并从体层16向体接触层12集中流动。此时，当沟槽10与体接触层12的间隔被形成为较大时，体层16中空穴集中流动的范围将扩大，从而容易产生闭锁。在本实施例的半导体装置2中，由于沟槽10与体接触层12的间隔被确保为较窄，因此能够使体层16中空穴集中流动的范围缩窄，从而抑制闭锁的产生。能够提高半导体装置2的RBSOA耐量。
此外，在本实施例的半导体装置2中，通过将沟槽10延伸的方向(X方向)上的从体接触层12至发射层14的间隔设为较大，从而体接触层12被形成为较小。通过设为这种结构，从而使二极管动作时的从体接触层12向漂移层18注入的空穴的注入量减少。由此，能够提高二极管动作时的反向恢复特性，从而减少开关损耗。
而且，在本实施例中，被配置在距二极管区域6的距离较近的部位处的体接触层12被形成为，在沟槽10延伸的方向(X方向)上的宽度较窄，而被配置在距二极管区域6的距离较远的部位处的体接触层12被形成为，在沟槽10延伸的方向(X方向)上的宽度较宽。即，被配置在距二极管区域6的距离较近的部位处的体接触层12被形成为较小，而被配置在距二极管区域6的距离较远的部位处的体接触层12被形成为较大。
IGBT区域4关断时的雪崩电流向IGBT区域4的中央的体接触层12集中流通。换言之，雪崩电流向IGBT区域4中距二极管区域6的距离较远的部位的体接触层12集中流通。在本实施例的半导体装置2中，由于雪崩电流集中的部位的体接触层12被形成为较大，因此能够确保IGBT动作时的雪崩耐量。
在本实施例的半导体装置2中，在IGBT区域4中雪崩电流不集中的部位(即，IGBT区域4中距二极管区域6的距离较近的部位)处，体接触层12被形成为较小。通过设为这种结构，从而使二极管动作时的从体接触层12向漂移层18注入的空穴的注入量减少。由此，能够提高二极管动作时的反向恢复特性，从而减少开关损耗。
如图5所示，在本实施例的半导体装置2中，元件区域5的边缘部处的IGBT区域4的体接触层12被形成为与其他部分处的IGBT区域4的体接触层12相比较大。由于在IGBT区域4关断时，空穴尤其向元件区域5的边缘部的体接触层12集中流动，因此当将体接触层12形成为较小时，RBSOA耐量将会下降。通过如本实施例这样，将元件区域5的边缘部处的体接触层12形成为与其他部分处的IGBT区域4的体接触层12相比较大，从而能够防止半导体装置2的RBSOA耐量的下降。
在本实施例的半导体装置2中，除了体接触层12的配置的方法以外，检测区域8具备与IGBT区域4同样的结构。检测区域8用于对在IGBT区域4中流通的电流的大小进行检测。有时也会将检测区域8的集电层22、漂移层18、体层16、载流子蓄积层15、栅电极38、发射层14、体接触层12分别称为检测集电层、检测漂移层、检测体层、检测载流子蓄积层、检测栅电极、检测发射层、检测体接触层。
如图6所示，在检测区域8中，体接触层12以与发射层14相接的方式而配置。更具体而言，在检测区域8中，体接触层12与发射层14以彼此的角部重叠的方式而接近配置。换言之，检测区域8中的体接触层12被形成为，与IGBT区域4中的体接触层12相比较大。检测区域8原本破坏耐量便较低，当将检测区域8的体接触层12形成为较小时，将会进一步降低检测区域8的破坏耐量。通过如本实施例这样，将检测区域8的体接触层12形成为较大，从而能够确保检测区域8的破坏耐量。
另外，检测区域8中的体接触层12的配置也可以全部采用图6所示的配置。或者，也可以将检测区域8的一部分设为图6所示的体接触层12的配置，而将剩余的部分设为与IGBT区域4相同的体接触层12的配置。
虽然在上述的实施例中，以半导体装置2具备IGBT区域4、二极管区域6以及检测区域8的结构为例而进行了说明，但也可以采用如下的结构，即，半导体装置2仅具备IGBT区域4和检测区域8，或者仅具备IGBT区域4的结构。
虽然在上述的实施例中，对IGBT区域4与二极管区域6具有沿着沟槽10的条状的结构的情况进行了说明，但IGBT区域4与二极管区域6也可以具有其他的形状的结构。
虽然在上述的实施例中，对IGBT区域4与二极管区域6在与沟槽10延伸的方向(X方向)正交的方向(Y方向)上相互交替地并排配置的情况进行了说明，但IGBT区域4与二极管区域6的配置的方法并不限定于此。例如，也可以采用如下的结构，即，在俯视观察半导体装置2时，二极管区域6被配置为圆形形状或矩形形状，并在其周围配置IGBT区域4的结构。
另外，虽然在上述的实施例中，对在俯视观察半导体装置2时，体接触层12被形成为矩形形状的情况进行了说明，但体接触层12也可以被形成为圆形形状或三角形形状等其他的形状。
参照附图对本发明的代表性且非限定性的具体示例进行了详细说明。该详细的说明只是旨在将用于实施本发明的优选示例的详细内容向本领域技术人员示出，而并不是旨在对本发明的范围进行限定。此外，所公开的追加特征以及发明能够与其他的特征或发明分别或者一起使用，以提供被进一步改良的半导体装置。
此外，在上述的详细的说明中所公开的特征或工序的组合并不是在最广泛的意义上实施本发明时所必须的，其只不过是用于特别地对本发明的代表性的具体示例进行说明而记载的。并且，上述的代表性的具体示例的各种特征以及权利要求书中记载的技术方案的各种特征，在提供本发明的追加且有用的实施方式时，并不一定要按照此处所记载的具体示例那样或按照所列举的顺序那样来进行组合。
本说明书和/或权利要求书所记载的全部的特征旨在独立于在实施例和/或权利要求书中所记载的特征的结构，作为对申请原始的公开以及权利要求书中所记载的特定事项的限定，而单独地且相互独立地被公开。并且，与所有的数值范围以及组或集合相关的记载旨在作为对申请原始的公开以及权利要求中所记载的特定事项的限定，而公开它们的中间的结构。
以上，虽然对本发明的具体示例进行了详细说明，但这些只不过是例示，而并不对权利要求进行限定。权利要求中所记载的技术中包含有对以上所例示的具体示例进行各种变形、变更的技术。本说明书或附图中所说明的技术要素通过单独或各种组合的方式而发挥技术上的有用性，并不被限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术能够同时达成多个目的，并且达成其中一个目的本身便具有技术上的有用性。

Claims (4)

1.一种半导体装置，其为在半导体基板上形成有至少包含绝缘栅双极型晶体管区域的元件区域的半导体装置，其中，
在半导体基板的表面上设置有表面电极，在半导体基板的背面上设置有背面电极，
绝缘栅双极型晶体管区域具备：
第一导电型的集电层，其与背面电极相接；
第二导电型的漂移层，其相对于集电层而被设置在半导体基板的表面侧；
第一导电型的体层，其相对于漂移层而被设置在半导体基板的表面侧，并与表面电极相接；
栅电极，其被配置在从半导体基板的表面到达至漂移层的沟槽的内部，并通过绝缘膜而与半导体基板及表面电极绝缘；
第二导电型的发射层，其被设置在体层与表面电极之间，并与栅电极的绝缘膜及表面电极相接；
第一导电型的接触层，其被设置在体层与表面电极之间，并与表面电极相接，且与体层相比杂质浓度较高，
在将沿着半导体基板的表面且沟槽延伸的方向设为X方向，将沿着半导体基板的表面且与X方向正交的方向设为Y方向时，从接触层至发射层的X方向上的间隔与从接触层至沟槽的Y方向上的间隔相比较大。
2.如权利要求1所述的半导体装置，其中，
还具备第二导电型的载流子蓄积层，该第二导电型的载流子蓄积层以遮断漂移层与表面电极之间的方式而被设置在体层的内部。
3.如权利要求1或2所述的半导体装置，其中，
元件区域的边缘部处的从接触层至发射层的X方向上的间隔与其他部分处的从接触层至发射层的X方向上的间隔相比较小。
4.如权利要求1至3中的任意一项所述的半导体装置，其中，
在半导体基板上还形成有检测绝缘栅双极型晶体管区域，
检测绝缘栅双极型晶体管区域具备：
第一导电型的检测集电层，其与背面电极相接；
第二导电型的检测漂移层，其相对于检测集电层而被设置在半导体基板的表面侧；
第一导电型的检测体层，其相对于检测漂移层而被设置在半导体基板的表面侧，并与表面电极相接；
检测栅电极，其被配置在从半导体基板的表面到达至检测漂移层的沟槽的内部，并通过绝缘膜而与半导体基板及表面电极绝缘；
第二导电型的检测发射层，其被设置在检测体层与表面电极之间，并与检测栅电极的绝缘膜及表面电极相接；
第一导电型的检测接触层，其被设置在检测体层与表面电极之间，并与表面电极相接，且与检测体层相比杂质浓度较高，
检测绝缘栅双极型晶体管区域中的从检测接触层至检测发射层的X方向上的间隔与绝缘栅双极型晶体管区域中的从接触层至发射层的X方向上的间隔相比较小。
CN201380072872.2A 2013-02-13 2013-02-13 半导体装置 Expired - Fee Related CN104995737B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053418 WO2014125583A1 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
CN104995737A true CN104995737A (zh) 2015-10-21
CN104995737B CN104995737B (zh) 2017-10-27

Family

ID=51353616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380072872.2A Expired - Fee Related CN104995737B (zh) 2013-02-13 2013-02-13 半导体装置

Country Status (5)

Country Link
US (1) US9312372B2 (zh)
JP (1) JP6098707B2 (zh)
CN (1) CN104995737B (zh)
DE (1) DE112013006666B4 (zh)
WO (1) WO2014125583A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180855A (zh) * 2016-03-11 2017-09-19 富士电机株式会社 半导体装置
CN107924951A (zh) * 2016-03-10 2018-04-17 富士电机株式会社 半导体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN111052394B (zh) 2018-03-15 2024-01-16 富士电机株式会社 半导体装置
JP7055056B2 (ja) 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE112019000166T5 (de) 2018-06-22 2020-07-09 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
JP7279356B2 (ja) 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
JP7528743B2 (ja) * 2020-11-27 2024-08-06 三菱電機株式会社 半導体装置
JP7486407B2 (ja) * 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024209776A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置
WO2024209777A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985376A (zh) * 2004-07-16 2007-06-20 丰田自动车株式会社 绝缘栅双极晶体管
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN101488458A (zh) * 2008-01-16 2009-07-22 恩益禧电子股份有限公司 半导体器件的制造方法以及半导体器件
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3905271B2 (ja) 1999-11-12 2007-04-18 株式会社豊田中央研究所 半導体装置
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
JP4212552B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 半導体装置
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2009170532A (ja) * 2008-01-11 2009-07-30 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
US8507945B2 (en) * 2008-03-31 2013-08-13 Mitsubishi Electric Corporation Semiconductor device including an insulated gate bipolar transistor (IGBT)
JP2010263149A (ja) 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985376A (zh) * 2004-07-16 2007-06-20 丰田自动车株式会社 绝缘栅双极晶体管
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN101488458A (zh) * 2008-01-16 2009-07-22 恩益禧电子股份有限公司 半导体器件的制造方法以及半导体器件
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924951A (zh) * 2016-03-10 2018-04-17 富士电机株式会社 半导体装置
US10930647B2 (en) 2016-03-10 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device including trenches formed in transistor or diode portions
US11430784B2 (en) 2016-03-10 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device
US11735584B2 (en) 2016-03-10 2023-08-22 Fuji Electric Co., Ltd. Semiconductor device
US12080707B2 (en) 2016-03-10 2024-09-03 Fuji Electric Co., Ltd. Semiconductor device
CN107180855A (zh) * 2016-03-11 2017-09-19 富士电机株式会社 半导体装置
CN107180855B (zh) * 2016-03-11 2022-07-22 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
DE112013006666T5 (de) 2015-10-29
US20150380536A1 (en) 2015-12-31
WO2014125583A1 (ja) 2014-08-21
JP6098707B2 (ja) 2017-03-22
CN104995737B (zh) 2017-10-27
US9312372B2 (en) 2016-04-12
JPWO2014125583A1 (ja) 2017-02-02
DE112013006666B4 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
CN104995737A (zh) 半导体装置
US20170250179A1 (en) Semiconductor device
CN104871312A (zh) 半导体装置
US8362519B2 (en) Semiconductor device
JP5981659B2 (ja) 半導体装置
US20160111529A1 (en) Semiconductor device
JP5922886B2 (ja) ダイオードおよび半導体装置
US9685512B2 (en) Semiconductor device
US20120007139A1 (en) Semiconductor device
US9018674B2 (en) Reverse conducting insulated gate bipolar transistor
CN104916670A (zh) 半导体装置
US9379225B2 (en) Semiconductor device
CN109155334A (zh) 半导体装置
TW201535724A (zh) 半導體裝置及絕緣閘極型雙極電晶體
CN103187440A (zh) 具有横向绝缘栅双极晶体管的半导体器件
CN105900245A (zh) 半导体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN106067481B (zh) 一种双通道rc-igbt器件及其制备方法
CN105830221A (zh) 反向传导半导体装置
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN108417622B (zh) Igbt器件
US20140061718A1 (en) Insulated gate bipolar transistor
CN112310206B (zh) 绝缘栅双极晶体管及其制作方法
US20150187919A1 (en) Power semiconductor device
US20150187920A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171027