JP7528743B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7528743B2
JP7528743B2 JP2020196923A JP2020196923A JP7528743B2 JP 7528743 B2 JP7528743 B2 JP 7528743B2 JP 2020196923 A JP2020196923 A JP 2020196923A JP 2020196923 A JP2020196923 A JP 2020196923A JP 7528743 B2 JP7528743 B2 JP 7528743B2
Authority
JP
Japan
Prior art keywords
layer
main surface
conductivity type
semiconductor substrate
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020196923A
Other languages
English (en)
Other versions
JP2022085307A (ja
Inventor
貴洋 中谷
哲也 新田
康一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020196923A priority Critical patent/JP7528743B2/ja
Priority to US17/466,217 priority patent/US20220173231A1/en
Priority to DE102021128798.7A priority patent/DE102021128798A1/de
Priority to CN202111403636.7A priority patent/CN114566537A/zh
Publication of JP2022085307A publication Critical patent/JP2022085307A/ja
Application granted granted Critical
Publication of JP7528743B2 publication Critical patent/JP7528743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本開示は、半導体装置に関する。
省エネルギーの観点から家電製品、電気自動車、鉄道など幅広い分野でインバータ装置が用いられる。インバータ装置の多くは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）と還流用のダイオードとを用いて構成される。絶縁ゲート型バイポーラトランジスタとダイオードとは、インバータ装置の内部でワイヤー等の配線で接続されている。
インバータ装置の小型化のために、絶縁ゲート型バイポーラトランジスタとダイオードとを一つの半導体基板に形成した半導体装置が提案されている（例えば、特許文献１）。
特開２００８－１０３５９０号公報
しかしながら上述したような一つの半導体基板に絶縁ゲート型バイポーラトランジスタとダイオードとを形成した半導体装置においては、絶縁ゲート型バイポーラトランジスタ領域からダイオード領域に少数キャリアであるホールが流れ込むことから、個別部品である絶縁ゲート型バイポーラトランジスタとダイオードとを並列接続して使用する場合に比べてリカバリー動作時のリカバリー電流が大きくなり、ダイオードの破壊耐量が低下するという問題がある。リカバリー動作時の破壊耐量が高いダイオード領域を有する半導体装置が求められている。
本開示は、上述のような課題を解決するためになされたもので、リカバリー動作時の破壊耐量を向上した半導体装置を提供することを目的とする。
本開示に係る半導体装置は、第１主面と第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、半導体基板の第１主面側の表層に設けられた第２導電型のアノード層および半導体基板の第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、半導体基板の第１主面に沿った第１方向でダイオード領域と並んで配置され、半導体基板の第１主面側の表層に設けられた第２導電型のベース層、ベース層の第１主面側の表層に選択的に設けられたドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、第１方向に複数並んで配置されておりゲート絶縁膜を介してエミッタ層とベース層とドリフト層とに面するゲート電極、およびベース層の表層に設けられベース層よりも第２導電型の不純物濃度が高く且つドリフト層よりも第１導電型の不純物濃度が高い且つ前記第１主面と前記第２主面とを結ぶ方向において前記ベース層よりも厚みが薄いカウンタードープ層、半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、を備える。
本開示によれば、カウンタードープ層を絶縁ゲート型バイポーラトランジスタ領域に設けることでダイオード領域へのホールの流れ込みを抑制してリカバリー動作時の破壊耐量を向上することが可能である。
実施の形態１に係る半導体装置を示す平面図である。 実施の形態１に係る半導体装置を示す平面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置の製造フローチャートである。 実施の形態１に係る半導体装置の製造過程を示す図である。 実施の形態１に係る半導体装置の製造過程を示す図である。 実施の形態１に係る半導体装置の製造過程を示す図である。 実施の形態１に係る半導体装置の製造過程を示す図である。 実施の形態１に係る半導体装置のダイオード動作時におけるホールの動きを模式的に示す図である。 実施の形態１に係る半導体装置のリカバリー動作時におけるホールの動きを模式的に示す図である。 実施の形態２に係る半導体装置を示す平面図である。 実施の形態２に係る半導体装置を示す平面図である。 実施の形態３に係る半導体装置を示す平面図である。 実施の形態３に係る半導体装置を示す平面図である。 実施の形態４に係る半導体装置を示す平面図である。 実施の形態４に係る半導体装置を示す平面図である。
以下、図面を参照しながら実施の形態について説明する。図面は模式的に示されたものであるため、サイズおよび位置の相互関係は変更し得る。以下の説明では、同じまたは対応する構成要素には同じ符号を付与し、繰り返しの説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられているものであり、実施される際の位置および方向を限定するものではない。
半導体の導電型については、第１導電型をｎ型、第２導電型をｐ型として説明を行う。しかし、これらを反対にして第１導電型をｐ型、第２導電型をｎ型としてもよい。ｎ＋型はｎ型よりもドナーの濃度が高く、ｎ－型はｎ型よりもドナーの濃度が低いことを意味する。同様に、ｐ＋型はｐ型よりもアクセプターの濃度が高く、ｐ－型はｐ型よりもアクセプターの濃度が低いことを意味する。
＜実施の形態１＞
図１から図５を用いて実施の形態１に係る半導体装置の構成を説明する。図１および図２は実施の形態１に係る半導体装置を示す平面図である。図２は、図１に記載のＡ部を拡大した平面図であり、半導体基板の第１主面側の構造を示す平面図である。図２において、半導体基板の第１主面より上側に設けられる電極等の記載は省略している。図３から図５は実施の形態１に係る半導体装置を示す断面図である。図３は図２に記載のＢ－Ｂ線での断面図である。図４は図２に記載のＣ－Ｃ線での断面図である。図５は図２に記載のＤ－Ｄ線での断面図である。図１から図５には説明の便宜上のために方向を示すＸＹＺ直交座標軸も示している。
図１に示すように半導体装置１００は、絶縁ゲート型バイポーラトランジスタが形成された絶縁ゲート型バイポーラトランジスタ領域１とダイオードが形成されたダイオード領域２とが一つの半導体基板に隣接して設けられている。絶縁ゲート型バイポーラトランジスタ領域１およびダイオード領域２は、半導体装置１００のＹ方向に長手方向を有するストライプ状の領域であり、絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２とが半導体装置１００のＸ方向に並んで設けられている。絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２とが半導体装置１００の活性領域であり、絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２とは、平面視で半導体装置１００の中央に配置されている。
半導体装置１００には、ゲート信号受信領域３が設けられている。ゲート信号受信領域３は、外部から電気信号を受信するための領域である。絶縁ゲート型バイポーラトランジスタ領域１は、ゲート信号受信領域３で受信した電気信号に応じて通電状態と非通電状態とを切り替える。ゲート信号受信領域３は、絶縁ゲート型バイポーラトランジスタ領域１の近傍に配置されている。ゲート信号受信領域３を絶縁ゲート型バイポーラトランジスタ領域１の近傍に配置することで、電気信号にノイズが混じることを抑制して、絶縁ゲート型バイポーラトランジスタ領域１の誤動作を防止できる。ゲート信号受信領域３には外部から電気信号を受信するための配線が接続される。配線には、例えば、ワイヤーやリード等を用いて良い。
図１において、ゲート信号受信領域３は矩形であり、絶縁ゲート型バイポーラトランジスタ領域１およびダイオード領域２に３辺が隣接して配置されているが、ゲート信号受信領域３の配置はこれに限らない。ゲート信号受信領域３は活性領域である絶縁ゲート型バイポーラトランジスタ領域１およびダイオード領域２の近傍に配置されていれば良く、４辺全てが絶縁ゲート型バイポーラトランジスタ領域１およびダイオード領域２に隣接するように活性領域の中央に配置しても良いし、４辺の内で２辺だけが隣接するように活性領域のコーナーに配置しても良い。また、ゲート信号受信領域３の配置はこれに限らず平面視にて活性領域を囲む終端領域４に囲まれる領域に配置されていれば良く、ゲート信号受信領域３の形状は、矩形でなくても良い。
平面視において終端領域４が絶縁ゲート型バイポーラトランジスタ領域１、ダイオード領域２およびゲート信号受信領域３を囲って設けられている。終端領域４には、半導体装置１００の耐圧を保持するために、例えば、ＦＬＲ（Field Limiting Ring）やＲＥＳＵＲＦ（REduced SURface Field）などの耐圧保持構造が設けられている。
図２に示すように、絶縁ゲート型バイポーラトランジスタ領域１の表面側には複数のトレンチ５ａが設けられ、絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２との境界には一つのトレンチ５ｃが設けられ、ダイオード領域２の表面側には複数のトレンチ５ｂが設けられている。トレンチ５ａ、５ｂ、５ｃはエッチング技術等で半導体基板の第１主面側に形成された溝である。トレンチ５ａ、５ｂ、５ｃは第１方向であるＸ方向に複数並んで配置され、第１方向と直交した第２方向であるＹ方向に長手方向を有する。トレンチ５ａの側壁にはゲート絶縁膜６ａが設けられている。トレンチ５ｂおよびトレンチ５ｃの側壁にはゲート絶縁膜６ｂが設けられている。トレンチ５ａのゲート絶縁膜６ａより内側には導電性のゲート電極７ａが設けられており、トレンチ５ｂおよびトレンチ５ｃのゲート絶縁膜６ｂより内側には導電性のゲート電極７ｂが設けられている。ゲート電極７ａおよびゲート電極７ｂはＹ方向に長手方向を有し、Ｘ方向に複数並んで設けられている。
絶縁ゲート型バイポーラトランジスタ領域１において隣接するトレンチ５ａ間の半導体基板の表層および隣接するトレンチ５ａとトレンチ５ｃとの間の半導体基板の表層には、ドナーの濃度がドリフト層（図２には図示せず）のドナーの濃度より高いｎ型のエミッタ層８、アクセプターを有するｐ型のベース層９、アクセプターの濃度がベース層９のアクセプターの濃度よりも高いｐ型のベースコンタクト層１６、およびドナーの濃度がドリフト層よりも高くアクセプターの濃度がベース層９よりも高いカウンタードープ層１０を有する。カウンタードープ層１０は高濃度のドナー及び高濃度のアクセプターの双方を有する半導体層である。なお、カウンタードープ層１０は半導体基板の表層においてドナーの濃度がアクセプターの濃度よりも高い。ネットドーピング濃度はｎ型の半導体層である。ネットドーピング濃度とは、ドナー及びアクセプターの双方を有する場合において、ドナーの濃度とアクセプターの濃度とを比較して濃度が高い側の濃度から低い側の濃度を引いた濃度であり、導電型はドナーの方の濃度が高い場合はｎ型となり、アクセプターの方の濃度が高い場合はｐ型となる。
エミッタ層８はＸ方向でゲート絶縁膜６ａに接している。一方で、カウンタードープ層１０は、隣接するゲート電極７ａの間および互いに隣接するゲート電極７ａとゲート電極７ｂの間においてＸ方向で互いにベース層９に挟まれており、更にはベースコンタクト層１６にも挟まれておりゲート絶縁膜６ａに接していない。エミッタ層８はＸ方向に長手方向を有し、Ｙ方向に短手方向を有する。カウンタードープ層１０はＹ方向に長手方向を有し、Ｘ方向に短手方向を有する。また、カウンタードープ層１０はＹ方向においてエミッタ層８に挟まれて配置されている。
平面視においてカウンタードープ層１０の短手方向の幅、つまりＸ方向におけるカウンタードープ層１０の幅Ｗ２は、エミッタ層８の短手方向の幅、つまりＹ方向におけるエミッタ層８の幅Ｗ１以下の幅であることが望ましい。カウンタードープ層１０を設けることで、絶縁ゲートバイポーラトランジスタ領域１が通電状態から非通電状態になった際に、カウンタードープ層１０の直下でラッチアップが発生して電流遮断能力を低下させる懸念があるが、カウンタードープ層１０とエミッタ層８との夫々の短手方向の幅を上述の関係を満たす幅とした場合には、カウンタードープ層１０の直下でのラッチアップの発生リスクをエミッタ層８の直下でのラッチアップの発生リスク以下に抑制することができる。
ダイオード領域２において隣接するトレンチ５ｃとトレンチ５ｂとの間の半導体基板の表層および隣接するトレンチ５ｂ間の半導体基板の表層には、ｐ型のアノード層１１が設けられている。
図３に示すように、絶縁ゲート型バイポーラトランジスタ領域１およびダイオード領域２は共通の半導体基板に設けられている。半導体基板は例えばシリコンを材料とした基板である。半導体基板はＺ方向プラス側に第１主面Ｓ１を有し、第１主面Ｓ１よりもＺ方向マイナス側に第１主面に対向する第２主面Ｓ２を有する。Ｘ方向およびＹ方向は第１主面Ｓ１に沿った方向であり、Ｚ方向は第１主面Ｓ１に直交した方向である。半導体基板は第１主面Ｓ１と第２主面Ｓ２との間にドリフト層１２を有する。ドリフト層１２は絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２との双方に跨って設けられている。ドリフト層１２は、ドナーとして例えばヒ素またはリン等を有する半導体層であり、ドナーの濃度は１．０Ｅ＋１２／ｃｍ３～１．０Ｅ＋１６／ｃｍ３である。
絶縁ゲート型バイポーラトランジスタ領域１は、半導体基板の第１主面Ｓ１側にベース層９が設けられている。ベース層９の表層に、エミッタ層８が設けられている。エミッタ層８は、ドナーとして例えばヒ素またはリン等を有する半導体層であり、ドナーの濃度は１．０Ｅ＋１７／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。ベース層９は、アクセプターとして例えばボロンまたはアルミ等を有する半導体層であり、アクセプターの濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋１８／ｃｍ３である。
絶縁ゲート型バイポーラトランジスタ領域１の第１主面Ｓ１側には、トレンチ５ａがエミッタ層８およびベース層９を貫通してドリフト層１２に達して設けられている。ゲート電極７ａはゲート絶縁膜６ａを介してエミッタ層８、ベース層９およびドリフト層１２と面している。ゲート電極７ａのＺ方向プラス側には層間絶縁膜１７を介して第１電極１８が設けられている。ゲート電極７ａは層間絶縁膜１７によって第１電極１８と電気的に絶縁されている。ゲート電極７ａは、図２に示したゲート信号受信領域３と電気的に接続されており、ゲート信号受信領域３を介して電気信号を受信して、電気信号によって電圧が上下するように制御される。ゲート電極７ａは、いわゆるアクティブゲート電極などとも称される電極である。
ゲート電極７ａに正の電圧が印加された場合には、ベース層９のゲート絶縁膜６ａと接する位置にはｎ型のチャネル（図示せず）が形成される。エミッタ層８はゲート絶縁膜６ａに接していることから、ｎ型のチャネルによって、エミッタ層８とドリフト層１２とが接続され、絶縁ゲート型バイポーラトランジスタ領域１は、通電状態に切替えられる。ゲート電極７ａに正の電圧が印加されていない場合には、ベース層９にｎ型のチャネルが形成されないため、絶縁ゲート型バイポーラトランジスタ領域１は、非通電状態に切替えられる。ゲート電極７ａとゲート信号受信領域３との電気的な接続は、別の断面において例えば第１主面Ｓ１側にアルミ等の配線（図示せず）を設けて接続されている。
第１電極１８は例えばアルミまたはアルミ合金にて構成されている。第１電極１８は、エミッタ層８のＺ方向プラス側に設けられており、エミッタ層８と電気的に接続している。アルミおよびアルミ合金は、ｐ型の半導体層と接触抵抗が低く、ｎ型半導体層と接触抵抗が高い金属である。その為、第１電極１８をアルミまたはアルミ合金にて構成する場合はｎ型であるエミッタ層８に直接第１電極１８を接続せずに、ｎ型半導体層と接触抵抗が低いチタンをエミッタ層８に接触させチタンを介してエミッタ層８と第１電極１８とを電気的に接続しても良い。
絶縁ゲート型バイポーラトランジスタ領域１は、半導体基板の第２主面Ｓ２側にアクセプターの濃度がベース層９のアクセプターの濃度より高いｐ型のコレクタ層１３が設けられている。コレクタ層１３は、アクセプターとして例えばボロンまたはアルミ等を有する半導体層であり、アクセプターの濃度は１．０Ｅ＋１６／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。コレクタ層１３のＺ方向マイナス側には第２電極１９が設けられ、コレクタ層１３と第２電極１９とが電気的に接続されている。
ダイオード領域２は、半導体基板の第１主面Ｓ１側にアノード層１１が設けられている。アノード層１１は、アクセプターとして例えばボロンまたはアルミ等を有する半導体層であり、アクセプターの濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋１８／ｃｍ３である。
ダイオード領域２の第１主面Ｓ１側には、トレンチ５ｂが設けられている。トレンチ５ｂはアノード層１１を貫通してドリフト層１２に達して設けられている。ゲート電極７ｂはゲート絶縁膜６ｂを介してアノード層１１およびドリフト層１２と面している。ゲート電極７ｂのＺ方向プラス側には、第１電極１８が設けられている。ゲート電極７ｂと第１電極１８とが電気的に接続されている。ゲート電極７ｂは、ゲート電極７ａと異なりゲート信号受信領域３によって電圧が上下しない。第１電極１８は、アノード層１１のＺ方向プラス側に設けられており、アノード層１１と電気的に接続している。ゲート電極７ｂは、いわゆるダミーゲート電極などとも称される電極である。
ダイオード領域２は、半導体基板の第２主面Ｓ２側にドナーの濃度がドリフト層１２のドナーの濃度より高いｎ型のカソード層１５が設けられている。カソード層１５は、ドナーとして例えばヒ素またはリン等を有する半導体層であり、ドナーの濃度は１．０Ｅ＋１６／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。カソード層１５のＺ方向マイナス側には第２電極１９が設けられている。第２電極１９はカソード層１５と電気的に接続されている。
絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２との境界の第１主面Ｓ１側には、トレンチ５ｃが設けられている。トレンチ５ｃはエミッタ層８、アノード層１１およびベース層９を貫通してドリフト層１２に達して設けられている。ゲート電極７ｂはゲート絶縁膜６ｂを介してエミッタ層８、ベース層９およびドリフト層１２と面している。ゲート電極７ｂのＺ方向プラス側には、第１電極１８が設けられ、ゲート電極７ｂと第１電極１８とが電気的に接続されている。
図４に示すように、絶縁ゲート型バイポーラトランジスタ領域１には、ベース層９の表層にカウンタードープ層１０およびベースコンタクト層１６が設けられている。カウンタードープ層１０は、ドナーとして例えばヒ素またはリン等を有する半導体層であり、ドナーの濃度は１．０Ｅ＋１７／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。また、カウンタードープ層１０は、アクセプターとして例えばボロンまたはアルミ等を有する半導体層であり、アクセプターの濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。ベースコンタクト層１６は、アクセプターとして例えばボロンまたはアルミ等を有する半導体層であり、アクセプターの濃度は１．０Ｅ＋１５／ｃｍ３～１．０Ｅ＋２０／ｃｍ３である。
カウンタードープ層１０は、隣接するゲート電極７ａの間および互いに隣接するゲート電極７ａとゲート電極７ｂの間においてＸ方向でベース層９に挟まれて配置されており、ゲート絶縁膜６ａと接していない。その為、仮にゲート電極７ａに正の電圧が印加された場合においても、ｎ型のチャネルによって、カウンタードープ層１０とドリフト層１２とは接続されない。つまり、カウンタードープ層１０はゲート絶縁型バイポーラトランジスタ領域１の通電状態と非通電状態との切替えに関与しない半導体層である。
図５に示すように、絶縁ゲート型バイポーラトランジスタ領域１には、エミッタ層８、カウンタードープ層１０、およびベースコンタクト層１６がベース層９の表層に夫々が選択的に設けられている。
次に、実施の形態１に係る半導体装置の製造方法について説明する。図６は、実施の形態１に係る半導体装置の製造フローチャートである。製造フローチャートの順序に合わせて製造方法を説明する。以降の製造方法の説明においては活性領域の製造方法を記載しており、任意な構造にて形成される終端領域４およびゲート信号受信領域３などの製造方法は省略している。
図６に示すように、実施の形態１に係る半導体装置は、第１主面側半導体層形成工程（Ｓ１００）と、ゲート電極形成工程（Ｓ２００）と、第１電極形成工程（Ｓ３００）と第２主面側半導体層形成工程（Ｓ４００）と、第２電極形成工程（Ｓ５００）とを経て製造される。第１主面側半導体層形成工程（Ｓ１００）は、半導体基板準備工程、第１主面側ｐ型半導体層形成工程、第１主面側ｎ型半導体層形成工程に分けられる。ゲート電極形成工程（Ｓ２００）は、トレンチ形成工程、ゲート電極堆積工程、層間絶縁膜堆積工程に分けられる。第２主面側半導体層形成工程（Ｓ４００）は、第２主面側ｐ型半導体層形成工程および第２主面側ｎ型半導体層形成工程に分けられる。
図７から図１０は実施の形態１に係る半導体装置の製造過程を示す図である。図７から図１０は図２に記載のＣ－Ｃ線での断面における製造過程を示す図である。
図７は、第１主面側半導体層形成工程の製造過程を示す図である。図７（ａ）は半導体基板準備工程が完了した状態を示す図である。半導体基板準備工程は、ドナーの濃度の低いｎ型の半導体基板を準備する工程である。ドリフト層１２のドナーの濃度は、半導体基板のドナーの濃度そのものとなるため、ドリフト層１２のドナーの濃度に合わせて半導体基板を準備する。半導体基板準備工程が完了した時点においては、絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２とはドリフト層１２のみを有する。
図７（ｂ）は第１主面側ｐ型半導体層形成工程の製造過程を示す図である。第１主面側ｐ型半導体層形成工程は、ベース層９、ベースコンタクト層１６、およびアノード層１１を形成する工程である。ベース層９は、絶縁ゲート型バイポーラトランジスタ領域１に第１主面Ｓ１側からアクセプターＡ１を注入して形成する。ベースコンタクト層１６は、絶縁ゲート型バイポーラトランジスタ領域１に第１主面Ｓ１側からアクセプターＡ３を注入して形成する。アノード層１１は、ダイオード領域２に第１主面Ｓ１側からアクセプターＡ２を注入して形成する。アクセプターＡ１、アクセプターＡ２、およびアクセプターＡ３は、例えばボロンまたはアルミ等が用いられる。クセプターＡ１、アクセプターＡ２、およびアクセプターＡ３は同一とすることが可能であり、クセプターＡ１、アクセプターＡ２、およびアクセプターＡ３を同一とした場合には、アクセプターの切替えが不要になる。
アクセプターＡ１とアクセプターＡ２とを同一として、更に、アクセプターＡ１とアクセプターＡ２とを同じ注入量とした場合にはアクセプターＡ１とアクセプターＡ２とを同時に注入することが可能である。アクセプターＡ３は選択的に注入する。選択的に注入するには注入を阻害するマスクを注入したくない箇所に配置した状態でアクセプターＡ３を注入すれば良い。マスクには例えばレジストマスクを用いれば良い。アクセプターＡ１とアクセプターＡ２とを別々に注入する場合においてもマスクを用いて選択的に注入すれば良い。注入したアクセプターＡ１、アクセプターＡ２、およびアクセプターＡ３は加熱により拡散されてベース層９、アノード層１１、およびベースコンタクト層１６が形成される。
図７（ｃ）は第１主面側ｎ型半導体層形成工程の製造過程を示す図である。第１主面側ｎ型半導体層形成工程は、カウンタードープ層１０を形成する工程である。カウンタードープ層１０は、絶縁ゲート型バイポーラトランジスタ領域１のベースコンタクト層１６に第１主面Ｓ１側よりドナーＤ１を注入して形成する。ドナーＤ１としては、ヒ素またはリン等が用いられる。
カウンタードープ層１０は、ベースコンタクト層１６に選択的にドナーＤ１を注入して形成される。すなわち、ベースコンタクト層１６とカウンタードープ層１０とは同じアクセプターを有し、ベースコンタクト層１６にドナーＤ１を注入した領域が最終的にカウンタードープ層１０となり、ドナーＤ１を注入しなかった領域が最終的にベースコンタクト層１６となる。
カウンタードープ層１０を選択的に形成するためには、第１主面側ドナー注入用マスクＭ１を用いてドナーＤ１の注入を選択的に行えば良い。第１主面側ドナー注入用マスクＭ１は、例えば第１主面Ｓ１上にレジストを塗布して形成されたドナーの透過を防止するレジストマスクである。第１主面側ドナー注入用マスクＭ１は、ドナーＤ１を注入しない箇所に設けられ、ドナーＤ１を注入した後に除去される。
注入したドナーＤ１は加熱により拡散されてカウンタードープ層１０が形成される。アクセプターＡ１、アクセプターＡ２、およびアクセプターＡ３を注入して拡散した後にドナーＤ１を注入して拡散することでベース層９、アノード層１１、ベースコンタクト層１６、およびカウンタードープ層１０を形成したが、各半導体層の形成方法はこれに限らず、例えば、ドナーＤ１を注入した後に、アクセプターＡ１、アクセプターＡ２、およびアクセプターＡ３を注入して同時に加熱して拡散しても良いし、アクセプターＡ１、アクセプターＡ２を注入した後にドナーＤ１を注入し、アクセプターＡ３を注入して同時に加熱して拡散しても良い。注入後の加熱は各注入の後に個別に行っても良いし、複数のアクセプター及びドナーを注入した後に同時に行っても良い。
第１主面側半導体層形成工程では、図７に示す断面とは別の断面において、図５に示すエミッタ層８が形成される。エミッタ層８はカウンタードープ層１０と同様に、ベース層９の表層に選択的にドナーを注入して形成される。エミッタ層８の形成に用いるドナーとカウンタードープ層１０の形成に用いるドナーＤ１とを同じとして更にドナーの濃度を同じとする場合には、一つの第１主面側ドナー注入用マスクを用いてエミッタ層８およびカウンタードープ層１０のドナーを同時に注入することが可能であり、製造プロセスが簡略化できる。
エミッタ層８とカウンタードープ層１０とで異なるドナーを用いる場合や異なるドナーの濃度としたい場合には、エミッタ層８のドナーの注入とカウンタードープ層１０のドナーＤ１の注入を別々で行えば良く、その場合は、第１主面側ドナー注入用マスクを２度形成して、夫々の半導体層に対応する箇所に選択的にドナーを注入すればよい。
図８は、ゲート電極形成工程の製造過程を示す図である。
図８（ａ）はトレンチ形成工程の製造過程を示す図である。トレンチ形成工程は、第１主面Ｓ１側にエッチングによりトレンチ５ａ、５ｂ、５ｃを形成する工程である。トレンチ５ａ、５ｂ、５ｃを形成しない箇所にはエッチングする前に予めトレンチ用マスクＭ２を形成する。トレンチ用マスクＭ２は、例えば第１主面Ｓ１上に加熱により形成された酸化膜によるマスクであり、トレンチを形成した後に除去される。
図８（ｂ）はゲート電極堆積工程の製造過程を示す図である。ゲート電極堆積工程は、トレンチ５ａにゲート電極７ａを堆積してトレンチ５ｂおよびトレンチ５ｃにゲート電極７ｂを堆積する工程である。まず、加熱によりトレンチ５ａ、５ｂ、５ｃの側壁を含む半導体基板の表面に酸化膜を形成する。酸化膜を形成した後に第１主面Ｓ１側からゲート電極７ａおよびゲート電極７ｂを堆積する。ゲート電極７ａおよびゲート電極７ｂは同一の導電材料を堆積して構成される。ゲート電極７ａおよびゲート電極７ｂは、例えばポリシリコンを堆積して構成される。ポリシリコンを、第１主面Ｓ１上の全面に堆積した後、エッチングにより不要なポリシリコンを除去する。トレンチ５ａの内部に残されたポリシリコンがゲート電極７ａとなり、トレンチ５ｂおよびトレンチ５ｃの内部に残されたポリシリコンがゲート電極７ｂとなる。また、不要な酸化膜は除去されトレンチ５ａの内部に残された酸化膜がゲート絶縁膜６ａとなり、トレンチ５ｂおよびトレンチ５ｃの内部に残された酸化膜がゲート絶縁膜６ｂとなる。
図８（ｃ）は層間絶縁膜堆積工程が完了した状態を示す図である。層間絶縁膜形成工程は、ゲート電極７ａの上に絶縁物である層間絶縁膜１７を形成する工程である。層間絶縁膜１７は例えばＣＶＤ（Chemical Vapor Deposition）法によって形成された酸化膜である。ゲート電極７ａ以外の第１主面Ｓ１上に形成された酸化膜は、例えばエッチングによって除去をする。
図９は、第１電極形成工程が完了した状態を示す図である。第１電極形成工程は、第１電極１８を形成する工程である。第１電極１８は例えば第１主面Ｓ１側から金属をスパッタリングして形成される。金属には、例えばアルミが用いられる。スパッタリングにより、層間絶縁膜１７および第１主面Ｓ１を覆う第１電極１８が形成される。
図１０は、第２主面側半導体層形成工程の製造過程を示す図である。
図１０（ａ）は第２主面側ｐ型半導体層形成工程の製造過程を示す図である。第２主面側ｐ型半導体層形成工程は、コレクタ層１３を形成する工程である。コレクタ層１３は、第２主面Ｓ２側よりアクセプターＡ４を注入して形成される。アクセプターＡ４としては、例えばボロンまたはアルミ等が用いられる。コレクタ層１３のアクセプターＡ４はベース層９のアクセプターＡ１、アノード層１１のアクセプターＡ２、ベースコンタクト層１６のアクセプターＡ３のいずれかもしくは複数と同一とすることが可能であり、アクセプターを同一とした場合には、アクセプターの切替え作業を減らすことが可能である。アクセプターＡ４を注入しないダイオード領域２の第２主面Ｓ２上には第２主面側アクセプター注入用マスクＭ３を用いて良い。第２主面側アクセプター注入用マスクＭ３は、例えば第２主面Ｓ２上にレジストを塗布して形成され、アクセプターＡ４を注入した後に除去される。注入したアクセプターＡ４は加熱により拡散されてコレクタ層１３が形成される。
図１０（ｂ）は第２主面側ｎ型半導体層形成工程の製造過程を示す図である。第２主面側ｎ型半導体層形成工程は、カソード層１５を形成する工程である。カソード層１５は、第２主面Ｓ２側よりドナーＤ２を注入して形成される。ドナーＤ２としては、例えばヒ素またはリン等が用いられる。カソード層１５のドナーＤ２はエミッタ層８のドナーおよびカウンタードープ層１０のドナーのいずれか一方または双方と同一とすることが可能であり、ドナーを同一とした場合には、ドナーの切替え作業を減らすことが可能である。
ドナーＤ２を注入しない絶縁ゲート型バイポーラトランジスタ領域１の第２主面Ｓ２上には第２主面側ドナー注入用マスクＭ４を用いて良い。第２主面側ドナー注入用マスクＭ４は、例えば第２主面Ｓ２上にレジストを塗布して形成され、ドナーＤ２を注入した後に除去される。注入したドナーＤ２は加熱により拡散されてカソード層１５が形成される。コレクタ層１３を形成した後にカソード層１５を形成したが、形成順番はこれに限らない。例えばカソード層１５を形成した後にコレクタ層１３を形成しても良い。また、アクセプターＡ３およびドナーＤ２は同時に加熱して拡散しても良い。
第２電極形成工程（図示せず）は、第２電極１９を形成する工程である。第２電極１９は例えば第２主面Ｓ２側から金属をスパッタリングして形成される。金属には、例えばアルミが用いられる。スパッタリングにより、第２主面Ｓ２を覆う第２電極１９が形成される。以上の工程を経て、図１に示す半導体装置１００が得られる。
実施の形態１に係る半導体装置のダイオード動作について説明する。図１１は実施の形態１に係る半導体装置のダイオード動作時におけるホールの動きを模式的に示す図である。図１１は図２におけるＣ－Ｃ線での断面図におけるダイオード動作時のホールの動きを模式的に示す図である。ダイオード動作時には、第１電極１８には第２電極１９と比較して正の電圧が印加される。正の電圧が印加されることでｐ型半導体層であるアノード層１１、ベース層９、及びベースコンタクト層１６からドリフト層１２にホールｈが注入され、注入されたホールｈはカソード層１５に向かって移動する。絶縁ゲート型バイポーラトランジスタ領域１との境界付近のダイオード領域２は、アノード層１１からのホールｈに加えて、絶縁ゲート型バイポーラ領域１からもホールｈが流入することにより、絶縁ゲート型バイポーラトランジスタ領域１と離れたダイオード領域２と比較してホールｈの密度が高い状態である。ダイオード動作時には、第１電極１８から第２電極１９に向かう方向に環流電流が流れる。
実施の形態１に係る半導体装置のリカバリー動作について説明する。図１２は実施の形態１に係る半導体装置のリカバリー動作時におけるホールの動きを模式的に示す図である。図１２は図２におけるＣ－Ｃ線での断面図におけるリカバリー動作時のホールの動きを模式的に示す図である。リカバリー動作時には、第１電極１８には第２電極１９と比較して負の電圧が印加される。ダイオード動作時にカソード層１５に向かい移動していたホールｈは、移動方向をアノード層１１に向かう方向に変えて移動する。リカバリー動作時には、ホールｈはアノード層１１および第１電極１８を介して半導体装置外部に流出する。
ダイオード動作時にホールｈの密度が高い絶縁ゲート型バイポーラトランジスタ領域１との境界付近のダイオード領域２のアノード層１１には、絶縁ゲート型バイポーラトランジスタ領域１と離れたダイオード領域２のアノード層１１と比較してより多くのホールｈが通過する。また、絶縁ゲート型バイポーラトランジスタ領域１に存在するホールｈの一部は、ベース層９、ベースコンタクト層１６、および第１電極１８を介して半導体装置外部に流出する。リカバリー動作時には、第２電極１９から第１電極１８に向かう方向にリカバリー電流が流れる。
図１１を用いて、実施の形態１に係る半導体装置のホール注入抑制の効果を説明する。
実施の形態１に係る半導体装置は、絶縁ゲート型バイポーラトランジスタ領域１からダイオード領域２に流入するホールｈを抑制する。図１１に示すように、ダイオード動作時にはｐ型のベース層９およびベースコンタクト層１６からダイオード領域２のドリフト層１２にホールｈが注入される。一方で、ｎ型のカウンタードープ層１０からはダイオード領域２のドリフト層１２にはホールｈが注入されない。その為、カウンタードープ層１０を設けることで、カウンタードープ層１０を設けない場合と比較して、ダイオード動作時における絶縁ゲート型バイポーラトランジスタ領域１からダイオード領域２へのホールｈの注入を抑制することができる。
したがって、ベース層９の表層に選択的にカウンタードープ層１０を設けることで、リカバリー電流を抑制してリカバリー動作時の破壊耐量を向上させることが可能である。また、カウンタードープ層１０の表層のアクセプタ―不純物の濃度はアノード層９よりも高い。このことから、エミッタ電極１８とカウンタードープ層１０との電気的な接触抵抗は、エミッタ電極１８とアノード層９との電気的な接触抵抗よりも低くすることが可能である。
また、実施の形態１に係る半導体装置においては、図２に示すように、Ｘ方向におけるカウンタードープ層１０の幅Ｗ２はＹ方向におけるエミッタ層８の幅Ｗ１より狭い。カウンタードープ層１０の幅Ｗ２をこのような幅とすることで、カウンタードープ層１０とベース層９との界面で発生する電圧降下をエミッタ層８とベース層９との界面で発生する電圧降下以下とすることが可能であり、カウンタードープ層１０とベース層９との間の接合部でのラッチアップの耐量をエミッタ層８とベース層９との間の接合部でのラッチアップの耐量より高くできる。
実施の形態１においては全てのトレンチ５ａにゲート電極７ａを配置した構造を示したが、通電時における絶縁ゲート型バイポーラトランジスタ領域１の単位面積あたりの発熱量が大きい場合は、絶縁ゲート型バイポーラトランジスタ領域１の全てのトレンチ５ａにゲート電極７ａを配置する必要はなく、絶縁ゲート型バイポーラトランジスタ領域１に配置される複数のトレンチの内でいくつかのトレンチには第１電極１８に電気的に接続されたゲート電極７ｂを配置した、いわゆる間引き構造などと称される構造としても構わない。
また、絶縁ゲート型バイポーラトランジスタ領域１とダイオード領域２との境界に位置するトレンチ５ｃにゲート電極７ｂを配置した構造を示したが、トレンチ５ｃにゲート信号受信領域３に電気的に接続されたゲート電極７ａを備えた構造としても良い。
＜実施の形態２＞
図１３および図１４を用いて実施の形態２に係る半導体装置の構成を説明する。図１３および図１４は実施の形態２に係る半導体装置を示す平面図である。図１４は、図１３に記載のＥ部を拡大した図であり、半導体基板の第１主面側の構造を示す平面図である。図１４において、半導体基板の第１主面より上側に設けられる電極等の記載は省略している。図１３および図１４には説明の便宜上のために方向を示すＸＹＺ直交座標軸も示している。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１３に示すように、実施の形態２に係る半導体装置２００は、絶縁ゲート型バイポーラトランジスタ領域２０とダイオード領域２とが半導体装置２００のＸ方向に繰り返し設けられている。
図１４に示すように、実施の形態２に係る半導体装置は、平面視において、互いに隣接するゲート電極７ａ間もしくは互いに隣接するゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置された面積の比率が、ダイオード領域２に近いほど大きい構造である。また、半導体基板の表層には、ベースコンタクト層１６が配置されておりベース層が露出していない構造である
図１４において、複数配置されているカウンタードープ層２１の夫々の面積は全て同じである。平面視において、絶縁ゲート型バイポーラトランジスタ領域１の互いに隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置された面積の比率を比べた場合に、ダイオード領域２に最も近いゲート電極であるゲート電極７ｂと隣接したゲート電極７ａとの間におけるカウンタードープ層２１の面積の比率は、互いに隣接するゲート電極７ａ間におけるカウンタードープ層２１の面積の２倍である。
一般的に、リカバリー動作時に絶縁ゲート型バイポーラトランジスタ領域からダイオード領域に流入するホールは、ダイオード領域に近いほど多くなる。
実施の形態２に係る半導体装置においては、互いに隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置された面積の比率をダイオード領域２に近いほどに大きくすることで、より効率的に絶縁ゲート型バイポーラトランジスタ領域２０からダイオード領域２へのホールの流入を抑制することが可能であり、リカバリー動作時における破壊耐量を向上することが可能である。一方で、ダイオード領域２から遠い絶縁ゲート型バイポーラトランジスタ領域２０においては、非通電時に移行した際のカウンタードープ層２１直下におけるラッチアップの発生リスクを抑制することが可能である。
また、カウンタードープ層２１はベースコンタクト層１６に挟まれており、ゲート絶縁膜６ａと接していない。カウンタードープ層２１はゲート絶縁型バイポーラトランジスタ領域２０の通電状態と非通電状態との切替えに関与しない半導体層である。そのため、互いに隣接するゲート電極７ａもしくはゲート電極７ｂの間におけるカウンタードープ層２１が配置された面積の比率をダイオード領域２に近いほど大きい構造とした場合においてもゲート絶縁型バイポーラトランジスタ領域２０における電流のアンバランスは抑制される。
実施の形態２においては、複数配置されているカウンタードープ層２１の夫々の面積を全て同じとして隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置される数をダイオード領域２に近いほどに増やして互いに隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置された面積の比率をダイオード領域２に近いほどに大きくした例を示した。しかしながら、隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置される数を同じとして、ダイオード領域２に近いほどにカウンタードープ層２１の面積を大きくすることで、互いに隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層２１が配置された面積の比率をダイオード領域２に近いほどに大きくしても構わない。
また実施の形態２においては、半導体基板の表層にベースコンタクト層１６が配置されておりベース層が露出していない。このような構造にするには、ベース層が露出する箇所にアクセプターを注入してベースコンタクト層１６を設ければよい。ベースコンタクト層１６はベース層よりもアクセプターの濃度が高く、ダイオード領域２へのホールの注入が多い半導体層であるが、一方でエミッタ電極との電気的な接触抵抗は、ベース層よりも低い半導体層である。カウンタードープ層２１及びベースコンタクト層１６は共にエミッタ電極との電気的な接触抵抗が低い半導体層であることより、実施の形態２の半導体装置は、実施の形態１の半導体装置よりも絶縁ゲート型バイポーラトランジスタ領域のエミッタ電極と半導体基板との電気的な接触抵抗を下げられる半導体装置である。
＜実施の形態３＞
図１５および図１６を用いて実施の形態３に係る半導体装置の構成を説明する。図１５および図１６は実施の形態３に係る半導体装置を示す平面図である。図１６は、図１５に記載のＦ部を拡大した図であり、半導体基板の第１主面側の構造を示す平面図である。図１６において、半導体基板の第１主面より上側に設けられる電極等の記載は省略している。図１５および図１６には説明の便宜上のために方向を示すＸＹＺ直交座標軸も示している。なお、実施の形態３において、実施の形態１および２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１５に示すように、実施の形態３に係る半導体装置３００は、絶縁ゲート型バイポーラトランジスタ領域３０とダイオード領域２とが半導体装置３００のＸ方向に繰り返し設けられている。
図１６に示すように、実施の形態２に係る半導体装置は、カウンタードープ層３１の表層のネットドーピング濃度がｐ型となっている半導体層である。カウンタードープ層３１の表層のネットドーピング濃度をｐ型とするためには、カウンタードープ層３１の表層のアクセプター不純物濃度をドナー不純物濃度よりも高くなるように不純物を注入すればよい。
実施の形態３に係る半導体装置においては、絶縁ゲート型バイポーラトランジスタ領域３０のラッチアップの発生リスクを抑制することが可能である。
また、カウンタードープ層３１はｐ型であるが、同じｐ型であるベースコンタクト層１６のネットドーピング濃度より低い。そのため、カウンタードープ層３１は、ベースコンタクト層１６よりもダイオード領域２へのホールの注入が少ない。
実施の形態３においては、互いに隣接するゲート電極７ａ間、もしくはゲート電極７ａとゲート電極７ｂとの間におけるカウンタードープ層３１が配置された面積の比率をダイオード領域２に近いほどに大きくすることで、より効率的に絶縁ゲート型バイポーラトランジスタ領域３０からダイオード領域２へのホールの流入を抑制することが可能であり、絶縁ゲート型バイポーラトランジスタ領域のラッチアップ破壊耐量を向上することが可能である。
＜実施の形態４＞
図１７および図１８を用いて実施の形態３に係る半導体装置の構成を説明する。図１７および図１８は実施の形態４に係る半導体装置を示す平面図である。図１８は、図１７に記載のＧ部を拡大した図であり、半導体基板の第１主面側の構造を示す平面図である。図１８において、半導体基板の第１主面より上側に設けられる電極等の記載は省略している。図１７および図１８には説明の便宜上のために方向を示すＸＹＺ直交座標軸も示している。なお、実施の形態４において、実施の形態１から３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１７に示すように、実施の形態４に係る半導体装置４００は、絶縁ゲート型バイポーラトランジスタ領域４０とダイオード領域２とが半導体装置４００のＸ方向に繰り返し設けられている。
図１８に示すように、実施の形態４に係る半導体装置４００は、絶縁ゲート型バイポーラトランジスタ領域４０を有する。絶縁ゲート型バイポーラトランジスタ領域４０は、互いに隣接するゲート電極７ａもしくはゲート電極７ｂの間にカウンタードープ層４１が設けられた第１の領域４０ａと、互いに隣接するゲート電極７ａもしくはゲート電極７ｂにカウンタードープ層４１が設けられていない第２の領域４０ｂとを有する。第１の領域４０ａは、第２の領域４０ｂよりもダイオード領域２に近い位置に配置されている。
実施の形態４に係る半導体装置においては、カウンタードープ層４１が設けられた第１の領域４０ａをカウンタードープ層４１が設けられていない第２の領域４０ｂよりもダイオード領域２の近くに配置することで、効率的に絶縁ゲート型バイポーラトランジスタ領域４０からダイオード領域２へのホールの流入を抑制することが可能であり、リカバリー動作時における破壊耐量を向上することが可能である。一方で、第１の領域４０ａよりもダイオード領域２から遠い絶縁ゲート型バイポーラトランジスタ領域４０には、第２の領域４０ｂが配置されており、第２の領域４０ｂにはカウンタードープ層４１が設けられていないことから、絶縁ゲート型バイポーラトランジスタ領域４０が非通電状態に移行した際のラッチアップの発生リスクを抑制することが可能である。
また、カウンタードープ層４１はＹ方向においてエミッタ層８と接している。このような構造とすることで、カウンタードープ層４１の面積を大きくしてダイオード領域２へ流入するホールを抑制してリカバリー動作時の破壊耐量を向上することが可能である。
実施の形態４に係る半導体装置においては、実施の形態１から３の半導体装置と異なり、半導体基板の第１主面側の表層にベースコンタクト層を有さない構造である。このような構造とするためには、ベースコンタクト層を形成するアクセプターの注入領域よりも、カウンタ―ドープ層を形成するドナー層の注入領域を広くする、もしくは、同じ領域に夫々の不純物を注すれば良い。ベースコンタクト層を形成するアクセプターの注入領域よりも、カウンタ―ドープ層を形成するドナー層の注入領域を広くした場合は、平面視においてカウンタ―ドープ層をｎ型の半導体層が覆う構造となる。ｎ型半導体層をアクティブゲート電極のゲート絶縁膜と接しない構造とすることで、ゲート絶縁型バイポーラトランジスタ領域における電流のアンバランスは抑制できる。半導体基板の第１主面側の表層にベースコンタクト層を有さない構造とした場合には、ダイオード領域へのホールの流入を更に抑制することが可能である。
実施の形態１から４において、アノード層が単層である構造を示したが、これに限らずアノード層は同じ導電型で構成された２層構造であっても良い。例えば、アノード層と第１電極との接触部の接触抵抗が大きい場合は、アノード層の第１主面側に不純物濃度が高い高濃度アノード層を有し、高濃度アノード層よりも第２主面側に高濃度アノード層よりも不純物濃度が低い低濃度アノード層を有する２層構造とすることで、アノード層と第１電極との接触部の接触抵抗を下げることが可能である。
本開示のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものである。その要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。また各実施の形態は組み合わせすることが可能である。
１ 絶縁ゲート型バイポーラトランジスタ領域
２ ダイオード領域
６ａ ゲート絶縁膜
７ａ ゲート電極
８ エミッタ層
９ ベース層
１０ カウンタードープ層
１１ アノード層
１２ ドリフト層
１３ コレクタ層
１５ カソード層
２０ 絶縁ゲート型バイポーラトランジスタ領域
２１ カウンタードープ層
３０ 絶縁ゲート型バイポーラトランジスタ領域
３１ カウンタードープ層
４０ 絶縁ゲート型バイポーラトランジスタ領域
４０ａ 第１の領域
４０ｂ 第２の領域
４１ カウンタードープ層
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置
Ｓ１ 第１主面
Ｓ２ 第２主面
Ｗ１ エミッタ層の幅
Ｗ２ カウンタードープ層の幅

Claims (12)

  1. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、
    前記半導体基板の前記第１主面側の表層に設けられた第２導電型のアノード層および前記半導体基板の前記第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記半導体基板の前記第１主面に沿った第１方向で前記ダイオード領域と並んで配置され、前記半導体基板の前記第１主面側の表層に設けられた第２導電型のベース層、前記ベース層の前記第１主面側の表層に選択的に設けられた前記ドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、前記第１方向に複数並んで配置されておりゲート絶縁膜を介して前記エミッタ層と前記ベース層と前記ドリフト層とに面するゲート電極、および前記ベース層の表層に設けられ前記ベース層よりも第２導電型の不純物濃度が高く且つ前記ドリフト層よりも第１導電型の不純物濃度が高く且つ前記第１主面と前記第２主面とを結ぶ方向において前記ベース層よりも厚みが薄いカウンタードープ層、前記半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、
    を備えた半導体装置。
  2. 前記カウンタードープ層は、互いに隣接する前記ゲート電極間において前記第１方向で
    前記ベース層に挟まれて配置されている、
    請求項１に記載の半導体装置。
  3. 前記ベース層の表層に前記ベース層よりも不純物濃度が高い第２導電型のベースコンタクト層を更に有し、
    前記カウンタードープ層は、互いに隣接する前記ゲート電極間において前記第１方向で前記ベースコンタクト層に挟まれて配置されている、
    請求項１または２に記載の半導体装置。
  4. 前記カウンタ―ドープ層の第２導電型の不純物は、前記ベースコンタクト層の第２導電型の不純物と同じである、
    請求項３に記載の半導体装置。
  5. 前記カウンタ―ドープ層の第１導電型の不純物は、前記エミッタ層の第１導電型の不純物と同じである、
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記カウンタードープ層内の第１導電型の不純物濃度は、前記カウンタードープ層内の第２導電型の不純物濃度よりも高い、
    請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記カウンタードープ層は、前記第１方向と直交し前記第１主面に沿った第２方向で前記エミッタ層に接している、
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記ダイオード領域は、
    前記第１主面側の表層に高不純物濃度アノード層と、
    前記高不純物濃度アノード層よりも前記第２主面側に設けられ、前記高不純物濃度アノード層よりも不純物濃度の低い低不純物濃度アノード層と、
    を有する、
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、
    前記半導体基板の前記第１主面側の表層に設けられた第２導電型のアノード層および前記半導体基板の前記第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記半導体基板の前記第１主面に沿った第１方向で前記ダイオード領域と並んで配置され、前記半導体基板の前記第１主面側の表層に設けられた第２導電型のベース層、前記ベース層の前記第１主面側の表層に選択的に設けられた前記ドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、前記第１方向に複数並んで配置されておりゲート絶縁膜を介して前記エミッタ層と前記ベース層と前記ドリフト層とに面するゲート電極、および前記ベース層の表層に設けられ前記ベース層よりも第２導電型の不純物濃度が高く且つ前記ドリフト層よりも第１導電型の不純物濃度が高いカウンタードープ層、前記半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、
    を備え、
    前記カウンタードープ層内の第１導電型の不純物濃度は、前記カウンタードープ層内の第２導電型の不純物濃度よりも低い半導体装置。
  10. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、
    前記半導体基板の前記第１主面側の表層に設けられた第２導電型のアノード層および前記半導体基板の前記第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記半導体基板の前記第１主面に沿った第１方向で前記ダイオード領域と並んで配置され、前記半導体基板の前記第１主面側の表層に設けられた第２導電型のベース層、前記ベース層の前記第１主面側の表層に選択的に設けられた前記ドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、前記第１方向に複数並んで配置されておりゲート絶縁膜を介して前記エミッタ層と前記ベース層と前記ドリフト層とに面するゲート電極、および前記ベース層の表層に設けられ前記ベース層よりも第２導電型の不純物濃度が高く且つ前記ドリフト層よりも第１導電型の不純物濃度が高いカウンタードープ層、前記半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、
    を備え、
    平面視において前記カウンタードープ層および前記エミッタ層のそれぞれは長手方向と前記長手方向と直交する方向に短手方向とを有し、
    前記カウンタードープ層の短手方向の幅は前記エミッタ層の短手方向の幅よりも狭い半導体装置。
  11. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、
    前記半導体基板の前記第１主面側の表層に設けられた第２導電型のアノード層および前記半導体基板の前記第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記半導体基板の前記第１主面に沿った第１方向で前記ダイオード領域と並んで配置され、前記半導体基板の前記第１主面側の表層に設けられた第２導電型のベース層、前記ベース層の前記第１主面側の表層に選択的に設けられた前記ドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、前記第１方向に複数並んで配置されておりゲート絶縁膜を介して前記エミッタ層と前記ベース層と前記ドリフト層とに面するゲート電極、および前記ベース層の表層に設けられ前記ベース層よりも第２導電型の不純物濃度が高く且つ前記ドリフト層よりも第１導電型の不純物濃度が高いカウンタードープ層、前記半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、
    を備え、
    前記絶縁ゲート型バイポーラトランジスタ領域は、互いに隣接する前記ゲート電極間に前記カウンタードープ層が設けられた第１の領域と、前記第１の領域に隣接し、互いに隣接する前記ゲート電極間に前記カウンタードープ層が前記第１の領域よりも大きい面積比率で設けられた第２の領域と、を有し、
    前記第２の領域は、前記第１の領域より前記ダイオード領域に近い半導体装置。
  12. 第１主面と前記第１主面に対向する第２主面との間に第１導電型のドリフト層を有する半導体基板と、
    前記半導体基板の前記第１主面側の表層に設けられた第２導電型のアノード層および前記半導体基板の前記第２主面側の表層に設けられた第１導電型のカソード層を有するダイオード領域と、
    前記半導体基板の前記第１主面に沿った第１方向で前記ダイオード領域と並んで配置され、前記半導体基板の前記第１主面側の表層に設けられた第２導電型のベース層、前記ベース層の前記第１主面側の表層に選択的に設けられた前記ドリフト層よりも不純物濃度の高い第１導電型のエミッタ層、前記第１方向に複数並んで配置されておりゲート絶縁膜を介して前記エミッタ層と前記ベース層と前記ドリフト層とに面するゲート電極、および前記ベース層の表層に設けられ前記ベース層よりも第２導電型の不純物濃度が高く且つ前記ドリフト層よりも第１導電型の不純物濃度が高いカウンタードープ層、前記半導体基板の前記第２主面側の表層に設けられた第２導電型のコレクタ層を有する絶縁ゲート型バイポーラトランジスタ領域と、
    を備え、
    前記絶縁ゲート型バイポーラトランジスタ領域は、互いに隣接する前記ゲート電極間に前記カウンタードープ層が設けられた第３の領域と、互いに隣接する前記ゲート電極間に前記カウンタードープ層が設けられていない第４の領域と、を有し、
    前記第３の領域は、前記第４の領域より前記ダイオード領域に近い半導体装置。
JP2020196923A 2020-11-27 2020-11-27 半導体装置 Active JP7528743B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020196923A JP7528743B2 (ja) 2020-11-27 2020-11-27 半導体装置
US17/466,217 US20220173231A1 (en) 2020-11-27 2021-09-03 Semiconductor device
DE102021128798.7A DE102021128798A1 (de) 2020-11-27 2021-11-05 Halbleitervorrichtung
CN202111403636.7A CN114566537A (zh) 2020-11-27 2021-11-22 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020196923A JP7528743B2 (ja) 2020-11-27 2020-11-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2022085307A JP2022085307A (ja) 2022-06-08
JP7528743B2 true JP7528743B2 (ja) 2024-08-06

Family

ID=81586097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020196923A Active JP7528743B2 (ja) 2020-11-27 2020-11-27 半導体装置

Country Status (4)

Country Link
US (1) US20220173231A1 (ja)
JP (1) JP7528743B2 (ja)
CN (1) CN114566537A (ja)
DE (1) DE102021128798A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024127086A (ja) * 2023-03-08 2024-09-20 株式会社デンソー 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158507A (ja) 2002-11-01 2004-06-03 Toyota Motor Corp 電界効果型半導体装置
JP2009531836A (ja) 2006-03-24 2009-09-03 フェアチャイルド・セミコンダクター・コーポレーション 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2014125584A1 (ja) 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
JP2015090917A (ja) 2013-11-06 2015-05-11 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
JP2020119939A (ja) 2019-01-21 2020-08-06 株式会社デンソー 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP2013201360A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体装置
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
US9019667B2 (en) * 2012-11-08 2015-04-28 Freescale Semiconductor Inc. Protection device and related fabrication methods
JP6098707B2 (ja) * 2013-02-13 2017-03-22 トヨタ自動車株式会社 半導体装置
US9412737B2 (en) * 2013-05-23 2016-08-09 Toyota Jidosha Kabushiki Kaisha IGBT with a built-in-diode
JP5981659B2 (ja) * 2013-08-26 2016-08-31 トヨタ自動車株式会社 半導体装置
DE102016112721B4 (de) * 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158507A (ja) 2002-11-01 2004-06-03 Toyota Motor Corp 電界効果型半導体装置
JP2009531836A (ja) 2006-03-24 2009-09-03 フェアチャイルド・セミコンダクター・コーポレーション 集積化ショットキーダイオードに設けられた高密度トレンチとその製造方法
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2014125584A1 (ja) 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
JP2015090917A (ja) 2013-11-06 2015-05-11 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
JP2020119939A (ja) 2019-01-21 2020-08-06 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2022085307A (ja) 2022-06-08
US20220173231A1 (en) 2022-06-02
DE102021128798A1 (de) 2022-06-02
CN114566537A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN110914996B (zh) 半导体器件
US20140124830A1 (en) Insulated gate bipolar transistor
JP7354897B2 (ja) 半導体装置
KR100304716B1 (ko) 모스컨트롤다이오드및그제조방법
US6818940B2 (en) Insulated gate bipolar transistor having trench gates of rectangular upper surfaces with different widths
CN113394279B (zh) 半导体装置
CN112397506B (zh) 沟槽栅功率器件及其制造方法
US20220069084A1 (en) Power semiconductor device and method of fabricating the same
JP7528743B2 (ja) 半導体装置
CN113451391B (zh) 半导体装置
US20220045189A1 (en) Insulated trench gates with multiple layers for improved performance of semiconductor devices
CN215731715U (zh) 集成电路
WO2024185848A1 (ja) 半導体装置
WO2023112547A1 (ja) 半導体装置
WO2024017136A1 (zh) 一种半导体器件结构及其制备方法
JP2024053754A (ja) 半導体装置及びその製造方法
CN115148801A (zh) 绝缘栅双极型晶体管装置及其制备方法
CN117476771A (zh) 一种分离栅mosfet结构及其制备方法
CN118486713A (zh) 具有反向阻断能力的超结终端及其制造方法
JP2023179936A (ja) 半導体装置
CN118263301A (zh) 一种半导体结构及其制备方法
JP2013251464A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7528743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150