CN114566537A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114566537A
CN114566537A CN202111403636.7A CN202111403636A CN114566537A CN 114566537 A CN114566537 A CN 114566537A CN 202111403636 A CN202111403636 A CN 202111403636A CN 114566537 A CN114566537 A CN 114566537A
Authority
CN
China
Prior art keywords
layer
region
semiconductor device
conductivity type
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111403636.7A
Other languages
English (en)
Inventor
中谷贵洋
新田哲也
西康一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114566537A publication Critical patent/CN114566537A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供提高了恢复动作时的破坏耐量的半导体装置。本发明涉及的半导体装置(100)所具有的绝缘栅型双极晶体管区域(1)在沿半导体基板的第1主面的第1方向上与二极管区域(2)并列地配置，具有：第2导电型的基极层(9)，设置于半导体基板的第1主面侧的表层；第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，杂质浓度比漂移层高；栅极电极(7a)，在第1方向上并列配置有多个，隔着栅极绝缘膜(6a)而面向发射极层、基极层和漂移层；反掺杂层(10)，设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，设置于半导体基板的第2主面侧的表层。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
从节能的观点出发，逆变器装置被广泛用于家电产品、电动汽车、铁路等领域。逆变器装置大多是使用绝缘栅型双极晶体管(IGBT：
Insulated Gate Bipolar Transistor)和续流用二极管而构成的。绝缘栅型双极晶体管和二极管在逆变器装置的内部通过导线等配线进行连接。
为了逆变器装置的小型化，提出了将绝缘栅型双极晶体管和二极管形成于一个半导体基板的半导体装置(例如，专利文献1)。
专利文献1：日本特开2008-103590号公报
但是，就上述那样的在一个半导体基板形成有绝缘栅型双极晶体管和二极管的半导体装置而言，由于从绝缘栅型双极晶体管区域向二极管区域流入少数载流子即空穴，因此与将作为单独部件的绝缘栅型双极晶体管和二极管并联连接而使用的情况相比，存在恢复动作时的恢复电流变大，二极管的破坏耐量降低这样的问题。谋求具有恢复动作时的破坏耐量高的二极管区域的半导体装置。
发明内容
本发明就是为了解决上述那样的课题而提出的，其目的在于提供提高了恢复动作时的破坏耐量的半导体装置。
本发明涉及的半导体装置具有：半导体基板，其在第1主面和与第1主面相对的第2主面之间具有第1导电型的漂移层；二极管区域，其具有在半导体基板的第1主面侧的表层设置的第2导电型的阳极层及在半导体基板的第2主面侧的表层设置的第1导电型的阴极层；以及绝缘栅型双极晶体管区域，其在沿半导体基板的第1主面的第1方向上与二极管区域并列地配置，该绝缘栅型双极晶体管区域具有：第2导电型的基极层，其设置于半导体基板的第1主面侧的表层；第1导电型的发射极层，其选择性地设置于基极层的第1主面侧的表层，杂质浓度比漂移层高；栅极电极，其在第1方向上并列地配置有多个，隔着栅极绝缘膜而面向发射极层、基极层和漂移层；反掺杂层，其设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，其设置于半导体基板的第2主面侧的表层。
发明的效果
根据本发明，通过将反掺杂层设置于绝缘栅型双极晶体管区域，从而能够对向二极管区域的空穴的流入进行抑制，提高恢复动作时的破坏耐量。
附图说明
图1是表示实施方式1涉及的半导体装置的俯视图。
图2是表示实施方式1涉及的半导体装置的俯视图。
图3是表示实施方式1涉及的半导体装置的剖视图。
图4是表示实施方式1涉及的半导体装置的剖视图。
图5是表示实施方式1涉及的半导体装置的剖视图。
图6是实施方式1涉及的半导体装置的制造流程图。
图7是表示实施方式1涉及的半导体装置的制造过程的图。
图8是表示实施方式1涉及的半导体装置的制造过程的图。
图9是表示实施方式1涉及的半导体装置的制造过程的图。
图10是表示实施方式1涉及的半导体装置的制造过程的图。
图11是示意性地表示实施方式1涉及的半导体装置的二极管动作时的空穴的动作的图。
图12是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的动作的图。
图13是表示实施方式2涉及的半导体装置的俯视图。
图14是表示实施方式2涉及的半导体装置的俯视图。
图15是表示实施方式3涉及的半导体装置的俯视图。
图16是表示实施方式3涉及的半导体装置的俯视图。
图17是表示实施方式4涉及的半导体装置的俯视图。
图18是表示实施方式4涉及的半导体装置的俯视图。
具体实施方式
下面，一边参照附图，一边对实施方式进行说明。由于附图只是示意性地示出的，因此尺寸及位置的相互关系可以变更。在下面的说明中，对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
另外，在下面的说明中，有时使用“上”、“下”、“侧”等表示特定的位置及方向的术语，但这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，不是对实施时的位置及方向进行限定。
关于半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们反转，将第1导电型设为p型，将第2导电型设为n型。n+型的含义是施主的浓度比n型高，n-型的含义是施主的浓度比n型低。同样地，p+型的含义是受主的浓度比p型高，p-型的含义是受主的浓度比p型低。
<实施方式1>
使用图1至图5对实施方式1涉及的半导体装置的结构进行说明。图1及图2是表示实施方式1涉及的半导体装置的俯视图。图2是将图1所记载的A部分放大后的俯视图，是表示半导体基板的第1主面侧的构造的俯视图。在图2中省略了在比半导体基板的第1主面靠上侧处设置的电极等的记载。图3至图5是表示实施方式1涉及的半导体装置的剖视图。图3是图2所记载的B-B线处的剖视图。图4是图2所记载的C-C线处的剖视图。图5是图2所记载的D-D线处的剖视图。在图1至图5中为了方便说明还示出了表示方向的XYZ正交坐标轴。
如图1所示，半导体装置100在一个半导体基板相邻地设置了形成有绝缘栅型双极晶体管的绝缘栅型双极晶体管区域1和形成有二极管的二极管区域2。绝缘栅型双极晶体管区域1及二极管区域2是长度方向为半导体装置100的Y方向的条带状区域，绝缘栅型双极晶体管区域1和二极管区域2在半导体装置100的X方向上并列地设置。绝缘栅型双极晶体管区域1和二极管区域2为半导体装置100的有源区域，绝缘栅型双极晶体管区域1和二极管区域2在俯视观察时配置于半导体装置100的中央。
在半导体装置100设置有栅极信号接收区域3。栅极信号接收区域3是用于从外部接收电信号的区域。绝缘栅型双极晶体管区域1与通过栅极信号接收区域3接收到的电信号对应地对通电状态和非通电状态进行切换。栅极信号接收区域3配置于绝缘栅型双极晶体管区域1附近。通过将栅极信号接收区域3配置于绝缘栅型双极晶体管区域1附近，从而能够对噪声混入至电信号进行抑制，防止绝缘栅型双极晶体管区域1的误动作。用于从外部接收电信号的配线连接于栅极信号接收区域3。配线例如可以使用导线、引线等。
在图1中，栅极信号接收区域3为矩形，以其3个边与绝缘栅型双极晶体管区域1及二极管区域2相邻的方式配置，但栅极信号接收区域3的配置并不限于此。栅极信号接收区域3只要配置于有源区域即绝缘栅型双极晶体管区域1及二极管区域2附近即可，也可以是以其4个边全部与绝缘栅型双极晶体管区域1及二极管区域2相邻的方式配置于有源区域的中央，还可以是以4个边中仅2个边与绝缘栅型双极晶体管区域1及二极管区域2相邻的方式配置于有源区域的角部。另外，栅极信号接收区域3的配置并不限于此，只要在俯视观察时配置在被包围有源区域的末端区域4包围的区域即可，栅极信号接收区域3的形状也可以不是矩形。
在俯视观察时末端区域4设置为将绝缘栅型双极晶体管区域1、二极管区域2及栅极信号接收区域3包围。在末端区域4，为了保持半导体装置100的耐压，例如设置有FLR(Field Limiting Ring)、RESURF(REduced SURface Field)等耐压保持构造。
如图2所示，在绝缘栅型双极晶体管区域1的表面侧设置有多个沟槽5a，在绝缘栅型双极晶体管区域1和二极管区域2的边界设置有一个沟槽5c，在二极管区域2的表面侧设置有多个沟槽5b。沟槽5a、5b、5c是通过蚀刻技术等在半导体基板的第1主面侧形成的槽。沟槽5a、5b、5c在第1方向即X方向上并列地配置多个，长度方向为与第1方向正交的第2方向即Y方向。在沟槽5a的侧壁设置有栅极绝缘膜6a。在沟槽5b及沟槽5c的侧壁设置有栅极绝缘膜6b。在沟槽5a的比栅极绝缘膜6a靠内侧处设置有导电性的栅极电极7a，在沟槽5b及沟槽5c的比栅极绝缘膜6b靠内侧处设置有导电性的栅极电极7b。栅极电极7a及栅极电极7b的长度方向为Y方向，栅极电极7a及栅极电极7b在X方向上并列地设置多个。
在绝缘栅型双极晶体管区域1处相邻的沟槽5a间的半导体基板的表层及相邻的沟槽5a和沟槽5c之间的半导体基板的表层，具有施主的浓度比漂移层(在图2中未图示)的施主的浓度高的n型发射极层8、具有受主的p型基极层9、受主的浓度比基极层9的受主的浓度高的p型基极接触层16、及施主的浓度比漂移层高且受主的浓度比基极层9高的反掺杂层10。反掺杂层10是具有高浓度的施主及高浓度的受主这两者的半导体层。此外，反掺杂层10是在半导体基板的表层处，施主的浓度比受主的浓度高。净掺杂浓度为n型的半导体层。净掺杂浓度是指在具有施主及受主这两者的情况下，对施主的浓度和受主的浓度进行比较，从浓度高侧的浓度减去浓度低侧的浓度后的浓度，导电型在施主的浓度高的情况下为n型，在受主的浓度高的情况下为p型。
发射极层8在X方向上与栅极绝缘膜6a接触。另一方面，反掺杂层10在相邻的栅极电极7a间及彼此相邻的栅极电极7a和栅极电极7b之间在X方向上彼此被基极层9夹着，还被基极接触层16夹着，没有与栅极绝缘膜6a接触。发射极层8的长度方向为X方向，宽度方向为Y方向。反掺杂层10的长度方向为Y方向，宽度方向为X方向。另外，反掺杂层10是以在Y方向上被发射极层8夹着的方式配置的。
优选在俯视观察时反掺杂层10的宽度方向的宽度即X方向上的反掺杂层10的宽度W2小于或等于发射极层8的宽度方向的宽度即Y方向上的发射极层8的宽度W1。通过设置反掺杂层10，从而在绝缘栅双极晶体管区域1从通电状态变为非通电状态时，担心在反掺杂层10的正下方产生闩锁而使电流断路能力降低，但在将反掺杂层10和发射极层8各自的宽度方向的宽度设为满足上述关系的宽度的情况下，能够将反掺杂层10的正下方的闩锁的产生风险抑制为发射极层8的正下方的闩锁的产生风险以下。
在二极管区域2处相邻的沟槽5c和沟槽5b之间的半导体基板的表层及相邻的沟槽5b间的半导体基板的表层，设置有p型的阳极层11。
如图3所示，绝缘栅型双极晶体管区域1及二极管区域2设置于共通的半导体基板。半导体基板例如为以硅为材料的基板。半导体基板在Z方向正侧具有第1主面S1，在与第1主面S1相比靠Z方向负侧处具有与第1主面相对的第2主面S2。X方向及Y方向是沿第1主面S1的方向，Z方向是与第1主面S1正交的方向。半导体基板在第1主面S1和第2主面S2之间具有漂移层12。漂移层12是横跨绝缘栅型双极晶体管区域1和二极管区域2这两者而设置的。漂移层12是作为施主而具有例如砷或磷等的半导体层，施主的浓度为1.0E+12/cm3～1.0E+16/cm3。
绝缘栅型双极晶体管区域1在半导体基板的第1主面S1侧设置有基极层9。在基极层9的表层设置有发射极层8。发射极层8是作为施主而具有例如砷或磷等的半导体层，施主的浓度为1.0E+17/cm3～1.0E+20/cm3。基极层9是作为受主而具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+18/cm3。
在绝缘栅型双极晶体管区域1的第1主面S1侧，沟槽5a是以将发射极层8及基极层9贯穿而到达漂移层12的方式设置的。栅极电极7a隔着栅极绝缘膜6a面向发射极层8、基极层9及漂移层12。在栅极电极7a的Z方向正侧隔着层间绝缘膜17设置有第1电极18。栅极电极7a通过层间绝缘膜17与第1电极18电绝缘。栅极电极7a与图1所示的栅极信号接收区域3电连接，经由栅极信号接收区域3对电信号进行接收，通过电信号来控制电压的升降。栅极电极7a是也称为所谓的有源栅极电极等的电极。
在将正电压施加于栅极电极7a的情况下，在基极层9的与栅极绝缘膜6a接触的位置处形成n型的沟道(未图示)。由于发射极层8与栅极绝缘膜6a接触，因此通过n型的沟道而连接发射极层8和漂移层12，绝缘栅型双极晶体管区域1被切换为通电状态。在没有将正电压施加于栅极电极7a的情况下，由于在基极层9没有形成n型的沟道，因此绝缘栅型双极晶体管区域1被切换为非通电状态。就栅极电极7a和栅极信号接收区域3的电连接而言，在其它剖面中，例如是在第1主面S1侧设置铝等配线(未图示)而进行连接的。
第1电极18例如由铝或铝合金构成。第1电极18设置于发射极层8的Z方向正侧，与发射极层8电连接。铝及铝合金是与p型的半导体层之间接触电阻低，与n型半导体层之间接触电阻高的金属。因此，在通过铝或铝合金构成第1电极18的情况下，也可以不将第1电极18直接与n型的发射极层8连接，而是使与n型半导体层之间接触电阻低的钛与发射极层8接触，经由钛将发射极层8和第1电极18电连接。
绝缘栅型双极晶体管区域1在半导体基板的第2主面S2侧设置有受主的浓度比基极层9的受主的浓度高的p型集电极层13。集电极层13是作为受主而具有例如硼或铝等的半导体层，受主的浓度为1.0E+16/cm3～1.0E+20/cm3。在集电极层13的Z方向负侧设置有第2电极19，集电极层13和第2电极19电连接。
二极管区域2在半导体基板的第1主面S1侧设置有阳极层11。阳极层11是作为受主而具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+18/cm3。
在二极管区域2的第1主面S1侧设置有沟槽5b。沟槽5b是以将阳极层11贯穿而到达漂移层12的方式设置的。栅极电极7b隔着栅极绝缘膜6b面向阳极层11及漂移层12。在栅极电极7b的Z方向正侧设置有第1电极18。栅极电极7b和第1电极18电连接。栅极电极7b与栅极电极7a不同，电压不根据栅极信号接收区域3而升降。第1电极18设置于阳极层11的Z方向正侧，与阳极层11电连接。栅极电极7b是也称为所谓的哑栅极电极等的电极。
二极管区域2在半导体基板的第2主面S2侧设置有施主的浓度比漂移层12的施主的浓度高的n型阴极层15。阴极层15是作为施主而具有例如砷或磷等的半导体层，施主的浓度为1.0E+16/cm3～1.0E+20/cm3。在阴极层15的Z方向负侧设置有第2电极19。第2电极19与阴极层15电连接。
在绝缘栅型双极晶体管区域1和二极管区域2的边界的第1主面S1侧设置有沟槽5c。沟槽5c是以将发射极层8、阳极层11及基极层9贯穿而到达漂移层12的方式设置的。栅极电极7b隔着栅极绝缘膜6b面向发射极层8、基极层9及漂移层12。在栅极电极7b的Z方向正侧设置有第1电极18，栅极电极7b和第1电极18电连接。
如图4所示，在绝缘栅型双极晶体管区域1，在基极层9的表层设置有反掺杂层10及基极接触层16。反掺杂层10是作为施主而具有例如砷或磷等的半导体层，施主的浓度为1.0E+17/cm3～1.0E+20/cm3。另外，反掺杂层10是作为受主而具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+20/cm3。基极接触层16是作为受主而具有例如硼或铝等的半导体层，受主的浓度为1.0E+15/cm3～1.0E+20/cm3。
反掺杂层10以在相邻的栅极电极7a间及彼此相邻的栅极电极7a和栅极电极7b之间在X方向上被基极层9夹着的方式配置，没有与栅极绝缘膜6a接触。因此，即使在将正电压施加于栅极电极7a的情况下，也不会通过n型的沟道将反掺杂层10和漂移层12连接。即，反掺杂层10是不参与绝缘栅型双极晶体管区域1的通电状态和非通电状态的切换的半导体层。
如图5所示，在绝缘栅型双极晶体管区域1，发射极层8、反掺杂层10、及基极接触层16各自选择性地设置于基极层9的表层。
接着，对实施方式1涉及的半导体装置的制造方法进行说明。图6是实施方式1涉及的半导体装置的制造流程图。按照制造流程图的顺序对制造方法进行说明。在以后的制造方法的说明中记载了有源区域的制造方法，省略了以任意构造形成的末端区域4及栅极信号接收区域3等的制造方法。
如图6所示，实施方式1涉及的半导体装置经过如下工序进行制造，即，第1主面侧半导体层形成工序(S100)、栅极电极形成工序(S200)、第1电极形成工序(S300)、第2主面侧半导体层形成工序(S400)、和第2电极形成工序(S500)。第1主面侧半导体层形成工序(S100)分为半导体基板准备工序、第1主面侧p型半导体层形成工序、第1主面侧n型半导体层形成工序。栅极电极形成工序(S200)分为沟槽形成工序、栅极电极沉积工序、层间绝缘膜沉积工序。第2主面侧半导体层形成工序(S400)分为第2主面侧p型半导体层形成工序及第2主面侧n型半导体层形成工序。
图7至图10是表示实施方式1涉及的半导体装置的制造过程的图。图7至图10是表示图2所记载的C-C线处的剖面中的制造过程的图。
图7是表示第1主面侧半导体层形成工序的制造过程的图。图7(a)是表示完成了半导体基板准备工序后的状态的图。半导体基板准备工序是准备施主的浓度低的n型半导体基板的工序。由于漂移层12的施主的浓度成为半导体基板的施主的浓度本身，因此与漂移层12的施主的浓度相匹配地准备半导体基板。在完成了半导体基板准备工序的时刻，绝缘栅型双极晶体管区域1和二极管区域2仅具有漂移层12。
图7(b)是表示第1主面侧p型半导体层形成工序的制造过程的图。第1主面侧p型半导体层形成工序是形成基极层9、基极接触层16、及阳极层11的工序。基极层9是通过从第1主面S1侧将受主A1注入至绝缘栅型双极晶体管区域1而形成的。基极接触层16是通过从第1主面S1侧将受主A3注入至绝缘栅型双极晶体管区域1而形成的。阳极层11是通过从第1主面S1侧将受主A2注入至二极管区域2而形成的。受主A1、受主A2、及受主A3例如使用硼或铝等。能够使受主A1、受主A2、及受主A3相同，在使受主A1、受主A2、及受主A3相同的情况下，不需要受主的切换。
在使受主A1和受主A2相同，而且将受主A1和受主A2设为相同的注入量的情况下，能够同时注入受主A1和受主A2。受主A3是选择性地注入的。为了选择性地注入，在将妨碍注入的掩模配置于不想注入的部位的状态下注入受主A3即可。掩模例如使用抗蚀剂掩模即可。在分别注入受主A1和受主A2的情况下，同样地，使用掩模选择性地进行注入即可。注入的受主A1、受主A2、及受主A3通过加热而扩散，形成基极层9、阳极层11、及基极接触层16。
图7(c)是表示第1主面侧n型半导体层形成工序的制造过程的图。第1主面侧n型半导体层形成工序是形成反掺杂层10的工序。反掺杂层10是通过从第1主面S1侧将施主D1注入至绝缘栅型双极晶体管区域1的基极接触层16而形成的。作为施主D1，使用砷或磷等。
反掺杂层10是选择性地将施主D1注入至基极接触层16而形成的。即，基极接触层16和反掺杂层10具有相同受主，对基极接触层16注入了施主D1的区域最终成为反掺杂层10，没有注入施主D1的区域最终成为基极接触层16。
为了选择性地形成反掺杂层10，使用第1主面侧施主注入用掩模M1而选择性地进行施主D1的注入即可。第1主面侧施主注入用掩模M1例如是将抗蚀剂涂敷于第1主面S1之上而形成的、防止施主的透过的抗蚀剂掩模。第1主面侧施主注入用掩模M1设置于不注入施主D1的部位，在注入了施主D1后被除去。
注入的施主D1通过加热而扩散，形成反掺杂层10。通过在注入受主A1、受主A2、及受主A3而使它们扩散后，注入施主D1而使施主D1进行扩散，从而形成了基极层9、阳极层11、基极接触层16、及反掺杂层10，但各半导体层的形成方法并不限于此，例如，可以在注入了施主D1后，注入受主A1、受主A2、及受主A3，同时进行加热而扩散，也可以在注入了受主A1、受主A2后注入施主D1，注入受主A3，同时进行加热而扩散。注入后的加热可以在各注入后单独地进行，也可以在注入了多个受主及施主后同时进行。
在第1主面侧半导体层形成工序中，在与图7所示的剖面不同的剖面中形成图5所示的发射极层8。发射极层8与反掺杂层10相同地，是将施主选择性地注入至基极层9的表层而形成的。在使发射极层8的形成所使用的施主和反掺杂层10的形成所使用的施主D1相同，而且将施主的浓度设为相同的情况下，能够使用一个第1主面侧施主注入用掩模而将发射极层8及反掺杂层10的施主同时注入，能够简化制造工艺。
在发射极层8和反掺杂层10使用不同施主的情况下、想要设为不同的施主的浓度的情况下，分别进行发射极层8的施主的注入和反掺杂层10的施主D1的注入即可，在该情况下，形成2次第1主面侧施主注入用掩模，在与各个半导体层对应的部位选择性地注入施主即可。
图8是表示栅极电极形成工序的制造过程的图。
图8(a)是表示沟槽形成工序的制造过程的图。沟槽形成工序是在第1主面S1侧通过蚀刻形成沟槽5a、5b、5c的工序。在不形成沟槽5a、5b、5c的部位，在进行蚀刻前预先形成沟槽用掩模M2。沟槽用掩模M2例如是由在第1主面S1之上通过加热形成的氧化膜形成的掩模，在形成了沟槽后被除去。
图8(b)是表示栅极电极沉积工序的制造过程的图。栅极电极沉积工序是将栅极电极7a沉积于沟槽5a、将栅极电极7b沉积于沟槽5b及沟槽5c的工序。首先，通过加热在包含沟槽5a、5b、5c的侧壁在内的半导体基板的表面形成氧化膜。在形成了氧化膜后从第1主面S1侧沉积栅极电极7a及栅极电极7b。栅极电极7a及栅极电极7b是沉积相同的导电材料而构成的。栅极电极7a及栅极电极7b例如是沉积多晶硅而构成的。在第1主面S1之上的整面沉积了多晶硅后，通过蚀刻将不需要的多晶硅除去。残留在沟槽5a内部的多晶硅成为栅极电极7a，残留在沟槽5b及沟槽5c内部的多晶硅成为栅极电极7b。另外，除去不需要的氧化膜，残留在沟槽5a内部的氧化膜成为栅极绝缘膜6a，残留在沟槽5b及沟槽5c内部的氧化膜成为栅极绝缘膜6b。
图8(c)是表示完成了层间绝缘膜沉积工序后的状态的图。层间绝缘膜形成工序是在栅极电极7a之上形成绝缘物即层间绝缘膜17的工序。层间绝缘膜17例如是通过CVD(Chemical Vapor Deposition)法形成的氧化膜。例如通过蚀刻将在栅极电极7a之外的第1主面S1之上形成的氧化膜除去。
图9是表示完成了第1电极形成工序后的状态的图。第1电极形成工序是形成第1电极18的工序。第1电极18例如是通过从第1主面S1侧溅射金属而形成的。金属例如使用铝。通过溅射形成将层间绝缘膜17及第1主面S1覆盖的第1电极18。
图10是表示第2主面侧半导体层形成工序的制造过程的图。
图10(a)是表示第2主面侧p型半导体层形成工序的制造过程的图。第2主面侧p型半导体层形成工序是形成集电极层13的工序。集电极层13是从第2主面S2侧注入受主A4而形成的。作为受主A4，例如使用硼或铝等。能够使集电极层13的受主A4与基极层9的受主A1、阳极层11的受主A2、基极接触层16的受主A3中的某一者或多个相同，在使受主相同的情况下，能够减少受主的切换作业。可以在不注入受主A4的二极管区域2的第2主面S2之上使用第2主面侧受主注入用掩模M3。第2主面侧受主注入用掩模M3例如是通过将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了受主A4后被除去。注入的受主A4通过加热而扩散，形成集电极层13。
图10(b)是表示第2主面侧n型半导体层形成工序的制造过程的图。第2主面侧n型半导体层形成工序是形成阴极层15的工序。阴极层15是从第2主面S2侧注入施主D2而形成的。作为施主D2，使用例如砷或磷等。能够使阴极层15的施主D2与发射极层8的施主及反掺杂层10的施主中的某一者或两者相同，在使施主相同的情况下，能够减少施主的切换作业。
可以在不注入施主D2的绝缘栅型双极晶体管区域1的第2主面S2之上使用第2主面侧施主注入用掩模M4。第2主面侧施主注入用掩模M4例如是将抗蚀剂涂敷于第2主面S2之上而形成的，在注入了施主D2后被除去。注入的施主D2通过加热而扩散，形成阴极层15。在形成集电极层13后形成了阴极层15，但形成顺序并不限于此。例如，也可以在形成了阴极层15后形成集电极层13。另外，也可以将受主A3及施主D2同时加热而扩散。
第2电极形成工序(未图示)是形成第2电极19的工序。第2电极19例如是从第2主面S2侧溅射金属而形成的。金属例如使用铝。通过溅射形成将第2主面S2覆盖的第2电极19。经过以上工序，得到图1所示的半导体装置100。
对实施方式1涉及的半导体装置的二极管动作进行说明。图11是示意性地表示实施方式1涉及的半导体装置的二极管动作时的空穴的动作的图。图11是示意性地表示图2中的C-C线处的剖视图中的二极管动作时的空穴的动作的图。在二极管动作时，与第2电极19相比正电压被施加于第1电极18。通过施加正电压而从作为p型半导体层的阳极层11、基极层9、及基极接触层16向漂移层12注入空穴h，注入的空穴h向阴极层15移动。与绝缘栅型双极晶体管区域1的边界附近的二极管区域2除了来自阳极层11的空穴h之外，从绝缘栅型双极区域1也流入空穴h，由此处于空穴h的密度比远离绝缘栅型双极晶体管区域1的二极管区域2高的状态。在二极管动作时，在从第1电极18向第2电极19的方向上流动续流电流。
对实施方式1涉及的半导体装置的恢复动作进行说明。图12是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的动作的图。图12是示意性地表示图2中的C-C线处的剖视图中的恢复动作时的空穴的动作的图。在恢复动作时，与第2电极19相比负电压被施加于第1电极18。在二极管动作时向阴极层15移动的空穴h使移动方向变为向阳极层11的方向而移动。在恢复动作时，空穴h经由阳极层11及第1电极18流出到半导体装置外部。
在二极管动作时空穴h的密度高的与绝缘栅型双极晶体管区域1之间的边界附近的二极管区域2的阳极层11，与远离绝缘栅型双极晶体管区域1的二极管区域2的阳极层11相比通过更多的空穴h。另外，存在于绝缘栅型双极晶体管区域1的空穴h的一部分经由基极层9、基极接触层16、及第1电极18流出到半导体装置外部。在恢复动作时，在从第2电极19向第1电极18的方向上流动恢复电流。
使用图11，对实施方式1涉及的半导体装置的空穴注入抑制效果进行说明。
实施方式1涉及的半导体装置对从绝缘栅型双极晶体管区域1流入至二极管区域2的空穴h进行抑制。如图11所示，在二极管动作时，从p型的基极层9及基极接触层16向二极管区域2的漂移层12注入空穴h。另一方面，没有从n型的反掺杂层10向二极管区域2的漂移层12注入空穴h。因此，通过设置反掺杂层10，与没有设置反掺杂层10的情况相比，能够对二极管动作时的从绝缘栅型双极晶体管区域1向二极管区域2的空穴h的注入进行抑制。
因此，通过在基极层9的表层选择性地设置反掺杂层10，从而能够对恢复电流进行抑制而使恢复动作时的破坏耐量提高。另外，反掺杂层10的表层的受主杂质的浓度比阳极层9高。由此，第1电极18与反掺杂层10的电气接触电阻能够比第1电极18与阳极层9的电气接触电阻低。
另外，就实施方式1涉及的半导体装置而言，如图2所示，X方向上的反掺杂层10的宽度W2比Y方向上的发射极层8的宽度W1窄。通过将反掺杂层10的宽度W2设为这样的宽度，从而能够将在反掺杂层10和基极层9的界面处产生的电压降设为小于或等于在发射极层8和基极层9的界面处产生的电压降，能够将反掺杂层10和基极层9之间的接合部处的闩锁的耐量设得比发射极层8和基极层9之间的接合部处的闩锁的耐量高。
在实施方式1中示出在全部沟槽5a都配置了栅极电极7a的构造，但在通电时的绝缘栅型双极晶体管区域1的每单位面积的发热量大的情况下，不需要在绝缘栅型双极晶体管区域1的全部沟槽5a都配置栅极电极7a，可以设为如下被称为所谓间隔剔除构造等的构造，即，在配置于绝缘栅型双极晶体管区域1的多个沟槽中的若干沟槽配置了与第1电极18电连接的栅极电极7b。
另外，虽然示出了在位于绝缘栅型双极晶体管区域1和二极管区域2的边界处的沟槽5c配置了栅极电极7b的构造，但也可以设为在沟槽5c具有与栅极信号接收区域3电连接的栅极电极7a的构造。
<实施方式2>
使用图13及图14对实施方式2涉及的半导体装置的结构进行说明。图13及图14是表示实施方式2涉及的半导体装置的俯视图。图14是将图13所记载的E部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图14中省略了在比半导体基板的第1主面靠上侧处设置的电极等的记载。在图13及图14中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式2中，对与实施方式1中说明过的结构要素相同的结构要素，标注相同标号并省略说明。
如图13所示，就实施方式2涉及的半导体装置200而言，绝缘栅型双极晶体管区域20和二极管区域2在半导体装置200的X方向上反复设置。
如图14所示，实施方式2涉及的半导体装置是如下构造，即，就在俯视观察时彼此相邻的栅极电极7a间或彼此相邻的栅极电极7a和栅极电极7b之间的配置有反掺杂层21的面积的比率而言，越接近二极管区域2则该比率越大。另外，是在半导体基板的表层配置有基极接触层16且基极层没有露出的构造。
在图14中，配置有多个的反掺杂层21各自的面积全部相同。在俯视观察时，在对绝缘栅型双极晶体管区域20的彼此相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的配置有反掺杂层21的面积的比率进行比较的情况下，最接近二极管区域2的栅极电极即栅极电极7b与相邻的栅极电极7a之间的反掺杂层21的面积的比率是彼此相邻的栅极电极7a之间的反掺杂层21的面积的比率的2倍。
通常，就在恢复动作时从绝缘栅型双极晶体管区域流入至二极管区域的空穴而言，越接近二极管区域则该空穴越多。
就实施方式2涉及的半导体装置而言，通过将彼此相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的配置有反掺杂层21的面积的比率设为越接近二极管区域2则越大，从而能够更高效地对从绝缘栅型双极晶体管区域20向二极管区域2的空穴的流入进行抑制，能够提高恢复动作时的破坏耐量。另一方面，在距离二极管区域2远的绝缘栅型双极晶体管区域20，能够对转变为非通电时的反掺杂层21正下方的闩锁的产生风险进行抑制。
另外，反掺杂层21被基极接触层16夹着，没有与栅极绝缘膜6a接触。反掺杂层21是不参与绝缘栅型双极晶体管区域20的通电状态和非通电状态的切换的半导体层。因此，在将彼此相邻的栅极电极7a或栅极电极7b之间的配置有反掺杂层21的面积的比率设为越接近二极管区域2则越大的构造的情况下，也会对绝缘栅型双极晶体管区域20处的电流的不平衡进行抑制。
在实施方式2中示出如下例子，即，将配置有多个的反掺杂层21各自的面积设为全部相同，将相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的反掺杂层21的配置数量设为越接近二极管区域2则越多，将彼此相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的配置有反掺杂层21的面积的比率设为越接近二极管区域2则越大。但是，也可以通过将相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的反掺杂层21的配置数量设为相同，越接近二极管区域2则越增大反掺杂层21的面积，从而将彼此相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的配置有反掺杂层21的面积的比率设为越接近二极管区域2则越大。
另外，在实施方式2中，在半导体基板的表层配置有基极接触层16且基极层没有露出。为了设为这样的构造，对基极层露出的部位注入受主而设置基极接触层16即可。基极接触层16是受主的浓度比基极层高，向二极管区域2的空穴的注入多的半导体层，但另一方面，是与发射极电极的电气接触电阻比基极层低的半导体层。由于反掺杂层21及基极接触层16均为与发射极电极的电气接触电阻低的半导体层，实施方式2的半导体装置是与实施方式1的半导体装置相比降低了绝缘栅型双极晶体管区域的发射极电极和半导体基板之间的电气接触电阻的半导体装置。
<实施方式3>
使用图15及图16对实施方式3涉及的半导体装置的结构进行说明。图15及图16是表示实施方式3涉及的半导体装置的俯视图。图16是将图15所记载的F部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图16中省略了在比半导体基板的第1主面靠上侧处设置的电极等的记载。在图15及图16中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式3中，对与实施方式1及2中说明过的结构要素相同的结构要素，标注相同的标号并省略说明。
如图15所示，就实施方式3涉及的半导体装置300而言，绝缘栅型双极晶体管区域30和二极管区域2在半导体装置300的X方向上反复设置。
如图16所示，实施方式3涉及的半导体装置是反掺杂层31的表层的净掺杂浓度为p型的半导体层。为了将反掺杂层31的表层的净掺杂浓度设为p型，以使得反掺杂层31的表层的受主杂质浓度比施主杂质浓度高的方式注入杂质即可。
在实施方式3涉及的半导体装置中，能够对绝缘栅型双极晶体管区域30的闩锁的产生风险进行抑制。
另外，反掺杂层31为p型，但比同为p型的基极接触层16的净掺杂浓度低。因此，反掺杂层31与基极接触层16相比向二极管区域2的空穴的注入少。
在实施方式3中，通过将彼此相邻的栅极电极7a间、或栅极电极7a和栅极电极7b之间的配置有反掺杂层31的面积的比率设为越接近二极管区域2则越大，从而能够更高效地对从绝缘栅型双极晶体管区域30向二极管区域2的空穴的流入进行抑制，能够提高绝缘栅型双极晶体管区域的闩锁破坏耐量。
<实施方式4>
使用图17及图18对实施方式3涉及的半导体装置的结构进行说明。图17及图18是表示实施方式4涉及的半导体装置的俯视图。图18是将图17所记载的G部分放大后的图，是表示半导体基板的第1主面侧的构造的俯视图。在图18中省略了在比半导体基板的第1主面靠上侧处设置的电极等的记载。在图17及图18中为了方便说明还示出了表示方向的XYZ正交坐标轴。此外，在实施方式4中，对与实施方式1至3中说明过的结构要素相同的结构要素，标注相同的标号并省略说明。
如图17所示，就实施方式4涉及的半导体装置400而言，绝缘栅型双极晶体管区域40和二极管区域2在半导体装置400的X方向上反复设置。
如图18所示，实施方式4涉及的半导体装置400具有绝缘栅型双极晶体管区域40。绝缘栅型双极晶体管区域40具有在彼此相邻的栅极电极7a或栅极电极7b之间设置有反掺杂层41的第1区域40a、在彼此相邻的栅极电极7a或栅极电极7b没有设置反掺杂层41的第2区域40b。第1区域40a与第2区域40b相比配置于更接近二极管区域2的位置。
就实施方式4涉及的半导体装置而言，通过将设置有反掺杂层41的第1区域40a与没有设置反掺杂层41的第2区域40b相比配置于二极管区域2附近，从而能够高效地对从绝缘栅型双极晶体管区域40向二极管区域2的空穴的流入进行抑制，能够提高恢复动作时的破坏耐量。另一方面，由于在与第1区域40a相比远离二极管区域2的绝缘栅型双极晶体管区域40配置有第2区域40b，在第2区域40b没有设置反掺杂层41，因此能够对绝缘栅型双极晶体管区域40转变为非通电状态时的闩锁的产生风险进行抑制。
另外，反掺杂层41在Y方向上与发射极层8接触。通过设为这样的构造，从而能够增大反掺杂层41的面积，对向二极管区域2流入的空穴进行抑制，提高恢复动作时的破坏耐量。
与实施方式1至3的半导体装置不同，实施方式4涉及的半导体装置是在半导体基板的第1主面侧的表层不具有基极接触层的构造。为了设为这样的构造，与形成基极接触层的受主的注入区域相比，使形成反掺杂层的施主层的注入区域更大，或向相同区域注入各个杂质即可。在与形成基极接触层的受主的注入区域相比，扩大了形成反掺杂层的施主层的注入区域的情况下，成为在俯视观察时n型的半导体层将反掺杂层覆盖的构造。通过设为使n型半导体层没有与有源栅极电极的栅极绝缘膜接触的构造，能够对绝缘栅型双极晶体管区域处的电流的不平衡进行抑制。如果设为在半导体基板的第1主面侧的表层不具有基极接触层的构造，则能够进一步抑制向二极管区域的空穴的流入。
在实施方式1至4中示出了阳极层为单层的构造，但并不限于此，阳极层也可以是以相同导电型构成的两层构造。例如，在阳极层和第1电极的接触部的接触电阻大的情况下，通过设为两层构造，该两层构造在阳极层的第1主面侧具有杂质浓度高的高浓度阳极层，在比高浓度阳极层靠第2主面侧处具有杂质浓度比高浓度阳极层低的低浓度阳极层，由此能够降低阳极层和第1电极的接触部的接触电阻。
对本发明的这些实施方式进行了说明，但这些实施方式仅是作为例子而揭示出的。在不脱离其主旨的范围内能够进行各种省略、替换、变更。另外，能够对各实施方式进行组合。
标号的说明
1 绝缘栅型双极晶体管区域
2 二极管区域
6a 栅极绝缘膜
7a 栅极电极
8 发射极层
9 基极层
10 反掺杂层
11 阳极层
12 漂移层
13 集电极层
15 阴极层
20 绝缘栅型双极晶体管区域
21 反掺杂层
30 绝缘栅型双极晶体管区域
31 反掺杂层
40 绝缘栅型双极晶体管区域
40a 第1区域
40b 第2区域
41 反掺杂层
100 半导体装置
200 半导体装置
300 半导体装置
400 半导体装置
S1 第1主面
S2 第2主面
W1 发射极层的宽度
W2 反掺杂层的宽度

Claims (12)

1.一种半导体装置，其具有：
半导体基板，其在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层；
二极管区域，其具有在所述半导体基板的所述第1主面侧的表层设置的第2导电型的阳极层及在所述半导体基板的所述第2主面侧的表层设置的第1导电型的阴极层；以及
绝缘栅型双极晶体管区域，其在沿所述半导体基板的所述第1主面的第1方向上与所述二极管区域并列地配置，
该绝缘栅型双极晶体管区域具有：
第2导电型的基极层，其设置于所述半导体基板的所述第1主面侧的表层；
第1导电型的发射极层，其选择性地设置于所述基极层的所述第1主面侧的表层，杂质浓度比所述漂移层高；
栅极电极，其在所述第1方向上并列地配置有多个，隔着栅极绝缘膜而面向所述发射极层、所述基极层和所述漂移层；
反掺杂层，其设置于所述基极层的表层，第2导电型的杂质浓度比所述基极层高且第1导电型的杂质浓度比所述漂移层高；以及
第2导电型的集电极层，其设置于所述半导体基板的所述第2主面侧的表层。
2.根据权利要求1所述的半导体装置，其中，
所述反掺杂层以在彼此相邻的所述栅极电极间在所述第1方向上被所述基极层夹着的方式配置。
3.根据权利要求1或2所述的半导体装置，其中，
在所述基极层的表层还具有杂质浓度比所述基极层高的第2导电型的基极接触层，
所述反掺杂层以在彼此相邻的所述栅极电极间在所述第1方向上被所述基极接触层夹着的方式配置。
4.根据权利要求3所述的半导体装置，其中，
所述反掺杂层的第2导电型的杂质与所述基极接触层的第2导电型的杂质相同。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述反掺杂层的第1导电型的杂质与所述发射极层的第1导电型的杂质相同。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述反掺杂层内的第1导电型的杂质浓度比所述反掺杂层内的第2导电型的杂质浓度高。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述反掺杂层内的第1导电型的杂质浓度比所述反掺杂层内的第2导电型的杂质浓度低。
8.根据权利要求1至7中任一项所述的半导体装置，其中，
所述反掺杂层在与所述第1方向正交且沿所述第1主面的第2方向上与所述发射极层接触。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
在俯视观察时所述反掺杂层及所述发射极层的每一者具有长度方向，在与所述长度方向正交的方向上具有宽度方向，
所述反掺杂层的宽度方向上的宽度比所述发射极层的宽度方向上的宽度窄。
10.根据权利要求1至9中任一项所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域具有：
第1区域，其在彼此相邻的所述栅极电极间设置有所述反掺杂层；以及
第2区域，其与所述第1区域相邻，在彼此相邻的所述栅极电极间以比所述第1区域大的面积比率设置有所述反掺杂层，
所述第1区域比所述第2区域更接近所述二极管区域。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
所述绝缘栅型双极晶体管区域具有：
第3区域，其在彼此相邻的所述栅极电极间设置有所述反掺杂层；以及
第4区域，其在彼此相邻的所述栅极电极间没有设置所述反掺杂层，
所述第3区域比所述第4区域更接近所述二极管区域。
12.根据权利要求1至11中任一项所述的半导体装置，其中，
所述二极管区域具有：
高杂质浓度阳极层，其位于所述第1主面侧的表层；以及
低杂质浓度阳极层，其与所述高杂质浓度阳极层相比设置于所述第2主面侧，杂质浓度比所述高杂质浓度阳极层低。
CN202111403636.7A 2020-11-27 2021-11-22 半导体装置 Pending CN114566537A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020196923A JP7528743B2 (ja) 2020-11-27 2020-11-27 半導体装置
JP2020-196923 2020-11-27

Publications (1)

Publication Number Publication Date
CN114566537A true CN114566537A (zh) 2022-05-31

Family

ID=81586097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111403636.7A Pending CN114566537A (zh) 2020-11-27 2021-11-22 半导体装置

Country Status (4)

Country Link
US (1) US20220173231A1 (zh)
JP (1) JP7528743B2 (zh)
CN (1) CN114566537A (zh)
DE (1) DE102021128798A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024127086A (ja) * 2023-03-08 2024-09-20 株式会社デンソー 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085781B2 (ja) 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP5052091B2 (ja) 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP5919121B2 (ja) 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置
JP2013201360A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体装置
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
US9019667B2 (en) * 2012-11-08 2015-04-28 Freescale Semiconductor Inc. Protection device and related fabrication methods
US9312372B2 (en) * 2013-02-13 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5941214B2 (ja) 2013-02-13 2016-06-29 トヨタ自動車株式会社 半導体装置
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
CN105556668B (zh) * 2013-08-26 2017-09-01 丰田自动车株式会社 半导体装置
JP6154292B2 (ja) 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
DE102016112721B4 (de) * 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
JP6589817B2 (ja) 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
JP7180402B2 (ja) 2019-01-21 2022-11-30 株式会社デンソー 半導体装置
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT

Also Published As

Publication number Publication date
JP7528743B2 (ja) 2024-08-06
DE102021128798A1 (de) 2022-06-02
JP2022085307A (ja) 2022-06-08
US20220173231A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
JP6662429B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
EP1065710B1 (en) Semiconductor device having a trench gate and method of manufacturing the same
CN110914996B (zh) 半导体器件
CN113451392B (zh) 半导体装置
CN113394279B (zh) 半导体装置
EP3357084A1 (en) Source-gate region architecture in a vertical power semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
CN110838522B (zh) 半导体装置
US20110233607A1 (en) Semiconductor device and method for manufacturing same
JP2018152426A (ja) 半導体装置
WO2012017227A1 (en) Semiconductor device
CN115132833A (zh) 半导体装置及半导体装置的制造方法
CN114566537A (zh) 半导体装置
CN113451391B (zh) 半导体装置
CN112397506B (zh) 沟槽栅功率器件及其制造方法
CN111668212A (zh) 半导体装置
CN109564939B (zh) 半导体装置
US20220045189A1 (en) Insulated trench gates with multiple layers for improved performance of semiconductor devices
US20240355814A1 (en) Semiconductor device
WO2024017136A1 (zh) 一种半导体器件结构及其制备方法
WO2023112547A1 (ja) 半導体装置
CN118335794A (zh) 场效应晶体管及制造方法
CN116469908A (zh) 半导体器件及其制备方法
JP2023179936A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination