JP7352437B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7352437B2
JP7352437B2 JP2019194470A JP2019194470A JP7352437B2 JP 7352437 B2 JP7352437 B2 JP 7352437B2 JP 2019194470 A JP2019194470 A JP 2019194470A JP 2019194470 A JP2019194470 A JP 2019194470A JP 7352437 B2 JP7352437 B2 JP 7352437B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
semiconductor
control
control electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019194470A
Other languages
English (en)
Other versions
JP2021068845A (ja
Inventor
竜則 坂野
亮平 下條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019194470A priority Critical patent/JP7352437B2/ja
Priority to US17/014,235 priority patent/US11335787B2/en
Priority to CN202010951394.4A priority patent/CN112713187B/zh
Publication of JP2021068845A publication Critical patent/JP2021068845A/ja
Application granted granted Critical
Publication of JP7352437B2 publication Critical patent/JP7352437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置に関する。
電力用半導体装置には、オン時の導通損失と、ターンオフ時のスイッチング損失と、を低減することが求められる。
特開２０１６－０９２１６３号公報 特開２０１１－４４６３８号公報
実施形態は、オン時の導通損失およびターンオフ時のスイッチング損失を低減できる半導体装置を提供する。
実施形態に係る半導体装置は、第１面と、前記第１面とは反対側の第２面と、を有する半導体部と、前記半導体部の前記第１面上に設けられた第１電極と、前記半導体部の前記第２面上に設けられた第２電極と、前記半導体部と前記第１電極との間に設けられた複数の第１制御電極、複数の第２制御電極および第３制御電極と、前記複数の第１制御電極に電気的に接続された第１制御端子と、前記複数の第２制御電極に電気的に接続された第２制御端子と、を備える。前記第１制御端子は、前記半導体部の前記第１面上に、前記第１電極から離間して配置され、前記半導体部から電気的に絶縁される。前記第２制御端子は、前記半導体部の前記第１面上に、前記第１電極および前記第１制御端子から離間して配置され、前記半導体部から電気的に絶縁される。前記複数の第１制御電極は、前記半導体部の前記第１面側に設けられた複数の第１トレンチ中にそれぞれ位置し、前記半導体部から第１絶縁膜により電気的に絶縁される。前記複数の第２制御電極は、前記半導体部の前記第１面側に設けられた複数の第２トレンチ中にそれぞれ位置し、前記半導体部から第２絶縁膜により電気的に絶縁される。前記第３制御電極は、前記半導体部の前記第１面側に設けられた第３トレンチ中に位置し、前記半導体部から第３絶縁膜により絶縁され、前記第１電極に電気的に接続される。前記複数の第１制御電極、前記複数の第２制御電極および前記第３制御電極は、前記半導体部の前記第１面に沿った方向に並び、前記第３制御電極は、前記複数の第１制御電極のうちの１つと前記複数の第２制御電極のうちの１つとの間に位置し、前記１つの第１制御電極と前記第３制御電極との間、および、前記１つの第２制御電極と前記第３制御電極との間には、他の第１制御電極および他の第２制御電極のいずれも配置されない。前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１導電形の第３半導体層と、第２導電形の第４半導体層と、を含む。前記第２半導体層は、前記第１半導体層と前記第１電極との間に位置し、前記第１絶縁膜を介して前記第１制御電極に向き合う部分と、前記第２絶縁膜を介して前記第２制御電極に向き合う部分と、前記第３絶縁膜を介して前記第３制御電極に向き合う部分と、を含む。前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接する位置に配置される。前記第４半導体層は、前記第１半導体層と前記第２電極との間に設けられる。前記第１電極は、前記第１制御電極から第４絶縁膜により電気的に絶縁され、前記第２制御電極から第５絶縁膜により電気的に絶縁され、前記第２半導体層および前記第３半導体層に電気的に接続される。前記第２電極は、前記第４半導体層に電気的に接続される。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置を示す模式平面図である。 実施形態に係る半導体装置の動作を示す模式断面図である。 実施形態に係る半導体装置の別の動作を示す模式断面図である。 実施形態の第１変形例に係る半導体装置を示す模式断面図である。 実施形態の第２変形例に係る半導体装置を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、逆導通型ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、を備える。半導体部１０は、例えば、シリコンである。第１電極２０は、例えば、エミッタ電極である。第１電極２０は、半導体部１０の第１面１０Ａ上に設けられる。第１電極２０は、例えば、タングステン（Ｗ）およびアルミニウム（Ａｌ）を含む金属層である。第２電極３０は、例えば、コレクタ電極である。第２電極３０は、半導体部１０の第２面１０Ｂ上に設けられる。第２電極３０は、例えば、チタニウム（Ｔｉ）もしくはアルミニウム（Ａｌ）を含む金属層である。第２面１０Ｂは、例えば、半導体部１０の裏面であり、第１面１０Ａの反対側に位置する。
半導体装置１は、第１制御電極４０と、第２制御電極５０と、第３制御電極６０と、をさらに備える。第１制御電極４０、第２制御電極５０および第３制御電極６０は、半導体部１０と第１電極２０との間に設けられる。第１制御電極４０、第２制御電極５０および第３制御電極６０は、例えば、導電性のポリシリコンである。
第１制御電極４０は、半導体部１０の第１面１０Ａ側に設けられた第１トレンチＧＴ１の内部に配置される。第１制御電極４０は、第１絶縁膜４３により半導体部１０から電気的に絶縁される。第１絶縁膜４３は、例えば、シリコン酸化膜である。
第２制御電極５０は、半導体部１０の第１面１０Ａ側に設けられた第２トレンチＧＴ２の内部に配置される。第２制御電極５０は、第２絶縁膜５３により半導体部１０から電気的に絶縁される。第２絶縁膜５３は、例えば、シリコン酸化膜である。
第３制御電極６０は、半導体部１０の第１面１０Ａ側に設けられた第３トレンチＧＴ３の内部に配置される。第３制御電極６０は、第３絶縁膜６３により半導体部１０から電気的に絶縁される。第３絶縁膜６３は、例えば、シリコン酸化膜である。
半導体部１０は、第１導電形（以下、ｎ形）の第１半導体層１１と、第２導電形（以下、ｐ形）の第２半導体層１３と、ｎ形の第３半導体層１５と、ｐ形の第４半導体層２１と、ｎ形の第５半導体層２３と、ｎ形の第６半導体層２５と、を含む。
第１半導体層１１は、例えば、ｎ形ドリフト層である。第１半導体層１１は、例えば、低濃度（１×１０１５～１×１０１６ｃｍ－３）のｎ形不純物を含む。
第２半導体層１３は、例えば、ｐ形ベース層である。第２半導体層１３は、第１半導体層１１と第１電極２０との間に設けられる。第２半導体層１３は、例えば、５×１０１６～５×１０１７ｃｍ－３の濃度範囲のｐ形不純物を含む。
第２半導体層１３は、第１絶縁膜４３を介して第１制御電極４０に向き合い、第２絶縁膜５３を介して第２制御電極に向き合うように配置される。また、第２半導体層１３は、第３絶縁膜６３を介して第３制御電極に向き合うように配置される。
第３半導体層１５は、例えば、ｎ形エミッタ層である。第３半導体層１５は、第２半導体層１３と第１電極２０との間に選択的に設けられる。第３半導体層は、第１絶縁膜４３に接する位置に配置される。第３半導体層１５は、第１半導体層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。第１電極２０は、例えば、第３半導体層１５に接し、且つ電気的に接続される。
第１電極２０は、さらに第２半導体層１３に電気的に接続される。第１電極２０は、例えば、図示しないｐ形コンタクト層（図５参照）に接し、ｐ形コンタクト層を介して第２半導体層１３に電気的に接続されても良い。ｐ形コンタクト層は、第２半導体層１３と第１電極２０との間に選択的に設けられ、第２半導体層１３のｐ形不純物よりも高濃度のｐ形不純物を含む。
第４半導体層２１は、例えば、ｐ形コレクタ層である。第４半導体層２１は、第１半導体層１１と第２電極３０との間に選択的に設けられる。第４半導体層２１は、例えば、第２半導体層１３のｐ形不純物と同レベルの濃度のｐ形不純物を含む。
第５半導体層２３は、例えば、ｎ形カソード層である。第５半導体層２３は、第１半導体層１１と第２電極３０との間に選択的に設けられる。第５半導体層２３は、第１半導体層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。
第４半導体層２１および第５半導体層２３は、第２電極３０に沿って交互に配置される。第２電極３０は、第４半導体層２１および第５半導体層２３に電気的に接続される。また、第２電極３０は、第５半導体層２３を介して第１半導体層１１に電気的に接続される。
第６半導体層２５は、例えば、ｎ形バッファ層である。第６半導体層２５は、第１半導体層１１と第４半導体層２１との間に設けられる。第６半導体層２５は、第１半導体層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。
第１制御電極４０は、第４絶縁膜４５により第１電極２０から電気的に絶縁される。第４絶縁膜４５は、例えば、シリコン酸化膜である。第１制御電極４０は、例えば、第１制御端子ＭＴに電気的に接続される。第１制御電極４０は、第２制御電極５０および第３制御電極６０から独立してバイアスされる。
第２制御電極５０は、第５絶縁膜５５により第１電極２０から電気的に絶縁される。第５絶縁膜５５は、例えば、シリコン酸化膜である。第２制御電極５０は、例えば、第２制御端子ＳＴに電気的に接続される。第２制御電極５０は、第１制御電極４０および第３制御電極６０から独立してバイアスされる。
第３制御電極６０は、例えば、第１電極２０に電気的に接続される。第１電極２０と第３制御電極６０との間には、例えば、第６絶縁膜６５が設けられる。第６絶縁膜６５は、例えば、シリコン酸化膜である。第１電極２０は、第６絶縁膜６５を貫いて第３制御電極６０に達するコンタクト部（図２参照）を介して、第３制御電極６０に電気的に接続される。
また、第６絶縁膜６５を配置しないで、第１電極２０が第３制御電極６０に直接つながるように構成しても良い。さらに、半導体部１０の第１面１０Ａ上に、第３制御電極６０につながる制御端子を配置し、第１電極２０とは独立にバイアスできる構造であっても良い。
図２は、実施形態に係る半導体装置１を示す模式平面図である。図２は、第１電極２０、第１制御端子ＭＴおよび第２制御端子ＳＴの配置を示す模式図である。
第１制御端子ＭＴおよび第２制御端子ＳＴは、例えば、ゲートパッドである。第１制御端子ＭＴおよび第２制御端子ＳＴは、例えば、絶縁膜２７により半導体部１０から電気的に絶縁される。絶縁膜２７は、例えば、シリコン酸化膜である。
図２に示すように、半導体装置１は、第１制御配線ＧＷ１および第２制御配線ＧＷ２をさらに備える。第１制御配線ＧＷ１は、第１制御端子ＭＴにつながり、例えば、Ｘ方向に延在する。第２制御配線ＧＷ２は、第２制御端子ＳＴにつながり、例えば、Ｘ方向に延在する。第１制御配線ＧＷ１および第２制御配線ＧＷ２は、例えば、絶縁膜２７により、半導体部１０から電気的に絶縁される。
第１制御端子ＭＴおよび第１制御配線ＧＷ１は、第１電極２０、第２制御端子ＳＴおよび第２制御配線ＧＷ２から離間して配置される。第２制御端子ＳＴおよび第２制御配線ＧＷ２は、第１電極２０から離間して配置される。第１電極２０は、例えば、第１制御端子ＭＴと第２制御端子ＳＴとの間、第１制御配線ＧＷ１と第２制御配線ＧＷ２との間に配置される。
図２中に破線で示すように、第１制御電極４０、第２制御電極５０および第３制御電極６０は、例えば、第１電極２０の下方において、Ｙ方向に延在する。第１制御電極４０は、第１制御端子ＭＴもしくは第１制御配線ＧＷ１と交差するように設けられる。第２制御電極５０は、第２制御端子ＳＴもしくは第２制御配線ＧＷ２と交差するように設けられる。
第１制御電極４０は、例えば、第１コンタクト部ＧＣ１を介して、第１制御端子ＭＴもしくは第１制御配線ＧＷ１に電気的に接続される。第１コンタクト部ＧＣ１は、第１制御電極４０が第１制御端子ＭＴもしくは第１制御配線ＧＷ１と交差する部分に設けられる。第１コンタクト部ＧＣ１は、第１制御端子ＭＴもしくは第１制御配線ＧＷ１から絶縁膜２７を貫いて延伸し、第１制御電極４０に接続される。第１コンタクト部ＧＣ１は、例えば、絶縁膜２７に設けられたコンタクトホール中に延在する第１制御端子ＭＴもしくは第１制御配線ＧＷ１の一部である。
第２制御電極５０は、例えば、第２コンタクト部ＧＣ２を介して、第２制御端子ＳＴもしくは第２制御配線ＧＷ２に電気的に接続される。第２コンタクト部ＧＣ２は、第２制御電極５０が第２制御端子ＳＴもしくは第２制御配線ＧＷ２と交差する部分に設けられる。第２コンタクト部ＧＣ２は、第２制御端子ＳＴもしくは第２制御配線ＧＷ２から絶縁膜２７を貫いて延伸し、第２制御電極５０に接続される。第２コンタクト部ＧＣ２は、例えば、絶縁膜２７に設けられたコンタクトホール中に延在する第２制御端子ＳＴもしくは第２制御配線ＧＷ２の一部である。
第３制御電極６０は、例えば、第３コンタクト部ＧＣ３を介して、第１電極２０に電気的に接続される。第３コンタクト部ＧＣ３は、第１電極２０から第６絶縁膜６５を貫いて延伸し、第３制御電極６０に接続される。第３コンタクト部ＧＣ３は、例えば、第６絶縁膜６５に設けられたコンタクトホール中に延在する第１電極２０の一部である。
図３（ａ）および（ｂ）は、実施形態に係る半導体装置１の動作を示す模式断面図である。図３（ｃ）は、比較例に係る半導体装置２の動作を示す模式断面図である。図３（ａ）～（ｃ）は、半導体装置１および２をＩＧＢＴモードで動作させる場合のＯＮ状態における電荷の動きを示している。
図３（ａ）に示す例では、第１制御電極４０の閾値電圧を超えるゲート電圧が第１制御端子ＭＴに印加される。これにより、第１制御電極４０にオン電圧が供給され、第２半導体層１３と第１絶縁膜４３との界面にｎ形反転層（図示しない）が誘起される。このため、第１電極２０から第３半導体層１５およびｎ形反転層を介して第１半導体層１１へ電子が注入される。これに応じて、第４半導体層２１から第１半導体層１１へ正孔が注入される。その結果、第１半導体層１１における正孔および電子の密度が高くなり、第２電極３０から第１電極２０へ流れるコレクタ電流に対するオン抵抗が低減される。
このように、ＩＧＢＴモードでは、第１半導体層１１の正孔および電子の密度を高くして、オン抵抗を低減できるメリットがあるが、半導体装置１をオフ状態に移行させるためのターンオフ期間が長くなり、スイッチング損失が増えるデメリットも生じる。
図３（ｂ）は、半導体装置１をオン状態からオフ状態に移行させる前に実施される第２制御電極５０の制御方法を表している。例えば、第２制御端子ＳＴを介して第２制御電極５０にマイナス電圧を印加し、第１半導体層１１と第２絶縁膜５３との界面に、ｐ形反転層（図示しない）を誘起する。これにより、第１半導体層１１から第１電極２０への正孔の排出経路が形成され、正孔の排出が促進される。その結果、第１半導体層１１における正孔および電子の密度を低減することができる。
すなわち、第１制御電極４０に閾値電圧以下のオフ電圧を印加する前に、第２制御電極５０にマイナス電圧を印加する。これにより、第１半導体層１１の正孔および電子の密度を低減し、第１半導体層１１を空乏化するまでのターンオフ時間を短縮することができる。
さらに、実施形態に係る半導体装置１では、第１制御電極４０と第２制御電極５０との間に第３制御電極６０が配置される。一方、図３（ｃ）に示す半導体装置２では、第１制御電極４０と第２制御電極５０とが隣接して配置される。
図３（ｃ）に示すように、第１制御電極４０にオン電圧が印加された状態において、第２制御電極５０にマイナス電圧を印加すると、第２制御電極５０から第１制御電極４０の方向に空乏層が広がる。このため、第１制御電極４０と第２制御電極５０との間に位置する第１半導体層１１において、電子の経路が狭められ、オン抵抗が上昇する。すなわち、半導体装置２では、第２制御電極５０を動作させることにより、導通損失が増加する。
これに対し、半導体装置１では、第１制御電極４０と第２制御電極５０との間に、第３制御電極６０が配置される。このため、第１制御電極４０と第３制御電極６０との間の電子の経路を狭めることなく、第２制御電極５０により正孔の排出を促進することができる。
このように、半導体装置１では、第１制御端子ＭＴに印加されるゲート電圧を閾値電圧以下に低下させるタイミングと、第２制御端子ＳＴにマイナス電圧を印加するタイミングを適宜制御することにより、導通損失の増加を抑制しつつ、スイッチング損失を低減することができる。
図４（ａ）および（ｂ）は、実施形態に係る半導体装置１の別の動作を示す模式断面図である。図４（ｃ）は、比較例に係る半導体装置２の別の動作を示す模式断面図である。図４（ａ）～（ｃ）は、半導体装置１および２をダイオードモードで動作させる場合の電荷の動きを示している。
図４（ａ）に示すダイオードモードでは、第１半導体層１１と第２半導体層１３との間のｐｎ接合は順バイアスされ、第２半導体層１３から第１半導体層１１へ正孔が注入される。これに応じて、第５半導体層２３から第１半導体層１１へ電子が注入される。
さらに、第１制御端子ＭＴおよび第２制御端子ＳＴを介して、第１制御電極４０および第２制御電極５０にマイナス電圧を印加する。これにより、第１半導体層１１と第１絶縁膜４３との界面、および、第１半導体層１１と第２絶縁膜５３との界面に、ｐ形反転層（図示しない）を誘起し、第２半導体層１３から第１半導体層１１への正孔の注入を促進することができる。その結果、第１半導体層１１の正孔および電子の密度が高くなり、オン抵抗を低減することができる。
続いて、第１制御端子ＭＴを介して、第１制御電極４０に閾値電圧よりも高いプラス電圧を印加し、第２半導体層１３と第１絶縁膜４３との界面にｎ形反転層（図示しない）を誘起する。これにより、第１半導体層１１と第１電極２０との間に、ｎ形反転層および第３半導体層１５を介した電子の排出経路が形成される。
図４（ｂ）に示すように、第１半導体層１１から第１電極２０への電子の排出が促進され、第１半導体層１１の正孔および電子の密度が低減される。すなわち、ダイオードモードからＩＧＢＴモードへ移行する前に、第１半導体層１１の正孔および電子の密度を低減することができる。これにより、ダイオードモードにおけるリカバリー時間を短縮し、スイッチング損失を低減することができる。
さらに、第１半導体層１１のダイオードモードにおける正孔および電子の密度を低減することにより、ＩＧＢＴモードへ移行する際のリカバリー電流を低減することができる。例えば、半導体装置１を用いてインバータ回路を構成した場合、一方のアームに配置される半導体装置１をダイオードモードからＩＧＢＴモードへ移行させると、逆サイドのアームに配置された半導体装置１のいずれかは、ＩＧＢＴモードにおいてターンオンされる。この時、一方のアームに配置された半導体装置１のダイオードモードにおいてリカバリー電流が低減されていると、逆サイドに配置された半導体装置１におけるターンオン損失を低減することができる。
図４（ｃ）に示すように、第１制御電極４０と第２制御電極５０とを隣接して配置した場合、第１制御電極４０にプラス電圧を印加し、第２制御電極５０にマイナス電圧を印加すると、第２制御電極５０から第１制御電極４０の方向に空乏層が広がる。このため、第１制御電極４０と第２制御電極５０との間に位置する第１半導体層１１において、電子の排出経路が狭められる。この結果、第１半導体層１１における正孔および電子の密度を十分に低減できず、スイッチング損失の低減効果が得られない場合がある。
これに対し、半導体装置１では、第１制御電極４０と第２制御電極５０との間に、第３制御電極６０が配置されるため、第２制御電極５０の影響を受けることなく、第１半導体層１１から第１電極２０への電子を排出することができる。これにより、第１制御電極４０および第２制御電極５０に印加される電圧を適宜制御し、導通損失およびスイッチング損失を低減することが容易となる。
図５は、実施形態の第１変形例に係る半導体装置３を示す模式断面図である。図５に示すように、半導体装置３における第３半導体層１５は、第１絶縁膜４３に接する位置に配置されると共に、第２絶縁膜５３に接する位置にも配置される。すなわち、第２制御電極５０は、第１制御電極４０と同じゲート構造を有する。
半導体装置３では、例えば、ダイオードモードにおいて、第２制御電極５０にプラス電圧を印加することにより、第２半導体層１３と第２絶縁膜５３との界面にｎ形反転層を誘起し、第１半導体層１１から第１電極２０への電子の排出を促進することができる。すなわち、第１制御電極４０による電子の排出が不十分である場合、第２制御電極５０を動作させ、第１半導体層１１の正孔および電子の密度を低減することができる。これにより、ダイオードモードにおけるリカバリー時間を短縮することが可能となる。
図６は、実施形態の第２変形例に係る半導体装置４を示す模式断面図である。図６に示すように、半導体装置４は、２つの第１制御電極４０の間に、２つの第２制御電極５０を配置した構造を有する。さらに、第１制御電極４０と第２制御電極５０との間には、２つの第３制御電極６０が配置される。また、２つの第２制御電極５０の間には、別の２つの第３制御電極６０が配置される。
図６に示す制御電極の配置は、例えば、Ｘ方向に周期的に配置される。第１制御電極４０および第２制御電極５０は、それぞれ、隣り合う２つの第３制御電極６０の間に位置する。
第１制御電極４０、第２制御電極５０および第３制御電極６０の配置は、上記の実施形態に限定される訳ではなく、第１制御電極４０および第２制御電極５０を適宜制御することにより、導通損失およびスイッチング損失を低減できるように配置される。また、本実施形態では、第１制御電極４０と第２制御電極５０との間に、少なくとも１つの第３制御電極が配置される。
さらに、図６に示すように、第１半導体層１１と第２半導体層１３との間に、ｎ形の第７半導体層１７を配置しても良い。第７半導体層１７は、所謂バリア層であり、第１半導体層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。また、第７半導体層１７は、第３半導体層１５のｎ形不純物よりも低濃度のｎ形不純物を含む。第７半導体層１７は、例えば、第１半導体層１１の正孔に対するポテンシャルバリアとして機能し、オン状態における第１半導体層１１の正孔および電子の密度を上昇させる。
また、第２半導体層１３と第１電極２０との間に、第８半導体層１９を選択的に配置しても良い。第８半導体層１９は、例えば、ｐ形コンタクト層であり、第２半導体層１３のｐ形不純物よりも高濃度のｐ形不純物を含む。第８半導体層１９は、第２半導体層１３と第１電極２０との間において、第３半導体層１５と並べて配置される。第８半導体層１９は、例えば、第１電極２０に接し、第１電極２０は、第８半導体層１９を介して、第２半導体層１３に電気的に接続される。
なお、第７半導体層１７および第８半導体層１９は、この例に限定される訳ではなく、半導体装置１および２の半導体部１０にも適用される。また、上記の実施形態は、第７半導体層１７および第８半導体層１９のいずれか一方を含む構造であっても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４…半導体装置、 １０…半導体部、 １０Ａ…第１面、 １０Ｂ…第２面、 １１…第１半導体層、 １３…第２半導体層、 １５…第３半導体層、 １７…第７半導体層、 １９…第８半導体層、 ２０…第１電極、 ２１…第４半導体層、 ２３…第５半導体層、 ２５…第６半導体層、 ２７…絶縁膜、 ３０…第２電極、 ４０…第１制御電極、 ４３…第１絶縁膜、 ４５…第４絶縁膜、 ５０…第２制御電極、 ５３…第２絶縁膜、 ５５…第５絶縁膜、 ６０…第３制御電極、 ６３…第３絶縁膜、 ６５…第６絶縁膜、 ＧＣ１、ＧＣ２、ＧＣ３…コンタクト部、 ＧＴ１…第１トレンチ、 ＧＴ２…第２トレンチ、 ＧＴ３…第３トレンチ、 ＧＷ１…第１制御配線、 ＧＷ２…第２制御配線、 ＭＴ…第１制御端子、 ＳＴ…第２制御端子

Claims (10)

  1. 第１面と、前記第１面とは反対側の第２面と、を有する半導体部と、
    前記半導体部の前記第１面上に設けられた第１電極と、
    前記半導体部の前記第２面上に設けられた第２電極と、
    前記半導体部と前記第１電極との間に設けられた複数の第１制御電極であって、前記半導体部の前記第１面側に設けられた複数の第１トレンチ中にそれぞれ位置し、前記半導体部から第１絶縁膜により電気的に絶縁された複数の第１制御電極と、
    前記半導体部と前記第１電極との間に設けられた複数の第２制御電極であって、前記半導体部の前記第１面側に設けられた複数の第２トレンチ中にそれぞれ位置し、前記半導体部から第２絶縁膜により電気的に絶縁された複数の第２制御電極と、
    前記半導体部と前記第１電極との間に設けられた第３制御電極であって、前記半導体部の前記第１面側に設けられた第３トレンチ中に位置し、前記半導体部から第３絶縁膜により絶縁され、前記第１電極に電気的に接続された第３制御電極と、
    前記半導体部の前記第１面上に、前記第１電極から離間して配置され、前記複数の第１制御電極に電気的に接続され、前記半導体部から電気的に絶縁された第１制御端子と、
    前記半導体部の前記第１面上に、前記第１電極および前記第１制御端子から離間して配置され、前記複数の第２制御電極に電気的に接続され、前記半導体部から電気的に絶縁された第２制御端子と、
    を備え、
    前記複数の第１制御電極、前記複数の第２制御電極および前記第３制御電極は、前記半導体部の前記第１面に沿った方向に並び、前記第３制御電極は、前記複数の第１制御電極のうちの１つと前記複数の第２制御電極のうちの１つとの間に位置し、前記１つの第１制御電極と前記第３制御電極との間、および、前記１つの第２制御電極と前記第３制御電極との間には、他の第１制御電極および他の第２制御電極のいずれも配置されず、
    前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１導電形の第３半導体層と、第２導電形の第４半導体層と、を含み、
    前記第２半導体層は、前記第１半導体層と前記第１電極との間に位置し、前記第１絶縁膜を介して前記第１制御電極に向き合う部分と、前記第２絶縁膜を介して前記第２制御電極に向き合う部分と、前記第３絶縁膜を介して前記第３制御電極に向き合う部分と、を含み、
    前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接する位置に配置され、
    前記第４半導体層は、前記第１半導体層と前記第２電極との間に設けられ、
    前記第１電極は、前記第１制御電極から第４絶縁膜により電気的に絶縁され、前記第２制御電極から第５絶縁膜により電気的に絶縁され、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記第２電極は、前記第４半導体層に電気的に接続された半導体装置。
  2. 第１面と、前記第１面とは反対側の第２面と、を有する半導体部と、
    前記半導体部の前記第１面上に設けられた第１電極と、
    前記半導体部の前記第２面上に設けられた第２電極と、
    前記半導体部と前記第１電極との間に設けられた第１制御電極であって、前記半導体部の前記第１面側に設けられた第１トレンチ中に位置し、前記半導体部から第１絶縁膜により電気的に絶縁された第１制御電極と、
    前記半導体部と前記第１電極との間に設けられた第２制御電極であって、前記半導体部の前記第１面側に設けられた第２トレンチ中に位置し、前記半導体部から第２絶縁膜により電気的に絶縁された第２制御電極と、
    前記半導体部と前記第１電極との間に設けられた第３制御電極であって、前記半導体部の前記第１面側に設けられた第３トレンチ中に位置し、前記半導体部から第３絶縁膜により電気的に絶縁され、前記第１および第２制御電極とは独立にバイアスされる第３制御電極と、
    前記半導体部の前記第１面上に、前記第１電極から離間して配置され、前記第１制御電極に電気的に接続され、前記半導体部から電気的に絶縁された第１制御端子と、
    前記半導体部の前記第１面上に、前記第１電極および前記第１制御端子から離間して配置され、前記第２制御電極に電気的に接続され、前記半導体部から電気的に絶縁された第２制御端子と、
    を備え、
    前記第１乃至第３制御電極は、前記半導体部の前記第１面に沿った方向に並び、前記第３制御電極は、前記第１制御電極と前記第２制御電極との間に位置し、
    前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１導電形の第３半導体層と、第２導電形の第４半導体層と、第１導電形の第５半導体層と、を含み、
    前記第２半導体層は、前記第１半導体層と前記第１電極との間に位置し、前記第１絶縁膜を介して前記第１制御電極に向き合う部分と、前記第２絶縁膜を介して前記第２制御電極に向き合う部分と、前記第３絶縁膜を介して前記第３制御電極に向き合う部分と、を含み、
    前記第３半導体層は、前記第２半導体層と前記第１電極との間に選択的に設けられ、前記第１絶縁膜に接する位置に配置され、
    前記第４半導体層は、前記第１半導体層と前記第２電極との間に設けられ、
    前記第５半導体層は、前記第１半導体層と前記第２電極との間に設けられ、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含み、
    前記第４半導体層および前記第５半導体層は、前記半導体部の前記第２面に沿って交互に並び、
    前記第１電極は、前記第１制御電極から第４絶縁膜により電気的に絶縁され、前記第２制御電極から第５絶縁膜により電気的に絶縁され、前記第２半導体層および前記第３半導体層に電気的に接続され、
    前記第１乃至第３制御電極は、それぞれ、前記第１半導体層を介して前記第４半導体層および前記第５半導体層に向き合い、
    前記第２電極は、前記第４半導体層および前記第５半導体層に電気的に接続された半導体装置。
  3. 前記半導体部は、第１導電形の第５半導体層をさらに含み、
    前記第５半導体層は、前記第１半導体層と前記第２電極との間に選択的に設けられ、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含み、
    前記第４半導体層および前記第５半導体層は、前記半導体部の前記第２面に沿って並べて配置され、
    前記第２電極は、前記第５半導体層を介して前記第１半導体層に電気的に接続された請求項１記載の半導体装置。
  4. 前記半導体部は、第１導電形の第６半導体層をさらに含み、
    前記第６半導体層は、前記第１半導体層と前記第４半導体層との間に設けられ、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第３半導体層は、複数設けられ、
    前記半導体部は、前記第２絶縁膜に接する位置に配置された前記第３半導体層をさらに含む請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第３制御電極は、前記第１電極に電気的に接続される請求項２記載の半導体装置。
  7. 前記半導体部は、第１導電形の第７半導体層をさらに含み、
    前記第７半導体層は、前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層の第１導電形不純物よりも高濃度の第１導電形不純物を含む請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第３制御電極は、複数設けられ、
    前記複数の第３制御電極のうちの少なくとも２つは、前記第１制御電極と前記第２制御電極との間に配置される請求項２記載の半導体装置。
  9. 前記第１制御電極は、前記複数の第３制御電極のうちの２つの第３制御電極の間に位置する請求項８記載の半導体装置。
  10. 前記第２制御電極は、前記複数の第３制御電極のうちの２つの第３制御電極の間に位置する請求項８または９に記載の半導体装置。
JP2019194470A 2019-10-25 2019-10-25 半導体装置 Active JP7352437B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019194470A JP7352437B2 (ja) 2019-10-25 2019-10-25 半導体装置
US17/014,235 US11335787B2 (en) 2019-10-25 2020-09-08 Semiconductor device
CN202010951394.4A CN112713187B (zh) 2019-10-25 2020-09-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019194470A JP7352437B2 (ja) 2019-10-25 2019-10-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2021068845A JP2021068845A (ja) 2021-04-30
JP7352437B2 true JP7352437B2 (ja) 2023-09-28

Family

ID=75541643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194470A Active JP7352437B2 (ja) 2019-10-25 2019-10-25 半導体装置

Country Status (3)

Country Link
US (1) US11335787B2 (ja)
JP (1) JP7352437B2 (ja)
CN (1) CN112713187B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7746241B2 (ja) * 2022-09-07 2025-09-30 株式会社東芝 半導体モジュール
JP2024122583A (ja) * 2023-02-28 2024-09-09 株式会社東芝 半導体装置
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353456A (ja) 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011044638A (ja) 2009-08-24 2011-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016029710A (ja) 2014-07-14 2016-03-03 株式会社デンソー 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5206096B2 (ja) 2008-04-25 2013-06-12 トヨタ自動車株式会社 ダイオードとそのダイオードを備えている半導体装置
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
JP2012204436A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 電力用半導体装置
CN104067394A (zh) * 2012-01-26 2014-09-24 株式会社日立制作所 半导体装置以及使用了该半导体装置的电力变换装置
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
JP2013251395A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置
JP2013145903A (ja) * 2013-02-28 2013-07-25 Toshiba Corp 半導体装置
JP2015135927A (ja) * 2014-01-20 2015-07-27 株式会社東芝 半導体装置、半導体モジュール、および電子回路
JP2016092163A (ja) 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
DE102015102138B4 (de) * 2015-02-13 2017-02-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP2017022798A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 電力変換装置および駆動装置
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6673502B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
JP6922535B2 (ja) * 2017-08-04 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353456A (ja) 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011044638A (ja) 2009-08-24 2011-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2016029710A (ja) 2014-07-14 2016-03-03 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN112713187B (zh) 2024-02-20
CN112713187A (zh) 2021-04-27
US11335787B2 (en) 2022-05-17
JP2021068845A (ja) 2021-04-30
US20210126100A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
JP6896673B2 (ja) 半導体装置
JP4893609B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP7091204B2 (ja) 半導体装置
JP6443267B2 (ja) 半導体装置
JP5742672B2 (ja) 半導体装置
CN111725308B (zh) 半导体装置
JP2016029710A (ja) 半導体装置
JP2012227335A (ja) 半導体装置
JP7527447B2 (ja) 半導体装置及び半導体回路
JP7352437B2 (ja) 半導体装置
JP4947230B2 (ja) 半導体装置
JP2021150544A (ja) 半導体装置及び半導体回路
JP7352443B2 (ja) 半導体装置の制御方法
CN113437140B (zh) 半导体装置
JP6995722B2 (ja) 半導体装置
US20150144993A1 (en) Power semiconductor device
JP7387501B2 (ja) 半導体装置およびその制御方法
CN113497033B (zh) 半导体装置及其控制方法
US9318589B2 (en) Insulated gate bipolar transistor
JP7364488B2 (ja) 半導体装置
TWI858657B (zh) 半導體裝置及電力轉換裝置
JP7635090B2 (ja) 半導体装置および半導体装置の制御方法
CN121003027A (zh) 半导体装置
CN120167142A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R150 Certificate of patent or registration of utility model

Ref document number: 7352437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150