JP2005175062A - 半導体装置とラッチアップ現象の抑制方法 - Google Patents
半導体装置とラッチアップ現象の抑制方法 Download PDFInfo
- Publication number
- JP2005175062A JP2005175062A JP2003410278A JP2003410278A JP2005175062A JP 2005175062 A JP2005175062 A JP 2005175062A JP 2003410278 A JP2003410278 A JP 2003410278A JP 2003410278 A JP2003410278 A JP 2003410278A JP 2005175062 A JP2005175062 A JP 2005175062A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- collector
- conductivity type
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims description 7
- 210000000746 body region Anatomy 0.000 claims abstract description 64
- 239000000969 carrier Substances 0.000 claims description 34
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 108091006149 Electron carriers Proteins 0.000 description 19
- 239000012535 impurity Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Abstract
【解決手段】 n−型のドリフト領域26上に形成されたp−型のボディ領域28と、そのボディ領域28内に選択的に形成されたn+型のエミッタ領域34と、そのエミッタ領域34と接するエミッタ電極Eと、エミッタ領域34とドリフト領域26を隔てているボディ領域28を貫通して、ドリフト領域26に達するトレンチゲート電極32と、エミッタ電極Eに接するとともにボディ領域28を貫通しドリフト領域26に達するp+型のp型半導体領域36を備え、そのp型半導体領域36はドリフト領域26のキャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時にp型半導体領域36とドリフト領域26のpn接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で配置されている。
【選択図】 図3
Description
従来のIGBT4は、コレクタ電極Cに接するp+型のコレクタ領域322と、コレクタ領域322に接するとともにそのコレクタ領域322によってコレクタ電極Cから隔てられているn+型のバッファ領域324と、バッファ領域324に接するとともにそのバッファ領域324によってコレクタ領域322から隔てられているn−型のドリフト領域326と、ドリフト領域326に接するとともにそのドリフト領域326によってバッファ領域324から隔てられているp−型のボディ領域328と、ボディ領域328に接するとともにそのボディ領域328によってドリフト領域326から隔てられているn+型のエミッタ領域334と、ボディ領域328と接するp+型のコンタクト領域336を備えている。エミッタ領域334とコンタクト領域336は、エミッタ電極Eと接触している。エミッタ領域334とドリフト領域326を隔てているボディ領域328を貫通してドリフト領域326に達するトレンチが形成されており、そのトレンチの壁面はゲート酸化膜333で覆われ、その内側にトレンチゲート電極332が埋め込まれている。トレンチゲート電極332は、ゲート絶縁膜333を介して、エミッタ領域334とドリフト領域326を隔てているボディ領域328に対向している。エミッタ領域334はソース領域と称されることもあり、ボディ領域328はベース領域と称されることもある。上記では、バッファ領域324とドリフト領域326に区別して説明しているが、同一導電型であり、ドリフト領域と総称することもできる。
ドリフト領域326へ供給された正孔キャリアは、ボディ領域328とコンタクト領域336を通過してエミッタ電極Eへと排出される。
カーブ10に示すように、エミッタ・コレクタ間電圧が増加するに伴い、コレクタ電流は増加する。エミッタ・コレクタ間電圧がV1を超えるとコレクタ電流はそれ以上増加することなく飽和する。通常は、電流が飽和するエミッタ・コレクタ電圧V1よりも低い電圧域でIGBT4を用いる。
しかしながら、IGBT4の動作環境によっては、例えば負荷短絡時などに、エミッタ・コレクタ間に高い電圧が印加される場合がある。図12で電圧V2に示すよりも高い電圧がIGBT4に印加されると、カーブ10に示すように、コレクタ電流が急激に増加してしまう。コレクタ電流が急激に増加してしまう現象はラッチアップ現象と呼ばれており、ボディ領域328に多量の正孔キャリアが流入することによってボディ領域328の電位が持ち上がり、エミッタ領域334とボディ領域328のpn接合が順バイアスされるために発生する現象である。ラッチアップ現象が発生すると、エミッタ領域334とボディ領域328とドリフト領域326のnpnからなるバイポーラトランジスタ構造がオン状態となり、トレンチゲート電極332のオン・オフでIGBT4を制御することが不可能となり、IGBT4が破壊されてしまう。IGBT4が破壊されるエミッタ・コレクタ間電圧V2をラッチアップ耐量と称する。
本発明者らは、エミッタ電極とボディ領域を接続するコンタクト領域336に着目し、そのコンタクト領域をうまく活用すると、ラッチアップ現象の発生を抑制できることを見出した。この方式は、半導体装置の微細化によく適合し、微細化を進めてもラッチアップ現象の発生を抑制しつづけることができる。
本発明の半導体装置は、トレンチゲート電極にオン電圧が印加された時に、キャリアがドリフト領域を通過する。キャリアはドリフト領域の全域を通過するのではなく、その一部を通過する。以下では、キャリアが通過するドリフト領域中の部分領域をキャリア通過領域という。ここでは、キャリアの通過量が実効的に無視できない範囲をキャリア通過領域といい、それを狭めるとオン電圧が上昇する部分をいう。キャリアが通過してしていないとはいえないが、その通過量が微小であってオン電圧に実際的には影響しない領域までをもキャリア通過領域というものではない。
本発明の半導体装置の一つの特徴は、エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域を備えていることである。特に、その第1導電型半導体領域が、キャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層がキャリア通過領域に侵入する位置関係で配置されていることを特徴とする。
キャリア通過領域の外部とは、実効的なキャリア通過領域として機能しないドリフト領域のことをいう。上記の半導体装置では、半導体装置の出力特性(エミッタ・コレクタ電圧―コレクタ電流)の飽和電圧値における実効的なキャリア通過領域の外部に、ボディ領域を貫通して第1導電型半導体領域が伸びて形成されている。なお、実効的なキャリア通過領域と第1導電型半導体領域は、所定の距離を離れて形成されていてもよい。この位置関係で第1導電型半導体領域が形成されていると、第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層が、飽和電圧値以上の電圧が印加されたときにキャリア通過領域に侵入することができる。
第1導電型半導体領域は、エミッタ電極の電位に等しい電位に維持されるように用いられる。エミッタ電極を接地して用いる場合には、第1導電型半導体領域を接地して用いればよく、必ずしもエミッタ電極に接続しておく必要はない。第1導電型半導体領域をエミッタ電極に接続しておいてもよい。
図1に、従来の半導体装置の出力特性(カーブ10であり、図12のそれに等しい)と本発明の半導体装置の出力特性(カーブ11)を対比して示す。
第1導電型半導体領域自体はキャリア通過領域の外部に位置しているために、エミッタ・コレクタ間電圧が低い場合(電圧V1(飽和電圧値)以下の場合)には、実効的なキャリア通過領域が充分に確保され、低いオン電圧を実現する。第1導電型半導体領域は、コレクタ電流が流れることに影響を及ぼさない。
エミッタ・コレクタ間に高い電圧が印加されると(電圧V1(飽和電圧値)以上の場合)、第1導電型半導体領域とドリフト領域の接合界面から空乏層が広がってキャリア通過領域に侵入し、実効的なキャリア通過領域を縮小させる。このために、キャリア通過領域を通過して注入される多数キャリアが減少し、ひいては少数キャリアも減少する。コレクタ電流の飽和値が小さくなる。コレクタ電流の飽和値は、エミッタ・コレクタ間電圧の増加に対して減少する。ボディ領域に流入する少数キャリアの量が減少すれば、寄生バイポーラがオン状態となることが抑制される。エミッタ・コレクタ間に高い電圧が印加されたときにキャリア通過領域に侵入するように空乏層が広がる位置関係で第1導電型半導体領域が配置されていると、エミッタ・コレクタ間電圧が増加するにつれて実効的なキャリア通過領域が縮小し、ボディ領域に流入する少数キャリアの量が減少し、寄生バイポーラがオン状態となることが抑制され、半導体装置のラッチアップ耐量が向上する。
なお、特開2001−144293号公報には、ボディ領域を貫通しドリフト領域に達するボディコンタクト領域を有する半導体装置が開示されている。この半導体装置では、エミッタ・コレクタ間に高い電圧が印加されてボディコンタクト領域とドリフト領域の界面から空乏層が広がってもキャリア通過領域に侵入するまでは広がらないために、ラッチアップ耐量が向上作用は得られない。
上記半導体装置では、ドリフト領域内を流れる多数キャリアの通過領域を、空乏層によって自己的に調整する。具体的には、エミッタ・コレクタ間電圧が大きいときは、大きく広がる空乏層によって多数キャリアの通過領域を狭くし、一方、印加される電圧が小さいときは空乏層の広がりが小さいために、多数キャリアの通過領域が広く確保される。したがって、図1中のカーブ11に示すように、エミッタ・コレクタ間電圧が小さいときは、多数キャリアの通過領域が広く確保されているために、オン抵抗あるいはオン電圧が従来構造に比して増大することはない。一方で、負荷短絡時などに高いエミッタ・コレクタ間電圧が印加された場合には、第1導電型半導体領域と第2導電型ドリフト領域のpn接合界面から広がる空乏層によって多数キャリアの通過領域が狭くなり、飽和電流値が従来構造に比して小さくなる。この結果、エミッタ領域とボディ領域とドリフト領域からなる寄生バイポーラがオン状態となることを抑制する。ラッチアップ現象の発生が抑制され、ラッチアップ耐量が向上する。
このためには、第1導電型半導体領域がエミッタ領域と接していることが好ましい。第1導電型半導体領域がエミッタ領域と隣接して形成されていてもよいし、あるいは第1導電型半導体領域がエミッタ領域を囲繞するように形成されていてもよい。
多数キャリアはエミッタ領域から注入され、トレンチゲート電極に沿って形成される反転層を流れ、ドリフト領域へと注入される。第1導電型半導体領域がエミッタ領域と接触する位置に形成されていると、第1導電型半導体領域と第2導電型ドリフト領域のpn接合界面から広がる空乏層がドリフト領域中の多数キャリアの通過領域に浸入し、多数キャリアの通過領域を狭める。
第1導電型半導体領域が上記の方向に伸びて形成されていると、トレンチゲート電極に沿ってエミッタ領域からドリフト領域方向へと形成されている反転層に対して、その両脇に第1導電半導体型領域が形成されることになる。したがって、その反転層から、ドリフト領域に注入された多数キャリアのうち、トレンチゲート電極の長手方向に拡散してドリフト領域を流れるキャリア通過領域が、第1導電型半導体領域と第2導電型のドリフト領域のpn接合界面から広がる空乏層と確実に重なる。多数キャリアのキャリア通過領域を制限することができ、高いエミッタ・コレクタ間電圧が印加された場合に、コレクタ電流の飽和値を減少させることができる。
高抵抗のキャリア蓄積層には、例えば第2導電型の半導体層が挙げられる。このキャリア蓄積層の形状や位置には特に制限はなく、例えば第1導電型半導体領域内の膜厚方向に対して離反して複数個形成されていてもよい。要は第1導電型半導体領域内において、空間的に分散配置されていればよい。
本発明に係る半導体装置では、コレクタ領域からドリフト領域へと注入された少数キャリアが、第1導電型半導体領域を通過して排出される。この第1導電型半導体領域内に、高抵抗のキャリア蓄積層が分散配置されていると、コレクタ領域から注入された少数キャリアが、この第1導電型半導体領域を通過して素早く排出されるのを抑制する。したがって、エミッタ・コレクタ間の少数キャリアの密度が大きくなり、ひいてはオン抵抗あるいはオン電圧を低減することができる。即ち、図2中のカーブ12aに示すように、従来構造に比してオン抵抗あるいはオン電圧が低減され、さらにラッチアップ耐量が大きい半導体装置を実現することができる(屈曲点12bの位置参照)。なお、図2中の破線10は図12中の従来の半導体装置である。
本発明は上記の具現化された半導体装置を提供するのと同時に、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流の飽和値を低減させてラッチアップ現象を抑制するという新たな方法を実現したとも言える。
即ち、本発明では、コレクタ電極と、コレクタ電極に接する第1導電型のコレクタ領域と、コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、エミッタ領域と接するエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備える半導体装置において、ドリフト領域中のエミッタ領域下方領域外に第1導電型半導体領域を設け、その第1導電型半導体領域にエミッタ電極の電位を加えることによって、その第1導電型半導体領域とドリフト領域の接合界面から空乏層を広げてドリフト領域中に形成されるキャリア通過領域を縮小させることによって、エミッタ・コレクタ間電圧の増加に抗してコレクタ電流の飽和値を減少させる方法を提供する。
(第1実施形態) コレクタ電極と、そのコレクタ電極上に形成されたp型のコレクタ領域と、そのコレクタ領域上に形成されたn型のドリフト領域と、そのドリフト領域上に形成されたp型のボディ領域と、そのボディ領域内に選択的に形成されたn型のエミッタ領域と、ボディ領域とドリフト領域を隔てるボディ領域に対してゲート絶縁膜を介して対向しているトレンチゲート電極とを備えた半導体装置において、ボディ領域を貫通して、ドリフト領域にまで達するp型の半導体領域が形成されている。エミッタ領域とp型半導体領域はエミッタ電極に接続している。エミッタ領域から注入される電子キャリアは、トレンチゲート電極に対向するp型半導体領域に形成されるn型の反転層を経由してドリフト領域へ注入され、そのドリフト領域内をコレクタ電極へと向かって流れる。この多数キャリアの大部分が流れる領域をキャリア通過領域という。このキャリア通過領域の周辺にp型半導体領域が形成されている。このp型半導体領域とn型のドリフト領域のpn接合界面から広がる空乏層が、ドリフト領域内のキャリア通過領域を狭める。
(第2実施形態)p型半導体領域のエミッタ・コレクタ電極間方向の膜厚は、トレンチゲート電極のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
アルミニウム等からなるコレクタ電極C上にp+型の不純物を含有するシリコン単結晶のコレクタ領域22が形成されている。そのコレクタ領域22上にはn+型の不純物を含有するバッファ領域24が形成されている。そのバッファ領域24上にはn−型の不純物を含有するドリフト領域26が形成されている。ドリフト領域26上にはp+型の不純物を含有するボディ領域28が形成されている。ボディ領域36内には選択的にn+型の不純物を含有するエミッタ領域34が形成されている。
エミッタ領域34とドリフト領域26を隔てているボディ領域28を貫通してドリフト領域26に達し、そのボディ領域28にゲート絶縁膜33を介して対向しているトレンチゲート電極32が形成されている。ゲート絶縁膜33は酸化シリコンで形成され、トレンチゲート電極32はポリシリコンで形成されている。エミッタ領域34は、トレンチゲート電極32の長手方向に沿って断続的に形成されている。
このボディ領域28を貫通してドリフト領域26まで達するp+型のp型半導体領域36がトレンチゲート電極32に直交する方向に伸びて形成されている。p型半導体領域36はエミッタ領域34が形成されていない部分に形成され、エミッタ領域34と接触して形成されている。p型半導体領域36のエミッタ・コレクタ電極間方向(紙面上下)の膜厚は、トレンチゲート電極32のエミッタ・コレクタ電極間方向の膜厚よりも大きい。
エミッタ領域34とp型半導体領域36は、エミッタ電極Eに接触している。
図4に示すように、p型半導体領域36はトレンチゲート電極32の長手方向に直交する方向に伸びて形成され、またエミッタ領域34の両端(トレンチゲート電極32の長手方向の端部)に隣接している。
図5には図示されないエミッタ電極Eを接地し、コレクタ電極Cに正電圧を印加し、図示されないトレンチゲート電極32に正電圧を印加すると、ボディ領域28のうちトレンチゲート電極32と対向する箇所がn型に反転される。半導体装置1のp型半導体領域36は、不純物濃度が高いために反転しない。したがって、エミッタ領域34から注入された電子キャリアは、図5に示すように、n型に反転した箇所のうちボディ領域28側をトレンチゲート電極32に沿って通過し、ドリフト領域26へと注入される。注入された電子キャリアは、ドリフト領域26をコレクタ電極Cへ向かって拡散して流れる(図示27を参照)。
ドリフト領域に注入された電子キャリアに呼応して、コレクタ領域22からバッファ領域24とドリフト領域26へ正孔キャリアが注入される。これによりバッファ領域24及びドリフト層26に伝導度変調が起こり、低いオン電圧を実現する。
高いエミッタ・コレクタ間電圧が印加されると、p型半導体領域36とドリフト領域26のpn接合界面からは空乏層36aが広がる。電子キャリアはこの空乏層36aを避けて流れるため、ドリフト領域26に注入された電子キャリアは、空乏層36aによって狭められた導通経路を流れていることが分かる(図示27を参照)。即ち、空乏層36aがキャリア通過領域を狭める。
この空乏層36aは印加されるエミッタ・コレクタ間電圧が大きいほど広がって形成されるために、オン抵抗が上昇し、ひいては飽和電流値が低減される。
電子キャリアの注入量が減少すれば、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。したがってラッチアップ耐量が向上する。
半導体装置1ではp型半導体領域36がエミッタ領域34の両端に隣接して形成されていたが、本変形例ではp型半導体領域36がエミッタ領域34を囲繞して接している。この場合でも、図示されないエミッタ電極Eを接地し、コレクタ電極Cに正電圧を印加し、トレンチゲート電極32に正電圧を印加すると、ボディ領域28のうちトレンチゲート電極32と対向する箇所がn型に反転される。p型半導体領域36のエミッタ・コレクタ電極間方向の膜厚が、トレンチゲート電極32のエミッタ・コレクタ電極間方向の膜厚よりも大きいので、エミッタ領域34から注入された電子キャリアは、ボディ領域28側の反転層を経由しドリフト領域28へ注入される。
高いエミッタ・コレクタ間電圧が印加されると、p型半導体領域36とドリフト領域26のpn接合界面から広がる空乏層36aが、電子キャリアの導通経路を狭める(図示27を参照)。したがって、高いエミッタ・コレクタ間電圧が印加された場合には、電子キャリアの注入量が減少し、それに呼応して注入される正孔キャリアの量も減少するために、ラッチアップ現象を抑制することができる。
実施例1とその変形例から示唆されるように、エミッタ・コレクタ間電圧の増加に対して、コレクタ電流を減少させるには、エミッタ領域34から注入される電子キャリアの導通経路の周辺にp型半導体領域が形成されていることが重要である。より具体的には、p型半導体領域36がエミッタ領域34と接する位置に形成されていることが重要である。
第1実施例の半導体装置1と比較すると、p型半導体領域136がトレンチゲート電極132の長手方向に対して直交するのではなく、平行方向に伸びて形成されている。この場合でもp型半導体領域136はエミッタ領域133に接触して形成されている。
図9には半導体装置2の平面図が示されており、トレンチゲート電極132に対して平行方向に形成されているのが分かる。なお、図9中のVIII−VIII矢視断面図が図8の要部斜視図の正面に対応している。
エミッタ・コレクタ間電圧の増加に対してコレクタ電流の飽和値を低減することができるため、ラッチアップ現象を抑制し、ラッチアップ耐量を向上することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
24:バッファ領域
26:ドリフト領域
28:ボディ領域
32:トレンチゲート電極
33:ゲート絶縁膜
34:エミッタ領域
36:p型半導体領域(第1導電型半導体領域)
Claims (5)
- コレクタ電極と、
コレクタ電極に接する第1導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域を備え、
前記第1導電型半導体領域は、トレンチゲート電極にオン電圧が印加された時にキャリアが通過するドリフト領域中のキャリア通過領域の外部に位置し、エミッタ・コレクタ間電圧が増加した時に第1導電型半導体領域とドリフト領域のpn接合界面から広がる空乏層が前記キャリア通過領域に侵入する位置関係で配置されていることを特徴とする半導体装置。 - コレクタ電極と、
コレクタ電極に接する第1導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極と、
エミッタ電極とエミッタ領域に接するとともにボディ領域を貫通してドリフト領域に達する第1導電型半導体領域を備えていることを特徴とする半導体装置。 - 第1導電型半導体領域がトレンチゲート電極の長手方向と直交する方向に伸びていることを特徴とする請求項2の半導体装置。
- 第1導電型半導体領域内に、少数キャリアに対して高抵抗のキャリア蓄積層が分散配置されていることを特徴とする請求項2又は3の半導体装置。
- コレクタ電極と、
コレクタ電極に接する第1導電型のコレクタ領域と、
コレクタ領域に接するとともにそのコレクタ領域によってコレクタ電極から隔てられている第2導電型のドリフト領域と、
ドリフト領域に接するとともにそのドリフト領域によってコレクタ領域から隔てられている第1導電型のボディ領域と、
ボディ領域に接するとともにそのボディ領域によってドリフト領域から隔てられている第2導電型のエミッタ領域と、
エミッタ領域と接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備える半導体装置において、
ドリフト領域中のエミッタ領域下方領域外に第1導電型半導体領域を設け、その第1導電型半導体領域にエミッタ電極の電位を加えることによって、その第1導電型半導体領域とドリフト領域の接合界面から空乏層を広げてドリフト領域中に形成されるキャリア通過領域を縮小させることによって、エミッタ・コレクタ間電圧の増加に抗してコレクタ電流の飽和値を減少させる方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410278A JP4680495B2 (ja) | 2003-12-09 | 2003-12-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003410278A JP4680495B2 (ja) | 2003-12-09 | 2003-12-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175062A true JP2005175062A (ja) | 2005-06-30 |
JP4680495B2 JP4680495B2 (ja) | 2011-05-11 |
Family
ID=34731405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003410278A Expired - Lifetime JP4680495B2 (ja) | 2003-12-09 | 2003-12-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4680495B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071161A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2012124522A (ja) * | 2012-02-20 | 2012-06-28 | Toshiba Corp | 半導体素子 |
JP2013069940A (ja) * | 2011-09-24 | 2013-04-18 | Toyota Motor Corp | 半導体装置 |
JP2014168106A (ja) * | 2014-06-18 | 2014-09-11 | Rohm Co Ltd | 半導体装置 |
JP2014212160A (ja) * | 2013-04-17 | 2014-11-13 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
JP2019186312A (ja) * | 2018-04-04 | 2019-10-24 | 富士電機株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156677A (ja) * | 1988-12-09 | 1990-06-15 | Meidensha Corp | 電界効果トランジスタ及びその製造方法 |
JPH02185040A (ja) * | 1989-01-12 | 1990-07-19 | Meidensha Corp | 電界効果トランジスタの製造方法 |
JPH1117176A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 炭化けい素半導体装置 |
JP2001144293A (ja) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
-
2003
- 2003-12-09 JP JP2003410278A patent/JP4680495B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156677A (ja) * | 1988-12-09 | 1990-06-15 | Meidensha Corp | 電界効果トランジスタ及びその製造方法 |
JPH02185040A (ja) * | 1989-01-12 | 1990-07-19 | Meidensha Corp | 電界効果トランジスタの製造方法 |
JPH1117176A (ja) * | 1997-06-24 | 1999-01-22 | Hitachi Ltd | 炭化けい素半導体装置 |
JP2001144293A (ja) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071161A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2013069940A (ja) * | 2011-09-24 | 2013-04-18 | Toyota Motor Corp | 半導体装置 |
JP2012124522A (ja) * | 2012-02-20 | 2012-06-28 | Toshiba Corp | 半導体素子 |
JP2014212160A (ja) * | 2013-04-17 | 2014-11-13 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
JP2014168106A (ja) * | 2014-06-18 | 2014-09-11 | Rohm Co Ltd | 半導体装置 |
JP2019186312A (ja) * | 2018-04-04 | 2019-10-24 | 富士電機株式会社 | 半導体装置 |
JP7222180B2 (ja) | 2018-04-04 | 2023-02-15 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4680495B2 (ja) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197773B2 (ja) | 半導体装置 | |
CN107039438B (zh) | 半导体装置 | |
JP4623956B2 (ja) | Igbt | |
JP4526179B2 (ja) | 半導体装置 | |
JP4723816B2 (ja) | 半導体装置 | |
JP2019169597A (ja) | 半導体装置 | |
US8912632B2 (en) | Semiconductor device | |
JP6946219B2 (ja) | 半導体装置 | |
US10276654B2 (en) | Semiconductor device with parallel PN structures | |
JP2019054070A (ja) | 半導体装置 | |
JP2008141056A (ja) | 半導体装置 | |
JP4680495B2 (ja) | 半導体装置 | |
JP4415767B2 (ja) | 絶縁ゲート型半導体素子、及びその製造方法 | |
JP7352437B2 (ja) | 半導体装置 | |
CN111326510B (zh) | 半导体装置 | |
US11955546B2 (en) | Semiconductor device and method for controlling same | |
JP5246638B2 (ja) | 半導体装置 | |
JP2019161112A (ja) | 半導体装置 | |
KR101994728B1 (ko) | 전력 반도체 소자 | |
JP2005150348A (ja) | 半導体装置 | |
JP2004055968A (ja) | 半導体装置 | |
JP7330154B2 (ja) | 半導体装置及び半導体回路 | |
US11908925B2 (en) | Semiconductor device and method for controlling semiconductor device | |
US20220093777A1 (en) | Semiconductor device | |
JP7407757B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4680495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |