WO2016009616A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016009616A1
WO2016009616A1 PCT/JP2015/003420 JP2015003420W WO2016009616A1 WO 2016009616 A1 WO2016009616 A1 WO 2016009616A1 JP 2015003420 W JP2015003420 W JP 2015003420W WO 2016009616 A1 WO2016009616 A1 WO 2016009616A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate electrode
region
electrode
gate
Prior art date
Application number
PCT/JP2015/003420
Other languages
English (en)
French (fr)
Inventor
正清 住友
高橋　茂樹
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201580038290.1A priority Critical patent/CN106537598B/zh
Priority to US15/310,244 priority patent/US10388773B2/en
Publication of WO2016009616A1 publication Critical patent/WO2016009616A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Definitions

  • the present disclosure relates to a semiconductor device having an IGBT (Insulated Gate Bipolar Transistor) region and a diode (Free Wheeling Diode) region.
  • IGBT Insulated Gate Bipolar Transistor
  • diode Free Wheeling Diode
  • a base layer is formed in a surface layer portion of a semiconductor substrate constituting an N ⁇ type drift layer, and a plurality of trenches are formed so as to penetrate the base layer.
  • a gate insulating film is formed so as to cover the wall surface, and a gate electrode is formed on the gate insulating film.
  • a P-type collector layer and an N-type cathode layer are formed on the back side of the semiconductor substrate, and an N-type emitter region is formed in a portion of the base layer located on the collector layer.
  • An upper electrode electrically connected to the base layer and the emitter region is formed on the front surface side of the semiconductor substrate, and a lower electrode electrically connected to the collector layer and the cathode layer is formed on the back surface side of the semiconductor substrate.
  • the region where the collector layer is formed on the back side of the semiconductor substrate is the IGBT region, and the region where the cathode layer is formed is the diode region.
  • the trenches are formed in the IGBT region and the diode region, respectively.
  • the gate electrode formed in the IGBT region and the gate electrode formed in the diode region are connected to a common gate pad so that a common voltage is applied.
  • the IGBT element when a lower voltage is applied to the upper electrode than the lower electrode and a turn-on voltage is applied to the gate electrode, the IGBT element has an N-type inversion at a portion in contact with the trench in the base layer. A layer (channel) is formed. Then, electrons are supplied from the emitter region to the drift layer through the inversion layer, and holes are supplied from the collector layer to the drift layer, and the resistance value of the drift layer is lowered by the conductivity modulation and turned on.
  • the turn-on voltage is a voltage that makes the gate-emitter voltage Vge higher than the threshold voltage Vth of the MOS gate.
  • the diode element is turned on when a voltage higher than that of the lower electrode is applied to the upper electrode and the voltage between the upper electrode and the lower electrode becomes higher than the forward voltage. At this time, electrons in the drift layer escape to the upper electrode through the base layer, and holes are injected from the base layer into the drift layer as the electrons pass through the base layer.
  • a turn-on voltage may be applied to the gate electrode even when the diode element is turned on.
  • a turn-on voltage is applied to the gate electrode when the diode element is on, an N-type inversion layer is formed in a portion of the base layer that is in contact with the trench.
  • electrons in the drift layer are extracted to the upper electrode through the inversion layer, and electrons in the drift layer do not pass through the base layer. For this reason, holes are not supplied from the base layer to the drift layer, and the conduction loss of the diode element increases.
  • An object of the present disclosure is to provide a semiconductor device that can reduce a conduction loss of a diode element and suppress a decrease in breakdown voltage.
  • the semiconductor device includes a semiconductor substrate constituting a first conductivity type drift layer, a second conductivity type base layer formed on the drift layer, and the base layer of the drift layer.
  • a collector layer of the second conductivity type and a cathode layer of the first conductivity type formed on the side opposite to the side, a plurality of trenches that reach the drift through the base layer, and a gate formed on a wall surface of the trench
  • a region of the semiconductor substrate that operates as an IGBT element is an IGBT region, and a region that operates as a diode element is a diode region.
  • the trench is formed in the IGBT region and the diode region, respectively.
  • At least a part of the gate electrodes arranged in the diode region can be controlled differently from at least a part of the gate electrodes arranged in the IGBT region.
  • At least a portion of the gate electrode disposed in the diode region is applied with a voltage that does not form an inversion layer connecting the first electrode and the drift layer to the base layer.
  • a voltage that does not form the inversion layer that connects the first electrode and the drift layer is applied to at least some of the gate electrodes arranged in the diode region of the base layer. . Therefore, when the first conductivity type is N-type and the second conductivity type is P-type, electrons in the drift layer escape to the first electrode through the base layer in the diode region, so that holes drift from the base layer. Injected into the layer. Therefore, the conduction loss of the diode element can be reduced.
  • the trench is formed in the IGBT region and the diode region, electric field concentration is generated in the vicinity of the trench formed on the diode region side in the IGBT region, and the breakdown voltage can be suppressed from decreasing.
  • FIG. 1 is a schematic plan view of a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view taken along line II-II in FIG.
  • FIG. 3A is a diagram showing a state in the vicinity of the second gate electrode when a turn-on voltage is applied to the second gate electrode;
  • FIG. 3B is a diagram illustrating a state in the vicinity of the second gate electrode when a voltage lower than the turn-on voltage is applied to the second gate electrode;
  • FIG. 4 is a schematic plan view of a semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 5 is a sectional view taken along the line VV in FIG.
  • FIG. 6 is a schematic plan view of a semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 7 is a sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of a semiconductor device according to a modification of the third embodiment of the present disclosure.
  • the semiconductor device of this embodiment is preferably used as a power switching element used in a power supply circuit such as an inverter or a DC / DC converter.
  • the semiconductor device has a configuration in which an IGBT region 1a in which an IGBT element is formed and a diode region 1b in which a diode element is formed are alternately formed.
  • the IGBT region 1a and the diode region 1b are formed on an N ⁇ -type common semiconductor substrate 10 that functions as the drift layer 11, as shown in FIG.
  • the IGBT region 1a and the diode region 1b extend along one direction (up and down direction in FIG. 1) of the one surface 10a of the semiconductor substrate 10 and are orthogonal to the extending direction. Are alternately formed.
  • a P-type base layer 12 is formed on the drift layer 11 (on the one surface 10a side of the semiconductor substrate 10).
  • a plurality of trenches 13 are formed so as to penetrate the base layer 12 and reach the drift layer 11, and the base layer 12 is separated into a plurality of trenches by the trench 13.
  • the plurality of trenches 13 are respectively formed in the IGBT region 1a and the diode region 1b. And it forms at equal intervals along one direction (paper surface depth direction in FIG. 2) among the surface directions of one surface 10a of the semiconductor substrate 10. Further, one surface 10 a of the semiconductor substrate 10 is configured by one surface of the base layer 12 opposite to the drift layer 11.
  • an N + type emitter region 14 and a P + type body region 15 sandwiched between the emitter regions 14 are formed.
  • the emitter region 14 and the body region 15 are formed in the IGBT region 1a and the diode region 1b, respectively.
  • the emitter region 14 is configured to have a higher impurity concentration than the drift layer 11, is terminated in the base layer 12, and is in contact with the side surface of the trench 13.
  • the body region 15 has a higher impurity concentration than the base layer 12 and is formed so as to terminate in the base layer 12 like the emitter region 14.
  • the emitter region 14 extends in a rod shape so as to be in contact with the side surface of the trench 13 along the longitudinal direction of the trench 13 in the region between the trenches 13, and terminates inside the tip of the trench 13.
  • the body region 15 is sandwiched between the two emitter regions 14 and extends in a rod shape along the longitudinal direction of the trench 13 (that is, the emitter region 14). Note that the body region 15 of the present embodiment is formed deeper than the emitter region 14 with respect to the one surface 10 a of the semiconductor substrate 10.
  • Each trench 13 has a gate insulating film 16 formed so as to cover the wall surface of each trench 13, and gate electrodes 17 a and 17 b made of polysilicon or the like formed on the gate insulating film 16. Embedded by. Thereby, a trench gate structure is configured.
  • the gate electrode 17a formed in the IGBT region 1a will be described as the first gate electrode 17a
  • the gate electrode 17b formed in the diode region 1b will be described as the second gate electrode 17b.
  • An interlayer insulating film 18 made of BPSG or the like is formed on the base layer 12 (one surface 10a of the semiconductor substrate 10).
  • the interlayer insulating film 18 is formed with a contact hole 18a exposing a part of the emitter region 14 and the body region 15 in the IGBT region 1a.
  • a contact hole 18b exposing a part of the emitter region 14, the body region 15, and the second gate electrode 17b is formed.
  • An upper electrode 19 is formed on the interlayer insulating film 18.
  • Upper electrode 19 is electrically connected to emitter region 14 and body region 15 through contact holes 18a and 18b in IGBT region 1a and diode region 1b. That is, the upper electrode 19 functions as an emitter electrode in the IGBT region 1a and functions as an anode electrode in the diode region 1b.
  • the inversion layer 24 that connects the upper electrode 19 and the drift layer 11 means the inversion layer 24 that connects the emitter region 14 and the drift layer 11 when the emitter region 14 is formed.
  • the first gate electrode 17a is connected to the first gate pad 3a through the first gate runner 2a. That is, the first and second gate electrodes 17a and 17b can be controlled differently and are applied with different voltages.
  • the upper electrode 19 corresponds to the first electrode of the present disclosure.
  • An N-type field stop layer (hereinafter simply referred to as an FS layer) 20 is formed on the side of the drift layer 11 opposite to the base layer 12 side (the other surface 10b side of the semiconductor substrate 10).
  • this FS layer 20 is not necessarily required, it is possible to improve the breakdown voltage and steady loss performance by preventing the depletion layer from spreading, and to increase the injection amount of holes injected from the other surface 10b side of the semiconductor substrate 10. Be prepared to control.
  • a P-type collector layer 21 is formed on the opposite side of the drift layer 11 with the FS layer 20 interposed therebetween.
  • an N-type is formed on the opposite side of the drift layer 11 with the FS layer 20 interposed therebetween.
  • the cathode layer 22 is formed. That is, the IGBT region 1 a and the diode region 1 b are partitioned depending on whether the layer formed on the other surface 10 b side of the semiconductor substrate 10 is the collector layer 21 or the cathode layer 22. That is, in this embodiment, the semiconductor substrate 10 has a portion on the collector layer 21 as an IGBT region 1a and a portion on the cathode layer 22 as a diode region 1b. Therefore, it can be said that the first gate electrode 17a is the gate electrode 17a on the collector layer 21, and the second gate electrode 17b is the gate electrode 17b on the cathode layer 22.
  • a lower electrode 23 is formed on the collector layer 21 and the cathode layer 22 (the other surface 10b of the semiconductor substrate 10).
  • the lower electrode 23 functions as a collector electrode in the IGBT region 1a and functions as a cathode electrode in the diode region 1b.
  • the lower electrode 23 corresponds to the second electrode of the present disclosure.
  • a diode element having a PN junction with the base layer 12 and the body region 15 as an anode and the drift layer 11, the FS layer 20, and the cathode layer 22 as a cathode. Is configured.
  • the semiconductor device of this embodiment is configured.
  • the N type, the N ⁇ type, and the N + type correspond to the first conductivity type of the present disclosure
  • the P type and the P + type correspond to the second conductivity type of the present disclosure.
  • the operation of the IGBT element will be described.
  • the IGBT element when a voltage lower than that of the lower electrode 23 is applied to the upper electrode 19 and a turn-on voltage is applied to the first gate electrode 17a, an N-type inversion is applied to a portion of the base layer 12 in contact with the trench 13 A layer (channel) is formed. Then, electrons are supplied from the emitter region 14 to the drift layer 11 through the inversion layer, and holes are supplied from the collector layer 21 to the drift layer 11, and the resistance value of the drift layer 11 is lowered by conductivity modulation and turned on. It becomes a state.
  • the turn-on voltage is a voltage that makes the gate-emitter voltage Vge higher than the threshold voltage Vth of the MOS gate.
  • the diode element is turned on when a voltage higher than that of the lower electrode 23 is applied to the upper electrode 19 and the voltage between the upper electrode 19 and the lower electrode 23 becomes higher than the forward voltage.
  • a turn-on voltage (Vge> Vth) may be applied to the second gate electrode 17b.
  • Vge> Vth the trench 13 in the base layer 12 and An N-type inversion layer (channel) 24 is formed in the contact portion. Therefore, in the diode region 1 b, electrons in the drift layer 11 are extracted to the upper electrode 19 through the inversion layer 24, and electrons in the drift layer 11 do not pass through the base layer 12. Therefore, holes are not supplied from the base layer 12 to the drift layer 11, and the conduction loss of the diode element increases.
  • the turn-on voltage is not applied to the second gate electrode 17b arranged in the diode region 1b. That is, the inversion layer 24 is not formed in the diode region 1b. Therefore, electrons in the drift layer 11 escape to the upper electrode 19 through the base layer 12 and holes are injected from the base layer 12 into the drift layer 11 as the electrons pass through the base layer 12. Conduction loss can be reduced.
  • the body region 15 is omitted.
  • the second gate electrode 17b is set to the same potential as the emitter region 14. That is, a voltage that does not form the inversion layer 24 that connects the upper electrode 19 and the drift layer 11 is applied to the second gate electrode 17b. For this reason, when the diode element is in the ON state, electrons in the drift layer 11 escape to the upper electrode 19 through the base layer 12, so that the conduction loss of the diode element can be reduced.
  • the trenches 13 are formed in the IGBT region 1a and the diode region 1b, respectively. For this reason, it is possible to suppress electric field concentration from occurring in the vicinity of the trench 13 formed on the diode region 1b side in the IGBT region 1a, and the breakdown voltage from being lowered.
  • the semiconductor device is provided with a second gate pad 3b.
  • the second gate electrode 17b is electrically connected to the second gate pad 3b through the second gate runner 2b.
  • the first and second gate electrodes 17a and 17b can be controlled differently.
  • the semiconductor device when the semiconductor device is used, a voltage that does not form the inversion layer 24 that connects the upper electrode 19 and the drift layer 11 is applied to the second gate electrode 17b.
  • the second gate electrode 17b when the semiconductor device is used, the second gate electrode 17b is maintained at the ground potential (0 V) by connecting the second gate pad 3b to the ground potential of the external circuit.
  • the second gate electrode 17b is not set to the same potential as the emitter region 14. Therefore, after manufacturing the semiconductor device (before shipping the semiconductor device), a voltage higher than the guaranteed voltage can be applied to the second gate electrode 17b, and the gate insulation in which the second gate electrode 17b is disposed. By applying potential stress to the film 16, it is possible to appropriately perform a screening test such as whether the gate insulating film 16 can obtain a desired withstand voltage.
  • the present embodiment is different from the first embodiment in that the IGBT region 1a is provided with a dummy gate electrode, and the other aspects are the same as those of the first embodiment, and thus the description thereof is omitted here.
  • the semiconductor device includes a third gate pad 3c.
  • the first gate electrode 17a includes an element gate electrode 25a and a dummy gate electrode 25b.
  • the element gate electrode 25a is electrically connected to the first gate pad 3a through the first gate runner 2a.
  • the dummy gate electrode 25b is electrically connected to the third gate pad 3c through the third gate runner 2c. That is, even in the first gate electrode 17a formed in the IGBT region 1a, different control is possible between the element gate electrode 25a and the dummy gate electrode 25b.
  • the element gate electrodes 25 a and the dummy gate electrodes 25 b are alternately formed in a direction parallel to the one surface 10 a of the semiconductor substrate 10 and perpendicular to the longitudinal direction of the trench 13.
  • a voltage that does not form the inversion layer 24 that connects the upper electrode 19 and the drift layer 11 is applied to the dummy gate electrode 25b.
  • a voltage at which the inversion layer 24 itself is not formed is applied to a portion of the base layer 12 that is in contact with the trench 13 where the dummy gate electrode 25b is disposed.
  • the dummy gate electrode 25b is maintained at the ground potential (0 V) by connecting the third gate pad 3c to the ground potential of the external circuit. That is, the semiconductor device of this embodiment is a so-called thinning-type semiconductor device.
  • the dummy gate electrode 25b is formed in the IGBT region 1a, the feedback capacitance (capacitance between the gate and the collector) can be reduced, and the switching speed can be improved.
  • the feedback capacitance capacitance between the gate and the collector
  • electric field concentration occurs as compared with the case where the number of the first gate electrodes 17a is simply reduced in order to reduce the feedback capacitance. It is possible to suppress a decrease in breakdown voltage.
  • the dummy gate electrode 25b is connected to the third gate pad 3c, and an independent voltage is applied. Therefore, similarly to the second embodiment, after manufacturing the semiconductor device (before shipping the semiconductor device), a voltage higher than the guaranteed voltage can be applied to the dummy gate electrode 25b. Screening inspection of the gate insulating film 16 in which 25b is disposed can be appropriately performed.
  • the first conductivity type is P type and the second conductivity type is N type.
  • the first conductivity type is N type and the second conductivity type is P type. You can also.
  • a voltage that does not form the inversion layer 24 connecting the upper electrode 19 and the drift layer 11 is applied to all the second gate electrodes 17b formed in the diode region 1b.
  • the portion of the diode region 1b on the boundary side with the IGBT region 1a also functions as an IGBT element.
  • the same voltage as that of the first gate electrode 17a may be applied to the second gate electrode 17b located on the boundary side portion of the diode region 1b. That is, the gate electrode on the collector layer 21 side among the gate electrodes located on the cathode layer 22 may function as the first gate electrode 17a. That is, the effect of the present disclosure can be obtained if a voltage that does not form the inversion layer 24 connecting the upper electrode 19 and the drift layer 11 is applied to at least a part of the second gate electrode 17b. .
  • the portion of the IGBT region 1a on the boundary side with the diode region 1b also functions as a diode element.
  • the same voltage as that of the second gate electrode 17b may be applied to the first gate electrode 17a located on the boundary side of the IGBT region 1a. That is, the gate electrode on the cathode layer 22 side among the gate electrodes located on the collector layer 21 may function as the second gate electrode 17b. According to this, the conduction loss of the diode element can be further reduced.
  • the base layer 12 may be formed as long as the inversion layer 24 does not connect the upper electrode 19 (emitter region 14) and the drift layer 11. That is, in the second and third embodiments, a voltage for forming the inversion layer 24 that does not connect the emitter region 14 and the drift layer 11 may be applied to the second gate electrode 17b. .
  • the inversion layer 24 is formed, if the inversion layer 24 does not connect the emitter region 14 and the drift layer 11, electrons in the drift layer 11 escape to the upper electrode 19 through the base layer 12. Therefore, the conduction loss of the diode element can be reduced.
  • the emitter region 14 and the body region 15 do not have to be formed in the diode region 1b.
  • a voltage that forms the inversion layer 24 that does not connect the upper electrode 19 and the drift layer 11 may be applied to the second gate electrode 17b.
  • the inversion layer 24 may be formed in the part.
  • region 14 does not need to be formed in the part adjacent to the dummy gate electrode 25b of the base layer 12.
  • the above embodiments may be appropriately combined.
  • the first embodiment may be appropriately combined with the second and third embodiments, and the dummy gate electrode 25b may be electrically connected to the emitter region 14, or the dummy gate electrode 25b and the second gate electrode 17b. Any one of these may be electrically connected to the emitter region 14.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　半導体装置は、ドリフト層（１１）と、前記ドリフト層上のベース層（１２）と、前記ベース層と反対側のコレクタ層（２１）およびカソード層（２２）と、前記ベース層を貫通する複数のトレンチ（１３）と、各トレンチ内のゲート電極（１７ａ、１７ｂ）と、前記ベース層の表層部に前記トレンチと接するエミッタ領域（１４）と、前記ベース層および前記エミッタ領域と接続される第１電極（１９）と、前記コレクタ層および前記カソード層と接続される第２電極（２３）とを備える。半導体基板のダイオード領域のゲート電極（１７ｂ）は、ＩＧＢＴ領域のゲート電極（１７ａ）と異なる制御が可能であり、前記ベース層に反転層（２４）が形成されない電圧が印加される。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１４年７月１４日に出願された日本出願番号２０１４－１４４１６９号および２０１５年６月１５日に出願された日本出願番号２０１５―１２０４６１号に基づくもので、ここにその記載内容を援用する。
　本開示は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域とダイオード（Free Wheeling Diode）領域とを有する半導体装置に関するものである。
　従来より、例えば、インバータ等に使用されるスイッチング素子として、ＩＧＢＴ素子が形成されたＩＧＢＴ領域とダイオード素子が形成されたダイオード領域とが共通の半導体基板に形成された半導体装置が提案されている（例えば、特許文献１参照）。
　具体的には、この半導体装置では、Ｎ－型のドリフト層を構成する半導体基板の表層部にベース層が形成され、ベース層を貫通するように複数のトレンチが形成されている。そして、各トレンチには、壁面を覆うようにゲート絶縁膜が形成されていると共に、ゲート絶縁膜上にゲート電極が形成されている。
　半導体基板の裏面側には、Ｐ型のコレクタ層およびＮ型のカソード層が形成されており、ベース層のうちのコレクタ層上に位置する部分にはＮ型のエミッタ領域が形成されている。また、半導体基板の表面側にはベース層およびエミッタ領域と電気的に接続される上部電極が形成され、半導体基板の裏面側にはコレクタ層およびカソード層と電気的に接続される下部電極が形成されている。そして、半導体基板の裏面側にコレクタ層が形成されている領域がＩＧＢＴ領域とされ、カソード層が形成されている領域がダイオード領域とされている。
　なお、トレンチは、ＩＧＢＴ領域およびダイオード領域にそれぞれ形成されている。そして、ＩＧＢＴ領域に形成されたゲート電極およびダイオード領域に形成されたゲート電極は、共通のゲートパッドに接続され、共通の電圧が印加されるようになっている。
　このような半導体装置では、ＩＧＢＴ素子は、上部電極に下部電極より低い電圧が印加されると共に、ゲート電極にターンオン電圧が印加されると、ベース層のうちのトレンチと接する部分にＮ型の反転層（チャネル）が形成される。そして、エミッタ領域から反転層を介して電子がドリフト層に供給されると共に、コレクタ層からホールがドリフト層に供給され、伝導度変調によりドリフト層の抵抗値が低下してオン状態となる。なお、ターンオン電圧とは、ゲート－エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くする電圧のことである。
　また、ダイオード素子は、上部電極に下部電極より高い電圧が印加され、上部電極と下部電極との間の電圧が順方向電圧より高くなるとオン状態となる。このとき、ドリフト層中の電子がベース層を介して上部電極に抜けると共に、電子がベース層を通過することによってベース層からホールがドリフト層に注入される。
　しかしながら、例えば、上記半導体装置を複数用いてインバータ回路を構成した場合、ダイオード素子がオン状態となる場合でもゲート電極にターンオン電圧が印加されることがある。そして、ダイオード素子がオン状態である場合にゲート電極にターンオン電圧が印加されると、ベース層のうちのトレンチと接する部分にＮ型の反転層が形成される。この場合、ダイオード領域では、ドリフト層内の電子が反転層を介して上部電極に引き抜かれ、ドリフト層内の電子がベース層内を通過しなくなる。このため、ベース層からドリフト層にホールが供給されなくなり、ダイオード素子の導通損失が大きくなる。
　なお、このような問題を解決するため、ダイオード領域にトレンチを形成しないことが考えられる。しかしながら、ダイオード領域にトレンチを形成しない場合には、ＩＧＢＴ領域のうちのダイオード領域側に形成されるトレンチ近傍に電界集中が発生し、耐圧が低下するという新たな問題が発生してしまう。
特開２０１３－１９７１２２号公報
　本開示は、ダイオード素子の導通損失を低減しつつ、耐圧が低下することも抑制できる半導体装置を提供することを目的とする。
　本開示の態様において、半導体装置は、第１導電型のドリフト層を構成する半導体基板と、前記ドリフト層上に形成された第２導電型のベース層と、前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層および第１導電型のカソード層と、前記ベース層を貫通して前記ドリフトに達する複数のトレンチと、前記トレンチの壁面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ベース層の表層部に形成され、前記トレンチと接する第１導電型のエミッタ領域と、前記ベース層および前記エミッタ領域と電気的に接続される第１電極と、前記コレクタ層および前記カソード層と電気的に接続される第２電極とを備える。前記半導体基板のうちのＩＧＢＴ素子として動作する領域がＩＧＢＴ領域とされていると共にダイオード素子として動作する領域がダイオード領域とされている。前記トレンチは、前記ＩＧＢＴ領域および前記ダイオード領域にそれぞれ形成される。前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記ＩＧＢＴ領域に配置された少なくとも一部の前記ゲート電極と異なる制御が可能とされている。前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記ベース層に前記第１電極と前記ドリフト層との間を繋ぐ反転層が形成されない電圧が印加される。
　上記の半導体装置によれば、ベース層のうちのダイオード領域に配置されている少なくとも一部のゲート電極には、第１電極とドリフト層との間を繋ぐ反転層が形成されない電圧が印加される。このため、第１導電型がＮ型、第２導電型がＰ型である場合、ダイオード領域では、ドリフト層内の電子がベース層を介して第１電極に抜けるため、ベース層からホールがドリフト層に注入される。したがって、ダイオード素子の導通損失を低減できる。また、トレンチは、ＩＧＢＴ領域およびダイオード領域に形成されているため、ＩＧＢＴ領域のうちのダイオード領域側に形成されるトレンチ近傍に電界集中が発生し、耐圧が低下することを抑制できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、本開示の第１実施形態における半導体装置の平面模式図であり、 図２は、図１中のII－II線に沿った断面図であり、 図３Ａは、第２ゲート電極にターンオン電圧を印加したときの第２ゲート電極近傍の状態を示す図であり、 図３Ｂは、第２ゲート電極にターンオン電圧未満の電圧を印加したときの第２ゲート電極近傍の状態を示す図であり、 図４は、本開示の第２実施形態における半導体装置の平面模式図であり、 図５は、図４中のV－V線に沿った断面図であり、 図６は、本開示の第３実施形態における半導体装置の平面模式図であり、 図７は、図６中のVII－VII線に沿った断面図であり、 図８は、本開示の第３実施形態の変形例における半導体装置の断面図である。
　（第１実施形態）
　本開示の第１実施形態について説明する。なお、本実施形態の半導体装置は、例えば、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として利用されると好適である。
　図１に示されるように、半導体装置は、ＩＧＢＴ素子が形成されたＩＧＢＴ領域１ａおよびダイオード素子が形成されたダイオード領域１ｂが交互に形成された構成とされている。
　具体的には、これらＩＧＢＴ領域１ａおよびダイオード領域１ｂは、図２に示されるように、ドリフト層１１として機能するＮ－型の共通の半導体基板１０に形成されている。なお、ＩＧＢＴ領域１ａおよびダイオード領域１ｂは、本実施形態では、半導体基板１０の一面１０ａの一方向（図１中紙面上下方向）に沿って延設されていると共に、延設方向と直交する方向に交互に形成されている。
　ドリフト層１１上（半導体基板１０の一面１０ａ側）には、Ｐ型のベース層１２が形成されている。そして、ベース層１２を貫通してドリフト層１１に達するように複数のトレンチ１３が形成され、このトレンチ１３によってベース層１２が複数個に分離されている。
　なお、複数のトレンチ１３は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。そして、半導体基板１０の一面１０ａの面方向のうちの一方向（図２中紙面奥行き方向）に沿って等間隔に形成されている。また、半導体基板１０の一面１０ａは、ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
　ベース層１２の表層部には、Ｎ＋型のエミッタ領域１４と、エミッタ領域１４に挟まれるＰ＋型のボディ領域１５とが形成されている。なお、本実施形態では、エミッタ領域１４およびボディ領域１５は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。
　エミッタ領域１４は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、トレンチ１３の側面に接するように形成されている。一方、ボディ領域１５は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１４と同様に、ベース層１２内において終端するように形成されている。
　より詳しくは、エミッタ領域１４は、トレンチ１３間の領域において、トレンチ１３の長手方向に沿ってトレンチ１３の側面に接するように棒状に延設され、トレンチ１３の先端よりも内側で終端する構造とされている。また、ボディ領域１５は、２つのエミッタ領域１４に挟まれてトレンチ１３の長手方向（つまりエミッタ領域１４）に沿って棒状に延設されている。なお、本実施形態のボディ領域１５は、半導体基板１０の一面１０ａを基準としてエミッタ領域１４よりも深く形成されている。
　また、各トレンチ１３内は、各トレンチ１３の壁面を覆うように形成されたゲート絶縁膜１６と、このゲート絶縁膜１６の上に形成されたポリシリコン等により構成されるゲート電極１７ａ、１７ｂとにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
　本実施形態では、ＩＧＢＴ領域１ａに形成されたゲート電極１７ａを第１ゲート電極１７ａとし、ダイオード領域１ｂに形成されたゲート電極１７ｂを第２ゲート電極１７ｂとして説明する。
　ベース層１２（半導体基板１０の一面１０ａ）上にはＢＰＳＧ等で構成される層間絶縁膜１８が形成されている。そして、層間絶縁膜１８には、ＩＧＢＴ領域１ａにおいて、エミッタ領域１４の一部およびボディ領域１５を露出させるコンタクトホール１８ａが形成されている。また、ダイオード領域Ｉｂにおいて、エミッタ領域１４の一部、ボディ領域１５、第２ゲート電極１７ｂを露出させるコンタクトホール１８ｂが形成されている。
　層間絶縁膜１８上には上部電極１９が形成されている。この上部電極１９は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにおいて、コンタクトホール１８ａ、１８ｂを介してエミッタ領域１４およびボディ領域１５と電気的に接続されている。つまり、上部電極１９は、ＩＧＢＴ領域１ａにおいてエミッタ電極として機能し、ダイオード領域１ｂにおいてアノード電極として機能するものである。
　また、上部電極１９は、ダイオード領域１ｂにおいて、コンタクトホール１８ｂを介して第２ゲート電極１７ｂとも接続されている。つまり、第２ゲート電極１７ｂは、エミッタ領域１４と同電位とされている。すなわち、第２ゲート電極１７ｂには、ゲート－エミッタ間の電圧ＶｇｅがＭＯＳゲートの閾値電圧Ｖｔｈより高くならない電圧（Ｖｇｅ＝０）が印加されるようになっている。言い換えると、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１との間を繋ぐ反転層２４（図３Ａ、図３Ｂ参照）が形成される電圧未満の電圧（反転層２４が形成されない電圧）が印加されるようになっている。
　なお、上部電極１９とドリフト層１１との間を繋ぐ反転層２４とは、エミッタ領域１４が形成されている場合にはエミッタ領域１４とドリフト層１１とを繋ぐ反転層２４を意味している。また、第１ゲート電極１７ａは、第１ゲートランナ２ａを介して第１ゲートパッド３ａと接続されている。つまり、第１、第２ゲート電極１７ａ、１７ｂは、互いに異なる制御が可能とされ、互いに異なる電圧が印加されるようになっている。そして、本実施形態では、上部電極１９が本開示の第１電極に相当している。
　ドリフト層１１のうちのベース層１２側と反対側（半導体基板１０の他面１０ｂ側）には、Ｎ型のフィールドストップ層（以下では、単にＦＳ層という）２０が形成されている。このＦＳ層２０は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、半導体基板１０の他面１０ｂ側から注入されるホールの注入量を制御するために備えてある。
　そして、ＩＧＢＴ領域１ａでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＰ型のコレクタ層２１が形成され、ダイオード領域１ｂでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＮ型のカソード層２２が形成されている。つまり、ＩＧＢＴ領域１ａとダイオード領域１ｂとは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画されている。すなわち、本実施形態では、半導体基板１０は、コレクタ層２１上の部分がＩＧＢＴ領域１ａとされ、カソード層２２上の部分がダイオード領域１ｂとされている。このため、第１ゲート電極１７ａは、コレクタ層２１上にあるゲート電極１７ａであるといえ、第２ゲート電極１７ｂはカソード層２２上にあるゲート電極１７ｂであるといえる。
　コレクタ層２１およびカソード層２２上（半導体基板１０の他面１０ｂ）には下部電極２３が形成されている。この下部電極２３は、ＩＧＢＴ領域１ａにおいてはコレクタ電極として機能し、ダイオード領域１ｂにおいてはカソード電極として機能するものである。なお、本実施形態では、下部電極２３が本開示の第２電極に相当している。
　そして、上記のように構成されていることにより、ダイオード領域１ｂにおいては、ベース層１２およびボディ領域１５をアノードとし、ドリフト層１１、ＦＳ層２０、カソード層２２をカソードとしてＰＮ接合されたダイオード素子が構成されている。
　以上説明したようにして本実施形態の半導体装置が構成されている。なお、本実施形態では、Ｎ型、Ｎ－型、Ｎ＋型が本開示の第１導電型に相当し、Ｐ型、Ｐ＋型が本開示の第２導電型に相当している。次に、このような半導体装置の作動について説明する。
　まず、ＩＧＢＴ素子の作動について説明する。ＩＧＢＴ素子は、上部電極１９に下部電極２３より低い電圧が印加されると共に、第１ゲート電極１７ａにターンオン電圧が印加されると、ベース層１２のうちのトレンチ１３と接する部分にＮ型の反転層（チャネル）が形成される。そして、エミッタ領域１４から反転層を介して電子がドリフト層１１に供給されると共に、コレクタ層２１からホールがドリフト層１１に供給され、伝導度変調によりドリフト層１１の抵抗値が低下してオン状態となる。なお、ターンオン電圧とは、ゲート－エミッタ間の電圧ＶｇｅをＭＯＳゲートの閾値電圧Ｖｔｈより高くする電圧のことである。
　続いて、ダイオード素子の動作について説明する。ダイオード素子は、上部電極１９に下部電極２３より高い電圧が印加され、上部電極１９と下部電極２３との間の電圧が順方向電圧より高くなるとオン状態となる。
　このとき、従来の半導体装置では、図３Ａに示されるように、第２ゲート電極１７ｂにターンオン電圧（Ｖｇｅ＞Ｖｔｈ）が印加されることがあり、この場合、ベース層１２のうちのトレンチ１３と接する部分にＮ型の反転層（チャネル）２４が形成される。このため、ダイオード領域１ｂでは、ドリフト層１１内の電子が反転層２４を介して上部電極１９に引き抜かれ、ドリフト層１１内の電子がベース層１２内を通過しなくなる。したがって、ベース層１２からドリフト層１１にホールが供給されなくなり、ダイオード素子の導通損失が大きくなる。
　これに対し、本実施形態では、図３Ｂに示されるように、第２ゲート電極１７ｂは、第１ゲート電極１７ａと異なる電圧が印加されるようになっており、エミッタ領域１４と同電位とされている。つまり、ゲート－エミッタ間の電圧Ｖｇｅ＝０とされている。このため、ダイオード素子がオン状態であるとき、ダイオード領域１ｂ内に配置されている第２ゲート電極１７ｂにターンオン電圧が印加されることがない。すなわち、ダイオード領域１ｂに反転層２４が形成されない。したがって、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けると共に、電子がベース層１２を通過することによってベース層１２からホールがドリフト層１１に注入されるため、ダイオード素子の導通損失を低減できる。なお、図３Ａおよび図３Ｂでは、ボディ領域１５を省略して示してある。
　以上説明したように、本実施形態の半導体装置では、第２ゲート電極１７ｂがエミッタ領域１４と同電位とされている。つまり、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１とを繋ぐ反転層２４が形成されない電圧が印加される。このため、ダイオード素子がオン状態である際、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けるため、ダイオード素子の導通損失を低減できる。
　また、トレンチ１３は、ＩＧＢＴ領域１ａおよびダイオード領域１ｂにそれぞれ形成されている。このため、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂ側に形成されるトレンチ１３近傍に電界集中が発生し、耐圧が低下することを抑制できる。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２ゲート電極１７ｂを第２ゲートパッドと接続するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態では、図４および図５に示されるように、半導体装置には、第２ゲートパッド３ｂが備えられている。そして、第２ゲート電極１７ｂは、第２ゲートランナ２ｂを介して、第２ゲートパッド３ｂと電気的に接続されている。本実施形態では、このようにして、第１、第２ゲート電極１７ａ、１７ｂは、互いに異なる制御が可能とされている。
　なお、第２ゲート電極１７ｂには、半導体装置を使用する際、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加される。例えば、第２ゲート電極１７ｂは、半導体装置が使用される際、第２ゲートパッド３ｂが外部回路のグランド電位と接続されることにより、グランド電位（０Ｖ）に維持される。
　このように、第２ゲートパッド３ｂを備え、第１、第２ゲート電極１７ａ、１７ｂを異なるゲートパッドに接続することによって互いに異なる制御が可能となるようにしても、上記第１実施形態と同様の効果を得ることができる。
　また、このような半導体装置では、第２ゲート電極１７ｂがエミッタ領域１４と同電位とされていない。このため、半導体装置を製造した後（半導体装置を出荷する前）に、第２ゲート電極１７ｂにも保証電圧よりも高い電圧を印加することができ、第２ゲート電極１７ｂが配置されるゲート絶縁膜１６に電位ストレスを加えることによって当該ゲート絶縁膜１６が所望の耐圧を得られるか等のスクリーニング検査を適切に行うことができる。
　（第３実施形態）
　本開示の第３実施形態について説明する。本実施形態は、第１実施形態に対して、ＩＧＢＴ領域１ａにダミーゲート電極を備えるものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態では、図６および図７に示されるように、半導体装置には、第３ゲートパッド３ｃが備えられている。そして、第１ゲート電極１７ａは、素子ゲート電極２５ａとダミーゲート電極２５ｂとを有しており、素子ゲート電極２５ａが第１ゲートランナ２ａを介して第１ゲートパッド３ａと電気的に接続され、ダミーゲート電極２５ｂが第３ゲートランナ２ｃを介して第３ゲートパッド３ｃと電気的に接続されている。つまり、ＩＧＢＴ領域１ａに形成された第１ゲート電極１７ａにおいても、素子ゲート電極２５ａとダミーゲート電極２５ｂとで異なる制御が可能とされている。本実施形態では、素子ゲート電極２５ａとダミーゲート電極２５ｂとは、半導体基板１０の一面１０ａと平行な方向であって、トレンチ１３の長手方向と直交する方向に交互に形成されている。
　そして、ダミーゲート電極２５ｂには、半導体装置を使用する際、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加される。本実施形態では、ベース層１２のうちのダミーゲート電極２５ｂが配置されるトレンチ１３と接する部分に反転層２４自体が形成されない電圧が印加される。例えば、ダミーゲート電極２５ｂは、半導体装置が使用される際、第３ゲートパッド３ｃが外部回路のグランド電位と接続されることにより、グランド電位（０Ｖ）に維持される。つまり、本実施形態の半導体装置は、いわゆる間引き型の半導体装置とされている。
　これによれば、ＩＧＢＴ領域１ａにダミーゲート電極２５ｂが形成されているため、帰還容量（ゲート－コレクタ間の容量）を低減でき、スイッチング速度の向上を図ることができる。また、第１ゲート電極１７ａの一部をダミーゲート電極２５ｂとすることにより、帰還容量を低減するために第１ゲート電極１７ａの数を単純に減らした場合と比較して、電界集中が発生し、耐圧が低下することを抑制できる。
　さらに、上記半導体装置では、ダミーゲート電極２５ｂは第３ゲートパッド３ｃと接続されており、独立した電圧が印加されるようになっている。このため、上記第２実施形態と同様に、半導体装置を製造した後（半導体装置を出荷する前）に、ダミーゲート電極２５ｂにも保証電圧よりも高い電圧を印加することができ、ダミーゲート電極２５ｂが配置されるゲート絶縁膜１６のスクリーニング検査を適切に行うことができる。
　（第３実施形態の変形例）
　上記第３実施形態では、ダミーゲート電極２５ｂを第３ゲートパッド３ｃと電気的に接続する例について説明したが、図８に示されるように、ダミーゲート電極２５ｂを第２ゲートパッド３ｂと電気的に接続するようにしてもよい。すなわち、ダミーゲート電極２５ｂと第２ゲート電極１７ｂとを同じ第２ゲートパッド３ｂと接続するようにしてもよい。
　これによれば、ダミーゲート電極２５ｂおよび第２ゲート電極１７ｂが配置されるゲート絶縁膜１６のスクリーニング検査を同時に行うことができると共に、ゲートパッドやゲートランナ等の削減を図ることができる。
　（他の実施形態）
　例えば、上記各実施形態では、第１導電型をＰ型とし、第２導電型をＮ型とした例について説明したが、第１導電型をＮ型とし、第２導電型をＰ型とすることもできる。
　また、上記各実施形態では、ダイオード領域１ｂに形成された第２ゲート電極１７ｂの全てに、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加されるようにした例を説明した。しかしながら、ダイオード領域１ｂのうちのＩＧＢＴ領域１ａとの境界側の部分は、ＩＧＢＴ素子としても機能する。このため、ダイオード領域１ｂのうちの境界側の部分に位置する第２ゲート電極１７ｂは、第１ゲート電極１７ａと同じ電圧が印加されるようにしてもよい。つまり、カソード層２２上に位置するゲート電極のうちのコレクタ層２１側のゲート電極を第１ゲート電極１７ａとして機能させるようにしてもよい。すなわち、第２ゲート電極１７ｂの少なくとも一部に、上部電極１９とドリフト層１１との間を繋ぐ反転層２４が形成されない電圧が印加されるようにすれば、本開示の効果を得ることができる。
　また、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側の部分は、ダイオード素子としても機能する。このため、ＩＧＢＴ領域１ａのうちの境界側に位置する第１ゲート電極１７ａは、第２ゲート電極１７ｂと同じ電圧が印加されるようにしてもよい。つまり、コレクタ層２１上に位置するゲート電極のうちのカソード層２２側のゲート電極を第２ゲート電極１７ｂとして機能するようにしてもよい。これによれば、さらにダイオード素子の導通損失を低減することができる。
　さらに、上記各実施形態では、第２ゲート電極１７ｂに反転層２４が形成されない電圧が印加される例を説明した。しかしながら、ベース層１２には、上部電極１９（エミッタ領域１４）とドリフト層１１との間を繋がない反転層２４であれば形成されていてもよい。すなわち、上記第２、第３実施形態では、第２ゲート電極１７ｂには、エミッタ領域１４とドリフト層１１との間を繋がない反転層２４が形成される電圧が印加されるようにしてもよい。このように、反転層２４が形成されたとしても、当該反転層２４がエミッタ領域１４とドリフト層１１とを繋がなければ、ドリフト層１１内の電子がベース層１２を介して上部電極１９に抜けるため、ダイオード素子の導通損失を低減できる。
　また、上記各実施形態において、ダイオード領域１ｂには、エミッタ領域１４およびボディ領域１５が形成されていなくてもよい。この場合、上記第２、第３実施形態では、第２ゲート電極１７ｂには、上部電極１９とドリフト層１１との間を繋がない反転層２４が形成される電圧が印加されるようにしてもよい。つまり、エミッタ領域１４が形成されていない場合には、反転層２４が上部電極１９とドリフト層１１とを繋がないのであれば、上記第２、第３実施系形態でエミッタ領域１４が形成されていた部分に反転層２４が形成されていてもよい。
　そして、上記第３実施形態において、ベース層１２のうちのダミーゲート電極２５ｂと隣接する部分には、エミッタ領域１４が形成されていなくてもよい。
　さらに、上記各実施形態を適宜組み合わせてもよい。例えば、上記第１実施形態と上記第２、第３実施形態を適宜組み合わせ、ダミーゲート電極２５ｂがエミッタ領域１４と電気的に接続されていてもよいし、ダミーゲート電極２５ｂおよび第２ゲート電極１７ｂのいずれか一方がエミッタ領域１４と電気的に接続されていてもよい。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (5)

  1. 　第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、
    　前記ドリフト層上に形成された第２導電型のベース層（１２）と、
    　前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層（２１）および第１導電型のカソード層（２２）と、
    　前記ベース層を貫通して前記ドリフトに達する複数のトレンチ（１３）と、
    　前記トレンチの壁面に形成されたゲート絶縁膜（１６）と、
    　前記ゲート絶縁膜上に形成されたゲート電極（１７ａ、１７ｂ）と、
    　前記ベース層の表層部に形成され、前記トレンチと接する第１導電型のエミッタ領域（１４）と、
    　前記ベース層および前記エミッタ領域と電気的に接続される第１電極（１９）と、
    　前記コレクタ層および前記カソード層と電気的に接続される第２電極（２３）と、を備え、
    　前記半導体基板のうちのＩＧＢＴ素子として動作する領域がＩＧＢＴ領域（１ａ）とされていると共にダイオード素子として動作する領域がダイオード領域（１ｂ）とされており、
    　前記トレンチは、前記ＩＧＢＴ領域および前記ダイオード領域にそれぞれ形成され、
    　前記ダイオード領域に配置された少なくとも一部の前記ゲート電極（１７ｂ）は、前記ＩＧＢＴ領域に配置された少なくとも一部の前記ゲート電極（１７ａ）と異なる制御が可能とされており、
    　前記ダイオード領域に配置された少なくとも一部の前記ゲート電極（１７ｂ）は、前記ベース層に前記第１電極と前記ドリフト層との間を繋ぐ反転層（２４）が形成されない電圧が印加される半導体装置。
  2. 　前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記第１電極と電気的に接続されることにより、前記エミッタ領域と同電位とされている請求項１に記載の半導体装置。
  3. 　前記ダイオード領域に配置された少なくとも一部の前記ゲート電極は、前記ＩＧＢＴ領域に配置された少なくとも一部の前記ゲート電極が接続されているゲートパッド（３ａ）と異なるゲートパッド（３ｂ）に接続されている請求項１に記載の半導体装置。
  4. 　前記ＩＧＢＴ領域に配置された前記ゲート電極は、素子ゲート電極（２５ａ）と、ダミーゲート電極（２５ｂ）とを有し、前記素子ゲート電極と前記ダミーゲート電極とは互いに異なる制御が可能とされており、
    　前記素子ゲート電極には、前記ＩＧＢＴ素子を動作させる電圧が印加され、前記ダミーゲート電極には、前記ベース層に前記第１電極と前記ドリフト層との間を繋ぐ前記反転層が形成されない電圧が印加される請求項３に記載の半導体装置。
  5. 　前記ダイオード領域に配置された少なくとも一部の前記ゲート電極と前記ダミーゲート電極とは、前記素子ゲート電極が接続されているゲートパッド（３ａ）と異なる共通のゲートパッド（３ｂ）と接続されている請求項４に記載の半導体装置。
     
PCT/JP2015/003420 2014-07-14 2015-07-07 半導体装置 WO2016009616A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580038290.1A CN106537598B (zh) 2014-07-14 2015-07-07 半导体装置
US15/310,244 US10388773B2 (en) 2014-07-14 2015-07-07 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014144169 2014-07-14
JP2014-144169 2014-07-14
JP2015-120461 2015-06-15
JP2015120461A JP6459791B2 (ja) 2014-07-14 2015-06-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2016009616A1 true WO2016009616A1 (ja) 2016-01-21

Family

ID=55078126

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/003420 WO2016009616A1 (ja) 2014-07-14 2015-07-07 半導体装置

Country Status (4)

Country Link
US (1) US10388773B2 (ja)
JP (1) JP6459791B2 (ja)
CN (1) CN106537598B (ja)
WO (1) WO2016009616A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016805A (ja) * 2018-09-27 2019-01-31 株式会社デンソー 半導体装置
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置
JP2020109901A (ja) * 2019-01-04 2020-07-16 株式会社東芝 制御回路、半導体装置及び電気回路装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6743026B2 (ja) * 2015-08-26 2020-08-19 三菱電機株式会社 半導体素子
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6604430B2 (ja) 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
US9768285B1 (en) * 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP6565814B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP2018021801A (ja) * 2016-08-02 2018-02-08 株式会社デンソー 半導体素子の検査装置
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP6780709B2 (ja) * 2016-12-16 2020-11-04 富士電機株式会社 半導体装置および製造方法
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP6777244B2 (ja) * 2017-10-18 2020-10-28 富士電機株式会社 半導体装置
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置
JP7192968B2 (ja) * 2019-04-01 2022-12-20 三菱電機株式会社 半導体装置
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP7352437B2 (ja) * 2019-10-25 2023-09-28 株式会社東芝 半導体装置
JP7297709B2 (ja) 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
JP7384750B2 (ja) * 2020-06-10 2023-11-21 株式会社東芝 半導体装置
JP7475251B2 (ja) * 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
JP7302715B2 (ja) * 2020-12-03 2023-07-04 富士電機株式会社 半導体装置
US20220223731A1 (en) * 2021-01-13 2022-07-14 Texas Instruments Incorporated Vertical trench gate fet with split gate
JP7407757B2 (ja) 2021-03-17 2024-01-04 株式会社東芝 半導体装置
JP2023139979A (ja) * 2022-03-22 2023-10-04 株式会社東芝 半導体装置及び半導体回路
CN116435354A (zh) * 2023-06-12 2023-07-14 广东巨风半导体有限公司 一种逆导型绝缘栅双极型晶体管、制造方法及器件
CN117650166A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089343A3 (en) * 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP5098303B2 (ja) * 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE102009005914B4 (de) 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5239621B2 (ja) 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5228800B2 (ja) * 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5171776B2 (ja) 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011101955A1 (ja) * 2010-02-16 2011-08-25 トヨタ自動車株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161112A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 半導体装置
JP2019016805A (ja) * 2018-09-27 2019-01-31 株式会社デンソー 半導体装置
JP2020109901A (ja) * 2019-01-04 2020-07-16 株式会社東芝 制御回路、半導体装置及び電気回路装置

Also Published As

Publication number Publication date
US10388773B2 (en) 2019-08-20
CN106537598B (zh) 2019-07-30
JP6459791B2 (ja) 2019-01-30
JP2016029710A (ja) 2016-03-03
US20170250269A1 (en) 2017-08-31
CN106537598A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
WO2016009616A1 (ja) 半導体装置
JP6253769B2 (ja) 電力用半導体装置
CN109964317B (zh) 半导体装置
US10170607B2 (en) Semiconductor device
JP5636808B2 (ja) 半導体装置
JP6641983B2 (ja) 半導体装置
WO2013065247A1 (ja) 半導体装置
CN109155334B (zh) 半导体装置
WO2013179648A1 (ja) 半導体装置
JP6729452B2 (ja) 半導体装置
JP2012227335A (ja) 半導体装置
WO2016072074A1 (ja) 半導体装置
JP2013251395A (ja) 半導体装置
WO2016114131A1 (ja) 半導体装置
JP2019079833A (ja) スイッチング素子とその製造方法
JP5942737B2 (ja) 半導体装置
JP6763727B2 (ja) スイッチング装置とその製造方法
JP6996461B2 (ja) 半導体装置
TW201611274A (zh) 半導體裝置
CN111326510B (zh) 半导体装置
JP2015181178A (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
WO2021220965A1 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
WO2016136230A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15821744

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15310244

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15821744

Country of ref document: EP

Kind code of ref document: A1