CN116387357B - 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 - Google Patents
逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 Download PDFInfo
- Publication number
- CN116387357B CN116387357B CN202310670291.4A CN202310670291A CN116387357B CN 116387357 B CN116387357 B CN 116387357B CN 202310670291 A CN202310670291 A CN 202310670291A CN 116387357 B CN116387357 B CN 116387357B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- bipolar transistor
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000005684 electric field Effects 0.000 claims abstract description 25
- 230000002441 reversible effect Effects 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 10
- -1 helium ions Chemical class 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 description 16
- 230000002829 reductive effect Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 11
- 238000011084 recovery Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件。逆导型绝缘栅双极型晶体管元胞结构包括：集成在衬底上的绝缘栅双极型晶体管部和与绝缘栅双极型晶体管连接的二极管部；其中，二极管部包括：第一正面金属区；设置在第一正面金属区底部的深P型陷阱区；设置在深P型陷阱区中并与第一正面金属区底部连接的多个第一沟槽结构；设置在多个第一沟槽结构之间的第一P+型发射区；依次叠层设置在深P型陷阱区下方的第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。本发明通过在二极管部中引入沟槽结构，使得电场更加均匀地分布在整个区域，达到增加整体结构的耐压能力，延长器件整体寿命，提高器件可靠性的效果。
Description
技术领域
本发明半导体器件技术领域，尤其涉及的是一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种半导体器件，具有双极型功率晶体管和金属氧化物半导体场效应晶体管（MOSFET）的优点，被广泛应用于电磁炉、不间断电源（Uninterruptible Power Supply，UPS）、汽车电子点火器、三相电动机变频器、电焊机开关电源等领域。将绝缘栅双极型晶体管和二极管集成在一个衬底上形成的集成器件，即逆导型绝缘栅双极型晶体管（Reverse Conducting InsulatedGate Bipolar Transistor，RC-IGBT），逆导型绝缘栅双极型晶体管是一种改进型的功率半导体器件，它是基于传统绝缘栅双极型晶体管的结构，同时集成了瞬态二极管（或称为反并联二极管）功能。与传统绝缘栅双极型晶体管相比，逆导型绝缘栅双极型晶体管具有更低的开通电压和更高的开关速度，同时也具有更低的导通损耗和更高的反向电压承受能力。
而在现有逆导型绝缘栅双极型晶体管中，因为其中的绝缘栅双极型晶体管与二极管两者具有相同的芯片面积，二极管的芯片面积相较于传统模块中增加了一倍，会面临二极管的反向恢复电流较大，从而导致逆导型绝缘栅双极型晶体管的可靠性不足。
因此，现有技术还有待于改进和发展。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件，旨在解决现有技术中的逆导型绝缘栅双极型晶体管中二极管的反向恢复电流较大，可靠性不足的问题。
本发明解决技术问题所采用的技术方案如下：一种逆导型绝缘栅双极型晶体管元胞结构，所述逆导型绝缘栅双极型晶体管元胞结构包括：集成在衬底上的绝缘栅双极型晶体管部和与所述绝缘栅双极型晶体管部连接的二极管部；其中，所述二极管部包括：第一正面金属区；设置在所述第一正面金属区底部的深P型陷阱区；设置在所述深P型陷阱区中并与所述第一正面金属区底部连接的多个第一沟槽结构；设置在多个所述第一沟槽结构之间的第一P+型发射区；依次叠层设置在所述深P型陷阱区下方的第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。
本发明的进一步设置，所述绝缘栅双极型晶体管部包括：第二正面金属区；设置在所述第二正面金属区底部的P型基区；与所述第二正面金属区底部连接的多个第二沟槽结构；设置在多个所述第二沟槽结构之间的第二P+型发射区和N+型发射区；依次叠层设置在所述P型基区下方的第二N型漂移区、第二N型缓冲区、P型集电区以及第二背面金属区。
本发明的进一步设置，所述二极管部还包括：设置在所述深P型陷阱区中的局部寿命控制区。
本发明的进一步设置，所述第一沟槽结构包括：第一多晶硅以及包覆于所述第一多晶硅的第一氧化层，所述第一氧化层形成所述第一沟槽结构的外壁；所述第二沟槽结构包括：第二多晶硅以及包覆于所述第二多晶硅的第二氧化层，所述第二氧化层形成所述第二沟槽结构的外壁。
本发明的进一步设置，所述二极管部中的各个所述第一沟槽结构之间的间距为2-6微米。
本发明的进一步设置，所述局部寿命控制区中注入有氦离子。
本发明的进一步设置，所述深P型陷阱区的掺杂浓度为0.01-10×1018cm-3。
基于同样的发明构思，本发明还提供一种逆导型绝缘栅双极型晶体管元胞结构的制造方法，其包括步骤：离子注入形成深P型陷阱区；在衬底上刻蚀填充形成第一沟槽结构和第二沟槽结构；在衬底正面依次注入离子形成P型基区和N+型发射区；在深P型陷阱区离子注入形成局部寿命控制区；在各个所述第一沟槽结构之间刻蚀并注入形成第一P+型发射区，在各个所述第二沟槽结构之间刻蚀并注入形成第二P+型发射区；在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区；在衬底背面淀积形成第一背面金属区和第二背面金属区。
本发明的进一步设置，所述在衬底上刻蚀填充形成第一沟槽结构和第二沟槽结构的步骤包括：在衬底上刻蚀沟槽；在所述沟槽内分别填充第一氧化层、第二氧化层、第一多晶硅和第二多晶硅；对所述第一多晶硅和所述第二多晶硅进行光刻刻蚀，形成所述第一沟槽结构和所述第二沟槽结构。
基于同样的发明构思，本发明还提供一种逆导型绝缘栅双极型晶体管器件，其包括：终端结构以及上述所述的逆导型绝缘栅双极型晶体管元胞结构；所述终端结构与所述逆导型绝缘栅双极型晶体管元胞结构连接。
有益效果：本发明公开了一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件。所述逆导型绝缘栅双极型晶体管元胞结构包括：集成在衬底上的绝缘栅双极型晶体管部和与所述绝缘栅双极型晶体管部连接的二极管部；其中，所述二极管部包括：第一正面金属区；设置在所述第一正面金属区底部的深P型陷阱区；设置在所述深P型陷阱区中并与所述第一正面金属区底部连接的多个第一沟槽结构；设置在多个所述第一沟槽结构之间的第一P+型发射区；依次叠层设置在所述深P型陷阱区下方的第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区。本发明通过在二极管部中第一沟槽结构的引入，可以有效的改善二极管部表面的电场分布，使得电场更加均匀地分布在整个区域，达到增加整体结构的耐压能力，延长器件整体寿命，提高逆导型绝缘栅双极型晶体管器件可靠性的效果；并且通过在二极管部深P型陷阱区的引入，可以改善逆导型绝缘栅双极型晶体管中二极管区域正面结构的载流子分布，得到更好的通态与动态的折中关系，达到了增加逆导型绝缘栅双极型晶体管器件可靠性的效果。
附图说明
图1为本发明实施例提供的逆导型绝缘栅双极型晶体管元胞结构的具体结构示意图。
图2为图1中所述逆导型绝缘栅双极型晶体管元胞结构的二极管部的具体结构示意图。
图3为图1中所述逆导型绝缘栅双极型晶体管元胞结构的绝缘栅双极型晶体管部的具体结构示意图。
图4为本发明实施例提供的逆导型绝缘栅双极型晶体管元胞结构制造方法的流程图。
附图标记说明：100、二极管部；200、绝缘栅双极型晶体管部；11、第一正面金属区；12、深P型陷阱区；13、第一沟槽结构；14、第一P+型发射区；15、第一N型漂移区；16、第一N型缓冲区；17、N型集电区；18、第一背面金属区；19、局部寿命控制区；21、第二正面金属区；22、P型基区；23、第二沟槽结构；24、第二P+型发射区；25、N+型发射区；26、第二N型漂移区；27、第二N型缓冲区；28、P型集电区；29、第二背面金属区；131、第一多晶硅；132、第一氧化层；231、第二多晶硅；232、第二氧化层；A、PN结线。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在逆导型绝缘栅双极型晶体管中，将绝缘栅双极型晶体管和二极管集成在一个衬底上形成的集成器件，会造成二极管的芯片面积相较于传统绝缘栅双极型晶体管增加了一倍，这会导致逆导型绝缘栅双极型晶体管会面临二极管的反向恢复电流较大的问题，造成逆导型绝缘栅双极型晶体管可靠性不足的问题；而目前常用使用的改善反向恢复特性的对整体进行寿命控制的措施又会导致绝缘栅双极型晶体管性能退化的问题。寿命控制的措施是通过在二极管区域中引入正向偏置，将载流子注入绝缘栅双极型晶体管区域的方法来改善二极管反向恢复特性。但是，当整个逆导型绝缘栅双极型晶体管元胞结构采用寿命控制时，可能会导致绝缘栅双极型晶体管性能的退化，产生诸如阈值电压偏移，漏电流增加，导通压降显著增加等不利影响。
为解决现有技术的问题，提升逆导型绝缘栅双极型晶体管的可靠性，本发明提供一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件，下面结合具体实施例对所述方法进行说明。
如图1所示，图1为本发明实施例提供的逆导型绝缘栅双极型晶体管元胞结构的具体结构示意图。在所述逆导型绝缘栅双极型晶体管元胞结构中，其包括集成在衬底上的二极管部（Diode）100以及绝缘栅双极型晶体管部200两部分，所述绝缘栅双极型晶体管部200与所述二极管部100连接。本申请主要是针对逆导型绝缘栅双极型晶体管元胞结构的正面进行改进。
对于所述二极管部100，如图2所示，图2为图1中所述逆导型绝缘栅双极型晶体管元胞结构的二极管部100的具体结构示意图。所述二极管部100包括：第一正面金属区11，设置在所述第一正面金属区11底部的深P型陷阱区12，设置在所述深P型陷阱区12中并与所述第一正面金属区11底部连接的多个第一沟槽结构13，设置在多个所述第一沟槽结构13之间的第一P+型发射区14，依次叠层设置在所述深P型陷阱区12下方的第一N型漂移区15、第一N型缓冲区16、N型集电区17以及第一背面金属区18。其中，所述第一沟槽结构13为沟槽结构并连接发射极金属。
对于所述绝缘栅双极型晶体管部200，如图3所示，图3为图1中所述逆导型绝缘栅双极型晶体管元胞结构的绝缘栅双极型晶体管部200的具体结构示意图。所述绝缘栅双极型晶体管部200包括：第二正面金属区21，设置在所述第二正面金属区21底部的P型基区22，与所述第二正面金属区21底部连接的多个第二沟槽结构23，设置在多个所述第二沟槽结构23之间的第二P+型发射区24和N+型发射区25，依次叠层设置在所述P型基区22下方的第二N型漂移区26、第二N型缓冲区27、P型集电区28以及第二背面金属区29。其中，所述第二沟槽结构23为栅极结构。
其中，所述二极管部100和所述绝缘栅双极型晶体管部200均具有相同的正面金属区（第一正面金属区11和第二正面金属区21）、沟槽结构（第一沟槽结构13和第二沟槽结构23）、P+型发射区（第一P+型发射区14和第二P+型发射区24）、N型漂移区（第一N型漂移区15和第二N型漂移区26）、N型缓冲区（第一N型缓冲区16和第二N型缓冲区27）以及背面金属区（第一背面金属区18和第二背面金属区29）。
具体地，如图2所示，相对于传统的逆导型绝缘栅双极型晶体管中的二极管的结面结构，本申请中在所述二极管部100增加了沟槽结构，即所述第一沟槽结构13，形成多个沟槽。所述第一沟槽结构13沟槽的引入，可以有效的改善所述二极管部100表面的电场分布，使得电场更加均匀地分布在整个区域，达到延长器件整体寿命，提高器件可靠性的效果。并且改变了所述二极管部100的雪崩击穿点，使雪崩击穿点在所述第一沟槽结构13底部边缘，减少局部热点的形成，达到增加整体结构的耐压能力，还可以达到减小器件的功耗和热损耗，优化器件的开关速度，增强器件整体可靠性的效果。
并且，所述二极管部100还设置有所述深P型陷阱区12，所述深P型陷阱区12的深度设置为大于所述第一沟槽结构13的深度。区别于传统的在二极管中设置为所述P型基区22结构，所述深P型陷阱区12具有更深的掺杂区域深度，使得增加了PN结的长度，这样会大大提高所述二极管部100的雪崩击穿电压，改善所述二极管部100正面结构的载流子分布，达到得到更好的通态与动态的折中关系，提高器件整体可靠性的效果。而且，所述深P型陷阱区12的设置使得所述二极管部100的P型区域的深度增加，还可以降低器件整体的表面效应，达到进一步提高器件的可靠性和稳定性的效果。此外，所述深P型陷阱区12还可以有效减小沟槽结构的底部电场。
这样，所述深P型陷阱区12和多个所述第一沟槽结构13配合使用，所述第一沟槽结构13沟槽底部的电场在遇到所述深P型陷阱区12时，会发生偏转和扩散，从而使电场分布更加均匀，有效减小了沟槽底部电场，提高了整体结构的耐压可靠性。
此外，在所述二极管部100中，还可以对其中的各个所述第一沟槽结构13之间的间距进行调整。具体地，多个所述第一沟槽结构13是设置在所述第一正面金属区11下方的，可以通过调整各个所述第一沟槽结构13之间的间距，来进一步调控二极管（所述二极管部100）的击穿电压的大小。随着各个所述第一沟槽结构13沟槽之间间距增大，沟槽周围的电场将更易集中在所述第一沟槽结构13底部边缘，从而降低所述二极管部100区域的击穿电压。
并且，当所述第一沟槽结构13之间间距增大时，所述第一沟槽结构13周围的电场会受到影响，因为在两个相邻的所述第一沟槽结构13之间的距离变大。这意味着在相邻的两个所述第一沟槽结构13之间的区域内，电场的分布会更加均匀，而在所述第一沟槽结构13周围的区域内，电场则会更容易集中在槽底边缘。此外，由于所述深P型陷阱区12的存在，所述第一沟槽结构13底部的电场也会被有效地降低。这样，所述第一沟槽结构13和所述深P型陷阱区12二者的配合使用，可以进一步提高整体结构的耐压可靠性。具体地，各个所述第一沟槽结构13之间的间距范围可以设置为2-6微米，以对所述二极管部100的击穿电压进行调控。
请继续参阅图2。进一步地，所述二极管部100还包括：设置在所述深P型陷阱区12的局部寿命控制区19，用于对所述二极管部100中的载流子进行寿命控制，达到提高器件的可靠性和性能，减小漏电流和开关损耗的效果。所述深P型陷阱区12和所述第一N型漂移区15形成PN结，并产生PN结线A。所述局部寿命控制区19设置在所述第一沟槽结构13底部和PN结之间的位置，这样通过在所述深P型陷阱区12内部靠近PN结的区域进行适量的氦离子注入的方法，可以降低阳极注入效率，从而使器件中的P+N-附近的载流子浓度较低，从而降低集成二极管的反向恢复电荷。这样通过降低阳极注入效率，可以减少所述二极管部100的反向恢复电荷，从而提高整体器件性能。因此，二极管结构中低注入阳极层技术可应用于实现逆导型绝缘栅双极型晶体管器件的高频工作，本申请通过在所述二极管部100局部寿命控制注入离子，达到实现产品的高速高可靠性的效果。
具体地，所述局部寿命控制区19中注入有氦离子，以对所述二极管部100中的载流子进行寿命控制；所述深P型陷阱区12的氦离子掺杂浓度范围为0.01-10×1018cm-3，能量范围为200keV-2000keV之间，可以根据实际需要进行调节。此外，还可以通过改变剂量范围与注入能量范围控制器件剖面深度的载流子分布；剂量越大引入的复合中心越多，主要影响载流子的寿命大小。
并且，在本申请中，仅在所述二极管部100进行寿命控制，所述局部寿命控制区19不会对所述绝缘栅双极型晶体管部200造成影响，不影响所述绝缘栅双极型晶体管部200的区域特性，因此并非传统的对整个逆导型绝缘栅双极型晶体管进行整体寿命控制的方案。
这样，通过引入所述第一沟槽结构13改善器件表面电场分布，改变雪崩击穿点减少局部热点的形成，达到增加整体结构的耐压能力；同时，所述深P型陷阱区12可以减小所述第一沟槽结构13底部电场；并且随着两个第一沟槽结构13之间的间距的改变，可以对击穿电压进行调控。因此，所述第一沟槽结构13和深P型陷阱区12组成的结构可以形成电场屏蔽的效果。
所述第一沟槽结构13沟槽和所述深P型陷阱区12结构的引入产生的电场屏蔽效果可以降低屏蔽空间电荷区扩展至所述局部寿命控制区19中的深能级杂质注入区，达到降低因为引入寿命控制引入的漏电，避免所述逆导型绝缘栅双极型晶体管元胞结构的性能退化的效果。
进一步的，所述第一沟槽结构13包括：第一多晶硅131以及包覆于所述第一多晶硅131的第一氧化层132，所述第一氧化层132形成所述第一沟槽结构13的外壁；所述第二沟槽结构23包括：第二多晶硅231以及包覆于所述第二多晶硅231的第二氧化层232，所述第二氧化层232形成所述第二沟槽结构23的外壁。
所以，本申请中，对所述二极管部100区域中采用局部氦离子注入的方式进行寿命控制，降低集成二极管的反向恢复电荷，大大减小器件整体损耗，同时不对所述绝缘栅双极型晶体管部200区域造成影响；增加二极管区域的沟槽结构及所述深P型陷阱区12结构，形成电场屏蔽效果，大大降低了电场穿通氦深能级杂质带来的漏电，提高器件的击穿电压；同时深P型陷阱区12的引入，可以改善二极管正面结构的载流子分布，得到更好的通态与动态的折中关系。使得所述逆导型绝缘栅双极型晶体管元胞结构具有更好的可靠性，达到了增加整体产品可靠性的效果。
下面对本实施例提供的所述逆导型绝缘栅双极型晶体管元胞结构制造方法进行阐述。图4为本发明实施例提供逆导型绝缘栅双极型晶体管元胞结构制造方法的流程图，根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。所述逆导型绝缘栅双极型晶体管元胞结构制造方法是基于上述所述的逆导型绝缘栅双极型晶体管元胞结构，所述制造方法用于对所述逆导型绝缘栅双极型晶体管元胞结构进行制造。所述制造方法是在N型衬底进行的，在一些实施例中也可以在其他类型的衬底上进行本方法，所述制造方法如图4所示，包括以下步骤。
S100、离子注入形成深P型陷阱区。
请结合参阅图1，首先是对所述深P型陷阱区12进行制作，所述深P型陷阱区12在制作时，是采用与绝缘栅双极型晶体管的终端结构共同的工艺制作，利用绝缘栅双极型晶体管终端结构的分场限环的工艺步骤，离子注入形成深P型陷阱区，这样子可以有效的减少晶圆工艺步骤。并且深度注入P型离子，形成所述深P型陷阱区12。当然所述深P型陷阱区12要设置预留足够深度，以容纳所述第一沟槽结构13以及所述局部寿命控制区19。所述深P型陷阱区12离子注入的掺杂浓度在0.01-1018cm-3的数值范围之间。
S200、在衬底上刻蚀填充形成第一沟槽结构和第二沟槽结构。
请结合参阅图1，之后是对沟槽结构，即所述第一沟槽结构13和所述第二沟槽结构23的制作。
具体地，在衬底上刻蚀沟槽；在各个所述沟槽内分别填充第一氧化层132、第二氧化层232、第一多晶硅131和第二多晶硅231；对所述第一多晶硅131和所述第二多晶硅231进行光刻刻蚀，形成所述第一沟槽结构13和所述第二沟槽结构23。其中，是在所述二极管部100的沟槽内填充所述第一氧化层132和所述第一多晶硅131；在所述绝缘栅双极型晶体管部200的沟槽内填充所述第二氧化层232和所述第二多晶硅231。其中，所述第一沟槽结构13制作设置在所述深P型陷阱区12中。
刻蚀沟槽的方式可以使用化学腐蚀或物理蚀刻方法，在沟槽刻蚀完毕后，使用清洗溶液清洗基片表面，以去除刻蚀过程中产生的残留物。刻蚀沟槽之后需要将刻蚀后的沟槽表面进行氧化处理，形成一层薄氧化层。这个氧化层可以提高多晶硅填充沟槽的附着性和保护基片表面。之后，在沟槽表面进行多晶硅沉积，填充整个沟槽。多晶硅通常使用化学气相沉积方法进行沉积，这个方法可以在较低温度下进行，避免对基片造成过多的热应力。最后光刻刻蚀多晶硅，完成对所述第一沟槽结构13和所述第二沟槽结构23的制作。
S300、在衬底正面依次注入离子形成P型基区和N+型发射区。
请结合参阅图1，在S200之后，需要从衬底正面依次注入离子形成P型基区22和N+型发射区25。当然，所述P型基区22和所述N+型发射区25均只在所述绝缘栅双极型晶体管部200区域内注入，衬底正面依次注入P型离子和N型离子，形成P型基区22和N+型发射区25。当然在所述绝缘栅双极型晶体管部200中，所述P型基区22的厚度在所述第二沟槽结构23内部，即所述P型基区22，设置位于所述第二沟槽结构23底部的上方；所述N+型发射区25注入在各个所述第二沟槽结构23顶部之间的位置。
S400、在深P型陷阱区离子注入形成局部寿命控制区。
请结合参阅图1，在所述深P型陷阱区12中靠近PN结位置的区域进行适量的氦离子注入形成所述局部寿命控制区19，以仅对所述二极管部100进行寿命控制，并且氦离子剂量范围为0.01-10×1018cm-3，能量在200keV-2000keV范围内进行调节。并且在注入形成所述局部寿命控制区19之后，在所述第一沟槽结构13顶部表面淀积形成一层绝缘氧化膜，该绝缘氧化膜可以起到保护器件表面，防止后续加工步骤中的损坏。同时，这层氧化物也可以在后续步骤中被用作掩膜，以便进行精确的局部加工，可以通过化学气相沉积、物理气相沉积、热氧化等方法进行沉积。
S500、在各个所述第一沟槽结构之间刻蚀并注入形成第一P+型发射区，在各个所述第二沟槽结构之间刻蚀并注入形成第二P+型发射区。
请结合参阅图1。具体地，在各个所述第一沟槽结构13进行刻蚀小孔形成接触孔，并在接触孔处进行局部注入P+材料，形成所述第一P+型发射区14；同样地，在各个所述第二沟槽结构23进行刻蚀小孔形成接触孔，并在接触孔处进行局部注入P+材料，形成所述第二P+型发射区24，这样就可以在接触孔与所述第一P+型发射区14、第二P+型发射区24之间形成欧姆接触。之后再在器件表面沉淀金属形成表面金属发射极，即所述第一正面金属区11和所述第二正面金属区21。这样就可以通过所述第一正面金属区11和第一P+型发射区14之间的欧姆接触以及所述第二正面金属区21和第二P+型发射区24之间的欧姆接触来实现电流的注入和流动。
S600、在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区。
请结合参阅图1。在S600中，具体地，首先分别在所述P型基区22底部表面和所述深P型陷阱区12底部表面离子注入N型离子，以分别在所述P型基区22底部和所述深P型陷阱区12底部形成所述第一N型漂移区15和所述第二N型漂移区26。
之后，在衬底背面进行研磨到目标厚度，在背面离子注入N型离子形成所述第一N型缓冲区16和第二N型缓冲区27；同样地，所述N型衬底背面离子注入以分别在所述绝缘栅双极型晶体管部200形成P型集电区28以及在所述二极管部100形成N型集电区17。
S700、在衬底背面淀积形成第一背面金属区和第二背面金属区。
请结合参阅图1。最后，是对所述背面金属区，即所述第一背面金属区18和所述第二背面金属区29的制作，在衬底背面以淀积的方式淀积金属层，以形成金属集电极，即所述第一背面金属区18和所述第二背面金属区29。
这样，通过执行步骤S100-S700即可制作完成所述逆导型绝缘栅双极型晶体管元胞结构。
在本申请实施例中，还提供一种逆导型绝缘栅双极型晶体管器件，所述逆导型绝缘栅双极型晶体管器件包括终端结构以及上述所述的逆导型绝缘栅双极型晶体管元胞结构，所述终端结构与所述逆导型绝缘栅双极型晶体管元胞结构连接。因为所述逆导型绝缘栅双极型晶体管元胞结构已经在上文进行了详细描述，在此不再赘述。
综上所述，本发明提供一种逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件，具有以下有益效果。
本发明中的正面深P型陷阱区，采用与绝缘栅双极型晶体管终端部分共同的工艺制作，不额外增加晶圆工艺步骤，达到降低成本的效果。
本发明通过对二极管部分区域采用局部氦离子注入的方式进行寿命控制，降低集成二极管的反向恢复电荷，大大减小器件整体损耗，实现逆导型绝缘栅双极型晶体管器件的高速高可靠性。
本发明通过在二极管部中增加沟槽结构，即第一沟槽结构配合深P型陷阱区形成的电场屏蔽结构，大大降低了用于寿命控制带来的漏电，提高器件的击穿电压，达到了增加逆导型绝缘栅双极型晶体管器件整体可靠性的效果。
本发明通过在二极管部中沟槽结构的引入，可以有效的改善二极管部表面的电场分布，使得电场更加均匀地分布在整个区域，达到延长器件整体寿命，提高器件可靠性的效果；并且改变了二极管部的雪崩击穿点，使雪崩击穿点在第一沟槽结构底部边缘，减少局部热点的形成，达到增加整体结构的耐压能力，并且减小器件的功耗和热损耗，优化器件的开关速度，增强器件整体可靠性的效果。
本发明通过深P型陷阱区的引入，可以改善逆导型绝缘栅双极型晶体管中二极管区域正面结构的载流子分布，得到更好的通态与动态的折中关系，达到了增加逆导型绝缘栅双极型晶体管器件可靠性的效果。
本发明还可以通过调整第一沟槽结构沟槽间距以方便快捷调控击穿电压大小。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (9)
1.一种逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述逆导型绝缘栅双极型晶体管元胞结构包括：集成在衬底上的绝缘栅双极型晶体管部和与所述绝缘栅双极型晶体管部连接的二极管部；其中，所述二极管部包括：
第一正面金属区；
设置在所述第一正面金属区底部的深P型陷阱区；
设置在所述深P型陷阱区中的局部寿命控制区；
设置在所述深P型陷阱区中并与所述第一正面金属区底部连接的多个第一沟槽结构；
设置在多个所述第一沟槽结构之间的第一P+型发射区；
依次叠层设置在所述深P型陷阱区下方的第一N型漂移区、第一N型缓冲区、N型集电区以及第一背面金属区；
其中，所述第一沟槽结构和所述深P型陷阱区组成的结构在所述二极管部中形成电场屏蔽；
所述深P型陷阱区和所述第一N型漂移区形成PN结，并产生PN结线；
所述局部寿命控制区设置在所述第一沟槽结构底部和PN结之间的位置；
并且所述局部寿命控制区不接触所述第一 P+型发射区。
2.根据权利要求1所述的逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述绝缘栅双极型晶体管部包括：
第二正面金属区；
设置在所述第二正面金属区底部的P型基区；
与所述第二正面金属区底部连接的多个第二沟槽结构；
设置在多个所述第二沟槽结构之间的第二P+型发射区和N+型发射区；
依次叠层设置在所述P型基区下方的第二N型漂移区、第二N型缓冲区、P型集电区以及第二背面金属区。
3.根据权利要求2所述的逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述第一沟槽结构包括：第一多晶硅以及包覆于所述第一多晶硅的第一氧化层，所述第一氧化层形成所述第一沟槽结构的外壁；
所述第二沟槽结构包括：第二多晶硅以及包覆于所述第二多晶硅的第二氧化层，所述第二氧化层形成所述第二沟槽结构的外壁。
4.根据权利要求1所述的逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述二极管部中的各个所述第一沟槽结构之间的间距为2-6微米。
5.根据权利要求1所述的逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述局部寿命控制区中注入有氦离子。
6.根据权利要求1所述的逆导型绝缘栅双极型晶体管元胞结构，其特征在于，所述深P型陷阱区的掺杂浓度为0.01-10×1018cm-3。
7.一种基于权利要求1-6任一项所述的逆导型绝缘栅双极型晶体管元胞结构的制造方法，其特征在于，包括步骤：
离子注入形成深P型陷阱区；
在衬底上刻蚀填充形成第一沟槽结构和第二沟槽结构；
在衬底正面依次注入离子形成P型基区和N+型发射区；
在深P型陷阱区离子注入形成局部寿命控制区；
在各个所述第一沟槽结构之间刻蚀并注入形成第一P+型发射区，在各个所述第二沟槽结构之间刻蚀并注入形成第二P+型发射区；
在衬底依次注入离子形成第一N型漂移区、第二N型漂移区、第一N型缓冲区、第二N型缓冲区、P型集电区和N型集电区；
在衬底背面淀积形成第一背面金属区和第二背面金属区。
8.根据权利要求7所述的逆导型绝缘栅双极型晶体管元胞结构的制造方法，其特征在于，所述在衬底上刻蚀填充形成第一沟槽结构和第二沟槽结构的步骤包括：
在衬底上刻蚀沟槽；
在所述沟槽内分别填充第一氧化层、第二氧化层、第一多晶硅和第二多晶硅；
对所述第一多晶硅和所述第二多晶硅进行光刻刻蚀，形成所述第一沟槽结构和所述第二沟槽结构。
9.一种逆导型绝缘栅双极型晶体管器件，其特征在于，包括：终端结构以及如权利要求1-6任一项所述的逆导型绝缘栅双极型晶体管元胞结构；
所述终端结构与所述逆导型绝缘栅双极型晶体管元胞结构连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310670291.4A CN116387357B (zh) | 2023-06-07 | 2023-06-07 | 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310670291.4A CN116387357B (zh) | 2023-06-07 | 2023-06-07 | 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116387357A CN116387357A (zh) | 2023-07-04 |
| CN116387357B true CN116387357B (zh) | 2023-08-29 |
Family
ID=86961958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310670291.4A Active CN116387357B (zh) | 2023-06-07 | 2023-06-07 | 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116387357B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035410A (ja) * | 1997-10-31 | 2011-02-17 | Siliconix Inc | 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ |
| CN102054859A (zh) * | 2009-10-29 | 2011-05-11 | 英飞凌科技奥地利有限公司 | 双极型半导体器件和制造方法 |
| JP2014175517A (ja) * | 2013-03-11 | 2014-09-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN111755502A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种沟槽rc-igbt器件结构及其制作方法 |
| CN112531023A (zh) * | 2019-09-17 | 2021-03-19 | 英飞凌科技股份有限公司 | 具有igbt区段和二极管区段的rc-igbt |
| CN114188394A (zh) * | 2020-09-14 | 2022-03-15 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114664942A (zh) * | 2020-12-23 | 2022-06-24 | 英飞凌科技奥地利有限公司 | Rc igbt以及生产rc igbt的方法 |
| CN114823884A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社东芝 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103376A (ja) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | 半導体装置 |
-
2023
- 2023-06-07 CN CN202310670291.4A patent/CN116387357B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035410A (ja) * | 1997-10-31 | 2011-02-17 | Siliconix Inc | 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ |
| CN102054859A (zh) * | 2009-10-29 | 2011-05-11 | 英飞凌科技奥地利有限公司 | 双极型半导体器件和制造方法 |
| JP2014175517A (ja) * | 2013-03-11 | 2014-09-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN112531023A (zh) * | 2019-09-17 | 2021-03-19 | 英飞凌科技股份有限公司 | 具有igbt区段和二极管区段的rc-igbt |
| CN111755502A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种沟槽rc-igbt器件结构及其制作方法 |
| CN114188394A (zh) * | 2020-09-14 | 2022-03-15 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN114664942A (zh) * | 2020-12-23 | 2022-06-24 | 英飞凌科技奥地利有限公司 | Rc igbt以及生产rc igbt的方法 |
| CN114823884A (zh) * | 2021-01-29 | 2022-07-29 | 株式会社东芝 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116387357A (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US10593789B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| US20240055484A1 (en) | Field stop igbt with grown injection region | |
| JP7271659B2 (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| EP2341528A1 (en) | Power Semiconductor Device and its manufacturing method | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
| JP2002246597A (ja) | 半導体装置 | |
| US20010026984A1 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode, and method for fabricating the same | |
| CN110137250B (zh) | 一种具有超低导通压降的高速igbt器件 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN116435353A (zh) | 一种逆导绝缘栅双极型晶体管结构及其制备方法 | |
| CN116387357B (zh) | 逆导型绝缘栅双极型晶体管元胞结构、制造方法及器件 | |
| CN116207146A (zh) | 一种软度调制型igbt器件及其制备方法、芯片 | |
| CN115224105A (zh) | 一种快恢复二极管及其制作方法和应用 | |
| WO2021145080A1 (ja) | 半導体装置 | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 | |
| CN219123242U (zh) | 高压二极管 | |
| CN116435354A (zh) | 一种逆导型绝缘栅双极型晶体管、制造方法及器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |