DE112009004595T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112009004595T5
DE112009004595T5 DE112009004595T DE112009004595T DE112009004595T5 DE 112009004595 T5 DE112009004595 T5 DE 112009004595T5 DE 112009004595 T DE112009004595 T DE 112009004595T DE 112009004595 T DE112009004595 T DE 112009004595T DE 112009004595 T5 DE112009004595 T5 DE 112009004595T5
Authority
DE
Germany
Prior art keywords
region
gate
area
drift
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009004595T
Other languages
English (en)
Other versions
DE112009004595B4 (de
Inventor
Hiroaki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112009004595T5 publication Critical patent/DE112009004595T5/de
Application granted granted Critical
Publication of DE112009004595B4 publication Critical patent/DE112009004595B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bei einer Bipolarhalbleitervorrichtung mit einem Hauptzellbereich und einem Abtastzellbereich zur Erfassung des durch den Hauptzellbereich fließenden Stroms ist der Hauptzellbereich ein Elementbereich in der Bauart mit Grabengatebereich und zumindest ein Teil des Abtastzellbereichs ist ein Elementbereich in der Bauart mit ebenem Gatebereich. Dies kann eine hohe Integration des Hauptzellbereichs erzielen, und außerdem Variationen im Abtaststrom in dem Abtastzellbereich verhindern, wodurch die Erfassungsgenauigkeit des Abtastbereichs verbessert wird.

Description

  • Gebiet der Technik
  • Die Erfindung betrifft eine Bipolarhalbleitervorrichtung mit isolierendem Gate.
  • Stand der Technik
  • Bei einer Halbleitervorrichtung wird zur Vermeidung eines Elementzusammenbruchs durch einen Überstrom oder zu anderen Zwecken ein Stromerfassungsabschnitt zur Erfassung des durch die Halbleitervorrichtung fließenden Stroms bereitgestellt. Die Halbleitervorrichtung 900 der Patentdruckschrift 1 beinhaltet beispielsweise einen Hauptzellbereich 981 sowie einen Abtastzellbereich 982 zur Erfassung des durch den Hauptzellbereich 981 fließenden Stroms. In dem Hauptzellbereich 981 und dem Abtastzellbereich 982 sind gemäß 18 Bipolartransistoren mit isolierendem Gate (IGBT) in der Grabenbauart ausgebildet. Die Halbleitervorrichtung 900 beinhaltet ein Halbleitersubstrat, bei dem ein P+-Kollektorbereich 903, ein N–-Driftbereich 908 sowie ein P-Körperbereich 901 in dieser Reihenfolge geschichtet sind. Auf der oberen Oberflächenseite des Körperbereichs 901 sind N+-Emitterbereiche 905 und Kontaktbereiche 906 bereitgestellt. Grabengatebereiche 904, die von der oberen Oberflächenseite des Halbleitersubstrates durch den Körperbereich 901 dringen, sind bereitgestellt. Die Grabengatebereiche 904 stehen in Kontakt mit ihren entsprechenden Emitterbereichen 905 auf der oberen Oberflächenseite des Halbleitersubstrates. Bei jedem Grabengatebereich 904 ist eine mit einer Gateisolationsschicht bedeckte Gateelektrode eingefüllt. Auf der oberen Oberfläche der Gateelektrode ist eine Zwischenisolationsschicht 912 bereitgestellt. Auf der Rückoberflächenseite des Halbleitersubstrates ist eine mit dem Kollektorbereich 903 elektrisch kontinuierlich ausgebildete Kollektorelektrode 913 bereitgestellt. Auf der oberen Oberflächenseite des Halbleitersubstrates ist eine mit den Emitterbereichen 905 und den Kollektorbereichen 906 in dem Hauptzellbereich 981 elektrisch kontinuierlich ausgebildete Emitterhauptelektrode 911 sowie eine mit den Emitterbereichen 905 und den Kollektorbereichen 906 in dem Abtastzellbereich 982 elektrisch kontinuierlich ausgebildete Emitterabtastelektrode 921 bereitgestellt.
  • Die Kollektorelektrode 913 ist auf einem positiven Potential bezüglich der Emitterhauptelektrode 911 und der Emitterabtastelektrode 921 bereitgestellt, und die Gateelektrode ist mit einer positiven Spannung beaufschlagt. Demzufolge werden die Elektronen in die Grabengatebereiche 904 gezogen. Folglich werden in Abschnitten des Körperbereichs 901 in Kontakt mit den Grabengatebereichen 904 zum N-Typ invertierte Kanäle ausgebildet. Elektronen werden durch die Kanäle von den Emitterbereichen 905 in den Driftbereich 908 injiziert. Zudem werden von dem Kollektorbereich 903 Löcher in den Driftbereich 908 injiziert. Wenn Löcher als Minoritätsladungsträger in den Driftbereich 908 injiziert werden, steigt die Dichte der Elektronen als Majoritätsladungsträger zur Aufrechterhaltung der Neutralitätsbedingung für die Ladungsträger in dem Driftbereich 908 an (sogenannte Leitfähigkeitsmodulation). Folglich wird der Widerstand des Driftbereichs 908 reduziert. Eine derartige Bewegung der Elektronen und Löcher resultiert in einem Hauptstromfluss und einem Abtaststromfluss, die von einer Rückoberflächenseite (der Seite des Kollektorbereichs 903) zu einer oberen Oberflächenseite (die Seite des Emitterbereichs 905) der Halbleitervorrichtung 900 passieren.
  • Durch Einstellen eines Flächenverhältnisses zwischen dem Hauptzellbereich 981 und dem Abtastzellenbereich 982 oder anderer Vorgänge wird das Verhältnis des Hauptstroms zu dem Abtaststrom im Voraus eingestellt. Folglich wird es möglich, den Hauptstrom (= Abtaststromwert × Abtastverhältnis) durch Messen des Abtaststromwerts zu erfassen.
    Patentdruckschrift 1: JP-A-2007-287988
  • Erfindungszusammenfassung
  • Technisches Problem
  • Im Übrigen werden bei dem IGBT nach der Patentdruckschrift 1 die von dem Kollektorbereich in den Driftbereich injizierten Löcher teilweise zu den entlang der Gatebereiche fließenden Elektronen gezogen. Dies führt zu einem Anstieg bei der Lochdichte in der Umgebung der Oberfläche des Driftbereichs (der Umgebung der Oberfläche auf der Körperseite), was den Widerstandswert des IGBT beeinflusst. Insbesondere bei dem IGBT mit Grabenbauart mit kleiner Einheitszellfläche wird die Lochdichte pro Einheitsfläche höher. Folglich neigt der Widerstandswert zu einer Beeinflussung durch die Änderung in der Lochdichte. Die den Widerstandswert beeinflussende Lochdichte variiert gemäß der Größe (Grabentiefe) jedes Gatebereichs in Grabenbauart. Aus diesem Grund führen Variationen bei der Grabentiefe zu Variationen bei der Lochdichte, was zu einem starken Faktor bei der Verursachung von Variationen im Widerstand von IGBTs in Grabenbauart wird.
  • Bei einer Halbleitervorrichtung mit einem Hauptzellbereich und einem Abtastzellbereich weist der Abtastzellbereich eine geringere Zellenanzahl als der Hauptzellbereich auf. Im Falle einer Halbleitervorrichtung mit einem Hauptzellbereich in Grabenbauart und einem Abtastzellbereich in Grabenbauart wie bei der Halbleitervorrichtung nach Patendruckschrift 1 führen folglich Variationen bei der Grabentiefe unter den Halbleitervorrichtungen zu geringen Variationen im Widerstand des Hauptzellbereichs, aber zu großen Variationen im Widerstand des Abtastzellbereichs. Aus diesem Grund resultieren bei der Halbleitervorrichtung nach der Patentdruckschrift 1 leichte Variationen in der Grabentiefe unter den Halbleitervorrichtungen in einer leichten Änderung im Hauptstrom, führen aber im Gegensatz dazu zu einer großen Änderung im Abtaststrom. Dies ändert das Verhältnis der Stromwerte von Abtaststrom zu Hauptstrom unter den Halbleitervorrichtungen. Folglich wird es unmöglich, den durch den Hauptzellbereich fließenden Hauptstrom mit hoher Präzision zu erfassen.
  • Die Erfindung erfolgte vor diesem Hintergrund. Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, die Variationen im Abtaststrom aufgrund der Variationen in der Grabentiefe zu verhindern, und die Stromerfassungspräzision zu stabilisieren.
  • Lösung des technischen Problems
  • Somit ist die vorliegend offenbarte Halbleitervorrichtung eine Bipolarhalbleitervorrichtung und beinhaltet einen Hauptzellbereich, der einen Elementbereich von der Grabengatebauart aufweist, sowie einen Abtastzellbereich, der einen Elementbereich der Bauart mit ebenem Gatebereich beinhaltet.
  • Gemäß dieser Halbleitervorrichtung wird für den Hauptzellbereich ein Elementbereich in Grabengatebauart verwendet, der für eine hohe Integration vorteilhaft ist. Demgegenüber beinhaltet der Abtastzellbereich einen Elementbereich in der Bauart mit ebenem Gatebereich zumindest in einem Teil von ihm. Wenn das Element in der Bauart mit ebenem Gatebereich verwendet wird, wird die Ladungsträgerdichte (Löcher für den N-Kanal) pro Einheitsfläche kleiner im Vergleich zu dem Element in Grabengatebauart. Selbst wenn die Ladungsträgerdichte variiert, ist aus diesem Grund die Variation im Abtaststrom trivial. Dies kann das Verhältnis des durch den Hauptzellbereich fließenden Hauptstroms zu dem durch den Abtastzellbereich fließenden Abtaststroms stabilisieren. Wenn die Halbleitervorrichtungen massenproduziert werden, wird folglich die Erfassungspräzision des Abtastzellbereichs weniger wahrscheinlich variiert.
  • Bei der Halbleitervorrichtung können in dem Elementbereich in Grabengatebauart ein Kollektorbereich von einer ersten Leitfähigkeitsart, ein auf dem Kollektorbereich geschichteter Driftbereich von einer zweiten Leitfähigkeitsart, ein auf dem Driftbereich geschichteter Körperbereich von der ersten Leitfähigkeitsart, ein auf einer oberen Oberflächenseite des Körperbereichs ausgebildeter Emitterbereich von der zweiten Leitfähigkeitsart sowie ein in den Körperbereich und den Emitterbereich eindringender erstreckter Isolationsgatebereich der Grabenbauart bereitgestellt sein. Demgegenüber können in dem Elementbereich in der Bauart mit ebenem Gatebereich ein Kollektorbereich von einer ersten Leitfähigkeitsart, ein auf dem Kollektorbereich laminierter Driftbereich von einer zweiten Leitfähigkeitsart, ein auf einer oberen Oberflächenseite des Driftbereichs ausgebildeter Emitterbereich von der zweiten Leitfähigkeitsart, ein den Emitterbereich von dem Driftbereich separierender Körperbereich von der ersten Leitfähigkeitsart, sowie ein Isolationsgatebereich in der Bauart mit ebenem Gatebereich bereitgestellt sein, der einem Bereich des Körperbereichs gegenüberliegt, der den Emitterbereich und den Driftbereich, ein zu dem Bereich des Körperbereichs benachbarter Teil des Emitterbereichs sowie einen zu dem Bereich des Körperbereichs benachbarten Teil des Driftbereichs separiert.
  • In dem Driftbereich des Elementbereichs in der Bauart mit ebenem Gatebereich des Abtastzellbereichs kann ein Ladungsträgeransammlungsbereich von der zweiten Leitfähigkeitsart an einer Position bereitgestellt sein, die dem isolierenden Gatebereich in der Bauart mit ebenem Gatebereich gegenüberliegt, und in einer Tiefe zwischen dem Isolationsgatebereich in der Bauart mit ebenem Gatebereich und dem Kollektorbereich angeordnet ist. Dies kann den Widerstandswert des Elementbereichs in der Bauart mit ebenem Gatebereich reduzieren.
  • Der Abtastzellbereich kann einen Elementbereich in der Grabengatebauart und einen Elementbereich in der Bauart mit ebenem Gatebereich beinhalten. Dabei ist der Elementbereich in der Bauart mit ebenem Gatebereich vorzugsweise in einem Zentralabschnitt des Abtastzellbereichs bereitgestellt, und der Elementbereich in der Grabengatebauart ist in einem Kantenabschnitt des Abtastzellbereichs bereitgestellt. Dies kann zu einer Verbesserung der Beständigkeit gegenüber der Durchbruchsspannung des Abtastzellbereichs beitragen.
  • Erfindungsgemäß können bei einer Bipolarhalbleitervorrichtung mit isolierendem Gate mit dem Hauptzellbereich und dem Abtastzellbereich die Variationen im Abtaststrom verhindert werden, was die Stromerfassungsstabilität stabilisieren kann.
  • Kurzbeschreibung der Zeichnung
  • 1 zeigt eine Draufsicht von einer Halbleitervorrichtung nach einem Ausführungsbeispiel;
  • 2 zeigt eine vergrößerte Ansicht der Umgebung eines Abtastzellbereichs aus 1;
  • 3 zeigt eine vergrößerte Ansicht eines Querschnitts entlang einer Linie III-III aus 2;
  • 4 zeigt eine schematische Ansicht zur Darstellung der Ladungsträgerdichte eines Elementbereichs in Bauart mit ebenem Gatebereich;
  • 5 zeigt eine schematische Ansicht zur Darstellung der Ladungsträgerdichte eines Elementbereichs in Grabengatebauart;
  • 6 zeigt eine Schnittansicht einer Halbleitervorrichtung nach einem abgewandelten Beispiel;
  • 7 zeigt eine Schnittansicht einer Halbleitervorrichtung nach einem abgewandelten Beispiel;
  • 8 zeigt eine Schnittansicht einer Halbleitervorrichtung nach einem abgewandelten Beispiel;
  • 9 zeigt eine Ansicht zur Darstellung eines Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 10 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 11 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 12 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 13 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 14 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 15 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 16 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel;
  • 17 zeigt eine Ansicht zur Darstellung des Herstellungsverfahrens nach dem Ausführungsbeispiel; und
  • 18 zeigt eine Ansicht von einer bekannten Halbleitervorrichtung.
  • Beschreibung der Ausführungsbeispiele
  • Bevorzugte Ausgestaltungen der nachstehend wiedergegebenen Ausführungsbeispiele sind aufgelistet.
    • 1. Als die erste Leitfähigkeitsart wird ein Halbleiter vom P-Typ verwendet, und als die zweite Leitfähigkeitsart wird ein Halbleiter vom N-Typ verwendet.
    • 2. An einer Peripherie eines Halbleiterelements mit einem Hauptzellbereich und einem Abtastzellbereich wird ein Randabschlussstrukturabschnitt bereitgestellt.
  • [Ausführungsbeispiel 1]
  • 1 zeigt eine Draufsicht einer Halbleitervorrichtung 100 gemäß dem vorliegenden Ausführungsbeispiel. 2 zeigt eine vergrößerte Ansicht der Umgebung eines Abtastzellbereichs 2 aus 1. 3 zeigt eine Schnittansicht entlang der Linie III-III aus 2. Die Halbleitervorrichtung 100 beinhaltet eine Vielzahl von Hauptzellbereichen 1, einen Abtastzellbereich 2, eine Gatekontaktfläche 3, einen Gateleiterbahnabschnitt 4, einen Randabschlussstrukturabschnitt (Feldbegrenzungsring: Field Limiting Ring-FLR) 5, und einen Abtastzellkontaktflächenabschnitt 6.
  • Die Halbleitervorrichtung 100 beinhaltet ein Halbleitersubstrat 10, in dem ein P+-Kollektorbereich 11, ein N+-Pufferbereich 12 sowie ein N–-Driftbereich 13 in dieser Reihenfolge sequentiell geschichtet sind.
  • Der Hauptzellbereich 1 beinhaltet einen auf der Oberfläche des Driftbereichs 13 ausgebildeten P–-Körperbereich 14, auf der Oberfläche des Körperbereichs 14 ausgebildete N+-Emitterbereiche 15, sowie durch den Körperbereich 14 von der oberen Oberfläche des Halbleitersubstrates 10 zu dem Driftbereich 13 eindringende Grabengatebereiche 18. Um den Hauptzellbereich 1 ist ein P+-Diffusionsbereich 20 als inaktiver Bereich zur Elementisolation ausgebildet. Im Übrigen ist bei dem vorliegenden Ausführungsbeispiel in dem Randabschlussstrukturabschnitt 5 derselbe Diffusionsbereich wie der P+-Diffusionsbereich 20 ebenfalls ausgebildet.
  • Jeweilige Grabengatebereiche 18 stehen in Kontakt mit ihren entsprechenden Emitterbereichen 15 auf der oberen Oberflächenseite des Halbleitersubstrates 10, und reichen in den Driftbereich 13 an ihren jeweiligen Bodenenden. Die Tiefe jedes Grabengatebereichs 18 (die Länge in einer Richtung senkrecht zu der Schichtungsrichtung des Halbleitersubstrates 10) ist größer als die Tiefe des P+-Körperbereichs 14, und kleiner als die des P+-Diffusionsbereichs 20. In dem Grabengatebereich 18 ist eine mit einer Gateisolationsschicht 181 bedeckte Gateelektrode 182 eingefüllt.
  • Der Kollektorbereich 11 ist mit einer Kollektorelektrode 26 elektrisch verbunden. Die Emitterbereiche 15 sind mit der Emitterhauptelektrode 27 elektrisch verbunden. Auf der oberen Oberfläche jedes Grabengatebereichs 18 ist eine Zwischenisolationsschicht 23 ausgebildet. Diese isolieren die Emitterhauptelektrode 27 von den Grabengatebereichen 18. Auf einem Teil der oberen Oberfläche des P±-Diffusionsbereichs 20 ist eine Zwischenisolationsschicht 24 ausgebildet, die sich auf einen Teil der oberen Oberfläche des P+-Diffusionsbereichs 21 in dem benachbarten Abtastzellbereich 2 erstreckt.
  • In dem Abtastzellbereich 2 sind auf der Oberfläche des Driftbereichs 13 ausgebildete P–-Körperbereiche 16, die jeweils auf den Oberflächen der Körperbereiche 16 ausgebildete Emitterbereiche 17, sowie ein auf der oberen Oberfläche des Halbleitersubstrates 10 ausgebildeter ebener Gatebereich 19 bereitgestellt. Die Emitterbereiche 17 und der Driftbereich 13 sind voneinander durch die Körperbereiche 16 separiert. Um den Abtastzellbereich 2 ist der P+-Diffusionsbereich 21 als inaktiver Bereich zur Elementisolation ausgebildet.
  • Der ebene Gatebereich 19 ist zwischen den benachbarten zwei Emitterbereichen 17 ausgebildet, und steht in Kontakt mit den zwei Emitterbereichen 17. Der ebene Gatebereich 19 ist an einer Position angeordnet, die einem Bereich jedes Körperbereichs 16 gegenüberliegt, der den Emitterbereich 17 und den Driftbereich 13, einen Teil jedes Emitterbereichs 17 benachbart zu dem Bereich des Körperbereichs 16 sowie einen Teil des Driftbereichs 13 benachbart zu dem Bereich des Körperbereichs 16 separiert. In dem ebenen Gatebereich 19 ist eine mit einer Gateisolationsschicht 191 bedeckte Gateelektrode 192 bereitgestellt. Jeder Emitterbereich 17 ist mit der Emitterabtastelektrode 28 elektrisch verbunden. Die Emitterabtastelektrode 28 erstreckt sich von dem Abtastzellbereich 2 zu dem Abtastzellkontaktflächenabschnitt 6.
  • In dem Abtastzellkontaktflächenabschnitt 6 ist ein P+-Diffusionsbereich 22 ausgebildet. Auf der oberen Oberfläche ist eine Zwischenisolationsschicht 25 ausgebildet. Die Zwischenisolationsschicht 25 erstreckt sich zu einem Teil der oberen Oberfläche des P+-Diffusionsbereichs 21 des benachbarten Abtastzellbereichs 2.
  • Wenn beispielsweise die Kollektorelektrode 26 auf ein positives Potential bezüglich der Emitterhauptelektrode 27 und der Emitterabtastelektrode 28 eingestellt wird, und an die Gateelektroden 182 und 192 eine positive Spannung angelegt wird, werden als Folge (nicht gezeigte) invertierte Kanäle vom N-Typ in den Körperbereichen 14 und 16 gegenüber den Gateelektroden 182 bzw. 192 ausgebildet. Durch die Kanäle werden Elektronen von den Emitterbereichen 15 und 17 in den Driftbereich 13 injiziert. Demgegenüber werden Löcher von dem Kollektorbereich 11 in den Pufferbereich 12 und den Driftbereich 13 injiziert. Auf die Injektion von Löchern als Minoritätsladungsträger in den Driftbereich 13 tritt eine Leitfähigkeitsmodulation in dem Driftbereich 13 auf, was zu einer Reduktion des Widerstands des Driftbereichs 13 führt. Eine derartige Bewegung der Elektronen und Löcher verursacht einen Fluss des Hauptstroms und des Abtaststroms des IGBTs von der Rückoberflächenseite (der Seite des Kollektorbereichs 11) zu der oberen Oberflächenseite (die Seite der Emitterbereiche 15 und 17) der Halbleitervorrichtung.
  • Das Verhältnis I2/I1 des Abtaststroms I2 zum Hauptstrom I1 hängt von dem Verhältnis S2/S1 der Fläche S2 des Abtastzellbereichs 2 zu der Fläche S1 des Hauptzellbereichs 1 in der Oberfläche des Halbleitersubstrates 10 ab. Durch Einstellen des Flächenverhältnisses S2/S1 ist es möglich, das Verhältnis I2/I1 des Abtaststroms I2 zum Hauptstrom I1 einzustellen. Wenn das Verhältnis I2/I1 bekannt ist, ist es möglich, den Hauptstrom I1 durch Erfassen des Abtaststromwertes I2 zu erfassen. Zu dem Schaltkreis, durch den der Abtaststrom fließt, ist beispielsweise im Voraus ein Nebenschlusswiderstand (mit dem Widerstandswert R) in Reihe geschaltet. Somit wird der Spannungsabfall RI2 über den beiden Enden des Nebenschlusswiderstandes gemessen. Folglich kann der Abtaststromwert I2 erfasst werden.
  • 4 zeigt eine Ansicht zur schematischen Darstellung der Ladungsträgerdichte in der Umgebung des Gatebereichs, wenn das Element in der Bauart mit ebenem Gatebereich ausgebildet wird. 5 zeigt eine Ansicht zur schematischen Darstellung der Ladungsträgerdichte der Umgebung des Gatebereichs, wenn die Elemente in der Bauart mit Grabengatebereiche ausgebildet werden.
  • Bei 4 wird beim Anlegen einer positiven Spannung an die Gateelektrode 192 ein Bereich mit hoher Elektronendichte entlang des ebenen Gatebereichs 19 in dem Halbleitersubstrat ausgebildet. Zudem werden Löcher zu den in den Randbereich des ebenen Gatebereichs 19 bewegten Elektronen hingezogen. Folglich wird gemäß 4 in dem Driftbereich 13 in der Umgebung des ebenen Gatebereichs 19 ein Bereich 60 mit hoher Lochdichte (der durch eine gestrichelte Linie umgebene Bereich) ausgebildet. Bei dem Element in der Bauart mit ebenem Gatebereich ist die Wahrscheinlichkeit für eine Variation der Größe des Bereiches 60 mit hoher Lochdichte gemäß der Länge des in transversaler Richtung (die Richtung parallel zu der Schichtungsrichtung) des Halbleitersubstrates ausgebildeten ebenen Gatebereichs 19 weniger wahrscheinlich.
  • Bei 5 werden zwei benachbarte Grabengatebereiche 78 ausgebildet. Jeder Grabengatebereich 78 steht in Kontakt mit dem Emitterbereich 75 auf der oberen Oberflächenseite des Halbleitersubstrates, dringt durch den Körperbereich 74, und erreicht die Innenseite des Driftbereichs 13 auf dessen Bodenende. In dem Grabengatebereich 78 ist eine Gateelektrode 782 eingefüllt, die mit einer Gateisolationsschicht 781 bedeckt ist. Zwischen der Gateelektrode 782 und der Emitterelektrode 28 ist eine Zwischenisolationsschicht 83 ausgebildet. Bei 5 wird beim Anlegen einer positiven Spannung an die Gateelektrode 782 ein Bereich mit hoher Elektronendichte entlang des Grabengatebereichs 78 in dem Halbleitersubstrat ausgebildet. Folglich werden Löcher zu den durch den Randbereich des Grabengatebereichs 78 bewegten Elektronen hingezogen. Folglich wird gemäß 5 bei dem Element in der Bauart mit Grabengatebereich in dem Driftbereich 13 zwischen den zwei benachbarten Grabengatebereichen 78 ein Bereich 61 mit hoher Lochdichte ausgebildet (der mit einer gestrichelten Linie umgebene Bereich).
  • Bei dem in 5 gezeigten Element in der Bauart mit Grabengatebereich variiert die Größe des Bereichs 61 mit hoher Lochdichte gemäß der Größe (Grabentiefe) des Grabengatebereichs 78. Wenn nämlich der Grabengatebereich 78 tief ausgebildet wird, steigt die Länge des Vordringens des Grabengatebereich 78 in den Driftbereich 13. Durch den Kanal in dem Körperbereich 74 passierende Elektronen passieren entlang des Grabengatebereichs 78 in den Driftbereich 13. Somit werden Löcher zu dem Elektronenfluss hingezogen. Folglich werden die Löcher in dem Driftbereich 13 innerhalb eines breiten Bereichs in Richtung der Tiefe entlang des Grabengatebereichs 78 verteilt. Der Bereich 61 ist nämlich innerhalb eines breiten Bereichs entlang der Tiefenrichtung verteilt. Wenn andererseits der Grabengatebereich 78 flach ausgebildet ist, wird die Länge des Vordringens des Grabengatebereichs 78 in den Driftbereich 13 reduziert. Dies führt dazu, dass Löcher in dem Driftbereich 13 innerhalb eines schmalen Bereichs in Richtung der Tiefe entlang des Grabengatebereichs 78 verteilt werden. Der Bereich 61 ist nämlich innerhalb eines schmalen Bereichs in Richtung der Tiefe verteilt. Aus diesem Grund verursachen Variationen in der Grabentiefe Variationen in der Lochdichte in der Oberfläche des Driftbereichs 13. Die Variationen in der Lochdichte verursachen Variationen in der Widerstandskomponente aufgrund der Lochdichte, was zu Variationen beim Elementwiderstand führt. Wenn die Elemente in der Bauart mit Grabengatebereich in dem Abtastzellbereich 2 ausgebildet werden, werden somit Variationen im Abtaststrom aufgrund der Variationen in der Lochdichte wahrscheinlicher verursacht.
  • Wenn andererseits das Element in der Bauart mit ebenem Gatebereich in dem Abtastzellbereich 2 wie bei dem vorliegenden Ausführungsbeispiel ausgebildet wird, ist die Lochdichte gering, und die Lochdichte variiert kaum gemäß der Größe des ebenen Gatebereichs. Aus diesem Grund ist es möglich, die Variationen in dem Abtaststrom aufgrund der Variationen in der Lochdichte zu verhindern. Dies kann den durch den Abtastzellbereich 2 fließenden Abtaststrom stabilisieren.
  • Ferner wird der Hauptzellbereich 1 in der Bauart mit Grabengatebereich angenommen. Die Anzahl der Zellen in dem Hauptzellbereich 1 ist jedoch viel größer als die Anzahl von Zellen in dem Abtastzellbereich 2. Aus diesem Grund sind die Variationen im Widerstandswert unter den Halbleitervorrichtungen gering, selbst wenn Variationen in der Form (Tiefe oder dergleichen) des Grabens verursacht werden. Daher sind bei der Halbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel die Variationen des durch den Hauptzellbereich 1 fließenden Hauptstroms trivial, und die Variationen des durch den Abtastzellbereich 2 fließenden Abtaststroms sind ebenso trivial. Aus diesem Grund ist das Abtastverhältnis stabilisiert.
  • Nach vorstehender Beschreibung wird bei dem vorliegenden Ausführungsbeispiel der Hauptzellbereich 1 als ein Elementbereich in der Bauart mit Grabengatebereich angenommen, und der Abtastzellbereich 2 wird als Elementbereich in der Bauart mit ebenem Gatebereich angenommen. Dies ermöglicht eine hohe Integration in dem Hauptzellbereich 1, und kann die Variationen im Widerstand in dem Abtastzellbereich 2 verhindern. Wenn die Halbleitervorrichtungen massenproduziert werden, variiert aus diesem Grund die Stromerfassungspräzision weniger wahrscheinlich zwischen den Halbleitervorrichtungen.
  • Im Übrigen wird bei dem vorliegenden Ausführungsbeispiel der Abtastzellbereich in der Umgebung des Randabschlussstrukturabschnitts (FLR) der Halbleitervorrichtung bereitgestellt. Wie jedoch in 6 gezeigt ist, kann der Abtastzellbereich 2 von dem Hauptzellbereich 1 umgeben sein. Alternativ kann der IGBT in einer Bauart ohne Durchgriff sein.
  • Im Übrigen kann bei dem vorliegenden Ausführungsbeispiel gemäß 7 der Elementbereich in der Bauart mit ebenem Gatebereich in dem Abtastzellbereich 2 einen N+-Ladungsträgeransammlungsbereich 30 in dem unter dem ebenen Gatebereich 19 angeordneten Driftbereich 13 beinhalten. Der Ladungsträgeransammlungsbereich 30 ist an einer Position gegenüber dem ebenen Gatebereich 19 und zwischen dem ebenen Gatebereich 19 und dem Kollektorbereich 11 ausgebildet. Der Ladungsträgeransammlungsbereich 30 sammelt Löcher in dem Ladungsträgeransammlungsbereich 30 an, während ein Passieren von Löchern zu den Emitterbereichen 17 verhindert wird. Dies verbessert die Injektionseffizienz der Elektronen von den Emitterbereichen 17 in den Driftbereich 13, was zu einer Reduktion des Widerstandswertes des Elementbereichs in der Bauart mit ebenem Gatebereich führt. Wenn im Übrigen der Ladungsträgeransammlungsbereich 30 bereitgestellt wird, ist ein derartiger Entwurf erforderlich, so dass die Ladungsträgerdichten des Ladungsträgeransammlungsbereichs 30 und des Driftbereichs 13 gemäß der Beständigkeit gegenüber einer Durchbruchsspannung, die für die Halbleitervorrichtung erforderlich ist, eingestellt werden.
  • Ferner beinhaltet bei dem vorliegenden Ausführungsbeispiel der Abtastzellbereich 2 nur den Elementbereich in der Bauart mit ebenem Gatebereich. Wie jedoch in 8 gezeigt ist, kann der Abtastzellbereich 2 Elementbereiche 41 in der Bauart mit Grabengatebereich sowie einen Elementbereich 42 in der Bauart mit ebenem Gatebereich beinhalten. Wenn der Elementbereich 41 in der Bauart mit Grabengatebereich in dem Abtastzellbereich 2 bereitgestellt wird, kann die Beständigkeit gegenüber einer Durchbruchsspannung des Abtastzellbereichs 2 verbessert werden.
  • Dabei wird gemäß 8 vorzugsweise der Elementbereich 42 in der Bauart mit ebenem Gatebereich in dem Zentralabschnitt des Abtastzellbereichs 2 bereitgestellt, und die Elementbereiche 41 in der Bauart mit ebenem Gatebereich werden an den Enden des Abtastzellbereichs 2 bereitgestellt. Eine derartige Konfiguration kann die Variationen in der Ladungsträgerdichte des Abtastzellbereichs 2 reduzieren, so dass die Stromerfassungsdichte des Abtastzellbereichs 2 weniger wahrscheinlich variiert.
  • Nachstehend erfolgt eine Beschreibung Für ein Herstellungsverfahren für die Halbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel.
  • Zunächst wird gemäß 9 auf einem N–-Halbleitersubstrat 513 als dem N–-Driftbereich 13 der Halbleitervorrichtung 100 ein Maskenmaterial 561 ausgebildet. Danach wird eine Bor- oder andere Ionenimplantation von der oberen Oberflächenseite des Halbleitersubstrates 513 sowie eine Wärmediffusionsbehandlung durchgeführt. Folglich werden P+-Schichten 520 bis 522 ausgebildet, und das Maskenmaterial 561 wird entfernt. Für das Maskenmaterial können beispielsweise ein Resistlack oder eine Oxidschicht aus Silizium oder dergleichen verwendet werden. Die P+-Schichten 520 bis 522 werden die jeweiligen Diffusionsbereiche 20 bis 22 der Halbleitervorrichtung 100. Im Übrigen kann außerdem der in dem FLR bei dem in 9 gezeigten Schritt bereitgestellte P+-Diffusionsbereich gleichzeitig ausgebildet werden.
  • Zudem wird ein Maskenmaterial 562 gemäß 10 ausgebildet. Somit werden eine Ionenimplantation von der oberen Oberflächenseite des Halbleitersubstrates 513 und eine Wärmediffusionsbehandlung durchgeführt. Folglich werden P–-Schichten 514 und 516 ausgebildet, und das Maskenmaterial 562 wird entfernt. Die P+-Schichten 514 und 516 werden die Körperbereiche 14 bzw. 16.
  • Danach wird gemäß 11 auf dem Halbleitersubstrat 513 eine Strukturmaske 563 ausgebildet. Dann wird ein Trockenätzvorgang wie etwa RIE durchgeführt. Der Ätzvorgang bildet in die P–-Schicht 514 (als dem Körperbereich 14) eindringende Gräben 551 aus. Jeder Graben 551 wird durch Ätzen des Halbleitersubstrates 531 in dessen Tiefenrichtung gemäß der Position und Größe des Grabengatebereichs 18 ausgebildet.
  • Nach Entfernung der Strukturmaske 563 wird gemäß 12 eine Wärmeoxidationsbehandlung zur Ausbildung einer Isolationsschicht 571 durchgeführt, und ein Gatematerial 572 wie etwa Polysilizium wird darauf abgeschieden. Zudem wird ein Maskenmaterial 564 an einer in 12 gezeigten Position ausgebildet, und das Gatematerial 572 wird dadurch geätzt. Das Maskenmaterial 564 wird gemäß der Position und Größe des ebenen Gatebereichs 19 ausgebildet. Nach dem Ätzvorgang wird das Maskenmaterial 564 entfernt, was zu dem in 13 gezeigten Zustand führt. Das Gatematerial 572 resultiert in den Gateelektroden 182 und 192 der Halbleitervorrichtung 100. Die Isolationsschicht 572 resultiert in den Gateisolationsschichten 181 und 191. Wie aus den 11 bis 13 ersichtlich ist, ist bei dem Ätzschritt zur Ausbildung des ebenen Gatebereichs 19 die Abbaudistanz durch den Ätzvorgang im Vergleich zu dem Ätzschritt zur Ausbildung des Grabengatebereichs 18 kürzer. Aus diesem Grund kann der ebene Gatebereich 19 mit größerer Dimensionspräzision als der Grabengatebereich 18 ausgebildet werden.
  • Dann wird gemäß 14 auf dem Halbleitersubstrat 513 ein Maskenmaterial 565 ausgebildet, und eine Arsen-, Phosphor- oder andere Ionenimplantationen sowie Wärmediffusionsbehandlungen werden durchgeführt, wodurch N+-Schichten 515 und 517 ausgebildet werden. Die N+-Schichten 515 und 517 werden die Emitterbereiche 15 bzw. 17 der Halbleitervorrichtung 100.
  • Nach Entfernung des Maskenmaterials 565 auf dem Halbleitersubstrat 513 wird gemäß 15 eine Isolationsschicht 573 ausgebildet. Ferner wird auf dem Halbleitersubstrat 513 eine Strukturmaske 566 ausgebildet. Die Isolationsschichten 571 und 573 werden geätzt, und die Strukturmaske 566 wird entfernt, was zu dem in 16 gezeigten Zustand führt.
  • Dann werden gemäß 17 auf der Rückoberflächenseite des Halbleitersubstrates 513 eine N+-Schicht 512 und eine P+-Schicht 511 durch Ionenimplantation oder dergleichen ausgebildet. Ferner wird gemäß 17 auf der Rückoberflächenseite des Halbleitersubstrates 513 eine Elektrode 526 ausgebildet. Auf der oberen Oberflächenseite des Halbleitersubstrates 513 werden eine Elektrode 527 und eine Elektrode 528 ausgebildet. Die N+-Schicht 512 und die P+-Schicht 511 werden der Pufferbereich 12 bzw. der Kollektorbereich 11 der Halbleitervorrichtung 100. Die Elektrode 526 wird die Kollektorelektrode der Halbleitervorrichtung 100. Die Elektrode 527 wird eine Emitterhauptelektrode. Die Elektrode 528 wird eine Emitterabtastelektrode.
  • Gemäß vorstehender Beschreibung können für die Halbleitervorrichtung nach dem vorliegenden Ausführungsbeispiel der Hauptzellbereich in der Bauart mit Grabengatebereich und der Abtastzellbereich in der Bauart mit ebenem Gatebereich gleichzeitig in dem Halbleitersubstrat ausgebildet werden. Ferner kann nach vorstehender Beschreibung der ebene Gatebereich mit höherer Genauigkeit im Vergleich zu dem Grabengatebereich ausgebildet werden.
  • Obwohl vorstehend ein Ausführungsbeispiel der Erfindung unter Verwendung von spezifischen Begriffen beschrieben ist, dient diese Beschreibung nur zu darstellenden Zwecken und ist nicht dazu gedacht, den Bereich der nachfolgenden Ansprüche zu beschränken. Die in den Ansprüchen beschriebene Technologie soll verschiedene Abwandlungen und Änderungen an den vorstehend dargestellten spezifischen Beispielen beinhalten.
  • Die bei der vorliegenden Beschreibung und der beiliegenden Zeichnung dargestellten technologischen Bestandteile sind derart entworfen, dass deren technische Verwendbarkeit entweder einzeln oder in Kombination ausgeführt werden kann, und es nicht auf die zum Zeitpunkt der Anmeldung in den Ansprüchen beschriebenen Kombinationen beschränkt. Zudem ist die in der vorliegenden Beschreibung sowie der beiliegenden Zeichnung beispielhaft wiedergegebene Technologie dazu in der Lage, gleichzeitig eine Vielzahl von Wirkungen zu erzielen, wodurch das Erzielen einer dieser Wirkungen die technische Verwendbarkeit bietet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-287988 A [0004]

Claims (4)

  1. Bipolarhalbleitervorrichtung mit: einem Hauptzellbereich mit einem Elementbereich in einer Bauart mit Grabengatebereich; und einem Abtastzellbereich mit einem Elementbereich in einer Bauart mit ebenem Gatebereich.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Elementbereich in der Bauart mit Grabengatebereich umfasst: einen Kollektorbereich von einer ersten Leitfähigkeitsart, einen Driftbereich von einer zweiten Leitfähigkeitsart, der auf dem Kollektorbereich geschichtet ist, einen Körperbereich von der ersten Leitfähigkeitsart, der auf dem Driftbereich geschichtet ist, einen Emitterbereich von der zweiten Leitfähigkeitsart, der auf einer oberen Oberflächenseite des Körperbereiches ausgebildet ist, und einen Isolationsgatebereich in der Bauart mit Grabengatebereich, der sich in den Körperbereich und den Emitterbereich eindringend erstreckt; und der Elementbereich in der Bauart mit ebenem Gatebereich umfasst: einen Kollektorbereich von der ersten Leitfähigkeitsart, einen Driftbereich von der zweiten Leitfähigkeitsart, der auf dem Kollektorbereich geschichtet ist, einen Emitterbereich von der zweiten Leitfähigkeitsart, der auf einer oberen Oberflächenseite des Driftbereichs ausgebildet ist, einen Körperbereich von der ersten Leitfähigkeitsart, der den Emitterbereich von dem Driftbereich separiert, und einen Isolationsgatebereich in der Bauart mit ebenem Gatebereich, der einem Bereich des Körperbereichs gegenüberliegt, der den Emitterbereich und den Driftbereich, einen Teil des Emitterbereichs benachbart zu dem Bereich des Körperbereichs sowie einen Teil des Driftbereichs benachbart zu dem Bereich des Körperbereichs separiert.
  3. Halbleitervorrichtung nach Anspruch 2, wobei in dem Driftbereich des Elementbereichs in der Bauart mit ebenem Gatebereich des Abtastzellbereichs ein Ladungsträgeransammlungsbereich der zweiten Leitfähigkeitsart an einer Position ausgebildet ist, die dem Isolationsgatebereich in der Bauart mit ebenem Gatebereich gegenüberliegt und in einer Tiefe zwischen dem Isolationsgatebereich in der Bauart mit ebenem Gatebereich und dem Kollektorbereich liegt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der Abtastzellbereich einen Elementbereich in der Bauart mit Grabengatebereich und einen Elementbereich in der Bauart mit ebenem Gatebereich aufweist, wobei der Elementbereich in der Bauart mit ebenem Gatebereich in einem Zentralabschnitt des Abtastzellbereichs ausgebildet ist, und der Elementbereich in der Bauart mit Grabengatebereich in einem Kantenabschnitt des Abtastzellbereichs ausgebildet ist.
DE112009004595.2T 2009-03-24 2009-03-24 Halbleitervorrichtung Expired - Fee Related DE112009004595B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/055827 WO2010109596A1 (ja) 2009-03-24 2009-03-24 半導体装置

Publications (2)

Publication Number Publication Date
DE112009004595T5 true DE112009004595T5 (de) 2012-08-23
DE112009004595B4 DE112009004595B4 (de) 2015-04-09

Family

ID=42780305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004595.2T Expired - Fee Related DE112009004595B4 (de) 2009-03-24 2009-03-24 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US8604514B2 (de)
JP (1) JP5447504B2 (de)
DE (1) DE112009004595B4 (de)
WO (1) WO2010109596A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707580B1 (en) 1996-10-15 2004-03-16 E-Mate Enterprises, Llc Facsimile to E-mail communication system with local interface
KR101811895B1 (ko) 2010-03-23 2017-12-22 에이비비 슈바이쯔 아게 전력 반도체 소자
JP5788678B2 (ja) * 2011-01-05 2015-10-07 ローム株式会社 半導体装置およびその製造方法
DE112012002823B4 (de) * 2011-07-07 2017-09-07 Abb Schweiz Ag Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
ITTO20120742A1 (it) * 2012-08-24 2014-02-25 St Microelectronics Srl Dispositivo a semiconduttore con modalita' operative lineare e a commutazione migliorate, metodo di fabbricazione del dispositivo a semiconduttore, e metodo di polarizzazione del dispositivo a semiconduttore
JP6077252B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
US8878238B2 (en) * 2012-10-01 2014-11-04 Pakal Technologies Llc MCT device with base-width-determined latching and non-latching states
WO2014091545A1 (ja) * 2012-12-10 2014-06-19 三菱電機株式会社 半導体装置及びその製造方法
EP3075011B1 (de) * 2013-11-29 2018-02-28 ABB Schweiz AG Bipolarer transistor mit isoliertem gate
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6746978B2 (ja) 2016-03-15 2020-08-26 富士電機株式会社 半導体装置
USD820046S1 (en) 2016-05-06 2018-06-12 Yeti Coolers, Llc Container
JP6805620B2 (ja) 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6769165B2 (ja) 2016-08-10 2020-10-14 富士電機株式会社 半導体装置
JP6693438B2 (ja) * 2017-02-15 2020-05-13 株式会社デンソー 半導体装置
JP6391863B2 (ja) * 2018-01-16 2018-09-19 富士電機株式会社 トレンチｍｏｓ型半導体装置
CN109801911A (zh) * 2019-01-29 2019-05-24 上海擎茂微电子科技有限公司 一种混合元胞型集成igbt器件
JP7118033B2 (ja) * 2019-06-07 2022-08-15 三菱電機株式会社 半導体装置
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
JP2021141179A (ja) 2020-03-04 2021-09-16 富士電機株式会社 半導体装置
CN111640717B (zh) * 2020-05-29 2022-09-30 上海擎茂微电子科技有限公司 一种导通均匀性高的半导体功率器件
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287988A (ja) 2006-04-18 2007-11-01 Toyota Motor Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146722A (ja) 1993-10-01 1995-06-06 Fuji Electric Co Ltd トランジスタ用過電流保護装置
JP3015679B2 (ja) * 1993-09-01 2000-03-06 株式会社東芝 半導体装置およびその製造方法
JP4236236B2 (ja) 1993-10-01 2009-03-11 富士電機デバイステクノロジー株式会社 半導体装置
JPH07161992A (ja) 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3338185B2 (ja) 1994-08-02 2002-10-28 株式会社東芝 半導体装置
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
JP3961946B2 (ja) * 1997-03-14 2007-08-22 株式会社東芝 半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6069372A (en) * 1998-01-22 2000-05-30 Mitsubishi Denki Kabushiki Kaisha Insulated gate type semiconductor device with potential detection gate for overvoltage protection
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP2003197913A (ja) 2001-12-26 2003-07-11 Nec Electronics Corp 半導体集積回路
JP4393053B2 (ja) * 2002-10-25 2010-01-06 株式会社豊田中央研究所 バイポーラ型半導体装置とその製造方法
JP4740523B2 (ja) 2003-01-27 2011-08-03 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置
JP4218512B2 (ja) * 2003-12-08 2009-02-04 株式会社豊田自動織機 半導体装置
JP4617688B2 (ja) * 2004-03-12 2011-01-26 富士電機システムズ株式会社 トレンチ横型半導体装置およびその製造方法
JP4829480B2 (ja) 2004-05-10 2011-12-07 三菱電機株式会社 半導体装置
JP4807768B2 (ja) * 2004-06-23 2011-11-02 ルネサスエレクトロニクス株式会社 パワートランジスタ装置及びそれを用いたパワー制御システム
JP5087816B2 (ja) * 2004-12-15 2012-12-05 富士電機株式会社 半導体装置およびその製造方法
JP2008258262A (ja) * 2007-04-02 2008-10-23 Toyota Motor Corp Ｉｇｂｔ
JP5298521B2 (ja) 2007-10-15 2013-09-25 富士電機株式会社 半導体装置
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287988A (ja) 2006-04-18 2007-11-01 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
JP5447504B2 (ja) 2014-03-19
DE112009004595B4 (de) 2015-04-09
WO2010109596A1 (ja) 2010-09-30
US20120007139A1 (en) 2012-01-12
US8604514B2 (en) 2013-12-10
JPWO2010109596A1 (ja) 2012-09-20

Similar Documents

Publication Publication Date Title
DE112009004595B4 (de) Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112015005000B4 (de) Halbleitervorrichtung
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102007057222B4 (de) Transistor mit isoliertem Gate
DE102016116564B4 (de) Halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008023316A1 (de) Halbleitereinrichtung
DE102007037858A1 (de) Halbleiterbauelement mit verbessertem dynamischen Verhalten
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102008023349A1 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE10203479A1 (de) Halbleitereinrichtung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE102014013947A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS:

Ipc: H01L0027040000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027060000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027060000

Ipc: H01L0029739000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027060000

Effective date: 20120404

Free format text: PREVIOUS MAIN CLASS: H01L0027060000

Ipc: H01L0029739000

Effective date: 20141217

R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee