JP5298521B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5298521B2 JP5298521B2 JP2007324800A JP2007324800A JP5298521B2 JP 5298521 B2 JP5298521 B2 JP 5298521B2 JP 2007324800 A JP2007324800 A JP 2007324800A JP 2007324800 A JP2007324800 A JP 2007324800A JP 5298521 B2 JP5298521 B2 JP 5298521B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- main
- sense
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
それを解決する方法として、メインIGBTに並列に接続されたセンスIGBT方式は、コレクタ−エミッタ間の飽和電圧Vce(sat)が大きくなる問題もなく、広く使われている。このセンスIGBT方式を用いた内燃機関用点火装置について説明する。
図7は、内燃機関用点火装置の回路図である。出力段のメインIGBT51のコレクタがコレクタ端子62を介してイグナイタ用のコイル63の一端と接続し、コイル63の他端は直流電源65と接続されている。
このメインIGBT51とセンスIGBT52が並列接続され、メインIGBT51のコレクタとデプレッションIGBT57のコレクタとセンスIGBT52のコレクタが接続されている。デプレッションIGBT57のエミッタとメインIGBT51のゲートは抵抗59を介して接続されている。センスIGBT52のエミッタはセンス抵抗53の一端と接続されている。
センス抵抗53の一端がオペアンプ54の−入力に接続され、他端が基準電圧55を介してオペアンプ54の+入力に接続され、オペアンプ54の出力がNMOS56のゲートに接続されている。メインIGBT51のコレクタとゲートの間とゲートとエミッタの間に逆接続ダイオード58を接続する。
前記のデプレッションIGBT57は定電流源のような働きをする。また、逆直列ダイオード58はメインIGBT51のゲート・コレクタ接合とゲート・エミッタ接合を過電圧から保護する働きをする。
つぎに回路動作を説明する。ゲート端子60にゲート電圧を入力してメインIGBT51とセンスIGBT52をオン状態にして負荷のイグナイタのコイル63に電流を流す。この電流が一定になるようにセンスIGBT52のエミッタ電極86に接続するセンス抵抗53の電圧をオペアンプ54に入力し、オペアンプ54の出力信号をNMOS56のゲートに入力してメインIGBT51とセンスIGBT52のゲート電圧を制御する。
図8は、センスIGBTとメインIGBTを並列接続した従来の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。以下の説明で、nは導電型がn型、pは導電型がp型であることを表す。ここではIGBTを構成する各領域の不純物濃度については一般的に良く知られている濃度であるので説明は省略する。また不純物濃度の高低についても説明を省略する。
同図(a)の平面図は、pウェル領域71の包絡線71aとpウェル領域81の包絡線81aを示している。
まず、メインIGBT51の主要構成部について説明する。n半導体基板200の表面層にメインIGBT51のpウェル領域71(メインIGBT51のベース領域となる)を形成し、pウェル領域71の表面層にnエミッタ領域72を形成する。nエミッタ領域72とn半導体基板200に挟まれたpウェル領域71上にゲート絶縁膜73を介してゲート電極74を形成する。ゲート電極74上に層間絶縁膜75を形成し、nエミッタ領域72とpウェル領域71に接するエミッタ電極76を形成する。このメインIGBT51は出力段の縦型IGBTである。
つぎに、メインIGBT51とセンスIGBT52に共通の主要構成部について説明する。n半導体基板200の裏面側の表面層にメインIGBT51とセンスIGBT52の共通のnバッファ領域77を形成し、このnバッファ領域77の表面層にメインIGBT51とセンスIGBT52の共通のpコレクタ領域78を形成する。pコレクタ領域78上にメインIGBT51とセンスIGBT52の共通のコレクタ電極79を形成する。
また、センスIGBT52のエミッタ電極86とメインIGBT51のエミッタ電極76の間でセンス抵抗53を接続する。
前記したように、電流検出にセンスIGBT方式を用いたワンチップイグナイタにおいて、センスIGBT52とメインIGBT51の横方向距離Mは、800μm(500μm以上)あれば、動作上の問題は発生しなかった。
この距離が短か過ぎると、定常オン状態でメインIGBT51のコレクタからセンスIGBT52のエミッタ電極86に流れ出たホール電流がセンス電流となってセンス抵抗53を流れる。このホール電流は、センスIGBT52のチャネルを通して流れる正規の電流に重畳される。そのため、センス抵抗で発生した電圧信号は正常な信号に比べて大きくなり、オペアンプ54に正常な信号がフィードバックされなくなる。その結果、メインIGBT51は高精度に制御された電流を流すことができなくなる。
近年、ワンチップイグナイタに、過熱検知や過電圧検知など異常時にメインIGBT51の電流を遮断する付加価値回路が搭載されることが多くなってきた。従来のように付加価値回路を搭載しない場合、メインIGBT51は指定されたタイミングでハードターンオフするため、ターンオフ波形に振動波形が重畳されたとしても点火するタイミングに誤差を生じる訳ではないので問題なかった。
そのため付加価値回路が動作した時にはコイルの二次側64に過電圧が発生しないように、メインIGBT51はソフトターンオフ動作することが求められる。
また、特許文献1には、コレクタ端子とエミッタ端子とゲート端子を有する絶縁ゲート半導体素子と、絶縁ゲート半導体素子に流れる電流が一定値を超えたときにゲート端子の電圧を抑制し電流を制限する電流制限回路と、コレクタの電位を検出する電圧監視回路と、電圧監視回路の出力を受けてゲート端子に流れる電流を制御する制御電流調整回路を備えるイグナイタが開示されている。
また、特許文献2には、イグナイタ点火回路において、電流制限時にコレクタ電圧がゲート電圧よりも高い場合、コレクタ端子からゲート端子に微小電流による電圧が加わるような回路を備えたことにより、電流制限動作開始直後のコレクタ電圧の上昇がゲート電圧を高める方向に作用し、そのゲート電圧の上昇は急激なコレクタ電圧の上昇を抑制する。また振動によるコレクタ電圧の低下では、コレクタ端子からの微小電流によるゲート電圧を高める作用が低下しコレクタ電圧の上昇が抑制されることが開示されている。
付加価値回路が搭載された場合には、異常時にメインIGBT51がソフトターンオフ動作することになるが、図8に示すように、M=800μmの距離ではメインIGBT51のコレクタ電流(ホール電流)の一部がセンスIGBT52のエミッタ電極86へ流れ込み、この電流がセンス抵抗53に流れることになる。そうすると、センスIGBT52のゲート電圧がVth以下であっても、センス抵抗53で発生する電圧が上昇しセンスIGBT52のエミッタ電極86の電圧が上昇する。
エミッタ電極86の電圧が上昇すると、メインIGBT51の電流が増加したのと同様の信号がオペアンプ54に入力されるため、オペアンプ54とNMOS56で構成される制御回路66がメインIGBT51の電流を絞るようにメインIGBT51のゲート電圧を低下させる。
この振動はセンスIGBT52のゲート電圧がVth以下のときでメインIGBT51のターンオフ電流が小さくなった時点で発生する。また、メインIGBT51のコレクタからセンスIGBT52のエミッタ電極86に流れ込むホール電流が大きいとこの振動は大きくなる。
この振動が起こるとコイルの2次側64に過電圧が発生して、指定されたタイミング以外のタイミングでエンジンは誤点火(誤着火)することになる。
尚、前記したように、付加価値回路が搭載されていない場合には、メインIGBT51のコレクタ電流Icの一部がセンスIGBT52のエミッタ電極86に流入してターンオフ波形に振動波形が重畳したとしても、指定されたタイミングでのハードターンオフ動作であるので特に問題はない。
。
この発明の目的は、前記の課題を解決して、メインIGBTからセンスIGBTに流れ込むホール電流を抑制して、ソフトターンオフ時のターンオフ電流波形に振動波形が重畳しないようにした半導体装置を提供することにある。
前記メインセル領域と前記センスセル領域との間には、前記第1ゲート電極および第2ゲート電極とは離れて前記半導体基板の表面に形成された酸化膜を備えた離間領域を有し、
該離間領域を挟んで前記メインセル領域と前記センスセル領域が対向するよう配置され、
前記第1ゲート電極および第2ゲート電極を制御する制御回路領域が、前記メインセル領域に隣接するとともに前記離間領域および前記センスセル領域の周辺に配置され、前記第2半導体領域の平面パターンと前記第4半導体領域の平面パターンの間の最短距離が1500μm以上となる構成にする。
また、前記酸化膜は、前記離間領域側の前記センスセル領域の端部に形成された端部センスセルの第3半導体領域のうち前記離間領域側の表面を覆うとともに前記第3半導体領域表面にて終端し、前記端部センスセルの前記第4半導体領域は、前記酸化膜の終端部とは離間して前記第3半導体領域表面に形成されてもよい。
また、前記メインセルの平面パターンが四角形であり、該四角形の一辺に平行で該四角形の中心を通る中央線上から離すとともに、前記四角形の一辺に垂直な2本の端線のうち一方の端線から中央線側に離間して前記センスセル領域を配置してもよい。
また、前記第1半導体層は、前記メインセル領域を前記第2主面に投影した領域と、前記センスセル領域を前記第2主面に投影した領域に形成されるとともに、前記離間領域を前記第2主面に投影した領域を挟んで離間していてもよい。
また、前記離間領域を前記第2主面に投影した領域には、前記第1半導体層よりも厚さが薄く濃度が低い第2導電型第2半導体層を有してもよい。
また、前記離間領域の前記酸化膜下部には、前記第1半導体領域に接続する第2導電型第5半導体領域が前記第1半導体領域から延在してもよい。
また、前記離間領域の前記酸化膜下部には、前記第3半導体領域に接続する第2導電型第6半導体領域が前記第3半導体領域から延在してもよい。
また、前記半導体基板の第2主面と前記第1半導体層の間にそれぞれと接する第1導電型の第2半導体層を配置してもよい。
また、前記メインセル領域がメインIGBTであり、前記センスセル領域がセンスIGBTであり、前記抵抗体がセンス抵抗であるとよい。
また、前記制御回路領域がオペアンプと複数の横型のMOSFETで構成される制御回路であり、前記センス抵抗で発生した電圧信号を前記制御回路に入力し、該制御回路で前記メインIGBTおよび前記センスIGBTのゲート電圧を制御してもよい。
ソフトターンオフ時の電流波形に振動波形が重畳されなくなることで、イグナイタのコイルの二次側に過電圧が発生しなくなり、付加価値回路が動作した場合でもエンジンが誤点火するのを防止できる。
同図(a)の平面図は、pウェル領域1の包絡線1aとpウェル領域11の包絡線11aを示し、紙面右側はメインIGBT21を示し、紙面左側は、センスIGBTを示す。包絡線1a、11aとは、多数のpウェル領域1、11の最外周の端部を結んだ最外周線である。
まず、メインIGBT21(図7の51に相当)の主要構成部について説明する。n半導体基板100の表面層にメインIGBT21のpウェル領域1(メインIGBT21のベース領域となる)を形成し、pウェル領域1の表面層にnエミッタ領域2を形成する。nエミッタ領域2とn半導体基板100に挟まれたpウェル領域1上にゲート絶縁膜3を介してゲート電極4を形成する。ゲート電極4上に層間絶縁膜5を形成し、nエミッタ領域2とpウェル領域1に接するエミッタ電極6を形成する。このメインIGBT21は出力段の縦型IGBTである。
このセンスIGBT22がメインIGBT21と対向する部分を除いたセンスIGBT22の周辺には、横型のNMOS、PMOSなどからなる回路部が設けられている。この回路部は事故分離で形成されるため、センスIGBT22とは10μm程度離れていればよい。
つぎに、メインIGBT21とセンスIGBT22に共通の主要構成部について説明する。n半導体基板100の裏面側の表面層にメインIGBT21とセンスIGBT22の共通のnバッファ領域7を形成し、このnバッファ領域7の表面層にメインIGBT21とセンスIGBT22の共通のpコレクタ領域8を形成する。pコレクタ領域8上にメインIGBT21とセンスIGBT22の共通のコレクタ電極9を形成する。
前記のメインIGBT21のnエミッタ領域2とセンスIGBT22のnエミッタ領域12の対向する側の最短距離(センスIGBT22とメインIGBT21の横方向距離L)を1500μm以上とすることで、センスIGBT21のエミッタ電極16へのホール電流の流れ込みを大幅に抑えることができる。
その結果、図2に示すようにソフトターンオフ動作でのターンオフ電流波形に振動波形が重畳されなくなり、エミッタ−コレクタ間の電圧波形(Vce波形)が振動しなくなる。尚、図2の縦軸はメインIGBT21のエミッタ−コレクタ間の電圧(Vce)とコレクタ電流(Ic)であり、横軸は時間(t)である。
異常時に付加価値回路が動作して、メインIGBT21が遮断した場合にもソフトターンオフ波形に振動波形が重畳されず、誤点火(誤着火)することがない。
図3は、センスIGBTとメインIGBTの横方向距離Lとセンス電流の関係を示す図である。この図は横方向距離を200μmから2200μmに亘って実験して得られたデータである。横軸の横方向距離は、1500μm未満の場合は図8(b)で示す従来の横方向距離Mであり、1500μm以上の場合は図1(b)で示す本発明の横方向距離Lである。
図3の上側のデータにおいて、従来品であるM=800μm品はセンス電流が120μAであるのに対し、本発明品であるL=1500μm品(発明品1)は40μAであり、L=2200μm品(発明品2)は30μAである。つまり、メインIGBT21からセンスIGBTを離すほどセンス電流は小さくなる。
また、図3から分かるように、メインIGBT21の中心を通る中央線上にセンスIGBTを配置する(上側のデータ)よりも、この中央線から離した位置にセンスIGBT22を配置する方(下側のデータ)がセンス電流は小さくなる。これは、メインIGBT21のコレクタからセンスIGBT22側に染み出す電流が、図1の点線で示すように中央線に近いほど大きくなるからである。そのため、センスIGBT22の配置は中央線から離れたメインIGBT21の上端線上付近か下端線上付近に配置するのが望ましい。そのため、端線上に配置した場合は横方向距離Lを中央線上に配置する場合よりも横方向距離Lを1500μmより小さくすることができる。
尚、図4で示すように、pウェル領域1、11より不純物濃度が高いp+領域25を形成しメインIGBT21およびセンスIGBT22のラッチアップ耐量を向上させたり、酸化膜下の電位を安定させる構造とした場合にも横方向距離Lを1500μm以上とすることで、波形振動が抑制される。
こうすることで、メインIGBT21のpコレクタ領域31からセンスIGBT22への正孔の注入が図1の場合より抑えられて、センスIGBT22とメインIGBT21の横方向距離Kを図1のLより短くすることができる。
nバッファ領域7とpコレクタ層31、32は選択エピタキシャル成長や拡散などで形成することができる。
こうすることで、第2pコレクタ領域33からセンスIGBT22への正孔の注入が図5の場合より増加するが、図1の場合よりは抑えられるので、センスIGBT22とメインIGBT21の横方向距離Jを図1のLより短くすることができる。
尚、nバッファ領域7、第2pコレクタ領域33およびpコレクタ領域31、32は選択エピタキシャル成長や拡散などで形成することができる。
1a、11a pウェル領域の包絡線
2、12 nエミッタ領域
3 ゲート絶縁膜
4、14 ゲート電極
5 層間絶縁膜
6、16 エミッタ電極
7 nバッファ領域
8 pコレクタ領域
9 コレクタ電極
10 nドリフト領域
21 メインIGBT
22 センスIGBT
23 センス抵抗
25 p+領域
31、32 pコレクタ領域
33 第2コレクタ領域
100 n半導体基板
Claims (11)
- 第1導電型の半導体基板と、
該半導体基板の第1主面の表面層に形成された第2導電型の第1半導体領域と、
該第1半導体領域の表面層に形成された第1導電型の第2半導体領域と、
該第2半導体領域と前記半導体基板に挟まれた第1半導体領域上にゲート絶縁膜を介して形成された第1ゲート電極と、
前記第1半導体領域と前記第2半導体領域に接続された第1主電極と、を有し、主たる電流を流すメインセルを複数個含むメインセル領域を備え、
前記半導体基板の第1主面の表面層に前記第1半導体領域と離して形成された第2導電型の第3半導体領域と、
該第3半導体領域の表面層に形成された第1導電型の第4半導体領域と、
該第4半導体領域と前記半導体基板に挟まれた第3半導体領域上に前記ゲート絶縁膜を介して形成された第2ゲート電極と、
前記第3半導体領域と前記第4半導体領域に接続された第2主電極と、を有し、センス電流を流すセンスセルを1つ以上含むセンスセル領域を備え、
前記半導体基板の第2主面側に配置される第2導電型の第1半導体層と、
該第1半導体層と接続された第3主電極と、
前記第2主電極と一端を接続し、他端が前記第1主電極に接続された抵抗体と、を有する半導体装置において、
前記メインセル領域と前記センスセル領域との間には、前記第1ゲート電極および第2ゲート電極とは離れて前記半導体基板の表面に形成される酸化膜を備えた離間領域を有し、
該離間領域を挟んで前記メインセル領域と前記センスセル領域が対向するよう配置され、
前記第1ゲート電極および第2ゲート電極を制御する制御回路領域が、前記メインセル領域に隣接するとともに前記離間領域および前記センスセル領域の周辺に配置され、
前記第2半導体領域の平面パターンと前記第4半導体領域の平面パターンの間の最短距離が1500μm以上であることを特徴とする半導体装置。 - 前記酸化膜は、前記離間領域側の前記メインセル領域の端部に形成された端部メインセルの第1半導体領域のうち前記離間領域側の表面を覆うとともに前記第1半導体領域表面にて終端し、
前記端部メインセルの前記第2半導体領域は、前記酸化膜の終端部とは離間して前記第1半導体領域表面に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記酸化膜は、前記離間領域側の前記センスセル領域の端部に形成された端部センスセルの第3半導体領域のうち前記離間領域側の表面を覆うとともに前記第3半導体領域表面にて終端し、
前記端部センスセルの前記第4半導体領域は、前記酸化膜の終端部とは離間して前記第3半導体領域表面に形成されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記メインセルの平面パターンが四角形であり、
該四角形の一辺に平行で該四角形の中心を通る中央線上から離すとともに、前記四角形の一辺に垂直な2本の端線のうち一方の端線から中央線側に離間して前記センスセル領域を配置することを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。 - 前記第1半導体層は、前記メインセル領域を前記第2主面に投影した領域と、前記センスセル領域を前記第2主面に投影した領域に形成されるとともに、前記離間領域を前記第2主面に投影した領域を挟んで離間していることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 前記離間領域を前記第2主面に投影した領域には、前記第1半導体層よりも厚さが薄く濃度が低い第2導電型第2半導体層を有することを特徴とする請求項5に記載の半導体装置。
- 前記離間領域の前記酸化膜下部には、前記第1半導体領域に接続する第2導電型第5半導体領域が前記第1半導体領域から延在することを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
- 前記離間領域の前記酸化膜下部には、前記第3半導体領域に接続する第2導電型第6半導体領域が前記第3半導体領域から延在するとともに、前記第5半導体領域とは離間することを特徴とする請求項7に記載の半導体装置。
- 前記半導体基板の第2主面と前記第1半導体層の間にそれぞれと接する第1導電型の第2半導体層を配置することを特徴とする請求項1〜8のいずれか一項に記載の半導体装置。
- 前記メインセル領域がメインIGBTであり、前記センスセル領域がセンスIGBTであり、前記抵抗体がセンス抵抗であることを特徴とする請求項1〜9に記載の半導体装置。
- 前記制御回路領域がオペアンプと複数の横型のMOSFETで構成される制御回路を有し、前記センス抵抗で発生した電圧信号を前記制御回路に入力し、該制御回路で前記メインIGBTおよび前記センスIGBTのゲート電圧を制御することを特徴とする請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007324800A JP5298521B2 (ja) | 2007-10-15 | 2007-12-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267332 | 2007-10-15 | ||
JP2007267332 | 2007-10-15 | ||
JP2007324800A JP5298521B2 (ja) | 2007-10-15 | 2007-12-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117786A JP2009117786A (ja) | 2009-05-28 |
JP5298521B2 true JP5298521B2 (ja) | 2013-09-25 |
Family
ID=40784539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007324800A Expired - Fee Related JP5298521B2 (ja) | 2007-10-15 | 2007-12-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5298521B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4877337B2 (ja) | 2009-02-17 | 2012-02-15 | トヨタ自動車株式会社 | 半導体装置 |
JP5447504B2 (ja) | 2009-03-24 | 2014-03-19 | トヨタ自動車株式会社 | 半導体装置 |
US8471291B2 (en) | 2010-05-07 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP5668499B2 (ja) * | 2011-01-27 | 2015-02-12 | 株式会社デンソー | 半導体装置 |
WO2012036247A1 (ja) | 2010-09-17 | 2012-03-22 | 富士電機株式会社 | 半導体装置 |
JP6098041B2 (ja) * | 2012-04-02 | 2017-03-22 | 富士電機株式会社 | 半導体装置 |
JP5900627B2 (ja) * | 2012-08-30 | 2016-04-06 | 富士電機株式会社 | イグナイタ、イグナイタの制御方法および内燃機関用点火装置 |
JP6510310B2 (ja) | 2014-05-12 | 2019-05-08 | ローム株式会社 | 半導体装置 |
JP6805622B2 (ja) * | 2016-08-12 | 2020-12-23 | 富士電機株式会社 | 半導体装置 |
JP6958058B2 (ja) * | 2017-07-21 | 2021-11-02 | 株式会社デンソー | 半導体装置 |
JP7205091B2 (ja) * | 2018-07-18 | 2023-01-17 | 富士電機株式会社 | 半導体装置 |
JP7223543B2 (ja) | 2018-10-05 | 2023-02-16 | ローム株式会社 | 半導体装置 |
JP7363079B2 (ja) * | 2019-04-15 | 2023-10-18 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3156487B2 (ja) * | 1994-03-04 | 2001-04-16 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JP3226075B2 (ja) * | 1994-06-22 | 2001-11-05 | 富士電機株式会社 | たて型mos半導体装置 |
JP3393932B2 (ja) * | 1994-08-24 | 2003-04-07 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JPH09260592A (ja) * | 1996-03-19 | 1997-10-03 | Fuji Electric Co Ltd | 集積回路 |
JP3740008B2 (ja) * | 2000-10-11 | 2006-01-25 | 株式会社日立製作所 | 車載イグナイタ、絶縁ゲート半導体装置及びエンジンシステム |
-
2007
- 2007-12-17 JP JP2007324800A patent/JP5298521B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117786A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5298521B2 (ja) | 半導体装置 | |
JP5900627B2 (ja) | イグナイタ、イグナイタの制御方法および内燃機関用点火装置 | |
KR100644259B1 (ko) | 쌍방향 포토 사이리스터 칩 | |
JP4156717B2 (ja) | 半導体装置 | |
US6268628B1 (en) | Depletion type MOS semiconductor device and MOS power IC | |
US20240170481A1 (en) | Semiconductor device and semiconductor module | |
JP6098041B2 (ja) | 半導体装置 | |
JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002208677A (ja) | 温度検出機能を備える半導体装置 | |
JP2005109394A (ja) | 半導体装置及び半導体装置の駆動回路 | |
JP5716749B2 (ja) | 半導体装置 | |
JP3123309B2 (ja) | センサ素子付き半導体装置 | |
JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
JPH0397269A (ja) | 電流制限回路を内蔵する伝導度変調型mosfet | |
KR20060124561A (ko) | 반도체 집적회로 장치 | |
JPH05190561A (ja) | 半導体装置 | |
JP2005108980A (ja) | 半導体装置 | |
JPH09321150A (ja) | 半導体装置 | |
JPH07176731A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JPH10333756A (ja) | 電子装置並びにその電子装置を有する電子スイッチ装置及びその製造方法 | |
JPS6237816B2 (ja) | ||
JP2021002683A (ja) | 半導体装置および半導体モジュール | |
JPH11274477A (ja) | 絶縁ゲート型半導体装置 | |
CN113661576A (zh) | 半导体装置 | |
JPH0661478A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101115 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |