JPS6237816B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に係わり、特に双方向性の
保護ダイオードに関する。

絶縁ゲート型電界効果トランジスタ（MOSト
ランジスタともいう）においては、ゲート電極に
過大電圧が印加された際に、ゲート絶縁膜の破壊
を防止するため、ゲート及びソース電極間にダイ
オードを逆接続したいわゆる双方向ダイオードよ
りなる保護ダイオードを設けることがある。第１
図は従来の二重拡散型MOSトランジスタ１に保
護ダイオード２を設けた場合を示している。図中
３はＮ型半導体基体、４はこの基体３に拡散で形
成されたＰ型層、５，６及び７はＰ型層４及び基
板３に拡散で形成されたＮ型層、８はＮ型層６と
Ｐ型層４をまたぐように拡散で形成されたＰ型
層、９はＮ型層６に拡散で形成されたＰ型層、１
０は絶縁膜である。ソース電極１１はＮ型層（ソ
ース層）５、Ｐ型層４に接続され、ドレイン電極
１２はＮ型層７に接続され、ゲート電極１３はソ
ース、ドレイン間のゲート絶縁膜上に設けられて
いる。保護ダイオード２の一方の電極１４はＰ型
層９及びゲート電極１３に接続され、他方の電極
１５はＰ型層４，８及びソース電極１１に接続さ
れている。

上記の如く構成された半導体装置にあつては、
ゲート電極１３とソース電極１１間に、正または
負の過大電圧が印加された場合に、PN接合J₁ま
たはJ₂がブレークダウンを起し、ゲート絶縁膜の
破壊を防止する機能があるが、次のような欠点を
有している。即ちこの装置を得るためには、Ｐ型
層４を得る拡散工程、Ｎ型層５〜７を得る拡散工
程、Ｐ型層８，９を得る拡散工程の計３回の拡散
工程が必要であり、従つて基板３の不純物濃度が
下がつてMOSトランジスタの特性に制約がでて
くる。また拡散工程が上記のように多くなること
から、製造工程が複雑になると同時に、歩留が低
下してしまう。

このような欠点をなくすには、エピタキシヤル
ウエハを用いて拡散工程を減らすことが考えられ
るが、エピタキシヤルウエハは高価で、コスト的
に問題がある。

本発明は上記事情に鑑みてなされたもので、第
１導電型半導体基体に島状の第２導電型層を設
け、この層に互に離間する一対の第１導電型層及
び該両層間にこれと同じ導電型の層を設けた保護
ダイオード構成とすることにより、前記従来の問
題点を除去することができる半導体装置を提供し
ようとするものである。

以下図面を参照して本発明の一実施例を説明す
る。第２図において２１はＮ型基板であり、この
基板２１には、拡散によるＰ型層２２，２３が形
成されている。また基板２１には、拡散によるＮ
型層２４が形成され、Ｐ型層２２にはＮ型層２５
が形成され、Ｐ型層２３には、Ｎ型層２６，２７
が離れて形成され、その中間にＮ型層２８が形成
されている。基板２１の表面を覆う絶縁膜２９の
ゲート絶縁膜上には、ゲート電極３０が形成さ
れ、またＮ型層２４上には、絶縁膜２９のコンタ
クト孔を介して該層２４に接続されるドレイン電
極３１が形成され、同様にＮ型層２５、Ｐ型層２
２に接続されるソース電極３２が形成され、Ｎ型
層２６に接続される電極３３が、Ｎ型層２７に接
続される電極３４が形成されている。電極３３は
ゲート電極３０に接続され、電極３４はゲート電
極３２に接続されている。

このようにして、ゲート電極３０の部分にＮチ
ヤネル型MOSトランジスタ３５が、電極３３，
３４間に双方向性保護ダイオード３６が形成され
る。

第３図は保護ダイオード３６を平面的に見た図
であり、Ｎ型層２８はＮ型層２６，２７より長手
形状を有している。このＮ型層２８はどこにも接
続されておらず、フローテイング状態にある。

この保護ダイオード３６は、ゲート電極３０に
正の過大電圧が印加された際にPN接合J₁₁がブレ
ークダウンをおこし、ゲート電極３０に負の過大
電圧が印加された際にPN接合J₁₂がブレークダウ
ンをおこし、MOSトランジスタ３５のゲート絶
縁膜の破壊を防止する。またＮ型層２８は、上記
ブレークダウンが生じた際に、Ｎ型層２６，２７
間の表面に電流が流れるのを阻止し、その部分の
永久破壊を防止する。

次に第２図に示される半導体装置の製造方法の
一例を説明する。まず基板２１の一主面より、公
知の選択拡散技術を用いてＰ型層２２，２３を形
成する。次いで選択拡散により、基板２１にＮ型
層２４を、Ｐ型層２２にＮ型層２５を、Ｐ型層２
３にＮ型層２６〜２８を同時形成する。その後
MOSトランジスタ３５のチヤネル形成領域上に
ゲート絶縁膜を設け、その膜上にゲート電極３０
を設け、更に写真蝕刻技術を用いて絶縁膜２９に
選択的に孔開けし、電極３１〜３４及び所定の電
極配線を行なうものである。

上記の如く構成される半導体装置にあつては、
次の如き利点が具備される。即ちこの装置を得る
ために要する拡散工程は、Ｐ型層２２，２３を得
る拡散工程、Ｎ型層２４〜２８を得る拡散工程の
計２回であり、従つて基板２１の濃度の低下を防
止でき、素子の特性の自由度が増すし、拡散時の
濃度制御も簡単化される。また拡散工程が上記の
ように少なくなるので、工程の簡単化及び歩留の
向上が期待できるし、エピタキシヤルウエハを用
いる必要もないので、コスト低減化も可能であ
る。また従来の保護ダイオードは、ブレークダウ
ン時の電流が表面に集中しやすく、その部分で永
久破壊が生じやすかつたが、第２図のものにあつ
ては、表面電流を阻止するようにＮ型層２８が設
けられているので、破壊を防止できるものであ
る。

なお本発明は上記実施例に限定されるものでは
なく、例えば各半導体層の導電型を逆にした場合
にも適用できる。また実施例ではＮ型層２８の深
さをＮ型層２６，２７と同一としたが、これより
深くしたり、浅くしたりしてもよい。また本発明
の保護ダイオードを設ける素子としては、第２図
の如きMOSトランジスタのみでなく、他の構成
を有したMOSトランジスタでもよく、更にバイ
ポーラ型トランジスタ等保護を要する他の素子の
電極に接続してもよい。

以上説明した如く本発明によれば、素子の特性
向上、製造工程の簡略化が可能であるから、歩留
及び信頼性が向上し、またコスト低減化も可能と
なる半導体装置が提供できるものである。

【図面の簡単な説明】

第１図は従来装置を断面的に示す構成図、第２
図は本発明の一実施例を断面的に示す構成図、第
３図は同構成の一部を平面的に見た図である。 ２１…Ｎ型基板、２３…Ｐ型層、２６，２７，
２８…Ｎ型層、２９…絶縁膜、３３，３４…電
極、３５…MOSトランジスタ、３６…保護ダイ
オード。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型半導体基体と、該基体内に設けら
   れ一主面が前記基体の一主面に露出する第２導電
   型の第１の半導体層と、該層内に互いに離間して
   設けられ一主面がそれぞれ前記第１の半導体層の
   一主面に露出する第１導電型の第２，第３の半導
   体層と、該第２，第３の半導体層間に設けられ一
   主面が前記第１の半導体層の一主面に露出しフロ
   ーテイング状態で配置される第１導電型の第４の
   半導体層とを具備し、前記第２，第３の半導体層
   を、保護を要する他の素子の電極に接続したこと
   を特徴とする半導体装置。 ２ 第２，第３の半導体をMOSトランジスタの
   ゲート，ソース電極に接続したことを特徴とする
   特許請求の範囲１に記載の半導体装置。