JP7363079B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7363079B2
JP7363079B2 JP2019077329A JP2019077329A JP7363079B2 JP 7363079 B2 JP7363079 B2 JP 7363079B2 JP 2019077329 A JP2019077329 A JP 2019077329A JP 2019077329 A JP2019077329 A JP 2019077329A JP 7363079 B2 JP7363079 B2 JP 7363079B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
type
type region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019077329A
Other languages
English (en)
Other versions
JP2020177956A (ja
Inventor
保幸 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019077329A priority Critical patent/JP7363079B2/ja
Priority to CN202010122418.5A priority patent/CN111834441B/zh
Priority to US16/807,115 priority patent/US11121221B2/en
Publication of JP2020177956A publication Critical patent/JP2020177956A/ja
Application granted granted Critical
Publication of JP7363079B2 publication Critical patent/JP7363079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

この発明は、半導体装置に関する。
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。
また、ＭＯＳＦＥＴは、ＩＧＢＴと異なり、ｐ型ベース領域とｎ-型ドリフト領域とのｐｎ接合で形成される寄生ダイオードを、当該ＭＯＳＦＥＴを保護するための還流ダイオードとして使用可能である。このため、ＭＯＳＦＥＴをインバータ用デバイスとして用いた場合に、ＭＯＳＦＥＴに外付けの還流ダイオードを追加して接続することなく使用することができるため、経済性の面でも注目されている。
市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。このため、パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
また、炭化珪素は、化学的に非常に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最大電界強度もシリコンより１桁以上大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。このような炭化珪素の特長は、他のシリコンよりもバンドギャップの広い半導体（以下、ワイドバンドギャップ半導体とする）も有する。
従来の半導体装置の構造について、ワイドバンドギャップ半導体として炭化珪素（ＳｉＣ）を用いたｎチャネル型ＭＯＳＦＥＴを例に説明する。図１６は、従来の半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１６には、センス有効領域１１２ａのｐ型ベース領域１３４ｂとメイン無効領域１０１ｂのｐ型ベース領域１３４ｂ’とを異なるハッチングで示す。図１７，１８は、図１６の活性領域の断面構造を示す断面図である。
図１７には、メイン有効領域１０１ａおよび電流センス部１１２の断面構造（切断線Ｘ１０１－Ｘ１０２－Ｘ１０３－Ｘ１０４－Ｘ１０５における断面構造）を示す。図１８には、メイン有効領域１０１ａ、センス有効領域１１２ａおよび温度センス部１１３の断面構造（切断線Ｘ１０１－Ｘ１０２、切断線Ｘ１０４－Ｘ１０５および切断線Ｙ１０１－Ｙ１０２における断面構造）を示す。
図１６～１８に示す従来の半導体装置１２０は、炭化珪素からなる同一の半導体基板１１０の活性領域１０１に、メイン半導体素子１１１と、当該メイン半導体素子１１１を保護・制御するための１つ以上の回路部を有する。メイン半導体素子１１１は縦型ＭＯＳＦＥＴであり、活性領域１０１の有効領域（以下、メイン有効領域とする）１０１ａに互いに隣接して配置された複数の単位セル（機能単位：不図示）で構成される。
メイン半導体素子１１１のソースパッド１２１ａは、メイン有効領域１０１ａにおいて半導体基板１１０のおもて面上に設けられている。メイン半導体素子１１１を保護・制御するための回路部は、活性領域１０１のうち、メイン有効領域１０１ａを除く領域（以下、メイン無効領域とする）１０１ｂに配置されている。メイン無効領域１０１ｂには、メイン半導体素子１１１の単位セルは配置されていない。
メイン無効領域１０１ｂの表面積は、メイン半導体素子１１１を保護・制御するための回路部を備えない半導体装置（メイン無効領域にゲートパッドのみが配置された半導体装置）のメイン無効領域と比べて広くなっている。メイン半導体素子１１１を保護・制御するための回路部としては、例えば、電流センス部１１２、温度センス部１１３、過電圧保護部（不図示）および演算回路部（不図示）等の高機能部が挙げられる。
電流センス部１１２は、メイン半導体素子１１１と同一構成の単位セルを、メイン半導体素子１１１の単位セル（素子の機能単位）の個数よりも少ない個数で備えた縦型ＭＯＳＦＥＴである。電流センス部１１２は、メイン半導体素子１１１と離れて配置されている。電流センス部１１２は、メイン半導体素子１１１と同じ条件で動作して、メイン半導体素子１１１に流れる過電流（ＯＣ：Ｏｖｅｒ Ｃｕｒｒｅｎｔ）を検出する。
電流センス部１１２の単位セルは、電流センス部１１２の電極パッド（以下、ＯＣパッドとする）１２２の直下の一部の領域（以下、センス有効領域とする）１１２ａに配置されている。ＯＣパッド１２２の直下の、センス有効領域１１２ａを除く領域（以下、センス無効領域とする）１１２ｂは、電流センス部１１２の単位セルが配置されていない領域であり、電流センス部１１２として機能しない。
センス無効領域１１２ｂのほぼ全域において、半導体基板１１０の表面領域にｐ型ベース領域１３４ｂ’が設けられている。ｐ型ベース領域１３４ｂ’とｎ-型ドリフト領域１３２との間のｐ+型領域１６２ｂ’が設けられている。センス無効領域１１２ｂのｐ型ベース領域１３４ｂ’およびｐ+型領域１６２ｂ’は、半導体基板１１０の表面領域のｎ-型領域１３２ｂによりセンス有効領域１１２ａと分離されている。
センス無効領域１１２ｂのｐ型ベース領域１３４ｂ’は、メイン半導体素子１１１のｐ型ベース領域１３４ａに連結され、メイン半導体素子１１１のソース電位に固定されている。また、センス無効領域１１２ｂのｐ型ベース領域１３４ｂ’およびｐ+型領域１６２ｂ’は、メイン無効領域１０１ｂのセンス有効領域１１２ａを除く領域の全域に延在し、ソースパッド１２１ａ以外の電極パッド直下に配置されている。
ソースパッド１２１ａ以外の電極パッドは、メイン無効領域１０１ｂにおいて半導体基板１１０のおもて面上に設けられている。図１６には、ソースパッド１２１ａ、ゲートパッド１２１ｂ、ＯＣパッド１２２、および温度センス部１１３の電極パッド（アノードパッド１２３ａおよびカソードパッド１２３ｂ）を、それぞれＳ、Ｇ、ＯＣ、ＡおよびＫと付す。符号１０２はエッジ終端領域である。
符号１３３ａ～１５０ａ，１６１ａ，１６２ａは、メイン半導体素子１１１を構成するトレンチゲート型ＭＯＳＦＥＴの各部である。符号１３３ｂ～１５０ｂ，１６１ｂ，１６２ｂは、電流センス部１１２を構成するトレンチゲート型ＭＯＳＦＥＴの各部である。符号１３１，１３２，１５１は、それぞれ、メイン半導体素子１１１および電流センス部１１２に共通のｎ+型ドレイン領域、ｎ-型ドリフト領域およびドレイン電極である。
また、大電流化に伴い、半導体基板のおもて面に沿ってチャネルが形成されるプレーナゲート構造と比べて、トレンチの側壁に沿って半導体基板のおもて面と直交する方向にチャネル（反転層）が形成されるトレンチゲート構造はコスト面で有利である。その理由は、トレンチゲート構造が単位面積当たりの単位セル（素子の構成単位）密度を増やすことができるため、単位面積当たりの電流密度を増やすことができるからである。
デバイスの電流密度を増加させた分、単位セルの占有体積に応じた温度上昇率が高くなるため、放電効率の向上と信頼性の安定化とを図るために両面冷却構造が必要になる。さらに信頼性を考慮して、メイン半導体素子である縦型ＭＯＳＦＥＴと同一の半導体基板に、メイン半導体素子を保護・制御するための回路部として電流センス部、温度センス部および過電圧保護部等の高機能部を配置した高機能構造を有することが必要になる。
電流センス部を備えた従来の半導体装置として、メイン半導体素子と同一の半導体基板に電流センス部、温度センス部および過電圧保護部等の高機能部を備えた半導体装置であって、センス無効領域において半導体基板のおもて面上に厚いフィールド絶縁膜を介してゲートパッドや温度センス部などが設けられた装置が提案されている（例えば、下記特許文献１，２参照。）。
特開２０１７－０７９３２４号公報 国際公開第２０１８／１３５１４７号
しかしながら、従来の半導体装置１２０では、メイン無効領域１０１ｂのｐ型ベース領域１３４ｂ’がメイン半導体素子１１１のソース電位に電気的に接続されていることで、メイン無効領域１０１ｂのｐ型ベース領域１３４ｂ’およびｐ+型領域１６２ｂ’とｎ-型ドリフト領域とのｐｎ接合で寄生ダイオードが形成される。センス無効領域１１２ｂのｐ型ベース領域１３４ｂ’はメイン無効領域１０１ｂの、センス有効領域１１２ａを除く領域のほぼ全域にわたって延在しているため、メイン無効領域１０１ｂの表面積が大きくなるほど、メイン無効領域１０１ｂのｐ型ベース領域１３４ｂ’で形成される寄生ダイオードの動作領域が大きくなる。
従来の半導体装置１２０がスイッチングする構成で回路装置に搭載された場合、メイン無効領域１０１ｂのｐ型ベース領域１３４ｂ’で形成される寄生ダイオードは、メイン半導体素子１１１がオフからオンにスイッチングしたときに、メイン半導体素子１１１のｐ型ベース領域１３４ａとｎ-型ドリフト領域１３２とのｐｎ接合で形成される寄生ダイオードとともにターンオフする。このとき、メイン無効領域１０１ｂで発生した正孔（ホール）はセンス有効領域１１２ａに流入して、電流センス部１１２に正孔電流（逆回復電流）が集中する。したがって、メイン無効領域１０１ｂの表面積が大きいほど、電流センス部１１２に大電流が流れて電界集中し、電流センス部１１２が破壊しやすくなる。
この発明は、上述した従来技術による問題点を解消するため、メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１の第１導電型領域は、シリコンよりもバンドギャップの広い半導体からなる半導体基板の内部に設けられている。第１の第２導電型領域は、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられている。第１絶縁ゲート型電界効果トランジスタは、前記第１の第１導電型領域をドリフト領域とし、前記第１の第２導電型領域をベース領域とする。前記第１絶縁ゲート型電界効果トランジスタの第１ソースパッドは、前記半導体基板の第１主面上に設けられ、前記第１の第２導電型領域に電気的に接続されている。
第２の第２導電型領域は、前記半導体基板の第１主面と前記第１の第１導電型領域との間であって、前記第１の第２導電型領域とは異なる領域に設けられている。第２絶縁ゲート型電界効果トランジスタは、前記第１の第１導電型領域をドリフト領域とし、前記第２の第２導電型領域をベース領域とする。前記第２絶縁ゲート型電界効果トランジスタは、前記第１絶縁ゲート型電界効果トランジスタと同じセル構造の複数のセルを、前記第１絶縁ゲート型電界効果トランジスタよりも少ない個数で有する。前記第２絶縁ゲート型電界効果トランジスタの第２ソースパッドは、前記半導体基板の第１主面上に前記第１ソースパッドと離れて設けられ、前記第２の第２導電型領域に電気的に接続されている。前記第１絶縁ゲート型電界効果トランジスタおよび前記第２絶縁ゲート型電界効果トランジスタに共通のドレイン電極は、前記半導体基板の第２主面に電気的に接続されている。
フィールド絶縁膜は、前記第１絶縁ゲート型電界効果トランジスタのセルが配置された第１有効領域と、前記第２絶縁ゲート型電界効果トランジスタのセルが配置された第２有効領域と、を除く無効領域において、前記第１の第２導電型領域の端部を少なくとも覆う。第２の第１導電型領域は、前記無効領域において、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられ、前記第１の第２導電型領域と前記第２の第２導電型領域との間で前記第２有効領域に接し、前記第２有効領域の周囲を囲む。前記無効領域で、前記フィールド絶縁膜の、前記第２の第１導電型領域を覆う第１部分の厚さを、前記第１の第２導電型領域を覆う第２部分の厚さよりも厚くしている。もしくは、前記無効領域のうちの、前記第２の第１導電型領域を除く領域であり、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられて、前記第１の第２導電型領域に電気的に接続され、前記半導体基板の第１主面に平行な方向に、前記第２の第１導電型領域を介して前記第２有効領域に対向する第３の第２導電型領域を備え、フィールド絶縁膜は、前記第１絶縁ゲート型電界効果トランジスタのセルが配置された第１有効領域と、前記第２絶縁ゲート型電界効果トランジスタのセルが配置された第２有効領域と、を除く無効領域において、前記半導体基板の第１主面を覆う。第２の第１導電型領域は、前記無効領域において、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられ、前記第２有効領域に接し、前記第２有効領域の周囲を囲む。前記フィールド絶縁膜の、前記第２の第１導電型領域を覆う第１部分の厚さを、残りの第２部分の厚さよりも厚くしている。
また、この発明にかかる半導体装置は、上述した発明において、前記第２の第１導電型領域の表面積は、前記第２有効領域の表面積以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２の第１導電型領域は、前記第２ソースパッドの直下の、前記第２有効領域を除く領域の全域に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記無効領域において前記半導体基板の第１主面上に、前記第１ソースパッドおよび前記第２ソースパッドと離れて設けられ、前記半導体基板の第１主面と直交する方向に前記半導体基板に対向する１つ以上の電極パッドをさらに備える。前記第２の第１導電型領域は、前記第２ソースパッドの直下から、前記半導体基板の第１主面と直交する方向に少なくとも１つの前記電極パッドに対向する領域まで延在していることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記電極パッドは、前記第１絶縁ゲート型電界効果トランジスタのゲートパッドであることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１絶縁ゲート型電界効果トランジスタの温度を検出するダイオードの前記電極パッドを有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、過電圧から前記第１絶縁ゲート型電界効果トランジスタを保護するダイオードの前記電極パッドを有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記フィールド絶縁膜の前記第１部分の厚さは、前記フィールド絶縁膜の前記第２部分の厚さの１．５倍以上２．５倍以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２絶縁ゲート型電界効果トランジスタは、前記第１絶縁ゲート型電界効果トランジスタに流れる過電流を検出することを特徴とする。
本発明にかかる半導体装置によれば、メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができるという効果を奏する。
実施の形態１にかかる半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１の活性領域の断面構造を示す断面図である。 図１の活性領域の断面構造を示す断面図である。 実施の形態１にかかる半導体装置の等価回路を示す回路図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。 実施の形態２にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。 実施の形態２にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。 実施の形態３にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。 実施例の逆回復耐量による遮断電流の電流量を示す特性図である。 従来の半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１６の活性領域の断面構造を示す断面図である。 図１６の活性領域の断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置は、シリコン（Ｓｉ）よりもバンドギャップが広い半導体（ワイドバンドギャップ半導体）を半導体材料として用いて構成される。実施の形態１にかかる半導体装置の構造について、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた場合を例に説明する。図１は、実施の形態１にかかる半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１には、センス有効領域（第２有効領域）１２ａのｐ型ベース領域（第２の第２導電型領域）３４ｂとメイン無効領域１ｂのｐ型ベース領域（第３の第２導電型領域）３４ｃとを異なるハッチングで示す（図１１，１２，１４においても同様）。
図１に示す実施の形態１にかかる半導体装置２０は、同一の半導体基板（半導体チップ）１０の活性領域１に、メイン半導体素子（第１絶縁ゲート型電界効果トランジスタ）１１と、当該メイン半導体素子１１を保護・制御するための１つ以上の回路部を有する。メイン半導体素子１１は、オン状態で、半導体基板１０の深さ方向Ｚにドリフト電流が流れる縦型ＭＯＳＦＥＴである。メイン半導体素子１１は、ソースパッド（第１ソースパッド）２１ａにより互いに並列接続された複数の単位セル（素子の機能単位）で構成される。
メイン半導体素子１１の単位セルは、半導体基板１０のおもて面に平行な方向に互いに隣接して配置されている。メイン半導体素子１１は、実施の形態１にかかる半導体装置２０の主動作を行う。メイン半導体素子１１は、活性領域１の有効領域（メイン有効領域：第１有効領域）１ａに配置されている。メイン有効領域１ａは、メイン半導体素子１１のオン時にメイン半導体素子１１の主電流が流れる領域である。メイン有効領域１ａは、例えば略矩形状の平面形状を有し、活性領域１の大半の表面積を占めている。
メイン半導体素子１１を保護・制御するための回路部は、例えば、電流センス部（第２絶縁ゲート型電界効果トランジスタ）１２、温度センス部１３、過電圧保護部（不図示）および演算回路部（不図示）等の高機能部であり、活性領域１のメイン無効領域１ｂに配置される。メイン無効領域１ｂは、メイン半導体素子１１の単位セルが配置されていない領域であり、メイン半導体素子１１として機能しない。メイン無効領域１ｂは、例えば略矩形状の平面形状を有し、メイン有効領域１ａとエッジ終端領域２との間に配置される。
エッジ終端領域２は、活性領域１と半導体基板１０の端部との間の領域であり、活性領域１の周囲を囲み、半導体基板１０のおもて面側の電界を緩和して耐圧を保持する。エッジ終端領域２には、例えばフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造等の耐圧構造（不図示）が配置される。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
メイン半導体素子１１のソースパッド（電極パッド）２１ａは、メイン有効領域１ａにおいて半導体基板１０のおもて面上に配置される。メイン半導体素子１１は、他の回路部に比べて電流能力が大きい。このため、メイン半導体素子１１のソースパッド２１ａは、メイン有効領域１ａと略同じ平面形状を有し、メイン有効領域１ａのほぼ全面を覆う。メイン半導体素子１１のソースパッドは、ソースパッド２１ａ以外の電極パッドと離れて配置されている。
ソースパッド２１ａ以外の電極パッドは、エッジ終端領域２から離れて、メイン無効領域１ｂにおいて半導体基板１０のおもて面上に互いに離れて配置される。ソースパッド２１ａ以外の電極パッドとは、メイン半導体素子１１のゲートパッド２１ｂ、電流センス部１２の電極パッド（以下、ＯＣパッド（第２ソースパッド）とする）２２、温度センス部１３の電極パッド（以下、アノードパッドおよびカソードパッドとする）２３ａ，２３ｂ、過電圧保護部の電極パッド（以下、ＯＶパッドとする：不図示）、および演算回路部の電極パッド（不図示）等である。
ソースパッド２１ａ以外の電極パッドは、例えば略矩形状の平面形状であり、後述する端子ピン４８ｂ～４８ｄやワイヤーの接合に必要な表面積を有する。図１には、ソースパッド２１ａ以外の電極パッドがメイン無効領域１ｂとエッジ終端領域２との境界に沿って一列に配置された場合を示す（図１１～１４においても同様）。また、図１には、ソースパッド２１ａ、ゲートパッド２１ｂ、ＯＣパッド２２、アノードパッド２３ａおよびカソードパッド２３ｂを、それぞれＳ、Ｇ、ＯＣ、ＡおよびＫと付した矩形状に図示する（図１１～１４においても同様）。
電流センス部１２は、メイン半導体素子１１と同じ条件で動作して、メイン半導体素子１１に流れる過電流（ＯＣ：Ｏｖｅｒ Ｃｕｒｒｅｎｔ）を検出する機能を有する。電流センス部１２は、メイン半導体素子１１と離れて配置されている。電流センス部１２は、メイン半導体素子１１と同一構成の単位セルを、メイン半導体素子１１の単位セルの個数（例えば１万個程度）よりも少ない個数（例えば１０個程度）で備えた縦型ＭＯＳＦＥＴであり、メイン半導体素子１１よりも表面積が小さい。
電流センス部１２の単位セルは、ＯＣパッド２２の直下の一部の領域（以下、センス有効領域とする）１２ａに配置されている。センス有効領域１２ａは、例えば矩形状の平面形状を有する。電流センス部１２の単位セルは、半導体基板１０のおもて面に平行な方向に互いに隣接して配置される。電流センス部１２の単位セルが互いに隣接する方向は、例えば、メイン半導体素子１１の単位セルが互いに隣接する方向と同じである。電流センス部１２の単位セルは、ＯＣパッド２２により互いに並列接続されている。
また、ＯＣパッド２２の直下において、センス有効領域１２ａを除く領域は、電流センス部１２として機能しないセンス無効領域１２ｂである。センス無効領域１２ｂには、電流センス部１２の単位セルが配置されていない。センス無効領域１２ｂにおいて、半導体基板１０のおもて面の表面領域には、ｎ-型領域（第２の第１導電型領域）３２ｂが設けられている。センス無効領域１２ｂの、ｎ-型領域３２ｂが設けられた部分には、半導体基板１０の裏面からおもて面にわたってｎ型領域（後述するｎ+型出発基板３１、後述するｎ-型ドリフト領域（第１の第１導電型領域）３２およびｎ-型領域３２ｂ：図２参照）のみが配置され、ｐ型領域は配置されていない。
ｎ-型領域３２ｂは、センス有効領域１２ａの周囲を略矩形状に囲む。ｎ-型領域３２ｂは、少なくとも、センス有効領域１２ａと同じ表面積を有する。ｎ-型領域３２ｂの表面積がセンス有効領域１２ａの表面積以上であれば、後述するｐ型ベース領域３４ｃがメイン無効領域１ｂの、ＯＣパッド２２の直下を除く領域からＯＣパッド２２の直下に延在していてもよい。図１には、ＯＣパッド２２の直下にｐ型ベース領域３４ｃが存在せず、センス無効領域１２ｂの全域にｎ-型領域３２ｂが設けられている場合を示す（図１１，１２においても同様）。
例えば、従来構造（図１６，１７参照）では、センス無効領域１１２ｂにおける半導体基板１１０のおもて面の表面領域に設けられたｐ型ベース領域１３４ｂ’は、センス無効領域１１２ｂにおいて半導体基板１１０のおもて面内で電界を均一にして耐圧を向上させる機能を有する。したがって、実施の形態１のようにセンス無効領域１２ｂにｎ-型領域３２ｂが設けられている（ｐ型ベース領域を設けない領域が存在する）場合、従来構造と比べて、ｎ-型領域３２ｂの部分で若干耐圧が低下するが、通常、所定の耐圧マージンを見込んで使用電圧よりも高い耐圧設計がなされるため、支障は生じない。
具体的には、例えば、通常、製品の使用電圧１２００Ｖに対して１７００Ｖ程度で耐圧設計される。センス無効領域１２ｂにｎ-型領域３２ｂが設けられたことで生じる耐圧低下は、従来構造のようにセンス無効領域１１２ｂのほぼ全域にｐ型ベース領域１３４ｂ’が設けられた場合の耐圧の５％程度である。通常行う１７００Ｖ程度の耐圧設計であれば最大でも１００Ｖ程度の耐圧低下で済むため、１６００Ｖ程度の耐圧となり、使用電圧１２００Ｖに対して十分な耐圧マージンを見込むことができる。したがって、センス無効領域１２ｂにｎ-型領域３２ｂが設けられたことによって生じる耐圧低下程度であれば、支障は生じない。
メイン無効領域１ｂの、ＯＣパッド２２の直下を除く領域（電流センス部１２を除く領域）のほぼ全域において、半導体基板１０のおもて面の表面領域にｐ型ベース領域３４ｃが設けられている。メイン無効領域１ｂのｐ型ベース領域３４ｃは、メイン半導体素子１１のｐ型ベース領域（第１の第２導電型領域）３４ａに連結され、メイン半導体素子１１のソース電位に固定されている。メイン無効領域１ｂのｐ型ベース領域３４ｃおよび後述する第２ｐ+型領域６２ｃは、ｎ-型領域３２ｂにより、センス有効領域１２ａのｐ型ベース領域３４ｂおよび第２ｐ+型領域６２ｂと分離されている。
また、メイン無効領域１ｂのｐ型ベース領域３４ｃおよびｐ+型領域６２ｃは、素子分離のためのｐ型領域（不図示）と離れて配置されている。これにより、素子分離のためのｐ型領域に半導体基板１０の裏面側から流れ込む正孔（ホール）が電流センス部１２に集中することを抑制することができる。素子分離のためのｐ型領域とは、エッジ終端領域２に活性領域１の周囲を囲む略矩形状に設けられ、活性領域１とエッジ終端領域２とを電気的に分離する寄生ダイオードをｎ-型ドリフト領域３２とのｐｎ接合で形成するフローティング（浮遊電位）のｐ型領域である。
温度センス部１３は、ダイオードの温度特性を利用してメイン半導体素子１１の温度を検出する機能を有する。温度センス部１３は、アノードパッド２３ａおよびカソードパッド２３ｂの直下に配置されている。温度センス部１３は、例えば、半導体基板１０のおもて面のフィールド絶縁膜（実施の形態１においてはフィールド絶縁膜８０ｃ）上に設けられたポリシリコン（ｐｏｌｙ－Ｓｉ）層で構成されてもよいし、半導体基板１０の内部に形成されたｐ型領域とｎ型領域とのｐｎ接合で形成されてもよい。
過電圧保護部（不図示）は、例えばサージ等の過電圧（ＯＶ：Ｏｖｅｒ Ｖｏｌｔａｇｅ）からメイン半導体素子１１を保護するダイオードである。電流センス部１２、温度センス部１３および過電圧保護部は、演算回路部により制御される。電流センス部１２、温度センス部１３および過電圧保護部の出力信号に基づいてメイン半導体素子１１が制御される。演算回路部は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ：相補型ＭＯＳ）回路など複数の半導体素子で構成される。
次に、実施の形態１にかかる半導体装置２０の活性領域１の断面構造について説明する。図２，３は、図１の活性領域の断面構造を示す断面図である。図２には、メイン有効領域１ａおよび電流センス部１２の断面構造（切断線Ｘ１－Ｘ２－Ｘ３－Ｘ４－Ｘ５における断面構造）を示す。図３には、メイン有効領域１ａ、センス有効領域１２ａおよび温度センス部１３の断面構造（切断線Ｘ１－Ｘ２、切断線Ｘ４－Ｘ５および切断線Ｙ１－Ｙ２における断面構造）を示す。
図２，３では、メイン有効領域１ａおよびセンス有効領域１２ａでそれぞれ単位セルの一部のみを示すが、メイン有効領域１ａおよびセンス有効領域１２ａの単位セルはすべて同じ構造を有する。また、図２，３では、ゲートパッド２１ｂ直下における断面構造を図示省略するが、ゲートパッド２１ｂ直下の断面構造はアノードパッド２３ａおよびカソードパッド２３ｂ直下の断面構造と同じである。図３では、メイン有効領域１ａとセンス有効領域１２ａとの間のセンス無効領域１２ｂを図示省略する。
メイン半導体素子１１は、メイン有効領域１ａにおいて半導体基板１０のおもて面側にＭＯＳゲート（金属－酸化膜－半導体の３層構造からなる絶縁ゲート）を備えた縦型ＭＯＳＦＥＴである。ここでは、メイン半導体素子１１、および、メイン半導体素子１１を保護・制御する回路部がピン状の配線部材（後述する端子ピン４８ａ～４８ｄ）を用いた同一構成の配線構造を有する場合を例に説明するが、ピン状の配線部材に代えて、ワイヤーを用いた配線構造を有していてもよい。
半導体基板１０は、炭化珪素からなるｎ+型出発基板３１上にｎ-型ドリフト領域３２およびｐ型ベース領域３４ａとなる各炭化珪素層７１，７２を順にエピタキシャル成長させたエピタキシャル基板である。メイン半導体素子１１は、半導体基板１０のおもて面側に設けられたｐ型ベース領域３４ａ、ｎ+型ソース領域３５ａ、ｐ++型コンタクト領域３６ａ、トレンチ３７ａ、ゲート絶縁膜３８ａおよびゲート電極３９ａで構成される一般的なＭＯＳゲートを有する。
トレンチ３７ａは、半導体基板１０のおもて面（ｐ型炭化珪素層７２の表面）から深さ方向Ｚにｐ型炭化珪素層７２を貫通してｎ-型炭化珪素層７１に達する。トレンチ３７ａは、例えば、半導体基板１０のおもて面に平行な方向に延びるストライプ状に配置されていてもよいし、半導体基板１０のおもて面側から見てマトリクス状に配置されていてもよい。図２，３には、電極パッド２１ｂ，２３ａ，２３ｂ，２２が並ぶ第１方向Ｘ（図１参照）に延びるストライプ状のトレンチ３７ａを示す。符号Ｙは、半導体チップのおもて面に平行でかつ第１方向と直交する方向である。
トレンチ３７ａの内部には、ゲート絶縁膜３８ａを介してゲート電極３９ａが設けられている。互いに隣り合う２つのトレンチ３７ａ間（メサ領域）において、半導体基板１０のおもて面の表面領域に、ｐ型ベース領域３４ａ、ｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａがそれぞれ選択的に設けられている。ｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａは、半導体基板１０のおもて面とｐ型ベース領域３４ａの間に設けられている。
ｎ+型ソース領域３５ａは、ｐ++型コンタクト領域３６ａよりもトレンチ３７ａ側に設けられている。ｐ++型コンタクト領域３６ａは設けられていなくてもよい。ｐ++型コンタクト領域３６ａが設けられていない場合、ｎ+型ソース領域３５ａよりもトレンチ３７ａから離れた箇所で、ｐ型ベース領域３４ａが半導体基板１０のおもて面まで達し、半導体基板１０のおもて面に露出されている。
半導体基板１０の内部において、ｐ型ベース領域３４ａよりもｎ+型ドレイン領域（ｎ+型出発基板３１）に近い位置に、ｐ型ベース領域３４ａに接して、ｎ-型ドリフト領域３２が設けられている。ｐ型ベース領域３４ａとｎ-型ドリフト領域３２との間に、これらの領域に接して、ｎ型電流拡散領域３３ａが設けられていてもよい。ｎ型電流拡散領域３３ａは、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。
また、半導体基板１０の内部において、ｐ型ベース領域３４ａよりもｎ+型ドレイン領域に近い位置に、第１，２ｐ+型領域６１ａ，６２ａが設けられていてもよい。第１ｐ+型領域６１ａは、ｐ型ベース領域３４ａと離して設けられ、深さ方向Ｚにトレンチ３７ａの底面に対向する。第２ｐ+型領域６２ａは、第１ｐ+型領域６１ａおよびトレンチ３７ａと離してメサ領域に設けられ、ｐ型ベース領域３４ａに接する。第１，２ｐ+型領域６１ａ，６２ａは、トレンチ３７ａの底面にかかる電界を緩和させる機能を有する。
層間絶縁膜４０は、半導体基板１０のおもて面全面に設けられ、ゲート電極３９ａを覆う。メイン半導体素子１１のすべてのゲート電極３９ａは、図示省略する部分で、ゲートランナー（不図示）を介してゲートパッド２１ｂ（図１参照）に電気的に接続されている。ゲートランナーは、エッジ終端領域２において半導体基板のおもて面上にフィールド絶縁膜を介して設けられ、活性領域１の周囲を略矩形状に囲むゲートポリシリコン層である。
層間絶縁膜４０を深さ方向Ｚに貫通して半導体基板１０に達する第１コンタクトホール４０ａには、メイン半導体素子１１のｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａが露出されている。第１コンタクトホール４０ａの内部において、半導体基板１０のおもて面上に、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ2Ｓｉまたは熱的に安定なＮｉＳｉ2：以下、まとめてＮｉＳｉとする）膜４１ａが設けられている。
ＮｉＳｉ膜４１ａは、第１コンタクトホール４０ａの内部において半導体基板１０にオーミック接触し、ｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａに電気的に接続されている。ｐ++型コンタクト領域３６ａが設けられていない場合には、ｐ++型コンタクト領域３６ａに代えて、ｐ型ベース領域３４ａが第１コンタクトホール４０ａに露出され、ＮｉＳｉ膜４１ａに電気的に接続される。
メイン有効領域１ａにおいて、層間絶縁膜４０およびＮｉＳｉ膜４１ａの表面全体に、バリアメタル４６ａが設けられている。バリアメタル４６ａは、バリアメタル４６ａの各金属膜間またはバリアメタル４６ａを挟んで対向する領域間での相互反応を防止する機能を有する。バリアメタル４６ａは、例えば、第１窒化チタン（ＴｉＮ）膜４２ａ、第１チタン（Ｔｉ）膜４３ａ、第２ＴｉＮ膜４４ａおよび第２Ｔｉ膜４５ａを順に積層した積層構造を有していてもよい。
第１ＴｉＮ膜４２ａは、層間絶縁膜４０の表面のみに設けられ、層間絶縁膜４０の表面全体を覆う。第１Ｔｉ膜４３ａは、第１ＴｉＮ膜４２ａおよびＮｉＳｉ膜４１ａの表面に設けられている。第２ＴｉＮ膜４４ａは、第１Ｔｉ膜４３ａの表面に設けられている。第２Ｔｉ膜４５ａは、第２ＴｉＮ膜４４ａの表面に設けられている。バリアメタル４６ａは、例えば、温度センス部１３には設けられていない。
ソースパッド２１ａは、第１コンタクトホール４０ａに埋め込まれ、かつ第２Ｔｉ膜４５ａの表面全面に設けられている。ソースパッド２１ａは、バリアメタル４６ａおよびＮｉＳｉ膜４１ａを介してｎ+型ソース領域３５ａおよびｐ型ベース領域３４ａに電気的に接続され、メイン半導体素子１１のソース電極として機能する。ソースパッド２１ａは、例えば、５μｍ程度の厚さのアルミニウム（Ａｌ）膜またはＡｌ合金膜である。
具体的には、ソースパッド２１ａをＡｌ合金膜とする場合、ソースパッド２１ａは、例えば、シリコンを全体の５％以下程度含むアルミニウム－シリコン（Ａｌ－Ｓｉ）膜であってもよいし、シリコンを全体の５％以下程度および銅（Ｃｕ）を全体の５％以下程度含むアルミニウム－シリコン－銅（Ａｌ－Ｓｉ－Ｃｕ）膜であってもよいし、銅を全体の５％以下程度含むアルミニウム－銅（Ａｌ－Ｃｕ）膜であってもよい。
ソースパッド２１ａ上には、めっき膜４７ａおよびはんだ層（不図示）を介して、端子ピン４８ａの一方の端部が接合されている。端子ピン４８ａの他方の端部は、半導体基板１０のおもて面に対向するように配置された金属バー（不図示）に接合されている。また、端子ピン４８ａの他方の端部は、半導体基板１０を実装したケース（不図示）の外側に露出し、外部装置（不図示）と電気的に接続される。端子ピン４８ａは、所定直径を有する丸棒状（円柱状）の配線部材である。
端子ピン４８ａは、半導体基板１０のおもて面に対して略垂直に立てた状態でめっき膜４７ａにはんだ接合されている。端子ピン４８ａは、ソースパッド２１ａの電位を外部に取り出す外部接続用端子であり、外部の接地電位（最低電位）に接続されている。ソースパッド２１ａの表面のめっき膜４７ａ以外の部分は第１保護膜４９ａで覆われ、めっき膜４７ａと第１保護膜４９ａとの境界は第２保護膜５０ａで覆われている。第１，２保護膜４９ａ，５０ａは例えばポリイミド膜である。
ドレイン電極５１は、半導体基板１０の裏面（ｎ+型出発基板３１の裏面）全面にオーミック接触している。ドレイン電極５１上には、例えば、Ｔｉ膜、ニッケル（Ｎｉ）膜および金（Ａｕ）膜を順に積層した積層構造でドレインパッド（電極パッド：不図示）が設けられている。ドレインパッドは、金属ベース板（不図示）にはんだ接合され、当該金属ベース板を介して冷却フィン（不図示）のベース部に少なくとも一部が接触している。
このように半導体基板１０のおもて面に端子ピン４８ａを接合し、かつ裏面を金属ベース板に接合することで、実施の形態１にかかる半導体装置２０は、半導体基板１０の両面それぞれに冷却構造を備えた両面冷却構造となっている。すなわち、半導体基板１０で発生した熱は、半導体基板１０の裏面に金属ベース板を介して接触させた冷却フィンのフィン部から放熱され、かつ半導体基板１０のおもて面の端子ピン４８ａを接合した金属バーから放熱される。
電流センス部１２は、メイン半導体素子１１の対応する各部と同じ構成のｐ型ベース領域３４ｂ、ｎ+型ソース領域３５ｂ、ｐ++型コンタクト領域３６ｂ、トレンチ３７ｂ、ゲート絶縁膜３８ｂ、ゲート電極３９ｂおよび層間絶縁膜４０を備える。電流センス部１２のＭＯＳゲートの各部は、メイン無効領域１ｂのセンス有効領域１２ａに設けられている。電流センス部１２のｐ型ベース領域３４ｂは、メイン無効領域１ｂのｎ-型領域３２ｂによりメイン半導体素子１１のｐ型ベース領域３４ａと分離されている。
電流センス部１２においても、メイン半導体素子１１と同様に、ｐ++型コンタクト領域３６ｂは設けられていなくてもよい。電流センス部１２は、メイン半導体素子１１と同様に、ｎ型電流拡散領域３３ｂおよび第１，２ｐ+型領域６１ｂ，６２ｂを有していてもよい。電流センス部１２のゲート電極３９ｂは、ゲートランナー（不図示）を介してゲートパッド２１ｂ（図１参照）に電気的に接続されている。電流センス部１２のゲート電極３９ｂは、層間絶縁膜４０に覆われている。
センス有効領域１２ａにおいて層間絶縁膜４０には、深さ方向Ｚに貫通して半導体基板１０に達する第２コンタクトホール４０ｂが設けられている。第２コンタクトホール４０ｂには、電流センス部１２のｎ+型ソース領域３５ｂおよびｐ++型コンタクト領域３６ｂが露出されている。第２コンタクトホール４０ｂの内部には、メイン半導体素子１１と同様に、ｎ+型ソース領域３５ｂおよびｐ++型コンタクト領域３６ｂに電気的に接続されたＮｉＳｉ膜４１ｂが設けられている。
ｐ++型コンタクト領域３６ｂが設けられていない場合には、ｐ++型コンタクト領域３６ｂに代えて、ｐ型ベース領域３４ｂが第２コンタクトホール４０ｂに露出され、ＮｉＳｉ膜４１ｂに電気的に接続される。センス有効領域１２ａにおいて層間絶縁膜４０の表面全面およびＮｉＳｉ膜４１ｂの表面全面に、メイン半導体素子１１と同様にバリアメタル４６ｂが設けられている。符号４２ｂ～４５ｂは、それぞれバリアメタル４６ｂを構成する第１ＴｉＮ膜、第１Ｔｉ膜、第２ＴｉＮ膜および第２Ｔｉ膜である。
ＯＣパッド２２は、第２コンタクトホール４０ｂに埋め込まれるように、バリアメタル４６ｂの表面全面に設けられている。ＯＣパッド２２は、バリアメタル４６ｂおよびＮｉＳｉ膜４１ｂを介して電流センス部１２のｎ+型ソース領域３５ｂおよびｐ型ベース領域３４ｂに電気的に接続されている。ＯＣパッド２２は、電流センス部１２のソース電極として機能する。ＯＣパッド２２は、例えば、ソースパッド２１ａと同じ材料で形成されている。
メイン無効領域１ｂのセンス無効領域１２ｂには、上述したように、半導体基板１０のおもて面の表面領域には、ｎ-型領域３２ｂが選択的に設けられている。センス無効領域１２ｂにおいてｎ-型領域３２ｂを設けた部分は、半導体基板１０の裏面からおもて面にわたってｎ+型出発基板３１、ｎ-型ドリフト領域３２（ｎ-型炭化珪素層７１）およびｎ-型領域３２ｂが順に積層されている。ｎ-型領域３２ｂは、例えばｐ型炭化珪素層７２を深さ方向Ｚに貫通してｎ-型炭化珪素層７１に達する拡散領域であり、半導体基板１０のおもて面の表面領域に設けられている。
メイン無効領域１ｂの、ＯＣパッド２２の直下を除く領域のほぼ全域において、半導体基板１０のおもて面の表面領域に、上述したようにｐ型ベース領域３４ｃが設けられている。ｐ型ベース領域３４ｃは、電流センス部１２のｐ型ベース領域３４ｂと同様に、ｐ型炭化珪素層７２で構成される。ｐ型ベース領域３４ｃと半導体基板１０のおもて面との間に、ｐ++型コンタクト領域３６ｃが設けられていてもよい。ｐ型ベース領域３４ｃとｎ-型ドリフト領域３２との間に、これらの領域３４ｃ，３２に接して、第２ｐ+型領域６２ｃが設けられていてもよい。
メイン無効領域１ｂの、センス有効領域１２ａを除く領域、および、エッジ終端領域２には、半導体基板１０のおもて面上の全面に、フィールド絶縁膜（８０ａ，８０ｂ，８０ｃ）が設けられている。このフィールド絶縁膜は、ｎ-型領域３２ｂを覆う部分（第１部分）８０ｂで、残りの部分（第２部分）８０ａ，８０ｃよりも厚くなっている。図２，３には、フィールド絶縁膜の、メイン有効領域１ａとメイン無効領域１ｂとの境界付近の部分に符号８０ａを付している。メイン無効領域１ｂにおけるフィールド絶縁膜のうち、厚さｔ２の厚い部分に８０ｂを付し、厚さｔ３の薄い部分に８０ｃを付している。
フィールド絶縁膜８０ｂの厚さｔ２は、フィールド絶縁膜８０ａ，８０ｃの厚さｔ１，ｔ３よりも厚い。フィールド絶縁膜８０ｂの厚さｔ２は、フィールド絶縁膜８０ｂの直下において半導体基板１０のおもて面側にかかる電界により絶縁破壊しない程度に厚く設定される。具体的には、フィールド絶縁膜８０ｂの厚さｔ２は、例えば、フィールド絶縁膜８０ａ，８０ｃの厚さｔ１，ｔ３の１．５倍以上２．５倍以下程度で、かつ１μｍ以上程度である。
好ましくは、フィールド絶縁膜８０ｂの厚さｔ２は、フィールド絶縁膜８０ａ，８０ｃの厚さｔ１，ｔ３の２倍程度であることがよい。その理由は、フィールド絶縁膜８０ｂの厚さｔ２を厚くしすぎた場合、フィールド絶縁膜８０ｂとフィールド絶縁膜８０ａ，８０ｃとでフィールド絶縁膜の表面に形成される段差が大きくなり、チップ表面の平坦性が悪くなるからである。
具体的には、フィールド絶縁膜８０ａ，８０ｃの厚さｔ１，ｔ３は、例えば、従来構造（図１７，１８参照）のフィールド絶縁膜１８０ａ～１８０ｃの厚さｔ１０１～ｔ１０３と同じ０．６μｍ以上０．８μｍ以下程度である。フィールド絶縁膜８０ａ，８０ｃの厚さｔ１，ｔ３を例えば０．７μｍ程度とした場合、フィールド絶縁膜８０ｂの厚さｔ２は、例えば１．０μｍ程度であってもよい。
ｎ-型領域３２ｂを覆うフィールド絶縁膜８０ｂの厚さｔ２を厚くするほど、フィールド絶縁膜８０ｂの耐電界性を向上させることができる。このため、フィールド絶縁膜８０ｂの直下において、半導体基板１０のおもて面の表面領域にｐ型ベース領域が設けられていないことによって耐圧低下が生じていても、フィールド絶縁膜８０ｂの絶縁破壊を抑制することができる。
センス無効領域１２ｂにおいて、フィールド絶縁膜８０ｂ上には、センス有効領域１２ａからバリアメタル４６ｂおよびＯＣパッド２２が延在している。センス無効領域１２ｂにおいて、ＯＣパッド２２上に、ソースパッド２１ａ上の配線構造と同じ配線構造で、端子ピン４８ｂが接合される。端子ピン４８ｂは、端子ピン４８ａよりも小さい直径を有する丸棒状（円柱状）の配線部材である。
端子ピン４８ｂは、例えばＯＣパッド２２の電位を外部に取り出す外部接続用端子であり、外部の抵抗体１５（図４参照）を介してＯＣパッド２２を接地電位に接続する。端子ピン４８ｂをセンス無効領域１２ｂに配置することで、端子ピン４８ｂの接合時に生じる圧力が電流センス部１２の単位セルにかかることを抑制可能である。符号４７ｂ，４９ｂ，５０ｂは、それぞれＯＣパッド２２上の配線構造を構成するめっき膜および第１，２保護膜である。
温度センス部１３は、例えば、ｐ型アノード領域であるｐ型ポリシリコン層８１とｎ型カソード領域であるｎ型ポリシリコン層８２とのｐｎ接合で形成されたポリシリコンダイオードである。ｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２は、メイン無効領域１ｂにおいて、フィールド絶縁膜８０ｃ上に設けられている。温度センス部１３は、フィールド絶縁膜８０ｃにより、メイン半導体素子１１および電流センス部１２と電気的に絶縁されている。
フィールド絶縁膜８０ｃ、ｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２は、層間絶縁膜８３に覆われている。アノードパッド２３ａおよびカソードパッド２３ｂは、それぞれ層間絶縁膜８３の第３，４コンタクトホール８３ａ，８３ｂにおいてｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２に接する。アノードパッド２３ａおよびカソードパッド２３ｂの材料は、例えば、ソースパッド２１ａと同じである。
アノードパッド２３ａ上およびカソードパッド２３ｂ上には、それぞれ、ソースパッド２１ａ上の配線構造と同じ配線構造で端子ピン４８ｃ，４８ｄが接合されている。端子ピン４８ｃ，４８ｄは、それぞれアノードパッド２３ａおよびカソードパッド２３ｂの電位を外部に取り出す外部接続用端子である。端子ピン４８ｃ，４８ｄは、所定の直径を有する丸棒状の配線部材である。
符号４７ｃ，４７ｄは、それぞれアノードパッド２３ａ上の配線構造およびカソードパッド２３ｂ上の配線構造を構成するめっき膜である。符号４９ｃ，５０ｃは、それぞれ温度センス部１３上の配線構造を構成する第１，２保護膜である。温度センス部１３の直下において、半導体基板１０のおもて面の表面領域に、メイン無効領域１ｂの上述したｐ型ベース領域３４ｃ、ｐ++型コンタクト領域３６ｃおよび第２ｐ+型領域６２ｃが延在している。
図示省略するが、ゲートパッド２１ｂは、フィールド絶縁膜８０ｃ上に設けられている。ゲートパッド２１ｂとフィールド絶縁膜８０ｃとの間に、バリアメタル４６ａと同じ積層構造でバリアメタルが設けられていてもよい。ゲートパッド２１ｂの材料は、例えばソースパッド２１ａと同じである。ゲートパッド２１ｂ上にも、例えばソースパッド２１ａ上の配線構造と同じ配線構造（不図示）で端子ピンが接合されている。
ゲートパッド部１４の直下にも、アノードパッド２３ａおよびカソードパッド２３ｂの直下と同様に、半導体基板１０のおもて面の表面領域に、ｐ型ベース領域３４ｃ、ｐ++型コンタクト領域３６ｃおよび第２ｐ+型領域６２ｃが延在している。すなわち、メイン無効領域１ｂの、ＯＣパッド２２以外の電極パッドの全面に、深さ方向Ｚに、ｐ型ベース領域３４ｃ、ｐ++型コンタクト領域３６ｃおよび第２ｐ+型領域６２ｃが対向する。
ｐ型ベース領域３４ｃ、ｐ++型コンタクト領域３６ｃおよび第２ｐ+型領域６２ｃは、上述したようにセンス有効領域１２ａとメイン無効領域１ｂのｎ-型領域３２ｂとの表面積比によっては、ＯＣパッド２２の一部に対向する。ｐ型ベース領域３４ｃ、ｐ++型コンタクト領域３６ｃおよび第２ｐ+型領域６２ｃは、例えば、それぞれ、メイン半導体素子１１のｐ型ベース領域３４ａ、ｐ++型コンタクト領域３６ａおよび第２ｐ+型領域６２ａと同じ深さおよび不純物濃度を有する。
実施の形態１にかかる半導体装置２０の動作について説明する。図４は、実施の形態１にかかる半導体装置の等価回路を示す回路図である。図４に示すように、電流センス部１２は、メイン半導体素子１１を構成する複数のＭＯＳＦＥＴの単位セルに並列に接続されている。メイン半導体素子１１に流れるメイン電流に対する電流センス部１２に流れるセンス電流の比率（以下、電流センス比率とする）は、予め設定されている。
電流センス比率は、例えば、メイン半導体素子１１と電流センス部１２とで単位セルの個数を変える等により設定可能である。電流センス部１２には、電流センス比率に応じてメイン半導体素子１１を流れるメイン電流よりも小さいセンス電流が流れる。メイン半導体素子１１のソースは、接地電位の接地点ＧＮＤに接続されている。電流センス部１２のソースと接地点ＧＮＤとの間には、外部部品である抵抗体１５が接続されている。
メイン半導体素子１１のソース電極（ソースパッド２１ａ）に対して正の電圧がドレイン電極５１に印加された状態で、メイン半導体素子１１のゲート電極３９ａにしきい値電圧以上の電圧が印加されると、メイン半導体素子１１のｐ型ベース領域３４ａの、ｎ+型ソース領域３５ａとｎ型電流拡散領域３３ａとに挟まれた部分にｎ型の反転層（チャネル）が形成される。それによって、メイン半導体素子１１のドレインからソースへ向かってメイン電流が流れ、メイン半導体素子１１がオンする。
このとき、メイン半導体素子１１と同じ条件で、電流センス部１２のソース電極（ＯＣパッド２２）に対して正の電圧がドレイン電極５１に印加された状態で、電流センス部１２のゲート電極３９ｂにしきい値電圧以上の電圧が印加されると、センス有効領域１２ａのｐ型ベース領域３４ｂの、ｎ+型ソース領域３５ｂとｎ型電流拡散領域３３ｂとに挟まれた部分にｎ型の反転層が形成される。それによって、電流センス部１２のドレインからソースへ向かってセンス電流が流れ、電流センス部１２がオンする。
センス電流は、電流センス部１２のソースに接続された抵抗体１５を通って接地点ＧＮＤへと流れる。これによって、抵抗体１５で電圧降下が生じる。メイン半導体素子１１に過電流が印加された場合、メイン半導体素子１１に過電流の大きさに応じて電流センス部１２のセンス電流が大きくなり、抵抗体１５での電圧降下も大きくなる。この抵抗体１５での電圧降下の大きさを監視することで、メイン半導体素子１１での過電流を検知可能である。
一方、メイン半導体素子１１のゲート電極３９ａにしきい値電圧未満の電圧が印加されたときには、メイン半導体素子１１の第１，２ｐ+型領域６１ａ，６２ａとｎ型電流拡散領域３３ａおよびｎ-型ドリフト領域３２との間のｐｎ接合が逆バイアスされる。電流センス部１２のゲート電極３９ｂにもしきい値電圧未満の電圧が印加され、電流センス部１２の第１，２ｐ+型領域６１ｂ，６２ｂとｎ型電流拡散領域３３ｂおよびｎ-型ドリフト領域３２との間のｐｎ接合も逆バイアスされる。これによって、メイン半導体素子１１のメイン電流および電流センス部１２のセンス電流が遮断され、メイン半導体素子１１および電流センス部１２はオフ状態を維持する。
メイン半導体素子１１のオフ時に、メイン半導体素子１１のソース電極に対して負の電圧がドレイン電極５１に印加されると、活性領域１のメイン有効領域１ａのｐ型ベース領域３４ａおよび第１，２ｐ+型領域６１ａ，６２ａとｎ型電流拡散領域３３ａおよびｎ-型ドリフト領域３２との間のｐｎ接合で形成される寄生ダイオード１６が導通する。さらに、活性領域１のメイン無効領域１ｂのｐ型ベース領域３４ｃおよび第２ｐ+型領域６２ａとｎ-型ドリフト領域３２との間のｐｎ接合で形成される寄生ダイオード１６が導通する。
電流センス部１２のオフ時にも、電流センス部１２のソース電極に対して負の電圧がドレイン電極５１に印加され、活性領域１のメイン無効領域１ｂのセンス有効領域１２ａのｐ型ベース領域３４ｂおよび第１，２ｐ+型領域６１ｂ，６２ｂとｎ型電流拡散領域３３ｂおよびｎ-型ドリフト領域３２との間のｐｎ接合で形成される寄生ダイオード１７が導通する。エッジ終端領域２の素子分離のためのｐ型領域とｎ-型ドリフト領域３２とのｐｎ接合で形成された寄生ダイオードが導通する。
一方、メイン無効領域１ｂのｎ-型領域３２ｂが配置された領域（図１ではメイン無効領域１ｂのセンス無効領域１２ｂの全域）には、ｐ型ベース領域が設けられていないため、寄生ダイオードが形成されない。このメイン無効領域１ｂの寄生ダイオードが形成されない領域は、センス有効領域１２ａの周囲を囲むように配置されている。このため、メイン半導体素子１１の寄生ダイオード１６と、電流センス部１２の寄生ダイオード１７と、の間に、寄生ダイオードが形成されない領域が存在する。
したがって、メイン半導体素子１１および電流センス部１２がオフからオンにスイッチングして、寄生ダイオードがターンオフしたとき、メイン有効領域１ａのｎ-型ドリフト領域３２中で発生した正孔電流（メイン半導体素子１１の寄生ダイオード１６の逆回復電流）は、メイン無効領域１ｂのｎ-型領域３２ｂにより、電流センス部１２のｐ型ベース領域３４ｂに流れ込みにくく、メイン半導体素子１１のｐ型ベース領域３４ａを通ってソースパッド２１ａへ引き抜かれる。
電流センス部１２のｐ型ベース領域３４ｂを通ってＯＣパッド２２へ引き抜かれる正孔電流を、ほぼ、センス有効領域１２ａ付近のｎ-型ドリフト領域３２中で発生した正孔電流（電流センス部１２の寄生ダイオード１７の逆回復電流）のみとすることができる。これによって、メイン有効領域１ａで発生した正孔電流がセンス有効領域１２ａのｐ型ベース領域３４ｂへ過剰に流れることを抑制することができる。これによって、電流センス部１２にかかる電界を緩和させることができるため、電流センス部１２のＥＳＤ耐量が高くなり、メイン無効領域１ｂの寄生ダイオードの逆回復耐量を高くすることができる。
次に、実施の形態１にかかる半導体装置２０の製造方法について説明する。図５～１０は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図５～１０には、メイン半導体素子１１のみを示すが、メイン半導体素子１１と同一の半導体基板１０に作製（製造）されるすべての素子の各部は例えばメイン半導体素子１１の各部と同時に形成される。電流センス部１２、温度センス部１３およびゲートパッド部１４の各部の形成については図１～３を参照して説明する。
まず、図５に示すように、炭化珪素からなるｎ+型出発基板（半導体ウエハ）３１を用意する。ｎ+型出発基板３１は、例えば窒素（Ｎ）ドープの炭化珪素単結晶基板であってもよい。次に、ｎ+型出発基板３１のおもて面に、ｎ+型出発基板３１よりも低濃度に窒素がドープされたｎ-型炭化珪素層７１をエピタキシャル成長させる。メイン半導体素子１１が耐圧３３００Ｖクラスである場合、ｎ-型炭化珪素層７１の厚さｔ１１は、例えば３０μｍ程度であってもよい。
次に、図６に示すように、フォトリソグラフィおよび例えばＡｌ等のｐ型不純物のイオン注入により、メイン有効領域１ａにおいて、ｎ-型炭化珪素層７１の表面領域に、第１ｐ+型領域６１ａおよびｐ+型領域９１をそれぞれ選択的に形成する。このｐ+型領域９１は、第２ｐ+型領域６２ａの一部である。第１ｐ+型領域６１ａとｐ+型領域９１とは、例えば図１の第１方向Ｘに交互に繰り返し配置される。
互いに隣り合う第１ｐ+型領域６１ａとｐ+型領域９１との間の距離ｄ２は、例えば１．５μｍ程度であってもよい。第１ｐ+型領域６１ａおよびｐ+型領域９１の深さｄ１および不純物濃度は、例えばそれぞれ０．５μｍ程度および５．０×１０18／ｃｍ3程度であってもよい。そして、第１ｐ+型領域６１ａおよびｐ+型領域９１の形成に用いたイオン注入用マスク（不図示）を除去する。
次に、フォトリソグラフィおよび例えば窒素等のｎ型不純物のイオン注入により、メイン有効領域１ａの全域にわたって、ｎ-型炭化珪素層７１の表面領域にｎ型領域９２を形成する。ｎ型領域９２は、例えば、第１ｐ+型領域６１ａとｐ+型領域９１との間に、これらの領域に接して形成される。ｎ型領域９２の深さｄ３および不純物濃度は、例えばそれぞれ０．４μｍ程度および１．０×１０17／ｃｍ3程度であってもよい。
このｎ型領域９２は、ｎ型電流拡散領域３３ａの一部である。ｎ-型炭化珪素層７１の、ｎ型領域９２、第１ｐ+型領域６１ａおよびｐ+型領域９１と、ｎ+型出発基板３１と、に挟まれた部分がｎ-型ドリフト領域３２となる。そして、ｎ型領域９２の形成に用いたイオン注入用マスク（不図示）を除去する。ｎ型領域９２と、第１ｐ+型領域６１ａおよびｐ+型領域９１と、の形成順序を入れ替えてもよい。
次に、図７に示すように、ｎ-型炭化珪素層７１上にさらに例えば窒素等のｎ型不純物をドープしたｎ-型炭化珪素層を例えば０．５μｍの厚さｔ１２でエピタキシャル成長させて、ｎ-型炭化珪素層７１の厚さを厚くする。
次に、フォトリソグラフィおよびＡｌ等のｐ型不純物のイオン注入により、ｎ-型炭化珪素層７１の厚さを増した部分７１ａに、ｐ+型領域９１に達する深さでｐ+型領域９３を選択的に形成する。深さ方向Ｚに互いに隣接するｐ+型領域９１，９３同士が連結されて第２ｐ+型領域６２ａが形成される。ｐ+型領域９３の幅および不純物濃度は、例えばｐ+型領域９１と略同じである。そして、ｐ+型領域９３の形成に用いたイオン注入用マスク（不図示）を除去する。
次に、フォトリソグラフィおよび例えば窒素などのｎ型不純物のイオン注入により、ｎ-型炭化珪素層７１の厚さを増した部分７１ａに、ｎ型領域９２に達する深さでｎ型領域９４を選択的に形成する。ｎ型領域９４の不純物濃度は、例えばｎ型領域９２と略同じである。深さ方向Ｚに互いに隣接するｎ型領域９２，９４同士が連結されてｎ型電流拡散領域３３ａが形成される。ｐ+型領域９３とｎ型領域９４との形成順序を入れ替えてもよい。そして、ｎ型領域９４の形成に用いたイオン注入用マスク（不図示）を除去する。
次に、図８に示すように、ｎ-型炭化珪素層７１上に、例えばＡｌ等のｐ型不純物をドープしたｐ型炭化珪素層７２をエピタキシャル成長させる。ｐ型炭化珪素層７２の厚さｔ１３および不純物濃度は、例えば、それぞれ１．３μｍ程度および４．０×１０17／ｃｍ3程度であってもよい。これにより、ｎ+型出発基板３１上にエピタキシャル成長によりｎ-型炭化珪素層７１およびｐ型炭化珪素層７２を順に積層した半導体基板（半導体ウエハ）１０が形成される。
次に、フォトリソグラフィ、イオン注入およびイオン注入用マスクの除去を１組とする工程を異なる条件で繰り返し行い、ｐ型炭化珪素層７２に、メイン有効領域１ａにおいてｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａをそれぞれ選択的に形成し、メイン無効領域１ｂにおいてｎ-型領域３２ｂ（図２，３参照）を選択的に形成する。ｎ-型領域３２ｂにより、メイン無効領域１ｂの、ＯＣパッド２２の直下を除く領域と、メイン有効領域１ａと、が分離される。
ｎ+型ソース領域３５ａ、ｐ++型コンタクト領域３６ａおよびｎ-型領域３２ｂの形成順序を入れ替えてもよい。メイン有効領域１ａにおいて、ｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａと、ｎ-型炭化珪素層７１と、に挟まれた部分がｐ型ベース領域３４ａとなる。上述した各イオン注入において、例えばレジスト膜や酸化膜をイオン注入用マスクとして用いてもよい。
次に、イオン注入で形成した拡散領域（第１，２ｐ+型領域６１ａ，６２ａ、ｎ型電流拡散領域３３ａ、ｎ+型ソース領域３５ａ、ｐ++型コンタクト領域３６ａおよびｎ-型領域３２ｂ）について、不純物活性化のための例えば１７００℃程度の温度で２分間程度の熱処理（活性化アニール）を行う。活性化アニールは、すべての拡散領域の形成後にまとめて１回行ってもよいし、イオン注入により拡散領域を形成するごとに行ってもよい。
次に、図９に示すように、フォトリソグラフィおよび例えばドライエッチングにより、ｎ+型ソース領域３５ａおよびｐ型ベース領域３４ａを貫通するトレンチ３７ａを形成する。トレンチ３７ａは、例えば、ｎ型電流拡散領域３３ａの内部の第１ｐ+型領域６１ａに達する深さとする。トレンチ３７ａを形成するためのエッチング用マスクには、例えばレジスト膜や酸化膜を用いてもよい。そして、エッチング用マスクを除去する。
次に、図１０に示すように、半導体基板１０の表面およびトレンチ３７ａの内壁に沿ってゲート絶縁膜３８ａを形成する。ゲート絶縁膜３８ａは、例えば、酸素（Ｏ2）雰囲気中において１０００℃程度の温度で形成した熱酸化膜であってもよいし、高温酸化（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）による堆積膜であってもよい。次に、トレンチ３７ａの内部において、ゲート絶縁膜３８ａ上に、ゲート電極３９ａとして例えばリンドープのポリシリコン層を形成する。
メイン半導体素子１１以外のすべての素子（例えば電流センス部１２や、過電圧保護部となる例えば拡散ダイオード、演算回路部を構成するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ：相補型ＭＯＳ））は、上述したメイン半導体素子１１の各部の形成においてメイン半導体素子１１の対応する各部と同時に、半導体基板１０のメイン無効領域１ｂに形成すればよい。
例えば、半導体基板１０に配置される各素子の拡散領域は、メイン半導体素子１１を構成する拡散領域のうちの導電型、不純物濃度および拡散深さの同じ拡散領域と同時に形成すればよい。また、半導体基板１０に配置される素子のゲートトレンチ、ゲート絶縁膜およびゲート電極は、それぞれメイン半導体素子１１のトレンチ３７ａ、ゲート絶縁膜３８ａおよびゲート電極３９ａと同時に形成すればよい。
次に、半導体基板１０のおもて面上に、フィールド絶縁膜８０ａ～８０ｃを所定の厚さｔ１～ｔ３で形成する。このとき、フィールド絶縁膜８０ａ，８０ｃと同じ厚さｔ１，ｔ３でフィールド絶縁膜を形成した後に、フィールド絶縁膜８０ｂとなる部分のみにさらにフィールド絶縁膜を堆積して厚さｔ２のみを厚くしてもよい。または、フィールド絶縁膜８０ｂと同じ厚さｔ２でフィールド絶縁膜を形成した後に、フィールド絶縁膜８０ａ，８０ｃとなる部分のみドライエッチングにより表面領域を選択的に除去して厚さｔ１，ｔ３を薄くしてもよい。
次に、フィールド絶縁膜８０ｃ上に、ｎ型ポリシリコン層８２となる例えばリンドープのポリシリコン層を堆積し、当該ポリシリコン層の一部をｐ型領域にしてｐ型ポリシリコン層８１とする。次に、当該ポリシリコン層をパターニングしてｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２となる部分のみを残す。ｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２の形成と同時に、ゲートランナー（不図示）を形成してもよい。
次に、半導体基板１０のおもて面全面に層間絶縁膜４０，８３を形成する。層間絶縁膜４０，８３は、例えば、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）であってもよい。層間絶縁膜４０，８３の厚さは、例えば１μｍ程度であってもよい。次に、フォトリソグラフィおよびエッチングにより層間絶縁膜４０およびゲート絶縁膜３８ａ，３８ｂを選択的に除去して、第１，２コンタクトホール４０ａ，４０ｂを形成する。
このとき、メイン半導体素子１１のｎ+型ソース領域３５ａおよびｐ++型コンタクト領域３６ａを露出する第１コンタクトホール４０ａを形成する。センス有効領域１２ａに、電流センス部１２のｎ+型ソース領域３５ｂおよびｐ++型コンタクト領域３６ｂを露出する第２コンタクトホール４０ｂを形成する。次に、熱処理により層間絶縁膜４０，８３を平坦化（リフロー）する。
次に、例えばスパッタリングにより、半導体基板１０のおもて面の全面に、第１ＴｉＮ膜４２ａ，４２ｂを形成する。第１ＴｉＮ膜４２ａ，４２ｂは、層間絶縁膜４０，８３の表面全面を覆うとともに、半導体基板１０のおもて面の、第１，２コンタクトホール４０ａ，４０ｂに露出された部分（ｎ+型ソース領域３５ａ，３５ｂおよびｐ++型コンタクト領域３６ａ，３６ｂ）を覆う。
次に、フォトリソグラフィおよびエッチングにより、第１ＴｉＮ膜４２ａ，４２ｂの、第１，２コンタクトホール４０ａ，４０ｂの内部において半導体基板１０を覆う部分を除去して、ｎ+型ソース領域３５ａ，３５ｂおよびｐ++型コンタクト領域３６ａ，３６ｂを再度露出させる。これによって、第１ＴｉＮ膜４２ａ，４２ｂを、バリアメタル４６ａ，４６ｂとして層間絶縁膜４０，８３の表面全面に残す。
次に、例えばスパッタリングにより、第１，２コンタクトホール４０ａ，４０ｂに露出される半導体部（半導体基板１０のおもて面）上にＮｉ膜（不図示）を形成する。このとき、第１ＴｉＮ膜４２ａ，４２ｂ上にもＮｉ膜が形成される。次に、例えば９７０℃程度での熱処理により、Ｎｉ膜の、半導体部との接触箇所をシリサイド化して、半導体部にオーミック接触するＮｉＳｉ膜４１ａ，４１ｂを形成する。
このニッケルのシリサイド化のための熱処理時、層間絶縁膜４０，８３とＮｉ膜との間に第１ＴｉＮ膜４２ａ，４２ｂが配置されていることで、Ｎｉ膜中のニッケル原子の層間絶縁膜４０，８３内への拡散を防止することができる。Ｎｉ膜の、層間絶縁膜４０，８３上の部分は、半導体部に接触していないため、シリサイド化されない。その後、Ｎｉ膜の、層間絶縁膜４０，８３上の部分を除去し、層間絶縁膜４０，８３を露出させる。
次に、半導体基板１０の裏面に、例えばＮｉ膜を形成する。次に、例えば９７０℃程度での熱処理により、Ｎｉ膜をシリサイド化し、ドレイン電極５１として、半導体部（半導体基板１０の裏面）にオーミック接触するＮｉＳｉ膜を形成する。ドレイン電極５１となるＮｉＳｉ膜を形成する際のシリサイド化のための熱処理は、半導体基板１０のおもて面のＮｉＳｉ膜４１ａ，４１ｂを形成するための熱処理と同時に行ってもよい。
次に、スパッタリングにより、半導体基板１０のおもて面上に、バリアメタル４６ａ，４６ｂとなる第１Ｔｉ膜４３ａ，４３ｂ、第２ＴｉＮ膜４４ａ，４４ｂおよび第２Ｔｉ膜４５ａ，４５ｂと、ソースパッド２１ａ、ゲートパッド２１ｂおよびＯＣパッド２２となるＡｌ膜（またはＡｌ合金膜）と、を順に積層する。Ａｌ膜の厚さは、例えば５μｍ以下程度である。
次に、フォトリソグラフィおよびエッチングにより、半導体基板１０のおもて面上に堆積した金属膜をパターニングして、バリアメタル４６ａ，４６ｂ、ソースパッド２１ａ、ゲートパッド２１ｂ、ＯＣパッド２２、過電圧保護部のＯＶパッド（不図示）、および演算回路部の電極パッド（不図示）となる部分を残す。この半導体基板１０のおもて面上の金属膜の形成は、温度センス部１３を例えばレジストマスクで覆った状態で行う。
次に、温度センス部１３を覆うレジストマスクを除去した後、フォトリソグラフィおよびエッチングにより層間絶縁膜８３を選択的に除去して第３，４コンタクトホール８３ａ，８３ｂを形成し、第３，４コンタクトホール８３ａ，８３ｂにそれぞれｐ型ポリシリコン層８１およびｎ型ポリシリコン層８２を露出させる。次に、熱処理により層間絶縁膜８３を平坦化する。
次に、第３，４コンタクトホール８３ａ，８３ｂに埋め込むように、半導体基板１０のおもて面上にＡｌ膜（またはＡｌ合金膜）を形成してパターニングすることで、温度センス部１３のアノードパッド２３ａおよびカソードパッド２３ｂを形成する。次に、例えばスパッタリングにより、ドレイン電極５１の表面に、例えばＴｉ膜、Ｎｉ膜および金（Ａｕ）膜を順に積層してドレインパッド（不図示）を形成する。
次に、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、半導体基板１０のおもて面をポリイミド膜で保護する。次に、フォトリソグラフィおよびエッチングにより当該ポリイミド膜を選択的に除去して、電極パッドをそれぞれ覆う第１保護膜４９ａ～４９ｃを形成するとともに、これら第１保護膜４９ａ～４９ｃを開口する。
次に、一般的なめっき前処理の後、一般的なめっき処理により、電極パッド２１ａ，２１ｂ，２２，２３ａ，２３ｂの、第１保護膜４９ａ～４９ｃの開口部に露出する部分にめっき膜４７ａ～４７ｄを形成する。このとき、第１保護膜４９ａ～４９ｃは、めっき膜４７ａ～４７ｄの濡れ広がりを抑制するマスクとして機能する。めっき膜４７ａ～４７ｄの厚さは、例えば５μｍ程度であってもよい。
次に、例えばＣＶＤ法により、めっき膜４７ａ～４７ｄと第１保護膜４９ａ～４９ｃとの各境界を覆う第２保護膜５０ａ～５０ｃとなるポリイミド膜を形成する。次に、めっき膜４７ａ～４７ｄ上に、それぞれはんだ層（不図示）により端子ピン４８ａ～４８ｄを接合する。このとき、第２保護膜５０ａ～５０ｃは、はんだ層の濡れ広がりを抑制するマスクとして機能する。
その後、半導体基板１０をダイシング（切断）して個々のチップ状に個片化することで、図１～３に示す半導体装置２０が完成する。
以上、説明したように、実施の形態１によれば、活性領域のメイン無効領域のＯＣパッドの直下の一部に電流センス部の単位セルを配置してセンス有効領域とし、かつメイン無効領域のＯＣパッドの直下において、センス有効領域の周囲を囲む領域を、電流センス部の単位セルを配置しないセンス無効領域とする。センス無効領域には、ｐ型ベース領域を配置せず、ｎ型領域のみを配置する。これによって、メイン無効領域のＯＣパッドの直下において、センス有効領域のみに寄生ダイオードが形成され、センス無効領域には寄生ダイオードが形成されない。
すなわち、メイン有効領域のメイン半導体素子の寄生ダイオードと、センス有効領域の電流センス部の寄生ダイオードと、の間には、寄生ダイオードが形成されないセンス無効領域が存在する。このため、メイン半導体素子および電流センス部が同時にオフからオンにスイッチングし、メイン半導体素子および電流センス部の寄生ダイオードが同時にターンオフしたときに、メイン有効領域で発生した正孔電流（メイン半導体素子の寄生ダイオードの逆回復電流）が電流センス部に流れ込むことを抑制することができ、メイン無効領域での寄生ダイオードの逆回復耐量を向上させることができる。
また、実施の形態１によれば、半導体基板のおもて面の表面領域にｎ-型領域のみを配置したセンス無効領域において、フィールド絶縁膜の、ｎ-型領域を覆う部分の厚さを厚くすることで、ｎ-型領域を覆う部分でフィールド絶縁膜の耐電界性を向上させることができる。このため、フィールド絶縁膜の、ｎ-型領域を覆う部分の直下において、半導体基板のおもて面の表面領域にｐ型ベース領域が設けられていないことによって耐圧低下が生じていても、フィールド絶縁膜の絶縁破壊を抑制することができる。
また、実施の形態１によれば、センス無効領域における半導体基板のおもて面の表面領域にｎ-型領域のみが配置されていることで、メイン半導体素子の最もセンス無効領域側の第２ｐ+型領域の、センス無効領域側の端部にかかる電界が緩和される。また、センス無効領域における半導体基板のおもて面の表面領域にｎ-型領域のみが配置されていることで、電流センス部の最もセンス無効領域側の第２ｐ+型領域の、センス無効領域側の端部にかかる電界が緩和される。これにより、センス無効領域での耐圧を向上させることができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置について説明する。図１１～１３は、実施の形態２にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。実施の形態２にかかる半導体装置２０’は、メイン無効領域１ｂにおけるｐ型ベース領域３４ｃ’およびｎ-型領域３２ｂ’を配置する範囲が実施の形態１にかかる半導体装置２０（図１～３参照）と異なる。
したがって、図示省略するが、実施の形態２において、メイン無効領域１ｂの、センス有効領域１２ａを除く領域における半導体基板１０のおもて面上の全面に設けられたフィールド絶縁膜のうち、ｐ型ベース領域３４ｃ’を覆う、厚さｔ２の厚いフィールド絶縁膜８０ｃと、ｎ-型領域３２ｂ’を覆う、厚さｔ３の薄いフィールド絶縁膜８０ｂと、の配置も実施の形態１と異なる。
具体的には、図１１に示すように、ｐ型ベース領域３４ｃ’は、メイン無効領域１ｂの、ＯＣパッド２２およびアノードパッド２３ａの直下を除く領域のほぼ全域において、半導体基板１０のおもて面の表面領域に設けられていてもよい。この場合、ｎ-型領域３２ｂ’は、メイン無効領域１ｂの、ＯＣパッド２２およびアノードパッド２３ａの直下のほぼ全域において、半導体基板１０のおもて面の表面領域に設けられる。
また、図１２に示すように、ｐ型ベース領域３４ｃ’は、メイン無効領域１ｂの、ＯＣパッド２２、アノードパッド２３ａおよびカソードパッド２３ｂの直下を除く領域のほぼ全域において、半導体基板１０のおもて面の表面領域に設けられていてもよい。この場合、ｎ-型領域３２ｂ’は、メイン無効領域１ｂの、ＯＣパッド２２、アノードパッド２３ａおよびカソードパッド２３ｂの直下のほぼ全域において、半導体基板１０のおもて面の表面領域に設けられる。
また、図１３に示すように、ｐ型ベース領域３４ｃ’を設けずに、メイン無効領域１ｂの、センス有効領域１２ａの直下を除く領域のほぼ全域において、半導体基板１０のおもて面の表面領域にｎ-型領域３２ｂ’が設けられていてもよい。この場合、メイン無効領域１ｂおよびエッジ終端領域２のうち、エッジ終端領域２にのみ、半導体基板１０のおもて面の表面領域に、素子分離のためのｐ型領域が設けられる。
図示省略するが、メイン無効領域１ｂの、すべての電極パッド（ゲートパッド２１ｂ、ＯＣパッド２２、アノードパッド２３ａおよびカソードパッド２３ｂ）の直下のほぼ全域において、半導体基板１０のおもて面の表面領域にｎ-型領域３２ｂ’が設けられていてもよい。この場合、ｐ型ベース領域３４ｃ’は、メイン無効領域１ｂの、電極パッドの直下を除く領域において半導体基板１０のおもて面の表面領域に設けられる。
メイン無効領域１ｂにおけるｐ型ベース領域３４ｃ’の表面積とｎ-型領域３２ｂ’の表面積との比率は、メイン無効領域１ｂに形成される寄生ダイオード１７（図４参照）の順方向電圧と逆回復耐量とのトレードオフ関係で決まる。ｐ型ベース領域３４ｃ’の表面積を広くするほど、メイン無効領域１ｂに形成される寄生ダイオード１７の順方向電圧を高くすることができる。ｎ-型領域３２ｂの表面積を広くするほど、メイン無効領域１ｂに形成される寄生ダイオード１７の逆回復耐量を高くすることができる。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、メイン無効領域において半導体基板のおもて面の表面領域に選択的に形成されたｐ型ベース領域とｎ-型領域との表面積比率を種々変更することにより、メイン無効領域に形成される寄生ダイオードの順方向電圧と逆回復耐量とのトレードオフ関係をそれぞれ許容範囲内で種々変更することができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置について説明する。図１４は、実施の形態３にかかる半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。実施の形態３にかかる半導体装置９０が実施の形態１にかかる半導体装置２０（図１～３参照）と異なる点は、メイン無効領域１ｂ付近のｎ-型ドリフト領域３２中で発生した正孔電流を接地電位の接地点ＧＮＤへ引き抜く金属電極（以下、引き抜き電極とする）１８を備える点である。
引き抜き電極１８は、メイン無効領域１ｂにおいて半導体基板１０のおもて面上に設けられ、ｐ型ベース領域３４ｃに電気的に接続されている。引き抜き電極１８は、ソースパッド２１ａの電位（ソース電位：接地電位）に固定されている。引き抜き電極１８は、例えば、ゲートパッド２１ｂとゲート金属電極（不図示）との連結部１９が配置された部分を除く、メイン無効領域１ｂの外周部に設けられている。ゲート金属電極は、ゲートランナー上に設けられ、ゲートランナーに電気的に接続された金属層である。
引き抜き電極１８は、活性領域１の寄生ダイオード１６，１７（図４参照）がターンオフしたときに、メイン有効領域１ａやエッジ終端領域２のｎ-型ドリフト領域３２中で発生してメイン無効領域１ｂへ流れ込む正孔電流を、ｐ型ベース領域３４ｃを介して接地電位の接地点ＧＮＤへ引き抜く機能を有する。図１４には、引き抜き電極１８の内周を破線で示す。引き抜き電極１８の外周はメイン無効領域１ｂの外周と同じである。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、メイン無効領域のｐ型ベース領域に電気的に接続された引き抜き電極を設けることで、活性領域の寄生ダイオードがターンオフしたときに、メイン無効領域へ流れ込む正孔電流を引き抜き電極から引き抜くことができるため、メイン無効領域での寄生ダイオードの逆回復耐量をさらに向上させることができる。
（実施例）
次に、実施の形態１にかかる半導体装置２０の逆回復耐量について検討した。図１５は、実施例の逆回復耐量による遮断電流の電流量を示す特性図である。上述した実施の形態１にかかる半導体装置２０（以下、実施例とする：図１参照）と、従来の半導体装置１２０（以下、従来例とする：図１６参照）と、で活性領域の寄生ダイオードのターンオフ時に、メイン有効領域のｐ型ベース領域を通ってソースパッドへ引き抜かれる正孔電流（遮断電流）の電流量を比較した結果を図１５に示す。
図１５に示すように、実施例においては、従来例と比べて、活性領域１の寄生ダイオード１６，１７（図４参照）のターンオフ時に、メイン有効領域１ａのｐ型ベース領域３４ａを通ってソースパッド２１ａへ引き抜かれる正孔電流の電流量が多くなることが確認された。実施例においては、センス有効領域１２ａの周囲を囲むようにメイン無効領域１ｂにｎ-型領域３２ｂが配置されていることで、メイン無効領域１ｂ付近で発生した正孔電流がセンス有効領域１２ａへ流れ込みにくく、メイン無効領域１ｂの寄生ダイオード１７の逆回復耐量が向上したからである。
図示省略するが、実施の形態２，３にかかる半導体装置２０’，９０においても、実施例と同様の効果が得られることが発明者により確認されている。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、トレンチゲート構造に代えて、プレーナゲート構造を設けてもよい。また、炭化珪素を半導体材料にすることに代えて、炭化珪素以外のワイドバンドギャップ半導体を半導体材料とした場合においても本発明を適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置は、メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置に有用であり、特にメイン半導体素子として機能しないメイン無効領域の表面積を大きく設定する必要のある半導体装置に適している。
１ 活性領域
１ａ メイン有効領域
１ｂ メイン無効領域
２ エッジ終端領域
１０ 半導体基板
１１ メイン半導体素子
１２ 電流センス部
１２ａ センス有効領域
１２ｂ センス無効領域
１３ 温度センス部
１４ ゲートパッド部
１５ 抵抗体
１６ メイン半導体素子の寄生ダイオード
１７ 電流センス部の寄生ダイオード
１８ 引き抜き電極
１９ ゲートパッドとゲート金属電極との連結部
２０，２０’，９０ 半導体装置
２１ａ ソースパッド（電極パッド）
２１ｂ ゲートパッド（電極パッド）
２２ ＯＣパッド（電極パッド）
２３ａ アノードパッド（電極パッド）
２３ｂ カソードパッド（電極パッド）
３１ ｎ+型出発基板
３２ ｎ-型ドリフト領域
３２ｂ，３２ｂ’ ｎ-型領域
３３ａ，３３ｂ ｎ型電流拡散領域
３４ａ，３４ｂ，３４ｃ，３４ｃ’ ｐ型ベース領域
３５ａ，３５ｂ ｎ+型ソース領域
３６ａ，３６ｂ，３６ｃ ｐ++型コンタクト領域
３７ａ，３７ｂ トレンチ
３８ａ，３８ｂ ゲート絶縁膜
３９ａ，３９ｂ ゲート電極
４０，８３ 層間絶縁膜
４０ａ，４０ｂ，８３ａ，８３ｂ コンタクトホール
４１ａ，４１ｂ ＮｉＳｉ膜
４２ａ，４２ｂ 第１ＴｉＮ膜
４３ａ，４３ｂ 第１Ｔｉ膜
４４ａ，４４ｂ 第２ＴｉＮ膜
４５ａ，４５ｂ 第２Ｔｉ膜
４６ａ，４６ｂ バリアメタル
４７ａ～４７ｄ めっき膜
４８ａ～４８ｄ 端子ピン
４９ａ～４９ｃ 第１保護膜
５０ａ～５０ｃ 第２保護膜
５１ ドレイン電極
６１ａ，６１ｂ，６２ａ～６２ｃ，９１，９３ ｐ+型領域
７１ ｎ-型炭化珪素層
７１ａ ｎ-型炭化珪素層の厚さを増した部分
７２ ｐ型炭化珪素層
８０ａ～８０ｃ フィールド絶縁膜
８１ ｐ型ポリシリコン層
８２ ｎ型ポリシリコン層
９２，９４ ｎ型領域
ＧＮＤ 接地点
Ｘ 半導体チップのおもて面に平行な方向（第１方向）
Ｙ 半導体チップのおもて面に平行でかつ第１方向と直交する方向（第２方向）
Ｚ 深さ方向
ｄ１ ｐ+型領域の深さ
ｄ２ ｐ+型領域間の距離
ｄ３ ｎ型領域の深さ
ｔ１～ｔ３ フィールド絶縁膜の厚さ
ｔ１１ ｎ-型炭化珪素層の、ｎ+型出発基板上に最初に積層する厚さ
ｔ１２ ｎ-型炭化珪素層の、厚さを増した部分の厚さ
ｔ１３ ｐ型炭化珪素層の厚さ

Claims (10)

  1. シリコンよりもバンドギャップの広い半導体からなる半導体基板と、
    前記半導体基板の内部に設けられた第１の第１導電型領域と、
    前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられた第１の第２導電型領域と、
    前記第１の第１導電型領域をドリフト領域とし、前記第１の第２導電型領域をベース領域とする第１絶縁ゲート型電界効果トランジスタと、
    前記半導体基板の第１主面上に設けられ、前記第１の第２導電型領域に電気的に接続された、前記第１絶縁ゲート型電界効果トランジスタの第１ソースパッドと、
    前記半導体基板の第１主面と前記第１の第１導電型領域との間であって、前記第１の第２導電型領域とは異なる領域に設けられた第２の第２導電型領域と、
    前記第１の第１導電型領域をドリフト領域とし、前記第２の第２導電型領域をベース領域とし、前記第１絶縁ゲート型電界効果トランジスタと同じセル構造の複数のセルを、前記第１絶縁ゲート型電界効果トランジスタよりも少ない個数で有する第２絶縁ゲート型電界効果トランジスタと、
    前記半導体基板の第１主面上に前記第１ソースパッドと離れて設けられ、前記第２の第２導電型領域に電気的に接続された、前記第２絶縁ゲート型電界効果トランジスタの第２ソースパッドと、
    前記半導体基板の第２主面に電気的に接続された、前記第１絶縁ゲート型電界効果トランジスタおよび前記第２絶縁ゲート型電界効果トランジスタに共通のドレイン電極と、
    前記第１絶縁ゲート型電界効果トランジスタのセルが配置された第１有効領域と、前記第２絶縁ゲート型電界効果トランジスタのセルが配置された第２有効領域と、を除く無効領域において、前記第１の第２導電型領域の端部を少なくとも覆うフィールド絶縁膜と、
    前記無効領域において、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられ、前記第１の第２導電型領域と前記第２の第２導電型領域との間で前記第２有効領域に接し、前記第２有効領域の周囲を囲む第２の第１導電型領域と、
    を備え、
    前記無効領域で、前記フィールド絶縁膜の、前記第２の第１導電型領域を覆う第１部分の厚さを、前記第１の第２導電型領域を覆う第２部分の厚さよりも厚くしたことを特徴とする半導体装置。
  2. シリコンよりもバンドギャップの広い半導体からなる半導体基板と、
    前記半導体基板の内部に設けられた第１の第１導電型領域と、
    前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられた第１の第２導電型領域と、
    前記第１の第１導電型領域をドリフト領域とし、前記第１の第２導電型領域をベース領域とする第１絶縁ゲート型電界効果トランジスタと、
    前記半導体基板の第１主面上に設けられ、前記第１の第２導電型領域に電気的に接続された、前記第１絶縁ゲート型電界効果トランジスタの第１ソースパッドと、
    前記半導体基板の第１主面と前記第１の第１導電型領域との間であって、前記第１の第２導電型領域とは異なる領域に設けられた第２の第２導電型領域と、
    前記第１の第１導電型領域をドリフト領域とし、前記第２の第２導電型領域をベース領域とし、前記第１絶縁ゲート型電界効果トランジスタと同じセル構造の複数のセルを、前記第１絶縁ゲート型電界効果トランジスタよりも少ない個数で有する第２絶縁ゲート型電界効果トランジスタと、
    前記半導体基板の第１主面上に前記第１ソースパッドと離れて設けられ、前記第２の第２導電型領域に電気的に接続された、前記第２絶縁ゲート型電界効果トランジスタの第２ソースパッドと、
    前記第１絶縁ゲート型電界効果トランジスタのセルが配置された第１有効領域と、前記第２絶縁ゲート型電界効果トランジスタのセルが配置された第２有効領域と、を除く無効領域において、前記半導体基板の第１主面を覆うフィールド絶縁膜と、
    前記無効領域において、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられ、前記第２有効領域に接し、前記第２有効領域の周囲を囲む第２の第１導電型領域と、
    前記無効領域のうちの、前記第２の第１導電型領域を除く領域であり、前記半導体基板の第１主面と前記第１の第１導電型領域との間に設けられて、前記第１の第２導電型領域に電気的に接続され、前記半導体基板の第１主面に平行な方向に、前記第２の第１導電型領域を介して前記第２有効領域に対向する第３の第２導電型領域と、
    前記半導体基板の第２主面に電気的に接続された、前記第１絶縁ゲート型電界効果トランジスタおよび前記第２絶縁ゲート型電界効果トランジスタに共通のドレイン電極と、
    を備え、
    前記フィールド絶縁膜の、前記第２の第１導電型領域を覆う第１部分の厚さを、残りの第２部分の厚さよりも厚くしたことを特徴とする半導体装置。
  3. 前記第２の第１導電型領域の表面積は、前記第２有効領域の表面積以上であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の第１導電型領域は、前記第２ソースパッドの直下の、前記第２有効領域を除く領域の全域に設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記無効領域において前記半導体基板の第１主面上に、前記第１ソースパッドおよび前記第２ソースパッドと離れて設けられ、前記半導体基板の第１主面と直交する方向に前記半導体基板に対向する１つ以上の電極パッドをさらに備え、
    前記第２の第１導電型領域は、前記第２ソースパッドの直下から、前記半導体基板の第１主面と直交する方向に少なくとも１つの前記電極パッドに対向する領域まで延在していることを特徴とする請求項４に記載の半導体装置。
  6. 前記電極パッドは、前記第１絶縁ゲート型電界効果トランジスタのゲートパッドであることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１絶縁ゲート型電界効果トランジスタの温度を検出するダイオードの前記電極パッドを有することを特徴とする請求項５に記載の半導体装置。
  8. 過電圧から前記第１絶縁ゲート型電界効果トランジスタを保護するダイオードの前記電極パッドを有することを特徴とする請求項５に記載の半導体装置。
  9. 前記フィールド絶縁膜の前記第１部分の厚さは、前記フィールド絶縁膜の前記第２部分の厚さの１．５倍以上２．５倍以下であることを特徴とする請求項１～８のいずれか一つに記載の半導体装置。
  10. 前記第２絶縁ゲート型電界効果トランジスタは、前記第１絶縁ゲート型電界効果トランジスタに流れる過電流を検出することを特徴とする請求項１～９のいずれか一つに記載の半導体装置。
JP2019077329A 2019-04-15 2019-04-15 半導体装置 Active JP7363079B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019077329A JP7363079B2 (ja) 2019-04-15 2019-04-15 半導体装置
CN202010122418.5A CN111834441B (zh) 2019-04-15 2020-02-27 半导体装置
US16/807,115 US11121221B2 (en) 2019-04-15 2020-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019077329A JP7363079B2 (ja) 2019-04-15 2019-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2020177956A JP2020177956A (ja) 2020-10-29
JP7363079B2 true JP7363079B2 (ja) 2023-10-18

Family

ID=72748154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019077329A Active JP7363079B2 (ja) 2019-04-15 2019-04-15 半導体装置

Country Status (3)

Country Link
US (1) US11121221B2 (ja)
JP (1) JP7363079B2 (ja)
CN (1) CN111834441B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12550423B2 (en) * 2023-05-19 2026-02-10 Infineon Technologies Austria Ag Transistor device having groups of transistor cells with different body region average doping concentrations and different source region densities

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117786A (ja) 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2018133433A (ja) 2017-02-15 2018-08-23 株式会社デンソー 半導体装置
WO2019069580A1 (ja) 2017-10-05 2019-04-11 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6142813B2 (ja) * 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP6526981B2 (ja) * 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
JP6729003B2 (ja) 2015-10-19 2020-07-22 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6766889B2 (ja) 2017-01-17 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018137392A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
JP7342408B2 (ja) * 2019-04-15 2023-09-12 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117786A (ja) 2007-10-15 2009-05-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2018133433A (ja) 2017-02-15 2018-08-23 株式会社デンソー 半導体装置
WO2019069580A1 (ja) 2017-10-05 2019-04-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020177956A (ja) 2020-10-29
CN111834441B (zh) 2025-02-25
CN111834441A (zh) 2020-10-27
US11121221B2 (en) 2021-09-14
US20200328276A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
JP6835241B2 (ja) 半導体装置
JP7310343B2 (ja) 半導体装置
JP2019207957A (ja) 半導体装置
CN111697076B (zh) 半导体装置
JP7532921B2 (ja) 半導体装置
JP7342408B2 (ja) 半導体装置
JP7302285B2 (ja) 半導体装置
US11043557B2 (en) Semiconductor device
US11133300B2 (en) Semiconductor device
JP2023112212A (ja) 半導体装置
JP7346902B2 (ja) 半導体装置
JP7363079B2 (ja) 半導体装置
JP7704239B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7346855B2 (ja) 半導体装置
JP7306060B2 (ja) 半導体装置
JP7318226B2 (ja) 半導体装置および半導体装置の製造方法
JP7521246B2 (ja) 半導体装置および半導体装置の製造方法
JP2020107702A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230918

R150 Certificate of patent or registration of utility model

Ref document number: 7363079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150