CN104781923B - 半导体装置及使用其的逆变器、逆变器的控制方法 - Google Patents

半导体装置及使用其的逆变器、逆变器的控制方法 Download PDF

Info

Publication number
CN104781923B
CN104781923B CN201480002917.3A CN201480002917A CN104781923B CN 104781923 B CN104781923 B CN 104781923B CN 201480002917 A CN201480002917 A CN 201480002917A CN 104781923 B CN104781923 B CN 104781923B
Authority
CN
China
Prior art keywords
voltage
current
region
value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480002917.3A
Other languages
English (en)
Other versions
CN104781923A (zh
Inventor
楠本修
中田秀树
赤松庆治
内田正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN104781923A publication Critical patent/CN104781923A/zh
Application granted granted Critical
Publication of CN104781923B publication Critical patent/CN104781923B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体装置及使用其的逆变器。半导体装置具备：栅极焊盘、相互绝缘的第1源极焊盘以及第2源极焊盘、漏极焊盘、主区域、和用于对正向电流以及反向电流进行检测的感测区域。主区域以及感测区域分别包含并联连接的多个单位单元，感测区域中所含的单位单元的数量小于主区域中所含的单位单元的数量。分别地，主区域内的单位单元的源极电极与第1源极焊盘连接，感测区域内的单位单元的源极电极与第2源极焊盘连接。

Description

半导体装置及使用其的逆变器、逆变器的控制方法
技术领域
本公开涉及具有碳化硅半导体层的半导体装置、以及使用该半导体装置的逆变器。
背景技术
近年，利用碳化硅半导体的功率器件的开发盛行。碳化硅(SiC)是与硅(Si)相比带隙更大的高硬度的半导体材料。碳化硅具备比硅高1位的绝缘击穿电场强度。故而，通过使用碳化硅，较之于使用硅的情况，能制造具有相同的耐压且体积更小的半导体装置。通过使用碳化硅，较之于使用硅的情况，能使作为电阻分量的构成更小，因此能降低半导体装置的导通电阻，降低电力损耗。另外，碳化硅半导体装置较之于硅，具有能以更高温进行动作的优点。碳化硅半导体装置例如被用作构成开关电路的开关元件。
在开关电路中，还尝试了通过开关元件的动作的控制来实现损耗降低(例如参照专利文献1)。
在专利文献1中，公开了如下技术：通过在由使用了金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor：MOSFET)来作为开关元件的半桥电路构成的开关电路中，设置对低边MOSFET中流动的电流进行检测的晶体管电流检测单元、以及对作为续流二极管发挥作用的低边MOSFET的体二极管中流动的电流进行检测的二极管电流检测单元，从而在抑制贯通电流的同时降低恢复损耗。
具体而言，根据专利文献1，在纵型MOSFET中，按照不与源极区域接触且与体区域进行欧姆接触的方式来设置二极管电极，将二极管电极以与源极电极电绝缘的状态进行配置。如此，能通过检测源极电极一漏极电极间流动的电流来检测MOSFET中流动的电流，并能通过检测二极管电极-漏极电极间流动的电流来检测体二极管中流动的电流。对多个单位单元当中的一部分的单位单元中的源极电极-漏极电极间电流进行检测的单元以及对二极管电极-漏极电极间电流进行检测的单元分别作为晶体管电流检测单元以及二极管电流检测单元发挥作用。为此，在专利文献1中记载了：通过设定死区时间以使由晶体管电流检测单元检测的贯通电流以及由二极管电流检测单元检测的恢复电流的检测均变小，能在抑制贯通电流的同时降低恢复损耗。
另外，在专利文献2中，公开了如下内容：将对电动机进行驱动那样的逆变器构成为包含由多个晶体管组成的晶体管桥电路、以及由作为续流二极管的多个二极管组成的二极管桥电路，并具备被配置为跨晶体管桥电路与二极管桥电路之间的正极侧线路以及负极侧线路的第1电流检测器、以及配置于晶体管桥电路以及二极管桥电路与直流电源之间的第2电流检测器。在专利文献2中记载了：由于能使用第1电流检测器以及第2电流检测器来检测在通常的驱动时流动的驱动电流、在回流动作时流动的回流电流、和在再生动作时流动的再生电流，因此能检测在各动作时产生的过电流。
先行技术文献
专利文献
专利文献1：JP特开2007-014059号公报
专利文献2：JP特开平6-14561号公报
发明内容
发明要解决的课题
然而，在专利文献1公开的技术中，为了检测续流二极管中流动的电流，需要相对于晶体管电流检测单元而单独地设置二极管电流检测单元，因此构成变得复杂。另外，在专利文献2公开的技术中，桥电路成为了被划分为二极管桥电路和晶体管桥电路这2个的构成，因此布线长，构成复杂。另外，需要昂贵且大型的大电流检测用的电流检测器。
为此，本说明书中所公开的技术提供通过简易的构成而能将晶体管中流动的电流以及续流二极管中流动的电流均进行检测的半导体装置、以及利用该半导体装置的逆变器。
用于解决课题的手段
本说明书中所公开的半导体装置包含：第1导电型的半导体基板，其包含主区域以及感测区域；多个单位单元，其分别设置于所述第1导电型的半导体基板的所述主区域以及所述感测区域，具有金属-绝缘体-半导体场效应晶体管，且所述感测区域中所含的单位单元的数量小于所述主区域中所含的单位单元的数量，在所述主区域以及所述感测区域的各区域中，所述金属-绝缘体-半导体场效应晶体管被并联连接；栅极焊盘，其配置于所述半导体基板的主面侧；相互绝缘的第1源极焊盘以及第2源极焊盘；以及漏极焊盘，其配置于所述半导体基板的背面侧，各金属-绝缘体-半导体场效应晶体管包含：第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；第2导电型的体区域，其与所述第1碳化硅半导体层相接；第1导电型的源极区域，其与所述体区域相接；第2碳化硅半导体层，其配置在所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，其与所述源极区域接触；以及漏极电极，其配置于所述半导体基板的背面侧，若将以所述源极电极的电位为基准的所述漏极电极的电位设为Vds、将以所述源极电极的电位为基准的所述栅极电极的电位设为Vgs、且将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压设为Vth，则在所述Vds为正的情况下，在所述Vgs为所述Vth以上时，所述金属-绝缘体-半导体场效应晶体管作为从所述漏极电极向所述源极电极流动电流的二极管发挥作用，在所述Vds为负的情况下，在所述Vgs小于Vth时，所述金属-绝缘体-半导体场效应晶体管作为从所述源极电极向所述漏极电极流动电流的二极管发挥作用，所述二极管的启动电压的绝对值小于由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值，所述主区域中所含的所述单位单元中的所述栅极电极以及所述感测区域中所含的所述单位单元中的所述栅极电极与所述栅极焊盘电连接，所述主区域中所含的所述单位单元中的所述漏极电极以及所述感测区域中所含的所述单位单元中的所述漏极电极与所述漏极焊盘电连接，所述主区域中所含的所述单位单元中的所述源极电极与所述第1源极焊盘电连接，所述感测区域中所含的所述单位单元中的所述源极电极与所述第2源极焊盘电连接。
另外，本说明书中所公开的逆变器具备：支路(leg)，其由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是本说明书中所公开的半导体装置；电流电压变换部，其与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压；以及栅极电压控制部，其基于从所述电流电压变换部输出的所述电压，来对施加至所述半导体装置的所述栅极焊盘的电压进行控制。
发明效果
本说明书中所公开的半导体装置通过简易的构成，能将晶体管中流动的电流以及续流二极管中流动的电流均进行检测。
附图说明
图1(a)是表示本公开的第1实施方式所涉及的半导体装置的概要的俯视图，(b)是表示(a)中的A-A’部分的概要的剖视图，(c)是表示该半导体装置中的单位单元的概要的剖视图，(d)是(b)所示的元件分离区域110附近的放大剖视图。
图2是表示本公开的第1实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图3是表示本公开的第1实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图4是表示本公开的第1实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图5是表示本公开的第1实施方式所涉及的半导体装置的正向的Is-Vgs曲线的曲线图。
图6是表示本公开的第1实施方式所涉及的半导体装置的反向的Is-Vds曲线的曲线图。
图7是表示用于评价本公开的第1实施方式所涉及的半导体装置的正向电流的测量系统的电路构成的图。
图8是表示在气氛温度25℃时评价本公开的第1实施方式所涉及的半导体装置的正向电流的结果的曲线图。
图9是表示在气氛温度为-40℃、25℃、85℃以及150℃时评价本公开的第1实施方式所涉及的半导体装置的正向电流的结果的曲线图。
图10是表示用于评价本公开的第1实施方式所涉及的半导体装置的反向电流的测量系统的电路构成的图。
图11是表示在气氛温度25℃时评价本公开的第1实施方式所涉及的半导体装置的反向电流的结果的曲线图。
图12是表示在气氛温度为-40℃、25℃、85℃以及150℃时评价本公开的第1实施方式所涉及的半导体装置的反向电流的结果的曲线图。
图13是表示利用了包含运算放大器的电流电压变换电路的、用于测量本公开的第1实施方式所涉及的半导体装置正向电流以及反向电流的测量系统的电路构成的图。
图14是表示本公开的第1实施方式所涉及的半导体装置中的主区域的反向Ism-Vds曲线的栅极电压依赖性的曲线图。
图15(a)是表示本公开的第2实施方式所涉及的半导体装置的概要的俯视图，(b)是表示(a)中的A-A’部分的概要的剖视图，(c)是表示该半导体装置中的单位单元的概要的剖视图，(d)是表示图15(b)中的、主区域320与感测区域321的交界部分的放大剖视图。
图16是表示本公开的第2实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图17是表示本公开的第2实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图18是表示本公开的第2实施方式所涉及的半导体装置的制造方法的一部分的剖视图。
图19是表示具备本公开的第3实施方式所涉及的逆变器的负载驱动系统的构成的框图。
图20是表示本公开的第3实施方式所涉及的电流电压变换部(下臂用)的框图。
图21是表示本公开的第3实施方式所涉及的电流电压变换部(上臂用)的框图。
图22是表示本公开的第3实施方式所涉及的栅极控制部的框图。
图23A是与在本公开的第3实施方式所涉及的负载驱动系统中流动正向的过电流的情况下的保护动作有关的时序图。
图23B是与在本公开的第3实施方式所涉及的负载驱动系统中流动反向的过电流的情况下的保护动作有关的时序图。
图23C是与在本公开的第3实施方式所涉及的负载驱动系统中使再生电阻以及逆变器的半导体装置消耗再生能量的情况下的保护动作有关的时序图。
图24是表示本公开的第3实施方式所涉及的半导体装置的反向的IV曲线的温度特性的曲线图。
图25是表示本公开的第4实施方式所涉及的栅极控制部的框图。
图26是与在本公开的第4实施方式所涉及的负载驱动系统中流动反向的过电流的情况下的保护动作有关的时序图。
图27是表示具备比较例所涉及的逆变器的负载驱动系统的构成的框图。
图28(a)是本实施方式的单位单元的剖面构造图，(b)是表示反向动作时的(a)的A-A’处的导带能量的分布的图，(c)是表示正向动作时的(a)的A-A’处的导带能量的分布的图。
图29(a)是本实施方式的单位单元的剖面构造图，(b)是(a)的C-C’处的电势分布图。
图30是表示本实施方式的半导体装置的体区域的掺杂剂浓度、与Vth以及|Vf0|的相关的图。
图31是表示在本实施方式的半导体装置中改变了第2碳化硅半导体层的厚度d和杂质浓度Nd时的Vth与|Vf0|的相关的图。
具体实施方式
本公开的半导体装置的概要如下。
本公开的一实施方式的半导体装置包含：第1导电型的半导体基板，其包含主区域以及感测区域；多个单位单元，其分别设置于所述第1导电型的半导体基板的所述主区域以及所述感测区域，具有金属-绝缘体-半导体场效应晶体管，且所述感测区域中所含的单位单元的数量小于所述主区域中所含的单位单元的数量，在所述主区域以及所述感测区域的各区域中，所述金属-绝缘体-半导体场效应晶体管被并联连接；栅极焊盘，其配置于所述半导体基板的主面侧；相互绝缘的第1源极焊盘以及第2源极焊盘；以及漏极焊盘，其配置于所述半导体基板的背面侧，各金属-绝缘体-半导体场效应晶体管包含：第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；第2导电型的体区域，其与所述第1碳化硅半导体层相接；第1导电型的源极区域，其与所述体区域相接；第2碳化硅半导体层，其配置在所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，其与所述源极区域接触；以及漏极电极，其配置于所述半导体基板的背面侧，若将以所述源极电极的电位为基准的所述漏极电极的电位设为Vds、将以所述源极电极的电位为基准的所述栅极电极的电位设为Vgs、且将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压设为Vth，则在所述Vds为正的情况下，在所述Vgs为所述Vth以上时，所述金属-绝缘体-半导体场效应晶体管作为从所述漏极电极向所述源极电极流动电流的二极管发挥作用，在所述Vds为负的情况下，在所述Vgs小于Vth时，所述金属-绝缘体-半导体场效应晶体管作为从所述源极电极向所述漏极电极流动电流的二极管发挥作用，所述二极管的启动电压的绝对值小于由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值，所述主区域中所含的所述单位单元中的所述栅极电极以及所述感测区域中所含的所述单位单元中的所述栅极电极与所述栅极焊盘电连接，所述主区域中所含的所述单位单元中的所述漏极电极以及所述感测区域中所含的所述单位单元中的所述漏极电极与所述漏极焊盘电连接，所述主区域中所含的所述单位单元中的所述源极电极与所述第1源极焊盘电连接，所述感测区域中所含的所述单位单元中的所述源极电极与所述第2源极焊盘电连接。
可以是，所述体区域中的至少与所述第2碳化硅半导体层相接的区域的杂质浓度为1×1018cm-3以上，所述第2碳化硅半导体层的杂质浓度为1×1017cm-3以上且4×1018cm-3以下，所述第2碳化硅半导体层的厚度为20nm以上且70nm以下。
可以是，所述半导体装置还具备：第1导电型的所述第1碳化硅半导体层，其位于所述主区域与所述感测区域的交界，并位于所述半导体基板上；以及第2导电型的元件分离区域，其设置于所述第1碳化硅半导体层，在所述元件分离区域上未配置第2碳化硅半导体层。
可以是，所述半导体装置还具备沟槽，该沟槽贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层。
所述感测区域中流动的电流可以为100mA以下。
可以是，在所述漏极焊盘和所述第2源极焊盘之间流动的电流与在所述漏极焊盘和所述第1源极焊盘之间流动的电流成比例。
可以是，在所述漏极焊盘和所述第2源极焊盘之间流动的电流的方向与在所述漏极焊盘和所述第1源极焊盘之间流动的电流的方向一致。
本公开的一实施方式所涉及的逆变器具备：支路，其由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是上位机中任一项所述的半导体装置；电流电压变换部，其与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压；以及栅极电压控制部，其基于从所述电流电压变换部输出的所述电压，来对施加至所述半导体装置的所述栅极焊盘的电压进行控制。
所述电流电压变换部可以包含：运算放大器，其包含反相输入端子、非反相输入端子以及输出端子；以及电阻，其对所述反相输入端子与所述输出端子进行连接。
所述运算放大器可以是双电源类型。
可以是，所述逆变器还具备：平滑电容器，其与所述支路并联连接；电压检测部，其对所述平滑电容器的电压进行检测；以及再生电力消耗电路，其包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，所述栅极电压控制部将由所述电压检测部检测出的所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，控制所述开关元件以使在所述电阻中流动所述再生电流。
可以是，所述逆变器还具备：平滑电容器，其与所述支路并联连接；以及电压检测部，其对所述平滑电容器的电压进行检测，所述栅极电压控制部将由所述电压检测部检测出的所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，使施加至所述栅极焊盘的电压为负。
可以是，所述逆变器还具备：平滑电容器，其与所述支路并联连接；以及再生电力消耗电路，其包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，所述栅极电压控制部将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，控制所述开关元件的动作以使在所述电阻中流动所述再生电流。
可以是，所述逆变器还具备：平滑电容器，其与所述支路并联连接，所述栅极电压控制部将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使施加至所述栅极焊盘的电压为负。
关于本公开的一实施方式的逆变器的控制方法，该逆变器具备支路以及与所述支路并联连接的平滑电容器，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是上述任一项所述的半导体装置，所述逆变器的控制方法包含：对所述平滑电容器的电压进行检测的步骤；以及将所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，使施加至所述栅极焊盘的电压为负的步骤。
关于本公开的一实施方式的逆变器的控制方法，该逆变器具备支路、与所述支路并联连接的平滑电容器、电流电压变换部以及再生电力消耗电路，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是上述任一项所述的半导体装置，所述电流电压变换部与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压，所述再生电力消耗电路包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，所述逆变器的控制方法包含：对从所述电流电压变换部输出的输出电压的值进行检测的步骤；以及将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使所述开关元件进行动作以在所述电阻中流动所述再生电流的步骤。
关于本公开的一实施方式的逆变器的控制方法，该逆变器具备支路、与所述支路并联连接的平滑电容器、以及电流电压变换部，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是上述任一项所述的半导体装置，所述电流电压变换部与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压，所述逆变器的控制方法包含：对从所述电流电压变换部输出的输出电压的值进行检测的步骤；以及将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使施加至所述栅极焊盘的电压为负的步骤。
以下，参照附图来说明本公开的实施方式。
(第1实施方式)
(半导体装置的构造)
图1(a)是表示本实施方式所涉及的半导体装置的概要的俯视图。图1(b)是表示图1(a)中的A-A’部分的概要的剖视图。图1(c)是表示图1(b)中的单位单元111的概要的剖视图。图1(d)是将图1(b)所示的元件分离区域110附近放大表示的剖视图。在本实施方式中，针对单位单元111为平面型的金属-绝缘体-半导体场效应晶体管(Metal-Insulator-Semiconductor Field Effect Transistor：MISFET)的例子进行说明。
如图1(a)所示，半导体装置1具备半导体基板5。另外，在半导体基板5的主面5a侧具备主区域源极焊盘2、感测区域源极焊盘3以及栅极焊盘4。主区域源极焊盘2、感测区域源极焊盘3以及栅极焊盘4彼此电绝缘。在半导体装置1的背面5b侧，按照覆盖背面5b整体的方式将漏极电极16以及背面电极17进行层叠配置。
主区域源极焊盘2、感测区域源极焊盘3以及背面电极17分别相当于本说明书中所公开的半导体装置中的第1源极焊盘、第2源极焊盘以及漏极焊盘。
如图1(a)以及(b)所示，半导体装置1具备感测区域21以及主区域20。感测区域21以及主区域20均具备相互并联连接的多个单位单元111。
主区域源极焊盘2通过将主区域20中所含的多个单位单元111的上部布线15相互连接而构成。同样地，感测区域源极焊盘3通过将感测区域21中所含的多个单位单元111的上部布线15相互连接而构成。
在感测区域21与主区域20的交界部分的第1导电型的第1碳化硅半导体层6中，与单位单元不同，配置有终端基极区域18、19以及元件分离区域110。终端基极区域18、19以及元件分离区域110均是第2导电型。在终端基极区域18、19中未包含第1导电型的源极区域。这是由于，若在终端基极区域18、19中配置有源极区域，则有可能大电流会流过由源极区域、终端基极区域18、19以及第1碳化硅半导体层6构成的寄生双极体从而损坏半导体装置1。在终端基极区域18、19上配置有源极电极10，通过上部布线15而与单位单元111的源极电极10电连接。因此，终端基极区域18、19与单位单元111的源极区域8等电位。终端基极区域18、19构成第1碳化硅半导体层6和PN二极管。
元件分离区域110配置于终端基极区域18与终端基极区域19之间。在元件分离区域110上未配置源极电极10，元件分离区域110的电位成为了浮置电位。元件分离区域110用于防止在感测区域21与主区域20之间流动电流。
如图1(d)所示，在元件分离区域110上以及终端基极区域18、19的端部上，未配置第2碳化硅半导体层11。由此，能防止电流通过第2碳化硅半导体层11而在主区域20与感测区域21之间流动，能将在感测区域21中流动的电流与在主区域20中流动的电流加以区分来进行检测。
邻接的单位单元111的栅极电极13通过未图示的栅极布线而相互电连接。主区域20以及感测区域21中的栅极电极13均与栅极焊盘4电连接。
若将主区域相对于感测区域的单元数的比率设为n、将在感测区域中流动的电流设为Iss、并将在主区域中流动的电流设为Ism，则下式的关系式(1)成立。
Ism＝n×Iss···(1)
因此，能根据在感测区域中流动的电流以及单元数的比率来间接地检测在主区域中流动的电流。若将单元数的比率设为1000左右，则即使在主区域中流动的电流为A量级，在感测区域中流动的电流也成为mA量级，从而能以对mA程度的小电流进行检测的简便的电路来间接地检测A量级的大电流。
使用图1(c)来说明单位单元111的构造。在n型的半导体基板5的主面上配置有n型的第1碳化硅半导体层6。作为半导体基板5，例如使用将4H-SiC(0001)面在[11-20]方向倾斜了4°的斜切基板。半导体基板5中的n型杂质的掺杂浓度为1×1019cm-3左右。另外，例如，第1碳化硅半导体层6中的n型杂质的掺杂浓度为7×1015cm-3左右，第1碳化硅半导体层6的厚度为13μm左右。
在第1碳化硅半导体层6的表层，配置有p型的体区域(阱区域)7。例如，体区域7的深度为0.8μm左右，体区域7中的p型杂质的掺杂浓度为2×1018至2×1019cm-3。在体区域7内，配置有n型的源极区域8。例如，源极区域8的深度为0.2μm左右，源极区域8中的n型杂质的掺杂浓度为5×1019cm-3左右。在体区域7的表层，配置有p型的接触区域9。例如，接触区域9的深度为200nm左右，接触区域9中的p型杂质的掺杂浓度为2×1020cm-3左右。
与源极区域8的一部分以及接触区域9的一部分相接地配置有源极电极10。源极电极10例如由通过厚度为100nm左右的镍的热处理而形成的镍硅化物构成。源极电极10与源极区域8以及接触区域9欧姆接触。
在包含源极区域8以及体区域7在内的第1碳化硅半导体层6的表面，配置有第2碳化硅半导体层11。第2碳化硅半导体层11例如是在第1碳化硅半导体层6上通过外延生长而形成的外延层。在第2碳化硅半导体层11由单一的n型层构成的情况下，例如，第2碳化硅半导体层11的厚度为75nm以下、且第2碳化硅半导体层11中的n型杂质的掺杂浓度为1×1018cm-3以上即可。
然而，在第2碳化硅半导体层11由单一的n型层构成的情况下，若其掺杂分布状况波动，则正向的阈值电压以及沟道二极管的启动电压较大地变动。第2碳化硅半导体层11在牺牲氧化以及栅极氧化的工序中存在膜厚减少的情况。由于制造工序中的第2碳化硅半导体层11的膜厚的减少量的波动，正向的阈值电压反向的启动电压等的半导体装置1的电特性会产生波动。因此，通过在n型杂质层的表面上层叠低浓度的掺杂层，能降低半导体装置1的电特性的波动。
另外，在使第2碳化硅半导体层11外延生长时，在生长初期，有时生长速率不稳定，杂质浓度也不稳定。在此情况下，可以在生长初期，不流动掺杂剂气体，使非掺杂层或基于残留氮的低浓度的掺杂层生长，其后，在生长速率稳定后使高浓度的n型杂质层生长。如此，能降低因生长初期的生长速率不稳定所致的杂质浓度的变动。
即，第2碳化硅半导体层11可以是包含由非掺杂或低杂质浓度的n型层构成的底层、由高浓度n型杂质层以及非掺杂或低杂质浓度的n型层构成的间隔层在内的层叠构造。关于各层的厚度，例如，底层是10至50nm左右，高浓度n型杂质层是15至30nm，间隔层是10至100nm。关于各层的n型杂质浓度，例如，底层小于1×1017cm-3，高浓度n型杂质层为1×1018至1×1019cm-3左右，间隔层小于1×1017cm-3。此外，各层的杂质浓度并非需要恒定，可以在各层的膜厚方向上具有分布。
在第2碳化硅半导体层11上配置有栅极绝缘膜12。栅极绝缘膜12的厚度为70nm左右。
在栅极绝缘膜12上配置有栅极电极13。栅极电极13例如是将磷以7×1020cm-3左右进行了掺杂的n型poly-Si，栅极电极13的厚度为500nm左右。
在栅极电极13上配置有层间绝缘膜14。层间绝缘膜14例如由硅氧化膜构成。层间绝缘膜14的厚度为1μm左右。在层间绝缘膜14上，配置有与源极电极10电连接的上部布线15。上部布线15例如由铝构成。上部布线15的厚度为4μm左右。
在半导体基板5的背面，配置有与半导体基板5欧姆接触的漏极电极16。漏极电极16例如由通过厚度为150nm左右的Ti的热处理而形成的钛硅化物构成。在漏极电极16上，配置有芯片焊接用的背面电极17。背面电极17例如从接近漏极电极16的一侧起，由厚度为100nm左右的钛、厚度为300nm左右的镍、以及厚度为700nm左右的银构成。
在本公开中，该单位单元通过具有以下的构成，从而单位单元具备场效应晶体管的功能和二极管的功能。
接下来，使用图28来说明单位单元111的正向以及反向的动作。图28(a)是单位单元111的剖视图，图28(b)是表示(a)的A-A’处的反向动作时的导带能量的分布的图，图28(c)是表示(a)的A-A’处的正向动作时的导带能量的分布的图。此外，在图28(b)以及(c)中，比左侧的虚线更左侧的区域示出第2碳化硅半导体层11当中位于源极区域8上的部分的导带能量分布，左右的虚线所包夹的区域示出沟道的导带能量分布，比右侧的虚线更右侧的区域示出第2碳化硅半导体层11当中位于JFET区域上的部分的导带能量分布。第2碳化硅半导体层11当中，体区域上的部分是沟道，第1碳化硅半导体层6当中，邻接的2个体区域之间的区域是JFET区域。
使用图28(b)来说明单位单元111的反向中的动作。在图28(b)中，Vgs＝0。在Vds＝0时，A-A’的导带能量分布由图28(b)所示的曲线图当中最下侧的曲线示出。此时，第2碳化硅半导体层11相对于源极电位成为了Vf0的电位。在Vds＝0时，第2碳化硅半导体层11当中位于JFET区域上的部分的电位比沟道的电位低Vf0，因此电子不能从第2碳化硅半导体层11当中位于JFET区域上的部分流入沟道。然而，若使Vds为负，则如图28(b)的箭头所示，第2碳化硅半导体层11当中位于JFET区域上的部分的电位将上升得比第2碳化硅半导体层11当中位于源极区域8上的部分的电位高。若Vds＜-Vf0，则第2碳化硅半导体层11当中位于JFET区域上的部分的电位高于沟道电位，因此电子从第2碳化硅半导体层11当中位于JFET区域上的部分经由沟道而流入第2碳化硅半导体层11当中位于源极区域8上的部分。即，在单位单元111中流动反向电流。该动作是二极管动作，Vf0是沟道二极管的启动电压。
接下来，使用图28(c)来说明单位单元111的正向动作。在图28(c)中，漏极相对于源极而为正的电位。在Vgs＝0时，A-A’的导带能量分布由图28(c)所示的曲线图当中最上侧的曲线来表示。在Vgs＝0时，沟道的能量比第2碳化硅半导体层11当中位于源极区域8上的部分更高而成为了障壁，因此电子将不会从第2碳化硅半导体层11当中位于源极区域8上的部分向沟道流入。随着使Vgs变高，如图28(c)的箭头所示，沟道的能量会下降。若沟道的能量变得比第2碳化硅半导体层11当中位于源极区域8上的部分更低，则电子从第2碳化硅半导体层11当中位于源极区域8上的部分经由沟道而向第2碳化硅半导体层11当中位于JFET区域上的部分流入。即，在单位单元111中流动正向电流。
图29是表示本公开中的单位单元的深度方向的电势分布的示意图。图29(a)是单位单元的剖视图，(b)是(a)的C-C’处的电势分布图。
在图29(b)之上，电势分布图的横轴示出相当于单位单元的哪个区域。
横轴是以栅极绝缘膜12与栅极电极13的界面为基准的深度。纵轴是以源极电位为基准的电势(-Φ)。
该电势分布能根据泊松方程式计算。
曲线61是Vgs＝0时的电势分布。由于Vgs＝0，因此栅极绝缘膜12与栅极电极13的界面的电势成为0。
若将栅极绝缘膜12的膜厚设为t、且假定第2碳化硅半导体层11具有均匀的杂质浓度，则将第2碳化硅半导体层11的第1导电型的杂质浓度设为Nd，膜厚设为d。将体区域7的杂质浓度设为Nb。体区域7当中与第2碳化硅半导体层11相接的表面将耗尽，形成厚度y的耗尽层700。同样地，在第2碳化硅半导体层11，形成有从与体区域的接合面起延伸的耗尽层、以及从与栅极绝缘膜的界面起延伸的耗尽层。将第2碳化硅半导体层11的膜厚进行设定以使这些耗尽层重叠。即，第2碳化硅半导体层11整体耗尽。如此，若第2碳化硅半导体层11在Vgs＝0时耗尽，则成为常关型。要使第2碳化硅半导体层11耗尽，优选增大体区域7的杂质浓度Nb，并减小第2碳化硅半导体层11的膜厚d。
此外，源极区域和体区域形成PN结，从源极区域观察的体区域的电势成为内建电势Φbi。在Vgs＝0时，栅极电极13与栅极绝缘膜12的界面的电势等于源极电位，因此从栅极电极13与栅极绝缘膜12的界面观察的体区域7的电位也是内建电势Φbi。
栅极绝缘膜12与第2碳化硅半导体层11的界面中的电势Pch由式(2)来表示。在此，εi表示栅极绝缘膜12的介电常数，q表示素电荷。
【数学式1】
Vgs＝0时的Pch相当于二极管的启动电压Vf0。从式(2)可知，通过增大体区域的杂质浓度Nb，能减小|Vf0|。
图30例示了在使与第2碳化硅半导体层11相接的体区域7的杂质浓度变化时的晶体管的阈值电压Vth以及沟道二极管的启动电压|Vf0|。在图30中，体区域7的杂质浓度按照2×1018cm-3、5×1018cm-3、1×1019cm-3、以及2×1019cm-3进行变化。若使体区域7的杂质浓度变化则阈值电压Vth也变化，但在此通过适当变更第2碳化硅半导体层11的杂质浓度，能设定使得阈值电压Vth成为约3V。图30示出了在使阈值电压Vth恒定的情况下，随着体区域7的掺杂剂浓度变大，启动电压|Vf0|变小的趋势。从图30可知，通过增大与第2碳化硅半导体层11相接的体区域7的杂质浓度，能在维持晶体管的阈值电压Vth的同时，选择性地减小沟道二极管的启动电压|Vf0|。
基于以上的探讨，得到了如下见解：为了减小沟道二极管的启动电压的绝对值|Vf0|，期望使体区域的杂质浓度成为高浓度。例如，通过将体区域的杂质浓度设为1×1018cm-3以上，能减小沟道二极管的启动电压|Vf0|。此外，在SiC中，体二极管的启动电压约为2.7V。体区域的杂质浓度可以为2×1018cm-3以上。
图31示出了在Nb＝1×1019cm-3时使第2碳化硅半导体层11的厚度d以及杂质浓度Nd的浓度变化时的Vth与|Vf0|的关系。在图31中，横轴表示正向电流的阈值电压Vth，纵轴表示反向电流的启动电压Vf0的绝对值(|Vf0|)。在为了得到本图而实施的模拟中，p型体区域(阱区域)的浓度为1×1019cm-3，栅极绝缘膜的厚度固定为70nm。第2碳化硅半导体层11的厚度的范围设为20nm以上70nm以下，第2碳化硅半导体层11的杂质浓度的范围为1×1017cm-3以上且4×1018cm-3以下。
从图31可知，例如通过使沟道外延层的厚度较薄、且使沟道外延层的杂质浓度较高，能在使|Vf0|恒定的同时增大Vth。因此，通过适度地设定沟道外延层的杂质浓度和厚度，能分别独立地控制Vth和|Vf0|。
例如，使用该图来说明在控制成Vth＝5V、|Vf0|＝1V的情况下的沟道外延层的厚度和杂质浓度的设定方法。
首先，读取与经过Vth＝5V与|Vf0|＝1V的交点的相关直线对应的沟道外延层的厚度。在图31中，能读取为约40nm。因此，将沟道外延层的厚度设定为40nm。接下来，在上述的沟道外延层的厚度中，设定满足Vth＝5V的杂质浓度。在此，取存在数据的2点的浓度，即7×1017cm-3与1×1018cm-3的中间而设定为约8.5×1017cm-3即可。
从图31可知，若第2碳化硅半导体层11的厚度d为20nm以上且70nm以下，并且杂质浓度Nd为1×1017cm-3以上且4×1018cm-3以下，则阈值电压Vth＞0，且能将沟道二极管的启动电压|Vf0|减小得小于体二极管的启动电压(在SiC的情况下约2.7V)。
栅极氧化膜的膜厚t可以为20nm以上且100nm以下。若栅极氧化膜的膜厚t为100nm以下，则通过热氧化，不需要长时间而能形成良质的氧化膜。
此外，在以上的说明中，为了简单，将第2碳化硅半导体层11作为杂质浓度Nd均匀的单一的层来进行了说明，但若平均杂质浓度为Nd，则杂质浓度可以有分布。
另外，体区域也同样，杂质浓度的分布无需均匀，至少从与第2碳化硅半导体层11的界面起，从耗尽层扩展的区域满足上述浓度即可。例如从与第2碳化硅半导体层11的界面起至少100nm以上的区域处于上述杂质浓度的范围即可。
(半导体装置的制造方法)
接下来，参照图2至图4来说明本实施方式所涉及的半导体装置的制造方法。图2至图4是表示本实施方式所涉及的半导体装置的制造方法的剖视图。
首先，如图2(a)所示，准备n型的半导体基板5。作为半导体基板5，例如使用将4H-SiC(0001)面在[11-20]方向倾斜了4°的斜切基板。
接下来，如图2(b)所示，在半导体基板5之上，使n型的第1碳化硅半导体层6外延生长。第1碳化硅半导体层6例如由4H-SiC构成。使第1碳化硅半导体层6中的n型杂质浓度低于半导体基板5中的n型杂质浓度。
接下来，如图2(c)所示，在第1碳化硅半导体层6之上，例如形成由SiO2构成的掩模(未图示)，通过注入Al离子或B离子来形成体区域7。另外，虽未图示，但通过该离子注入，从而在半导体装置1的终端区域中同时形成：电场缓和环(Field Limited Ring：FLR)、感测区域的终端基极区域18、主区域的终端基极区域19、以及元件分离区域110。因此，体区域7、感测区域的终端基极区域18、主区域的终端基极区域19、以及元件分离区域110以相同的p型掺杂剂浓度以及相同的深度形成。但并不限于此，电可以单独形成各区域。在单独形成各区域的情况下，能分别设定p型掺杂剂浓度以及深度。
接着，如图2(d)所示，使用掩模(未图示)在体区域7中注入氮离子来形成源极区域8，使用其他的掩模(未图示)在体区域7中注入A1离子来形成接触区域9。在离子注入后，去除掩模来进行活性化退火。活性化退火例如在惰性气氛中以1700℃左右的温度进行30分钟左右。
接下来，如图3(a)所示，在包含体区域7、源极区域8以及接触区域9在内的第1碳化硅半导体层6的表面整体，通过外延生长来形成第2碳化硅半导体层11。
接着，如图3(b)所示，在通过干蚀刻去除了第2碳化硅半导体层11的一部分的区域以使源极区域8的一部分以及接触区域9的表面露出后，通过热氧化来在第2碳化硅半导体层11的表面形成栅极绝缘膜12。
其后，如图3(c)所示，在栅极绝缘膜12的表面，沉积将磷掺杂了7×1020cm-3左右的多晶硅膜113。多晶硅膜113的厚度例如为500nm左右。
接下来，如图3(d)所示，使用掩模(未图示)，通过干蚀刻来去除多晶硅膜113的一部分的区域，从而形成栅极电极13。
接着，如图3(e)所示，通过化学气相生长(Chemical Vapor Deposition：CVD)法来沉积由SiO2构成的层间绝缘膜14，以覆盖栅极电极13的表面以及第1碳化硅半导体层6的表面。层间绝缘膜14的厚度例如为1.5μm。
接下来，如图4(a)所示，通过利用了掩模(未图示)的干蚀刻，来去除接触区域9的表面上以及源极区域8的一部分的表面上的层间绝缘膜14，从而形成导通孔114。
其后，如图4(b)所示，例如在层间绝缘膜14上形成了厚度50nm左右的镍膜后，通过蚀刻来使导通孔114的内部及其周边的一部分残留，从而去除镍膜。在蚀刻后，在惰性气氛内，例如以950℃进行5分钟的热处理，使镍与碳化硅表面进行反应。由此，形成由镍硅化物构成的源极电极10。此外，在半导体基板5的背面5b也使镍沉积于整面，通过进行同样的热处理来形成漏极电极16。
接着，如图4(c)所示，在层间绝缘膜14以及导通孔114之上，沉积成为上部布线15的厚度4μm左右的铝。若将上部布线15蚀刻成期望的图案，则得到图1(a)所示的主区域源极焊盘2和感测区域源极焊盘3。此外，虽未图示，但将与栅极电极接触的栅极布线以及栅极焊盘形成为与主区域源极焊盘2以及感测区域源极焊盘3电绝缘。进而，在漏极电极16上，作为芯片焊接用的背面电极17，使Ti/Ni/Ag按该顺序进行沉积。按以上方式，得到图1所示的半导体装置1。
(半导体装置的阈值电压以及启动电压评价)
试制本实施方式所涉及的半导体装置1来评价了电特性。在试制的半导体装置1中，体区域7的n型杂质浓度为2×1018cm-3，栅极绝缘膜12的膜厚为70nm。第2碳化硅半导体层11设为了在n型杂质浓度为1.1×1018cm-3的n型杂质层上层叠了膜厚75nm的非掺杂层而成的构造。试制的半导体装置1中的、主区域相对于感测区域的单位单元数比率为34。使用探针器以及半导体参数分析仪来评价了试制的半导体装置1的正向的阈值电压Vth以及反向的启动电压Vf。
首先，为了评价试制的半导体装置1的正向的阈值电压，将Vds设定为0.1V，使Vgs从0扫描至10V，并单独且同时地测量了主区域以及感测区域的源极电流(Ism，Iss)。图5是表示试制的半导体装置1的正向的Iss-Vgs、Ism-Vgs曲线的曲线图。在图5中，左侧的纵轴是主区域的源极电流Ism，右侧的纵轴是感测区域的源极电流Iss。在图5中，黑圆的数据表示主区域的源极电流，白四边形的数据表示感测区域的源极电流。正向的阈值电压通过在获得基准电流时的Vgs而求出。作为基准电流的值，对应于单元数比率，使用了在主区域和感测区域中不同的值。将主区域的基准电流设为1mA，并将其除以单元数比率的34而得到的值即0.029mA设为了感测区域的基准电流。
室温时的测量的结果是，主区域的阈值电压为4.05V，感测区域的阈值电压为3.99V，两者的值几乎一致。尽管阈值电压具有负的温度特性，但若在室温时阈值电压为3V以上，则在150℃时也能维持1V左右的阈值电压。从该结果可知，试制的半导体装置1在室温至150℃的范围能进行常关型动作，且能确保噪声裕量。
接下来，为了评价试制的半导体装置1的反向的启动电压，将Vgs固定为0V，并使Vds从0扫描至-1V，单独且同时地测量了主区域以及感测区域的源极电流(Ism，Iss)。图6是表示试制的半导体装置1的反向的Iss-Vds、Ism-Vds曲线的曲线图。在图6中，左侧的纵轴是主区域的源极电流-Ism，右侧的纵轴是感测区域的源极电流-Iss。在图6中，黑圆的数据表示主区域的源极电流，白四边形的数据表示感测区域的源极电流。反向的启动电压通过在获取基准电流时的Vds而求出。作为基准电流的值，主区域设为-1mA，并将其除以单元数比率的34而得到的值即-0.029mA设为了感测区域的基准电流。
室温时的测量的结果是，主区域的启动电压为-0.74V，感测区域的启动电压为-0.7V，两者几乎一致。根据由体区域7和第1碳化硅半导体层6构成的体二极管的启动电压成为碳化硅的PN结的内建电势的值即约2.5V可知，试制的半导体装置1的反向的启动电压能实现比体二极管的启动电压更低的值。从该结果可知，反向电流不是在体二极管中流动，而是从源极电极10经由第2碳化硅半导体层11而在漏极电极16中通电流的沟道二极管中流动所得到的电流。
(半导体装置的正向电流评价)
接下来，在形成有电极图案的基板72上安装试制的半导体装置1，并进行了基于大电流的评价。图7是表示用于评价在本实施方式所涉及的半导体装置1的主区域20以及感测区域21中同时流动的正向电流的测量系统70的电路构成的图。安装有半导体装置1的基板72具备：漏极端子74、栅极端子76、主区域源极端子78、感测区域源极端子79以及开尔文端子80。在漏极端子74·主区域源极端子78间串联连接着Vcc电源22。主区域20的主区域源极焊盘2在基板上与主区域源极端子78以及开尔文端子80连接。
在主区域20中流动的电流Ism(以下简称为主区域电流Ism)从主区域源极焊盘2向主区域源极端子78流动，但不从主区域源极焊盘2向开尔文端子80流动。感测区域21的感测区域源极焊盘3与感测区域源极端子79连接。与开尔文端子80连接。主区域20以及感测区域21的栅极焊盘4与栅极端子76连接。
栅极端子76经由栅极电阻26与栅极驱动器23连接。栅极驱动器23的基准电位成为了开尔文端子80的电位。在开尔文端子80仅流动来自感测区域21的小电流，因此成为与主区域20的源极电极的电位几乎相等的电位。在栅极驱动器23，连接着栅极驱动器电源24。根据来自脉冲信号发生器25的输出，由栅极驱动器电源24的电压确定的栅极·源极间电压被施加至主区域20以及感测区域21的双方。
小电流探针28配置于感测区域21的感测区域源极焊盘3与开尔文端子之间，对在感测区域21中流动的电流Iss(以下简称为感测区域电流Iss)进行计测。感测区域电流Iss在通过开尔文端子80后，与主区域电流Ism叠加后向主区域源极端子78流动。大电流探针27配置于主区域源极焊盘2与主区域源极端子78之间，对感测区域电流Iss与主区域电流Ism的合计值进行计测。电压计29对漏极端子74·源极端子78间电压进行监测。
图8是表示在气氛温度Ta为25℃时对半导体装置1的正向电流进行评价的结果的曲线图。在图8中，横轴表示主区域电流Ism，左侧的纵轴表示感测区域电流Iss，右侧的纵轴表示主区域电流Ism相对于感测区域电流Iss的比率Ism/Iss。在图8中，以黑圆表示的数据示出感测区域电流Iss，以白四边形表示的数据示出了主区域电流Ism相对于感测区域电流Iss的比率Ism/Iss。从图8明确可知，感测区域电流Iss与主区域电流Ism成正比。主区域电流Ism相对于感测区域电流Iss的比率约为32，与单元数比率的34大体一致。
图9是表示在气氛温度Ta为-40℃、25℃、85℃以及150℃时评价了半导体装置1的正向电流的结果的曲线图。在图9中，横轴是主区域电流Ism，纵轴表示主区域电流Ism相对于感测区域电流Iss的比率。从图9可知，在气氛温度Ta为-40℃至150℃的范围，主区域电流Ism相对于感测区域电流Iss的比率不管感测区域电流Iss的大小如何，都大致恒定。主区域电流Ism相对于感测区域电流Iss的比率的平均值为32.2，与单元数比率大体一致。主区域电流Ism相对于感测区域电流Iss的比率的最小值为30.8，最大值为33.5，平均绝对偏差是小至1.7％的值。平均绝对偏差的定义如下面的式(3)。
【数学式2】
(半导体装置的反向电流评价)
接下来，针对试制的半导体装置1进行了反向电流的评价。图10是表示用于评价在本实施方式所涉及的半导体装置1的主区域20以及感测区域21中同时流动的反向电流的测量系统90的电路构成的图。
半导体装置1与开关用FET30串联连接。此时，半导体装置1与开关用FET30反向连接。即，安装有半导体装置1的基板72的主区域源极端子78与开关用FET30的源极电极连接。Vcc电源22的正侧端子与开关用FET30的漏极电极连接，Vcc电源22的负侧端子与基板72的漏极端子74连接。基板72的栅极端子76与开尔文端子80连接，因此Vgs固定为0V。开关用FET30的栅极电极经由栅极电阻26与栅极驱动器23连接。在栅极驱动器23，连接着栅极驱动器电源24，各自的基准电位端子与开尔文端子80连接。
基于来自脉冲信号发生器25的输出，栅极驱动器23将由栅极驱动器电源的电压确定的栅极电压输出至开关用FET30。仅在开关用FET30导通的瞬间，在基板72的漏极端子74·主区域源极端子78间，被施加从Vcc电源22的输出电压中减去开关用FET30的电位下降量后的逆电压，从而流动反向电流。
在开关用FET30中流动的电流在通过主区域源极端子78后，在主区域源极焊盘2中被划分为反向的主区域电流-Ism以及反向的感测区域电流-Iss。反向的感测区域电流-Iss从主区域源极焊盘2通过开尔文端子80而在感测区域21中流动。小电流探针28配置于感测区域21的感测区域源极焊盘3与开尔文端子80之间，对反向的感测区域电流-Iss进行计测。大电流探针27配置于主区域源极焊盘2与主区域源极端子78之间，对反向的感测区域电流-Iss与反向的主区域电流-Ism的合计值进行计测。电压计29对漏极端子74·主区域源极端子78间电压进行监测。
使用图10所示的测量系统90，将半导体装置1的Vgs设为0V，并使Vcc电源22的输出电压变化，从而在反向的主区域电流-Ism为0至40A的范围，测量了反向的感测区域电流-Iss。
图11是表示在气氛温度Ta为25℃时评价了半导体装置1的反向电流的结果的曲线图。在图11中，横轴表示反向的主区域电流-Ism，左侧的纵轴表示反向的感测区域电流-Iss，右侧的纵轴表示反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率Ism/Iss。在图11中，以黑圆表示的数据示出反向的感测区域电流-Iss，以黑四边形表示的数据示出了反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率Ism/Iss。从图11可知，即使在反向，感测区域电流-Iss也与主区域电流-Ism成正比。反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率约为32，与正向同样地，与单元数比率的34大体一致。
图12是表示在气氛温度Ta为-40、25℃、85℃以及150℃时评价了半导体装置1的反向电流的结果的曲线图。在图12中，横轴表示反向的主区域电流-Ism，纵轴表示反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率Ism/Iss。从图12可知，在气氛温度Ta为-40℃至150℃的范围，反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率不管反向的感测区域电流-Iss的大小如何，都大致恒定。反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率的平均值为32.4，与正向的主区域电流Ism相对于感测区域电流Iss的比率大体一致。反向的主区域电流-Ism相对于反向的感测区域电流-Iss的比率的最小值为31.1，最大值为33.8，平均绝对偏差为小至2.3％的值。
如上所述，本说明书中所公开的半导体装置作为正向的阈值电压Vth高，且即使在反向，启动电压Vf也小于1V的二极管发挥作用。本说明书中所公开的半导体装置的主区域中流动的电流与感测区域中流动的电流的比率在宽的电流范围且宽的温度范围中、且正向和反向的双向是恒定的，满足了式(1)的关系。因此，通过使用本说明书中所公开的半导体装置来测量感测区域中流动的小电流，能高精度地检测在主区域中流动的大电流。
此外，主区域相对于感测区域的单元数的比率不限于上述的值，可以比其大。但是，若感测区域电流Iss为100mA以下，则能以廉价的通用运算放大器来处理感测区域电流Iss，从而存在能以利用了通用运算放大器的简便的电流电压变换电路来进行电流检测这样的优点。
图13是表示利用了包含运算放大器的电流电压变换电路的、用于测量本实施方式所涉及的半导体装置的正向电流以及反向电流的测量系统200的电路构成的图。测量系统200包含具有非反相输入端子35p、反相输入端子35q、以及输出端子35r的运算放大器35。
半导体装置1的主区域33以及感测区域34的漏极电极经由漏极端子204与负载37的一端进行连接。负载37的另一端与Vdd电源线31连接。主区域33的源极电极经由主区域源极端子208与Vdd电源的线路32连接。
另外，从主区域33的源极电极分支出的开尔文端子210与运算放大器35的非反相输入端子35p连接。感测区域34的源极电极经由感测区域源极端子209与运算放大器35的反相输入端子35q连接。在负载37中流动的电流被分流为在主区域33中流动的电流Ism、以及在感测区域34中流动的电流Iss。在此，运算放大器35的输入阻抗极大，因此在主区域33中流动的电流Ism以及在感测区域34中流动的电流Iss均不流入至运算放大器35的非反相输入端子35p以及反相输入端子35q。由于主区域33中流动的电流Ism不流入至开尔文端子210，因此不会受因主区域33中流动的电流Ism所致的电位降的影响。因此，开尔文端子210的电位，即运算放大器35的非反相输入端子35p的电位与主区域33的主区域源极焊盘2的电位精度良好地一致。在运算放大器35的输出端子35r与反相输入端子间连接有感测电阻36。主区域20以及感测区域21的栅极电极与栅极端子206连接。
运算放大器35的增益的理想状态是无限大，现实中也是极大。若在反相输入端子35q以及非反相输入端子35p的电位中存在差，则在输出端子35r出现与该差成正比的电位，这会按照通过感测电阻36来降低反相输入端子35q的电位的方式施加负反馈。结果是，反相输入端子35q的电位变得与非反相输入端子35p的电位相等。由此，主区域33以及感测区域34的源极电极的电位一致，相等的栅极·源极间电压被施加至主区域33以及感测区域34的双方。为了使负反馈更稳定，优选感测电阻36的电阻值为kΩ量级。
运算放大器35的输出Vsense通过下式来表示。
Vsense＝-ISS×Rsense (4)
在此，ISS是感测区域34中流动的电流，Rsense是感测电阻36的电阻值。上述的式子的右边在感测区域34中流动的电流从漏极朝着源极流动的、所谓的正向电流的情况下成为负的值，而在从源极朝着漏极流动的、所谓的反向电流的情况下成为正的值。
一般而言，运算放大器之中存在仅施加单极性的电源电压的单电源类型、以及施加正极性、负极性的双方的电源电压的双电源类型。在单电源类型的情况下，输出只能取正或负的任一种的极性，与之相对，若是双电源类型，则输出能取正负的两极性。因此，若要测量正向电流以及反向电流，优选使用双电源类型的运算放大器。也就是，运算放大器35优选使用双电源类型。
运算放大器不能输出超过电源电压的电压。在通用运算放大器中，多使用12至15V的电源电压。在感测电阻为kΩ量级的情况下，运算放大器中能流动的电流成为100mA以下的量级。在本实施方式中，在将感测电阻设为小于100Ω时，运算放大器的负反馈不稳定。
此外，作为电流电压变换电路，也可以不必使用运算放大器。作为电流电压变换电路，还能取代运算放大器，而例如使用利用了霍尔效应的电流传感器、或罗哥夫斯基线圈等的电流传感器。
进而，若使用本说明书中所公开的半导体装置，则在检测出的反向电流值与期望的值不同的情况下，通过控制栅极电压，能控制反向电流的大小。
图14是表示本实施方式所涉及的半导体装置1中的主区域的反向Ism-Vds曲线的栅极电压依赖性的曲线图。在图14中，横轴表示负方向的漏极电压-Vds，纵轴表示在主区域中流动的反向电流-Ism。在图14中，以白四边形表示的数据示出Vgs为0V时的数据，以黑圆表示的数据示出Vgs为-5V时的数据。从图14可知，在半导体装置1中，通过使栅极电压进一步为负，能减小在主区域中流动的反向电流。在图14所示的曲线图中，在Vgs＝0V的情况下，-Is成为15A时的-Vds为1.5V，因此电阻成为0.1Ω。另一方面，若设为Vgs＝-5V，则-Is成为15A时的-Vds成为2V，因此电阻增大至0.13Ω。如此，在本说明书的半导体装置中，反向电流也在晶体管的沟道中流动，因此能通过栅极电压来使其IV特性变化。在专利文献1公开的技术中，反向电流经过体二极管而流动，因此不能通过栅极电压来使反向的IV特性变化。
在专利文献1公开的技术中，为了检测在续流二极管中流动的电流，需要与晶体管电流检测单元单独地另行设置二极管电流检测单元，因此构成变得复杂。
与此相对，在本说明书中所公开的半导体装置中，通过使用感测区域，不仅能检测相当于晶体管电流的正向电流，还能检测相当于二极管电流的反向电流。因此，在本说明书中所公开的半导体装置中，通过简易的构成，能将在晶体管中流动的电流以及在续流二极管中流动的电流均进行检测。
另外，在专利文献1中，公开了在现有的开关电路中对低边MOSFET的体二极管中流动的反向电流进行检测。然而，在专利文献1中记载的开关电路中，不能通过栅极电压来控制反向电流。另外，在碳化硅半导体的情况下，若在构成体二极管的PN结中通电流，则由于层叠缺陷生长，体二极管的特性会劣化。另外，在碳化硅半导体的情况下，带隙宽，因此体二极管的启动电压Vf大至约2.5V。
与之相对，在本说明书中所公开的半导体装置中，通过不使用体二极管而使用沟道二极管来检测反向电流，因此不会发生因层叠缺陷生长所致的特性劣化，二极管的启动电压Vf低。进而，本说明书中所公开的半导体装置具有能通过栅极电压来控制反向电流这一特有的效果。
(第2实施方式)
(半导体装置的构造)
接下来，参照附图来说明本公开的第2实施方式所涉及的半导体装置。图15(a)是表示本实施方式所涉及的半导体装置的概要的俯视图。图15(b)是表示图15(a)中的A-A’部分的概要的剖视图。图15(c)是表示图15(b)中的单位单元的概要的剖视图。图15(d)是将图15(b)中的主区域320与感测区域321的交界部分放大表示的剖视图。
在第1实施方式所涉及的半导体装置1中，单位单元111是平面栅极型的MISFET，与之相对，在本实施方式所涉及的半导体装置301中，单位单元311是沟槽栅极型的MISFET，在这点上不同。此外，针对与第1实施方式所涉及的半导体装置1公共的构成要素赋予相同的符号并省略说明。
如图15(b)所示，半导体装置301具备感测区域321以及主区域320。感测区域321以及主区域320均具备彼此并联连接的多个单位单元311。
如图15(b)所示，在感测区域321与主区域320的交界部分的第1导电型的第1碳化硅半导体层6中，与单位单元不同，配置有终端基极区域18、19以及元件分离区域110。终端基极区域18、19以及元件分离区域110均是第2导电型。在终端基极区域18、19中，未包含第1导电型的源极区域。若在终端基极区域18、19中配置有源极区域，则存在大电流会流过由源极区域、终端基极区域18、19以及第1碳化硅半导体层6构成的寄生双极体而破坏半导体装置301的可能性。在终端基极区域18、19上配置有源极电极10，并通过上部布线15与单位单元311的源极电极10电连接。因此，终端基极区域18、19与单位单元311的源极区域8等电位。终端基极区域18、19构成第1碳化硅半导体层6和PN二极管。
元件分离区域110配置于终端基极区域18与终端基极区域19之间。在元件分离区域110上，未配置源极电极10，元件分离区域110的电位成为了浮置电位。元件分离区域110防止在感测区域321与主区域320之间流动电流。如图15(d)所示，在元件分离区域110上以及终端基极区域18、19的端部上，未配置第2碳化硅半导体层11。由此，能防止电流经过第2碳化硅半导体层11而在主区域320与感测区域321之间流动，因此能将在感测区域321中流动的电流与在主区域320中流动的电流加以区分地进行检测。
使用图15(c)来说明单位单元311的构造。从源极区域8的表层起，配置有贯通源极区域8以及体区域7的沟槽112。在沟槽112的侧面和底面、以及源极区域8的表面的一部分，配置有第2碳化硅半导体层11。第2碳化硅半导体层11例如是按照覆盖第1碳化硅半导体层6的沟槽112的底面和侧面、以及沟槽112的周边部的方式进行外延生长而形成的外延层。在第2碳化硅半导体层11由单一的n型层构成的情况下，例如，第2碳化硅半导体层11的厚度为75nm以下，且第2碳化硅半导体层11中的n型杂质的掺杂浓度为1×1018cm-3以上即可。第2碳化硅半导体层11可以是在n型杂质层的表面上层叠有非掺杂层而成的层。第2碳化硅半导体层11存在在牺牲氧化以及栅极氧化的工序中减少膜厚的情况。由于制造工序中的第2碳化硅半导体层11的膜厚的减少量的波动，正向的阈值电压反向的启动电压等的半导体装置301的电特性会产生波动。通过在n型杂质层的表面上层叠非掺杂层，能降低半导体装置301的电特性的波动。
在第2碳化硅半导体层11上，配置有栅极绝缘膜12。栅极绝缘膜12的厚度为70nm左右。
在栅极绝缘膜12上，按照埋入至沟槽112的方式配置有栅极电极13。栅极电极13例如是将磷掺杂了1×1021cm-3左右的n型poly-Si，栅极电极13的厚度为500nm左右。
在沟槽栅极型的MISFET的情况下，不是在与半导体基板的主面平行的方向上，而是在半导体基板的厚度方向上形成沟道，因此较之于平面栅极型的MISFET，能增大沟道的面积密度。因此，若是相同大小的半导体装置，则沟槽栅极型的MISFET能较之于平面栅极型的MISFET而增大流动的电流。电流越大，则电流测量变得越困难，因此若本说明书中所公开的半导体装置中的单位单元是沟槽栅极型的MISFET，则通过将单元数减小得较之于主区域更小的感测区域中流动的电流来进行电流测量所带来的效果变得显著。
(半导体装置的制造方法)
接下来，参照图16至图18来说明本实施方式所涉及的半导体装置的制造方法。图16至图18是表示本实施方式所涉及的半导体装置的制造方法的剖视图。
准备图16(a)所示的半导体基板5的工序以及使图16(b)所示的第1碳化硅半导体层6外延生长的工序与第1实施方式中的图2(a)以及图2(b)所示的工序相同，因此省略说明。
接下来，如图16(c)所示，在第1碳化硅半导体层6的表面之上，例如使厚度为0.5μm至1μm左右的体区域7外延生长。也可以取代外延生长而将铝离子或硼离子注入至第1碳化硅半导体层6，从而形成体区域7。
接着，如图16(d)所示，在体区域7的表面，通过氮离子的注入或外延生长，来形成包含高浓度的n型杂质的源极区域8。此外，使用掩模(未图示)来将Al离子注入至源极区域8，从而形成到达体区域7的p型的接触区域9。此后，进行活性化退火。活性化退火例如在惰性气氛中以1700至1800℃左右进行30分钟左右。
接下来，如图16(e)所示，使用掩模(未图示)，通过干蚀刻来去除源极区域8以及体区域7当中一部分的区域，从而在期望的区域形成沟槽112。沟槽112是贯通源极区域8以及体区域7而到达第1碳化硅半导体层6的凹部。
接下来，如图17(a)所示，在包含沟槽112的底面以及侧面在内的第1碳化硅半导体层6的表面整体，通过外延生长来形成第2碳化硅半导体层11。
接着，如图17(b)所示，通过干蚀刻来去除第2碳化硅半导体层11的一部分的区域以使源极区域8的一部分以及接触区域9的表面露出。此后，通过热氧化来在第2碳化硅半导体层11的表面形成栅极绝缘膜12。
接着，如图17(c)所示，在栅极绝缘膜12的表面，层积例如将磷掺杂了7×1020cm-3左右的厚度500nm左右的多晶硅膜。接着，通过干蚀刻将多晶硅膜加工成期望的图案，从而在沟槽112内以及沟槽112周边的一部分的区域，形成栅极电极13。
图17(d)所示的对层间绝缘膜14进行沉积的工序、图18(a)所示的形成源极电极10以及漏极电极16的工序、以及图18(b)所示的形成上部布线15以及背面电极17的工序与第1实施方式中的图3(e)、图4(a)、图4(b)以及图4(c)所示的工序相同，因此省略说明。
如上述那样得到图15所示的半导体装置301。
(第3实施方式)
接下来，参照附图来说明本公开的第3实施方式所涉及的逆变器。图19是表示具备本实施方式所涉及的逆变器402的负载驱动系统400的构成的框图。
负载驱动系统400具备：交流电源40、整流电路404、逆变器402以及负载45。
整流电路404具备：由4个整流二极管42构成的二极管桥电路406、以及扼流线圈41。来自交流电源40的交流输出电压经过整流二极管42而被直流化。为了提高功率因数，扼流线圈41被插入至交流电源40与二极管桥电路406之间。
逆变器402具备：3相桥电路408、再生电力消耗电路410、电流电压变换部48、栅极电压控制部49、平滑电容器43、以及对平滑电容器43的电压进行检测的电压检测部420。
3相桥电路408由作为第1实施方式或第2实施方式记载的半导体装置的上臂44a、44c、44e以及下臂44b、44d、44f构成。上臂44a以及下臂44b彼此串联连接而构成了支路440。同样地，上臂44c以及下臂44d彼此串联连接而构成了支路442，上臂44e以及下臂44f彼此串联连接而构成了支路444。各支路440、442、444的中点与负载45连接。
由平滑电容器43平滑化后的直流电压被施加至3相桥电路408的各支路440、442、444的两端，并由3相桥电路408变换成3相交流电压。从3相桥电路408输出的3相交流电压被施加至负载45。
构成各支路440、442、444的上臂44a、44c、44e以及下臂44b、44d、44f的半导体装置的栅极端子与对栅极电压进行控制的栅极电压控制部49连接。
栅极电压控制部49对各支路440、442、444的上臂44a、44c、44e以及下臂44b、44d、44f的栅极电压分个控制，以对负载45提供期望的频率的正弦波电压。另外，各半导体装置的感测区域21的源极端子与电流电压变换部48连接。
电流电压变换部48与半导体装置的第2源极焊盘连接，将与在漏极焊盘与第2源极焊盘之间流动的电流的值对应的值的电压进行输出。
再生电力消耗电路410包含：用于将从负载45向逆变器402流动的再生电流作为热进行消耗的电阻46、以及对流过电阻的再生电流进行控制的开关元件47。电压检测部420与平滑电容器43并联连接，是为了检测再生电流而设置的。
栅极电压控制部49基于从电流电压变换部48输出的电压以及由电压检测部420检测到的电压，来控制对半导体装置的栅极焊盘施加的电压。
以下，详细说明各构成要素。电流电压变换部48包含电流电压变换部48L、48U。图20、图21是表示电流电压变换部48L、48U的详情的图。图20是与下臂44b、44d、44f连接的电流电压变换部48L的框图。电流电压变换部48L由与下臂44b、44d、44f连接的3个运算放大器35b、35d、35f、以及各自的反馈电阻36b、36d、36f构成。各个运算放大器35b、35d、35f分别被施加了正的电源电压Vcc以及负的电源电压-Vcc。构成与图13相同，提供至3个运算放大器35b、35d、35f的正的电源电压+Vcc是同一电压，从同一正电源进行提供也没关系。
提供至3个运算放大器35b、35d、35f的负的电源电压-Vcc为同一电压，从同一负电源进行提供也没关系。例如若说明与下臂44b连接的电路，则在运算放大器35b的反相输入侧设置端子481b，并与下臂的半导体装置的感测区域的源极焊盘进行连接。在非反相输入侧设置端子482b，并与从下臂44b的半导体装置的主区域的源极焊盘分支出的开尔文端子进行连接。在运算放大器35b的输出，设置端子483b，这与栅极电压控制部49连接。在运算放大器35b的反相输入、以及输出，连接着感测电阻36，并对输出端子输出将流入至481b的电流乘以反馈电阻36b而得到的电压。下臂的半导体装置的主区域的源极焊盘全部与平滑电容器的一方的电极连接，是等电位，因此将给至运算放大器的电源电压的基准电位也设为平滑电容器的负侧的电位即可。
图21是上臂用的电流电压变换部48U的框图。与下臂用的电流电压变换部48L不同之处在于，上臂的3个半导体装置的源极电位根据动作状态而变动，另外，能分别取不同的电位。因此，对运算放大器35a、35c、35e给予的电源电压也以分别连接的上臂的半导体装置的源极电位为基准，因此给出不同的电源电压+Vcc1、-Vcc1、+Vcc2、-Vcc2、+Vcc3、-Vcc3。其他与下臂用的电流电压变换部48L相同。
图22是表示栅极电压控制部49的详情的功能框图。栅极电压控制部49包含：PWM信号产生电路51、过电流判定电路52、再生电流判定电路53、晶体管关断信号产生电路54、栅极负偏压信号产生电路55、再生电阻用开关控制信号产生电路56以及栅极信号切换电路57。
在通常的动作状态下，由PWM信号产生电路51生成的信号作为支路440、442、444的各晶体管的栅极信号而从栅极电压控制部49输出。由此，对负载45(图19)施加3相交流电压。
若负载45短路，或因栅极电压的控制的不顺而上臂44a、44c、44e和下臂44b、44d、44f短路，则由于过电流流过半导体装置，存在半导体装置损坏的可能性。为了防止该情况，栅极电压控制部49判断为在半导体装置中流过了过电流，并中止该半导体装置的通常的栅极电压控制，使栅极电压下降以关断在半导体装置中流过的过电流。具体而言，过电流判定电路52接受从电流电压变换部48输出的信号，并与给定的正向基准值进行比较。从电流电压变换部48输出的信号具有与在漏极焊盘和第2源极焊盘之间流动的电流的值成正比的电压值。在漏极焊盘和第2源极焊盘之间流动的电流也就是在感测区域21中流动的电流，与在漏极焊盘和第1源极焊盘之间流动的电流即在主区域20中流动的电流成正比，因此在从电流电压变换部48输出的电压的绝对值比给定的正向基准值大的情况下，能判断为在负载中流动着过电流。
在过电流判定电路52判断为在负载中流动着过电流的情况下，向晶体管关断信号产生电路54以及栅极信号切换电路57输出信号。接收到信号的栅极信号切换电路57选择晶体管关断信号产生电路54的输出，从而栅极电压控制部49输出由晶体管关断信号产生电路54生成的用于关断晶体管的低的栅极电压。由此，能关断被检测到过电流的支路的晶体管，抑制在负载45中流过过电流。
另外，在负载45为感应性负载的情况下，例如，若从流过了正向电流的状态起使半导体装置的动作停止，则产生逆感应电动势，流动作为反向电流的再生电流。该再生电流所流经的路径例如是从负载45起依次对支路442的上臂44c的沟道二极管、平滑电容器43、支路440的下臂44b的沟道二极管、以及负载45进行连结的路径。
若流动再生电流，则平滑电容器43的电压会上升。若平滑电容器43的电压超过平滑电容器43的耐压，则存在会破坏平滑电容器43之虞。为了防止该情况，再生电流判定电路53接受来自电压检测部420的检测电压，并将检测电压的值与给定的基准电压值进行比较。在检测电压的值超过了基准电压值的情况下，再生电流判定电路53判断为平滑电容器43的电压超过了基准电压值。
在此情况下，再生电流判定电路53将信号输出至再生电阻用开关控制信号产生电路56。接受到信号的再生电阻用开关控制信号产生电路56输出使设置于再生电力消耗电路410的开关元件47导通的信号。由此，在再生电力消耗电路410中，开关元件47导通，再生电流在电阻46中流动，因此再生电力被变换成热而被消耗。故而，能防止平滑电容器43的电压即初级侧电源的电压过度地呈高压而平滑电容器43被过电压破坏。
再生电流判定电路53还将信号输出至栅极负偏压信号产生电路55以及栅极信号切换电路57。接受到信号的栅极信号切换电路57选择栅极负偏压信号产生电路55的输出，从而栅极电压控制部49输出由栅极负偏压信号产生电路55生成的负的栅极电压。由此，作为支路440、442、444的半导体装置的晶体管的反向的电阻值增大，在支路440、442、444的半导体装置中，也是更多的再生电流被变换成热而被消耗。
此外，在本实施方式中，栅极电压控制部49具备栅极负偏压信号产生电路55以及再生电阻用开关控制信号产生电路56的双方，在判断为再生电流为给定的值以上的情况下，使栅极负偏压信号产生电路55以及再生电阻用开关控制信号产生电路56的双方进行动作。但是，也可以仅使任一方进行动作。另外，栅极电压控制部49也可以不具备不动作的电路。
图23A是与在本实施方式的逆变器中因负载短路等而在半导体装置中流过了正向过电流的情况下的保护动作有关的时序图，示出了某特定的半导体装置的栅极信号等。在时刻0至t1，栅极导通，此时在相应的半导体装置中流动的正向电流持续增大，与正向电流对应的输出电压值减少。在时刻t1至t2，栅极变成截止，因此不流动相应的半导体装置的电流，故输出电压值不变化。在时刻t2，栅极再次变为导通，因此因负载短路等事故，电流陡增从而输出电压值减少，若在时刻t3超过预先设定的正向基准电压值，则过电流判定电路52的输出成为导通，对半导体装置的电流进行关断那样的栅极信号被输出。若瞬时使栅极截止，则会产生感应性负载的反电动势，因此优选逐渐截止。如此，半导体装置的正向电流减少而成为零。
图23B是与因电动机减速而再生电流从电动机流入至平滑电容器时的保护动作有关的时序图。在时刻t4，栅极信号变为截止，因此电流暂时成为零，但在时刻t5，被认为是再生电流的反向电流开始流动。基于该反向电流，平滑电容器被充电，其两端的电压值上升。若在时刻t6平滑电容器的电压超过预先设定的基准电压值，则再生电流判定电路53的输出变为导通，在时刻t7使再生电阻开关栅极信号成为导通。再生电流流过再生电阻而成为热，对再生能量进行消耗。其结果是，再生电流减少而成为零。平滑电容器的过电压被消除。
图23C是表示不仅以再生电阻来消耗再生能量、而且以逆变器的半导体装置来消耗再生能量的保护动作的时序图。若在时刻t6再生电流判定电路53的输出成为导通，则不仅再生电阻开关栅极信号成为导通，而且相应的半导体装置的栅极电压从零变为负。负的栅极电压例如是-5V。由于栅极电压变为负，因此沟道二极管的电阻增大。基于再生电阻以及沟道二极管的电阻，再生能量被消耗。其结果是，再生电流减少而成为零，平滑电容器的过电压被消除。
如图14所示，本说明书中所公开的半导体装置通过使栅极电压变化至负侧，能使半导体装置的沟道二极管的电阻增大。由此，半导体装置的沟道二极管中的导通损耗会增大，因此在沟道二极管中也能消耗再生电力。此时，若是利用了硅的半导体装置的情况，则由于在消耗再生电力时的热，半导体装置的温度会上升，存在超过绝对最大额定温度而成为不能动作的可能性。与之相对，本说明书中所公开的半导体装置使用了耐热性卓越的碳化硅，因此能抑制因在消耗再生电力时的热而半导体装置成为不能动作的情况。
图24是表示在本说明书中所公开的半导体装置的反向的IV曲线的温度特性的曲线图。在图24中，横轴表示漏极-源极间电压Vds，纵轴表示反向的漏极电流。另外，以虚线表示的数据示出室温时的测量结果，以单点划线表示的数据示出75℃时的测量结果，以实线表示的数据示出了150℃时的测量结果。从图24可知，本说明书中所公开的半导体装置即使在150℃的高温也作为二极管进行动作。
如此，若通过使半导体装置的栅极电压变化至负侧，在沟道二极管中对再生电力进行消耗，则以再生电力消耗电路410中的电阻46消耗的电力会减少，因此能使电阻46以及设置于电阻46的散热机构小型化。
(第4实施方式)
接下来，参照附图来说明本公开的第4实施方式所涉及的逆变器。本实施方式的逆变器不是根据平滑电容器的电压来检测再生电流，而是根据在半导体装置中流动的反向电流来进行检测，该点与第3实施方式不同。
图25是表示本实施方式中的栅极电压控制部49的功能框图。栅极电压控制部49包含正向过电流判定电路52A以及反向过电流判定电路52B。在通常的动作状态下，PWM信号产生电路的输出作为逆变器的晶体管的栅极信号而被输出。
电流电压变换部48的输出，即与在漏极焊盘和第2源极焊盘之间流动的电流的值对应的值的电压被输入至栅极电压控制部49。电流电压变换部48的输出电压被输入至正向过电流判定电路52A和反向过电流判定电路52B的双方。
正向过电流判定电路52A将预先设定的正向基准电压值与电流电压变换部48的输出电压的值进行比较，在电流电压变换部48的输出电压的绝对值比正向基准电压值大的情况下，判定为正向的过电流。在此情况下，正向过电流判定电路52A将信号向晶体管关断信号产生电路54以及栅极信号切换电路57进行输出。接受到信号的栅极信号切换电路57选择晶体管关断信号产生电路54的输出，从而栅极电压控制部49输出由晶体管关断信号产生电路54生成的用于关断晶体管的低的栅极电压。由此，关断被检测出过电流的支路的晶体管，从而能抑制在负载45中流动过电流。
反向过电流判定电路52B将预先设定的反向基准电压值与电流电压变换部48的输出电压的值进行比较，在电流电压变换部48的输出电压的绝对值大于反向基准电压值的情况下，判定为生成了再生电流。在此情况下，反向过电流判定电路52B与第3实施方式同样，将信号输出至再生电阻用开关控制信号产生电路56。接受到信号的再生电阻用开关控制信号产生电路56输出用于使设置于再生电力消耗电路410的开关元件47导通的信号。
另外，反向过电流判定电路52B将信号输出至栅极负偏压信号产生电路55以及栅极信号切换电路57。接受到信号的栅极信号切换电路57选择栅极负偏压信号产生电路55的输出，从而栅极电压控制部49输出由栅极负偏压信号产生电路55生成的负的栅极电压。由此，作为支路440、442、444的半导体装置的晶体管的反向的电阻值增大，在支路440、442、444的半导体装置中，也是更多的再生电流被变换成热而被消耗。
此外，在本实施方式中，栅极电压控制部49具备栅极负偏压信号产生电路55以及再生电阻用开关控制信号产生电路56的双方，在基于电流电压变换部48的输出电压的值而判断为再生电流为给定的值以上的情况下，使栅极负偏压信号产生电路55以及再生电阻用开关控制信号产生电路56的双方动作。但是，也可以仅使一方动作。另外，栅极电压控制部49也可以不具备不动作的电路。
图26是表示在本实施方式的逆变器中反向流动过电流时的保护动作的时序图。在时刻0至t8，半导体装置的栅极成为导通，流着正向电流。在时刻t8，栅极信号成为截止，在半导体装置中流动的电流临时变为零，但从时刻t9起反向电流开始流动(电流电压变换部48的输出电压的值变为负)，若输出电压的值在时刻t10超过预先设定的反向基准电压值，则反向过电流判定电路成为导通，并使再生电阻用的开关元件47的栅极导通。再生电流在电阻46中流动，由再生电阻来消耗再生能量，因此电流逐渐减少，而变得不再流动。
在作为负载45的电动机被驱动为例如强制性地沿逆旋转方向动作的情况下，有时在逆变器402中流动反向的过电流。若流动反向的过电流，则平滑电容器43的电压会急剧上升，存在会破坏平滑电容器43之虞。根据本实施方式，若检测到反向的过电流，则再生电力在电阻46或沟道二极管的电阻中被变换成热而被消耗掉。故而，平滑电容器43的电压，即一次侧电源的电压不会过度地成为高压，因此能防止平滑电容器43因过电压而被破坏的情况。
(比较例)
图27是表示不具有沟道二极管的功能的、利用了带现有的电流检测功能的半导体装置501a至501f的逆变器的框图。由于没有沟道二极管，因此需要将外接的续流二极管502与各臂的半导体装置逆并联地连接。带现有的电流检测功能的半导体装置501虽能进行正向电流的检测，但不能进行在外接的续流二极管中流动的反向电流的检测。因此，不能像本公开的第4实施方式那样，直接进行再生电流的检测，如果不用电压检测部420来检测平滑电容器的电压，或者另行设置外接续流二极管用的电流检测器，就不能判断正在流动再生电流。
另一方面，本公开的半导体装置即使不设置外接的续流二极管，反向电流也在相同的半导体装置的沟道中流动，另外，能从在感测区域中流动的小电流间接地检测在主区域中流动的正向电流和反向电流的双方。
此外，在以上的实施方式中示出了第1导电型是n型且第2导电型是p型的例子，但不限于此。也可以第1导电型是p型，第2导电型是n型。
产业上的可利用性
本说明书中所公开的技术例如在用于电力变换器的半导体器件用途中有用。特别是在用于搭载在车载用、产业设备用等的电力变换器中的功率半导体器件用途中有用。
符号说明
1、301 半导体装置
2 主区域源极焊盘
3 感测区域源极焊盘
4 栅极焊盘
5 半导体基板
6 第1碳化硅半导体层
7 体区域(阱区域)
8 源极区域
9 接触区域
10 源极电极
11 第2碳化硅半导体层
12 栅极绝缘膜
13 栅极电极
14 层间绝缘膜
15 上部布线
16 漏极电极
17 背面电极
18、19 终端基极区域
20、320 主区域
21、321 感测区域
22 Vcc电源
23 栅极驱动器
24 栅极驱动器电源
25 脉冲信号发生器
26 栅极电阻
27 大电流探针
28 小电流探针
29 电压计
30 开关用FET
31 Vdd电源线
32 线路
33 主区域
34 感测区域
35 运算放大器
36 感测电阻
37、45 负载
40 交流电源
41 扼流线圈
42 整流二极管
43 平滑电容器
44a、44c、44e 上臂
44b、44d、44f 下臂
46 电阻
47开关元件
48 电流电压变换部
48U 电流电压变换部(上臂用)
48L 电流电压变换部(下臂用)
49 栅极电压控制部
70、90、200 测量系统
72 基板
74、204 漏极端子
76、206 栅极端子
78、208 主区域源极端子
79、209 感测区域源极端子
80、210 开尔文端子
110 元件分离区域
111、311 单位单元
112 沟槽
113 多晶硅膜
114 导通孔
400、500 负载驱动系统
402 逆变器
404 整流电路
406 二极管桥电路
408 3相桥电路
410 再生电力消耗电路
420 电压检测部
440、442、444 支路
501a、501b、501c、501d、501e、501f 带现有的电流检测功能的半导体元件
502 外接续流二极管

Claims (15)

1.一种半导体装置，包含：
第1导电型的半导体基板，其包含主区域以及感测区域；
多个单位单元，分别设置于所述第1导电型的半导体基板的所述主区域以及所述感测区域，具有金属-绝缘体-半导体场效应晶体管，且所述感测区域中所含的单位单元的数量小于所述主区域中所含的单位单元的数量，在所述主区域以及所述感测区域的各区域中，所述金属-绝缘体-半导体场效应晶体管被并联连接；
栅极焊盘，其配置于所述半导体基板的主面侧；
相互绝缘的第1源极焊盘以及第2源极焊盘；以及
漏极焊盘，其配置于所述半导体基板的背面侧，
各金属-绝缘体-半导体场效应晶体管包含：
第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；
第2导电型的体区域，其与所述第1碳化硅半导体层相接；
第1导电型的源极区域，其与所述体区域相接；
第2碳化硅半导体层，其配置在所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接；
所述第2碳化硅半导体层上的栅极绝缘膜；
所述栅极绝缘膜上的栅极电极；
源极电极，其与所述源极区域接触；以及
漏极电极，其配置于所述半导体基板的背面侧，
若将以所述源极电极的电位为基准的所述漏极电极的电位设为Vds、将以所述源极电极的电位为基准的所述栅极电极的电位设为Vgs、且将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压设为Vth，
则在所述Vds为正的情况下，在所述Vgs为所述Vth以上时，所述金属-绝缘体-半导体场效应晶体管作为从所述漏极电极向所述源极电极流动电流的二极管发挥作用，
在所述Vds为负的情况下，在所述Vgs小于Vth时，所述金属-绝缘体-半导体场效应晶体管作为从所述源极电极向所述漏极电极流动电流的二极管发挥作用，
所述二极管的启动电压的绝对值小于由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值，
所述主区域中所含的所述单位单元中的所述栅极电极以及所述感测区域中所含的所述单位单元中的所述栅极电极与所述栅极焊盘电连接，
所述主区域中所含的所述单位单元中的所述漏极电极以及所述感测区域中所含的所述单位单元中的所述漏极电极与所述漏极焊盘电连接，
所述主区域中所含的所述单位单元中的所述源极电极与所述第1源极焊盘电连接，
所述感测区域中所含的所述单位单元中的所述源极电极与所述第2源极焊盘电连接，
所述第2碳化硅半导体层中的至少一部分是第1导电型的层，
所述第2碳化硅半导体层还包含非掺杂层、或者杂质浓度小于1×1017cm-3的第1导电型的层。
2.根据权利要求1所述的半导体装置，其中，
所述体区域中的至少与所述第2碳化硅半导体层相接的区域的杂质浓度为1×1018cm-3以上，
所述第2碳化硅半导体层的杂质浓度为1×1017cm-3以上且4×1018cm-3以下，
所述第2碳化硅半导体层的厚度为20nm以上且70nm以下。
3.根据权利要求1或2所述的半导体装置，其中，还具备：
第1导电型的所述第1碳化硅半导体层，其位于所述主区域与所述感测区域的交界，并位于所述半导体基板上；以及
第2导电型的元件分离区域，其设置于所述第1碳化硅半导体层，
在所述元件分离区域上未配置第2碳化硅半导体层。
4.根据权利要求1或2所述的半导体装置，其中，
所述半导体装置还具备沟槽，该沟槽贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层。
5.根据权利要求1或2所述的半导体装置，其中，
所述感测区域中流动的电流为100mA以下。
6.一种逆变器，具备：
支路，其由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是权利要求1至5中任一项所述的半导体装置；
电流电压变换部，其与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压；以及
栅极电压控制部，其基于从所述电流电压变换部输出的所述电压，来对施加至所述半导体装置的所述栅极焊盘的电压进行控制。
7.根据权利要求6所述的逆变器，其中，
所述电流电压变换部包含：
运算放大器，其具有反相输入端子、非反相输入端子以及输出端子；以及
电阻，其对所述反相输入端子与所述输出端子进行连接。
8.根据权利要求7所述的逆变器，其中，
所述运算放大器是双电源类型。
9.根据权利要求6～8中任一项所述的逆变器，其中，还具备：
平滑电容器，其与所述支路并联连接；
电压检测部，其对所述平滑电容器的电压进行检测；以及
再生电力消耗电路，其包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，
所述栅极电压控制部将由所述电压检测部检测出的所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，控制所述开关元件以使在所述电阻中流动所述再生电流。
10.根据权利要求6～8中任一项所述的逆变器，其中，还具备：
平滑电容器，其与所述支路并联连接；以及
电压检测部，其对所述平滑电容器的电压进行检测，
所述栅极电压控制部将由所述电压检测部检测出的所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，使施加至所述栅极焊盘的电压为负。
11.根据权利要求6～8中任一项所述的逆变器，其中，还具备：
平滑电容器，其与所述支路并联连接；以及
再生电力消耗电路，其包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，
所述栅极电压控制部将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，控制所述开关元件的动作以使在所述电阻中流动所述再生电流。
12.根据权利要求6～8中任一项所述的逆变器，其中，
所述逆变器还具备与所述支路并联连接的平滑电容器，
所述栅极电压控制部将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使施加至所述栅极焊盘的电压为负。
13.一种逆变器的控制方法，该逆变器具备支路以及与所述支路并联连接的平滑电容器，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是权利要求1至5中任一项所述的半导体装置，
所述逆变器的控制方法包含：
对所述平滑电容器的电压进行检测的步骤；以及
将所述平滑电容器的电压与基准电压值进行比较，在所述平滑电容器的电压超过所述基准电压值的情况下，使施加至所述栅极焊盘的电压为负的步骤。
14.一种逆变器的控制方法，该逆变器具备支路、与所述支路并联连接的平滑电容器、电流电压变换部以及再生电力消耗电路，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是权利要求1至5中任一项所述的半导体装置，所述电流电压变换部与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压，所述再生电力消耗电路包含用于将从负载向所述逆变器流动的再生电流作为热进行消耗的电阻、以及对所述电阻中流动的再生电流进行控制的开关元件，
所述逆变器的控制方法包含：
对从所述电流电压变换部输出的输出电压的值进行检测的步骤；以及
将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使所述开关元件进行动作以在所述电阻中流动所述再生电流的步骤。
15.一种逆变器的控制方法，该逆变器具备支路、与所述支路并联连接的平滑电容器、以及电流电压变换部，所述支路由上臂以及下臂构成，且所述上臂以及下臂当中至少一者是权利要求1至5中任一项所述的半导体装置，所述电流电压变换部与所述半导体装置的所述第2源极焊盘连接，并输出与在所述漏极焊盘和所述第2源极焊盘之间流动的电流的值对应的值的电压，
所述逆变器的控制方法包含：
对从所述电流电压变换部输出的输出电压的值进行检测的步骤；以及
将从所述电流电压变换部输出的输出电压的值与反向基准电压值进行比较，在所述输出电压的绝对值超过所述反向基准电压值的情况下，使施加至所述栅极焊盘的电压为负的步骤。
CN201480002917.3A 2013-07-10 2014-07-04 半导体装置及使用其的逆变器、逆变器的控制方法 Expired - Fee Related CN104781923B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013144245 2013-07-10
JP2013-144245 2013-07-10
PCT/JP2014/003561 WO2015004891A1 (ja) 2013-07-10 2014-07-04 半導体装置、及びそれを用いたインバータ

Publications (2)

Publication Number Publication Date
CN104781923A CN104781923A (zh) 2015-07-15
CN104781923B true CN104781923B (zh) 2017-06-16

Family

ID=52279597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480002917.3A Expired - Fee Related CN104781923B (zh) 2013-07-10 2014-07-04 半导体装置及使用其的逆变器、逆变器的控制方法

Country Status (4)

Country Link
US (1) US9543858B2 (zh)
JP (1) JP5979570B2 (zh)
CN (1) CN104781923B (zh)
WO (1) WO2015004891A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432412B2 (ja) * 2015-03-25 2018-12-05 株式会社デンソー スイッチング素子の駆動装置
JP2017069412A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US9866245B2 (en) * 2015-11-18 2018-01-09 Linear Technology Corporation Active differential resistors with reduced noise
TWI571025B (zh) * 2016-01-21 2017-02-11 旺玖科技股份有限公司 負電壓保護系統
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6653461B2 (ja) * 2016-09-01 2020-02-26 パナソニックＩｐマネジメント株式会社 半導体装置
US10403623B2 (en) * 2017-07-06 2019-09-03 General Electric Company Gate networks having positive temperature coefficients of resistance (PTC) for semiconductor power conversion devices
JP7127279B2 (ja) 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP7030734B2 (ja) * 2019-03-04 2022-03-07 株式会社日立製作所 半導体装置
JP7342408B2 (ja) * 2019-04-15 2023-09-12 富士電機株式会社 半導体装置
CN112234030B (zh) * 2019-07-15 2023-07-21 珠海格力电器股份有限公司 一种三相逆变功率芯片及其制备方法
US11476084B2 (en) * 2019-09-10 2022-10-18 Applied Materials, Inc. Apparatus and techniques for ion energy measurement in pulsed ion beams
WO2022210033A1 (ja) * 2021-03-31 2022-10-06 ローム株式会社 半導体装置
DE102021129145A1 (de) 2021-11-09 2023-05-11 Audi Aktiengesellschaft Verfahren zum aktiven Entladen eines elektrischen Energiespeichers, Steuereinrichtung, elektrische Schaltungseinrichtung und Kraftfahrzeug

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195893A (zh) * 1997-02-28 1998-10-14 日本电气株式会社 半导体器件

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737211B2 (ja) 1989-03-08 1998-04-08 松下電器産業株式会社 三相交流電動機の可変速駆動装置
JP3215164B2 (ja) 1992-06-19 2001-10-02 東洋電機製造株式会社 電圧形インバータ装置
KR950022023A (ko) 1993-12-09 1995-07-26 김무 전동기 발전 제동 제어장치
JPH0866056A (ja) * 1994-08-24 1996-03-08 Mitsubishi Electric Corp インバータ装置
JP3357627B2 (ja) * 1999-04-09 2002-12-16 株式会社三社電機製作所 アーク加工装置用電源装置
JP3635988B2 (ja) 1999-05-27 2005-04-06 富士電機デバイステクノロジー株式会社 半導体装置
JP3484133B2 (ja) * 2000-03-03 2004-01-06 株式会社日立製作所 内燃機関用点火装置および内燃機関点火用１チップ半導体
JP3922038B2 (ja) * 2002-02-14 2007-05-30 株式会社豊田自動織機 電流検出機能付ｍｏｓ型電界効果トランジスタ
JP3997126B2 (ja) 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP4622214B2 (ja) 2003-07-30 2011-02-02 トヨタ自動車株式会社 電流センシング機能を有する半導体装置
JP4001120B2 (ja) * 2004-02-19 2007-10-31 トヨタ自動車株式会社 電圧変換装置
JP4144541B2 (ja) * 2004-03-19 2008-09-03 日産自動車株式会社 電圧駆動型半導体素子用駆動回路
JP4601044B2 (ja) * 2004-08-30 2010-12-22 日立アプライアンス株式会社 電力変換装置およびその電力変換装置を備えた空気調和機
JP2007014059A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp スイッチング回路
JP4640200B2 (ja) * 2006-02-10 2011-03-02 トヨタ自動車株式会社 電圧変換装置および電圧変換器の制御方法
GB2453878B (en) * 2006-06-29 2011-05-25 Mitsubishi Electric Corp Regenerative braking apparatus
JP4905208B2 (ja) * 2006-10-25 2012-03-28 株式会社デンソー 過電流検出回路
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
JP5637175B2 (ja) * 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4877337B2 (ja) 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
CN102414818B (zh) * 2009-04-30 2013-03-20 松下电器产业株式会社 半导体元件、半导体装置及电力变换器
DE112010003655B4 (de) * 2009-10-20 2015-12-31 Mitsubishi Electric Corporation Fehler-Detektionsvorrichtung für eine Halbleitervorrichtung
JP5553652B2 (ja) 2010-03-18 2014-07-16 ルネサスエレクトロニクス株式会社 半導体基板および半導体装置
DE112011102926B4 (de) * 2010-09-03 2018-10-11 Mitsubishi Electric Corp. Halbleiterbauteil
JP5724281B2 (ja) * 2010-10-08 2015-05-27 富士電機株式会社 パワー半導体デバイスの電流検出回路
JP5170208B2 (ja) * 2010-10-22 2013-03-27 富士電機株式会社 パワー半導体デバイスの電流検出回路
JP5694119B2 (ja) 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
WO2013008312A1 (ja) * 2011-07-12 2013-01-17 トヨタ自動車株式会社 車両および車両の制御方法
WO2013026035A1 (en) * 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate and method of manufacturing the same
JP5720641B2 (ja) * 2012-08-21 2015-05-20 株式会社デンソー スイッチングモジュール
DE112013007772B3 (de) * 2012-09-06 2023-04-13 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2014138532A (ja) * 2013-01-18 2014-07-28 Fuji Electric Co Ltd 電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195893A (zh) * 1997-02-28 1998-10-14 日本电气株式会社 半导体器件

Also Published As

Publication number Publication date
US9543858B2 (en) 2017-01-10
JP5979570B2 (ja) 2016-08-24
CN104781923A (zh) 2015-07-15
US20150280611A1 (en) 2015-10-01
WO2015004891A1 (ja) 2015-01-15
JPWO2015004891A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
CN104781923B (zh) 半导体装置及使用其的逆变器、逆变器的控制方法
Erickson et al. n-Si-Organic Inversion Layer Interfaces: A Low Temperature Deposition Method for Forming a pn Homojunction in n-Si.
CN103022115B (zh) 半导体装置
CN102569354B (zh) 绝缘栅型双极晶体管及其制造方法
CN104241400B (zh) 场效应二极管及其制备方法
CN103117295B (zh) 具有可控反向二极管的功率晶体管
CN110337725A (zh) 碳化硅半导体装置以及电力变换装置
CN104350602B (zh) 绝缘栅型双极晶体管
CN107924950A (zh) 具有集成mos二极管的碳化硅mosfet
CN107112361A (zh) 半导体装置及其制造方法、电力变换装置、三相电动机系统、汽车和铁路车辆
Isukapati et al. Monolithic integration of lateral HV power MOSFET with LV CMOS for SiC power IC technology
US10586793B2 (en) Semiconductor devices and methods for operating semiconductor devices
CN101599508B (zh) 半导体装置
CN104303312A (zh) 立式耐高压半导体装置及其制造方法
CN111766490A (zh) 碳化硅半导体装置的筛选方法
CN102694018A (zh) 功率用半导体装置
CN107710401A (zh) 半导体装置
CN106896255A (zh) 功率半导体器件中的电流测量
CN103872052B (zh) 半导体器件
CN105743480A (zh) 双向阻断电子开关布置
US12021139B2 (en) Semiconductor arrangement with an integrated temperature sensor
CN106449768B (zh) 一种jfet管
JP2018205250A (ja) 炭化珪素半導体装置の選別方法
CN110763358A (zh) 基于温差电压场效应管传感装置与温度测量方法
CN104183635B (zh) 一种场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170616