JP2018120930A - 半導体装置 - Google Patents

Abstract

【課題】 半導体基板の周辺領域の温度を検出する。【解決手段】 半導体装置であって、半導体基板と、半導体基板の上面に設けられている上部主電極と、半導体基板の下面に設けられている下部主電極と、ゲート電極を有する。半導体基板が、素子領域と周辺領域を有する。素子領域が、スイッチング素子を有する。半導体装置は、周辺領域内の半導体基板の上面に配置されているとともにゲート電極に接続されている第１配線と、上部主電極と第１配線に接続されているとともに温度によって抵抗が変化する第１半絶縁膜と、周辺領域内の半導体基板の上面であって第１配線よりも半導体基板の外周側に配置されている第２配線と、周辺領域内の半導体基板の上面であって第２配線よりも半導体基板の外周側に配置されている第３配線と、第２配線と第３配線に接続されているとともに温度によって抵抗が変化する第２半絶縁膜をさらに有する。【選択図】図１

Description

本明細書に開示の技術は、半導体装置に関する。

特許文献１に、半導体基板の素子領域の中央に温度検出用ダイオードが設けられた半導体装置が開示されている。温度検出用ダイオードによって、半導体装置の動作時に、半導体基板の温度を測定することができる。

特開２０１４−２３２８０３号公報

半導体装置の動作時に、半導体基板の素子領域の周囲（以下、周辺領域という）が高温となる場合がある。例えば、半導体基板の歪み等によって発熱スポットが変化し、周辺領域が高温となる場合がある。また、半導体基板の使用環境によって、周辺領域が高温となる場合がある。このため、周辺領域の温度を測定したいというニーズがある。本明細書では、半導体基板の周辺領域の温度を好適に検出することが可能な技術を提供する。

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に設けられている上部主電極と、前記半導体基板の下面に設けられている下部主電極と、ゲート電極を有する。前記半導体基板が、素子領域と、前記素子領域の周囲に配置されている周辺領域を有する。前記素子領域が、前記ゲート電極の電位に応じて前記上部主電極と前記下部主電極の間の電流経路をオン‐オフするスイッチング素子を有する。前記半導体装置は、前記周辺領域内の前記半導体基板の上面に配置されているとともに前記ゲート電極に接続されている第１配線と、前記上部主電極と前記第１配線に接続されているとともに温度によって抵抗が変化する第１半絶縁膜と、前記周辺領域内の前記半導体基板の上面であって前記第１配線よりも前記半導体基板の外周側に配置されている第２配線と、前記周辺領域内の前記半導体基板の上面であって前記第２配線よりも前記半導体基板の外周側に配置されている第３配線と、前記第２配線と前記第３配線に接続されているとともに温度によって抵抗が変化する第２半絶縁膜をさらに有する。

この半導体装置では、第１半絶縁膜を介して上部主電極と第１配線の間に電流を流すことで、第１半絶縁膜の抵抗を測定することができる。第１半絶縁膜の抵抗から、第１半絶縁膜の位置における半導体基板の温度を測定することができる。また、第２半絶縁膜を介して第２配線と第３配線の間に電流を流すことで、第２半絶縁膜の抵抗を測定することができる。第２半絶縁膜の抵抗から、第２半絶縁膜の位置における半導体基板の温度を測定することができる。すなわち、この半導体装置によれば、周辺領域の温度を測定することができる。また、第１半絶縁膜の温度と第２半絶縁膜の温度から、周辺領域における温度分布を測定することができる。

半導体装置１０の断面図。 半導体基板の上面図（上部主電極５０と第１配線７１の位置関係を示す図）。 半導体基板の上面図（上部主電極５０と第１配線７１の位置関係を示す図）。 半導体装置の断面図。

図１に示す実施形態の半導体装置１０は、半導体基板１８を有している。半導体基板１８は、スイッチング素子（本実施形態では、ＩＧＢＴ（insulated gate bipolar transistor））が設けられている素子領域１１と、素子領域１１の周囲に配置されている周辺領域１５を有している。素子領域１１は、半導体基板１８の中央を含む範囲に設けられている。周辺領域１５は、素子領域１１と半導体基板１８の外周端面との間に設けられている。

素子領域１１内の半導体基板１８の上面１８ａには、複数のトレンチ４０が設けられている。各トレンチ４０は、上面１８ａにおいて平行に伸びている。

各トレンチ４０の内面は、ゲート絶縁膜３２によって覆われている。また、各トレンチ４０内には、ゲート電極３０が配置されている。各ゲート電極３０は、ゲート絶縁膜３２によって半導体基板１８から絶縁されている。各ゲート電極３０の上面は、層間絶縁膜６６によって覆われている。

素子領域１１内の半導体基板１８の上面１８ａに、上部主電極５０が設けられている。上部主電極５０は、ＡｌＳｉ（アルミニウムとシリコンの合金）によって構成されているＡｌＳｉ層５１と、ニッケルによって構成されているＮｉ層５２を有している。ＡｌＳｉ層５１は、素子領域１１内で層間絶縁膜６６と半導体基板１８の上面１８ａを覆っている。Ｎｉ層５２は、ＡｌＳｉ層５１の表面を覆っている。各ゲート電極３０は、層間絶縁膜６６によって上部主電極５０から絶縁されている。上部主電極５０は、はんだ層５８によって金属ブロック５７に接続されている。

半導体基板１８の下面１８ｂに、下部主電極５６が設けられている。下部主電極５６は、半導体基板１８の下面１８ｂの略全域を覆っている。

素子領域１１内に、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、バッファ領域２７及びコレクタ領域２８が配置されている。

エミッタ領域２２は、ｎ型領域である。トレンチ４０の間の各半導体領域に、２つのエミッタ領域２２が設けられている。エミッタ領域２２は、半導体基板１８の上面１８ａに露出する範囲に配置されている。エミッタ領域２２は、上部主電極５０に接している。エミッタ領域２２は、トレンチ４０の最上部において、ゲート絶縁膜３２に接している。

ボディ領域２４は、ｐ型領域である。ボディ領域２４は、２つのエミッタ領域２２の間で半導体基板１８の上面１８ａに露出している。ボディ領域２４は、上面１８ａに露出する位置からエミッタ領域２２の下側の位置まで伸びている。ボディ領域２４は、高濃度領域２４ａと、高濃度領域２４ａよりもｐ型不純物濃度が低い低濃度領域２４ｂを有している。高濃度領域２４ａは、上面１８ａに露出する範囲に配置されている。高濃度領域２４ａは、上部主電極５０に接している。低濃度領域２４ｂは、エミッタ領域２２よりも下側に配置されている。低濃度領域２４ｂは、エミッタ領域２２の下側で、ゲート絶縁膜３２に接している。

ドリフト領域２６は、ｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、素子領域１１内において、ボディ領域２４の下側に配置されている。ドリフト領域２６は、ボディ領域２４の下側でゲート絶縁膜３２に接している。ドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。ドリフト領域２６は、素子領域１１から周辺領域１５に跨って分布している。

バッファ領域２７は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。バッファ領域２７は、素子領域１１及び周辺領域１５に跨って分布している。バッファ領域２７は、ドリフト領域２６の下側に配置されている。

コレクタ領域２８は、ｐ型領域である。コレクタ領域２８は、素子領域１１及び周辺領域１５に跨って分布している。コレクタ領域２８は、バッファ領域２７の下側に配置されている。コレクタ領域２８は、下部主電極５６に接している。

周辺領域１５内に、ディープ領域４１、リサーフ層４２及び終端領域４４が配置されている。

ディープ領域４１は、ｐ型領域であり、半導体基板１８の上面１８ａに露出する範囲に設けられている。ディープ領域４１は、半導体基板１８の上面１８ａから各トレンチ４０と略同等の深さまで伸びている。

リサーフ層４２は、ｐ型領域である。リサーフ層４２は、ディープ領域４１の外周側に配置されている。リサーフ層４２は、ディープ領域４１に接している。リサーフ層４２は、半導体基板１８の上面１８ａに露出する範囲に設けられている。リサーフ層４２は、ディープ領域４１よりも浅い範囲に分布している。

終端領域４４は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。終端領域４４は、半導体基板１８の上面１８ａの最外周部に露出する範囲に設けられている。

ディープ領域４１、リサーフ層４２及び終端領域４４の下側には、ドリフト領域２６が分布している。また、終端領域４４とリサーフ層４２の間に、ドリフト領域２６が分布している。

周辺領域１５内の半導体基板１８の上面１８ａの上部に、第１配線６１、第２配線６２、第３配線６３、第１半絶縁膜７１、第２半絶縁膜７２及び絶縁保護層６０が設けられている。

第１配線６１は、上部主電極５０の近傍に配置されている。第１配線６１は、図示しない位置で各ゲート電極３０に接続されている。すなわち、第１配線６１は、ゲート配線である。第１配線６１と半導体基板１８の間は絶縁膜６４によって絶縁されている。第１配線６１は、ＡｌＳｉによって構成されている。

第１半絶縁膜７１は、ＳＩｎＳｉＮ（semi-insulated silicon nitride）膜によって構成されている。第１半絶縁膜７１は、上部主電極５０の表面の一部と、第１配線６１の表面の一部と、上部主電極５０と第１配線６１の間の層間絶縁膜６６の表面を覆っている。第１半絶縁膜７１によって、上部主電極５０と第１配線６１が接続されている。第１半絶縁膜７１は、電流を通すが、その抵抗は高い。このため、上部主電極５０と第１配線６１の間に電位差を生じさせることができる。第１半絶縁膜７１の抵抗は温度特性を有している。温度が高いほど、第１半絶縁膜７１の抵抗は低くなる。

図示していないが、半導体装置１０の外部に、第１半絶縁膜７１の抵抗を測定するための抵抗測定回路が設けられている。この抵抗測定回路は、第１半絶縁膜７１を介して上部主電極５０と第１配線６１の間に電流を流すことによって、第１半絶縁膜７１の抵抗を測定する。この抵抗測定回路が測定する第１半絶縁膜７１の抵抗から、第１半絶縁膜７１の温度を測定することができる。なお、抵抗測定回路は、定電圧を印加して電流を測定する回路であってもよいし、定電流を流して電圧を測定する回路であってもよいし、その他の回路であってもよい。

第２配線６２は、第１配線６１よりも外周側に配置されている。第２配線６２は、ディープ領域４１の上部に配置されている。第２配線６２の下部の層間絶縁膜６６にはコンタクトホールが設けられている。このコンタクトホールを介して、第２配線６２はディープ領域４１に接続されている。第２配線６２は、ＡｌＳｉによって構成されている。

第３配線６３は、第２配線６２よりも外周側に配置されている。第３配線６３は、終端領域４４の上部に配置されている。第３配線６３の下部の層間絶縁膜６６にはコンタクトホールが設けられている。このコンタクトホールを介して、第３配線６３は終端領域４４に接続されている。第３配線６３は、ＡｌＳｉによって構成されている。

第２半絶縁膜７２は、ＳＩｎＳｉＮ膜によって構成されている。第２半絶縁膜７２は、第２配線６２の表面の一部と、第３配線６３の表面の一部と、第２配線６２と第３配線６３の間の層間絶縁膜６６の表面を覆っている。第２半絶縁膜７２によって、第２配線６２と第３配線６３が接続されている。第２半絶縁膜７２は、電流を通すが、その抵抗は高い。このため、第２配線６２と第３配線６３の間に電位差を生じさせることができる。第２半絶縁膜７２の抵抗は温度特性を有している。温度が高いほど、第２半絶縁膜７２の抵抗は低くなる。

図示していないが、半導体装置１０の外部に、第２半絶縁膜７２の抵抗を測定するための抵抗測定回路が設けられている。この抵抗測定回路は、第２半絶縁膜７２を介して第２配線６２と第３配線６３の間に電流を流すことによって、第２半絶縁膜７２の抵抗を測定する。この抵抗測定回路が測定する第２半絶縁膜７２の抵抗から、第２半絶縁膜７２の温度を測定することができる。

絶縁保護層６０は、ポリイミドによって構成されている。絶縁保護層６０は、周辺領域１５の表面の略全域を覆っている。

素子領域１１内には、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、バッファ領域２７、コレクタ領域２８及びゲート電極３０等によって、ＩＧＢＴが構成されている。ＩＧＢＴは、ゲート電極３０の電位に応じてスイッチングする。ＩＧＢＴがオンすると、下部主電極５６から上部主電極５０へ電流が流れる。ＩＧＢＴがオフすると、電流が停止する。ＩＧＢＴに電流が流れると、素子領域１１が発熱する。通常は、ＩＧＢＴの動作中においては、半導体基板１８の中央が高温となり、半導体基板１８の外周側ほど温度が低くなる。すなわち、素子領域１１が周辺領域１５よりも高温となる。しかしながら、ＩＧＢＴに高い電流が流れた場合等には、金属ブロック５７とはんだ層５８で十分に放熱することができず、はんだ層５８の外周端部近傍で半導体基板１８が高温となる場合がある。この場合、はんだ層５８の外周端部近傍に位置する第１半絶縁膜７１が高温となる。また、半導体基板１８の歪みやＩＧＢＴの動作環境によっても、第１半絶縁膜７１近傍で半導体基板１８が高温となる場合がある。他方、半導体基板１８の最外周部近傍に位置する第２半絶縁膜７２は第１半絶縁膜７１に比べて低温である。第２半絶縁膜７２の温度は安定している。上述したように、第１半絶縁膜７１及び第２半絶縁膜７２の抵抗から、これらの温度を検出することができる。すなわち、この半導体装置１０では、周辺領域１５の温度を検出することができる。また、第１半絶縁膜７１と第２半絶縁膜７２の温度差から、温度分布を特定することができる。第１半絶縁膜７１と第２半絶縁膜７２の温度差が大きい場合には、第１半絶縁膜７１近傍が局所的に高温になっていることが分かる。検出された温度を用いてＩＧＢＴをフィードバック制御すれば、半導体基板１８の温度をより好適に制御することができる。

また、この半導体装置１０では、上部主電極５０と第１配線６１の間の第１半絶縁膜７１によって、温度センサを構築することができる。上部主電極５０はＩＧＢＴの主電極であり、第１配線６１はゲート配線である。この構成によれば、温度測定のための専用の配線を設けることなく、第１半絶縁膜７１を利用した温度センサを設けることができる。

また、この半導体装置１０では、第２配線６２と第３配線６３の間の第２半絶縁膜７２によって、温度センサを構築することができる。第２配線６２と第３配線６３は、外来イオン（外部から飛来するイオン）によって周辺領域１５内の電界分布が乱されることを抑制するための配線である。この構成によれば、温度測定のための専用の配線を設けることなく、第２半絶縁膜７２を利用した温度センサを設けることができる。

また、半絶縁膜を利用した温度センサでは、ダイオードを利用した温度センサに比べて、特性のばらつきを抑制することができる。したがって、温度を正確に検出することができる。

なお、上述した第１半絶縁膜７１と第２半絶縁膜７２は、素子領域１１を囲むように環状に設けられていてもよいし、必要な箇所にのみ部分的に設けてもよい。例えば、図２に示すように、上部主電極５０を囲むように環状の第１半絶縁膜７１を設けてもよいし、図３に示すように、上部主電極５０の角部にのみ第１半絶縁膜７１を設けてもよい。

また、上述した実施形態では、第１半絶縁膜７１と第２半絶縁膜７２がＡｌＳｉにより構成されている層（すなわち、ＡｌＳｉ層５１、第１配線６１、第２配線６２及び第３配線６３）を部分的に覆っていた。しかしながら、図４に示すように、第１半絶縁膜７１と第２半絶縁膜７２が、ＡｌＳｉにより構成されている層によって部分的に覆われていてもよい。すなわち、第１半絶縁膜７１は上部主電極５０と第１配線６１を接続していればどのように配置されていてもよく、第２半絶縁膜７２は第２配線６２と第３配線６３を接続していればどのように配置されていてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体装置
１１：素子領域
１５：周辺領域
１８：半導体基板
２２：エミッタ領域
２４：ボディ領域
２６：ドリフト領域
２７：バッファ領域
２８：コレクタ領域
３０：ゲート電極
３２：ゲート絶縁膜
４０：トレンチ
４１：ディープ領域
４２：リサーフ層
４４：終端領域
５０：上部主電極
５６：下部主電極
５７：金属ブロック
５８：はんだ層
６０：絶縁保護層
６１：第１配線
６２：第２配線
６３：第３配線
７１：第１半絶縁膜
７２：第２半絶縁膜

Claims (1)

1. 半導体基板と、
   前記半導体基板の上面に設けられている上部主電極と、
   前記半導体基板の下面に設けられている下部主電極と、
   ゲート電極、
   を有し、
   前記半導体基板が、素子領域と、前記素子領域の周囲に配置されている周辺領域を有し、
   前記素子領域が、前記ゲート電極の電位に応じて前記上部主電極と前記下部主電極の間の電流経路をオン‐オフするスイッチング素子を有し、
   前記周辺領域内の前記半導体基板の上面に配置されており、前記ゲート電極に接続されている第１配線と、
   前記上部主電極と前記第１配線に接続されており、温度によって抵抗が変化する第１半絶縁膜と、
   前記周辺領域内の前記半導体基板の上面であって前記第１配線よりも前記半導体基板の外周側に配置されている第２配線と、
   前記周辺領域内の前記半導体基板の上面であって前記第２配線よりも前記半導体基板の外周側に配置されている第３配線と、
   前記第２配線と前記第３配線に接続されており、温度によって抵抗が変化する第２半絶縁膜、
   をさらに有する半導体装置。

Images