JP2018088464A - 半導体装置 - Google Patents

Abstract

【課題】ＳｉＣ基板を利用する半導体装置は高温で使用できるが、温度差が過大となると損傷する。そこでＳｉＣ基板内の温度差が判明する半導体装置を提供する。
【解決手段】ＳｉＣ基板を利用する半導体装置の周辺耐圧領域には、アクティブ領域内の半導体基板の表面より裏面側に変位した高さに半導体基板の表面が位置している掘り込み構造が形成されている。それを利用し、アクティブ領域内の半導体基板の表面と、掘り込まれた半導体基板の表面の双方に温度検知素子を形成する。ＳｉＣ基板内の最大温度差によく相関する温度差が検知できる。
【選択図】図１

Description

本明細書では、半導体装置を開示する。

特許文献１と２に、温度検知素子を有する半導体装置が開示されている。特許文献１の半導体装置は、半導体基板内で最も高温となる位置に温度検知素子を形成し、その検知温度に基づいてゲート電極に印加する電圧を制御して半導体装置の過熱を防止する。特許文献２の半導体装置は、２個のゲートパッドを備えており、第１のゲートパッドに導通している第１ゲート電極群と、第２のゲートパッドに導通している第２ゲート電極群を備えている。第１ゲート電極群が配置されている範囲に第１温度検知素子を形成し、第２ゲート電極群が配置されている範囲に第２温度検知素子を形成し、第１温度検知素子の検知温度によって第１ゲートパッドに印加する電圧を制御し、第２温度検知素子の検知温度によって第２ゲートパッドに印加する電圧を制御する。これによって半導体装置の過熱を防止する。

特開２００８−２３５６００号公報 特開２００７−２３４８５０号公報

ＳｉＣからなる半導体基板を利用する半導体装置は高温環境下で利用することができる反面、半導体基板内の温度差が大きくなりがちであり、その温度差が過大になると半導体装置を固定するとともに半導体装置に対する導通を確保する接合層が破壊されやすい。従来の技術は、半導体装置の過熱を防止する技術であり、半導体基板内の温度差を検出するものでない。特許文献１の技術では、１個の温度検知素子しか用意されておらず、温度差を検出できない。特許文献２の技術でも、第１のゲートパッドに導通している第１ゲート電極群の配置範囲の温度と、第２のゲートパッドに導通している第２ゲート電極群の配置範囲の温度の夫々を検知するにとどまっており、半導体基板内に生じている温度差を検知するものでない。

本明細書は、半導体基板に生じている温度差を検知することができる半導体装置を開示する。

本明細書は、ＳｉＣからなる半導体基板に第１温度検知素子と第２温度検知素子とが形成されている半導体装置を開示する。半導体基板は、半導体基板の表面に形成されている表面電極と半導体基板の裏面に形成されている裏面電極の間の抵抗を制御する半導体構造が形成されているアクティブ領域と、アクティブ領域の外周側に位置している周辺耐圧領域を備えている。周辺耐圧領域には、アクティブ領域内の半導体基板の表面より裏面側に変位した高さに半導体基板の表面が位置している掘り込み構造が形成されている。第１温度検知素子は、アクティブ領域内の半導体基板の表面上に形成されており、第２温度検知素子は、裏面側に変位した高さに位置している半導体基板の表面（掘り込まれた表面）上に形成されている。第１温度検知素子と第２温度検知素子は、双方とも、ｐ型半導体領域とｎ型半導体領域を備えており、そのｐ型半導体領域とｎ型半導体領域は、半導体基板の表面を観察したときに接触している。

半導体装置が動作する場合、アクティブ領域は相対的に高温となる（以下では高温領域と呼ぶ）。中でも半導体基板の表面近傍が最も高温となる。その一方において、周辺耐圧領域は相対的に低温となる（以下では低温領域と呼ぶ）。中でも半導体基板の裏面近傍が最も低温となる。
第１温度検知素子はアクティブ領域内の半導体基板表面に形成されており、半導体基板内の最高温度に近い温度を検知する。第２温度検知素子は周辺耐圧領域内において裏面側に掘り込まれた高さに形成されており、半導体基板内の最低温度に近い温度を検知する。上記構成を備えている半導体装置によると、半導体基板に生じている温度差に近い温度差を検知できる。検知した温度差は、半導体基板に生じている温度差によく相関し、検知した温度差に基づいて制御すれば、実際の温度差に基づいて制御するのと同等な制御が可能となる。ＳｉＣ基板を利用する半導体装置を的確に保護しながら利用することが可能となる。

掘り込み構造は、周辺耐圧領域による耐圧性能の確保のために汎用される構造であり、その構造を第２温度検知センサの形成に流用することができる。周辺耐圧領域の温度検知のために半導体基板が大型化することはない。実際には、周辺耐圧領域における掘り込み構造は、耐圧性能の向上と最低温度に近い温度を検知することの双方に寄与している。後者を主目的とする掘り込み構造であっても、本明細書に記載に技術を活用していることになる。
また、相互に接触して温度に関する情報を出力するｐ型半導体領域とｎ型半導体領域の組み合わせに関し、半導体基板の表面を観察したときに接する構造と、半導体基板を縦断面視したときに接する構造がありえる。本技術では、前者の構造を用いる。前者の構造によると、半導体基板内における温度検知位置を正確に調整することが可能であり、実際の温度差によく相関する温度差を安定して検知することが可能となる。

実施例の半導体装置の断面図である。 半導体装置の製造工程を示す図である（１）。 半導体装置の製造工程を示す図である（２）。 半導体装置の製造工程を示す図である（３）。 半導体装置の製造工程を示す図である（４）。

以下、実施例について添付図面を参照して説明する。半導体装置２は、縦型のＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistorの略）である。図１に示すように、半導体装置２は、アクティブ領域１００と、周辺耐圧領域１１０と、を有している。周辺耐圧領域１１０は、アクティブ領域１００の電界を緩和する領域であり、アクティブ領域１００の外周側に形成されている。半導体基板１０は、ＳｉＣからなる基板である。

アクティブ領域１００内の半導体基板１０の表面には、複数のトレンチ２２が形成されている。トレンチ２２の壁面には、ゲート絶縁膜２４が形成されている。トレンチ２２内には、ゲート電極２６が形成されている。ゲート電極２６の表面には、層間絶縁膜２８が形成されている。

アクティブ領域１００内の半導体基板１０には、ｎ＋型のドレイン領域１１、ｎ⁻型のドリフト領域１２、ｐ型のボディ領域１４、ｎ型のソース領域１６、ｐ^＋型のコンタクト領域１８が形成されている。ソース領域１６は、半導体基板１０の表面に露出する範囲に形成されている。ソース領域１６は、ゲート絶縁膜２４に接している。コンタクト領域１８は、半導体基板１０の表面に露出する範囲に形成されており、２つのソース領域１６の間に形成されている。ボディ領域１４は、ソース領域１６及びコンタクト領域１８の下側に形成されている。ボディ領域１４は、ソース領域１６の下側でゲート絶縁膜２４に接している。ドリフト領域１２は、ボディ領域１４の下側に形成されている。ドリフト領域１２は、ボディ領域１４によってソース領域１６から分離されている。ドリフト領域１２は、トレンチ２２の下端部のゲート絶縁膜２４と接している。ドリフト領域１２の下側には、ドレイン領域１１が形成されている。半導体基板１０の表面であり、トレンチ２２が形成されていない部分には、上部電極（図示省略）が設けられる。ドレイン領域１１の下側には裏面電極（図示省略）が形成される。表面電極は、半導体装置２のソース電極として動作し、裏面電極は、半導体装置２のドレイン電極として動作する。

半導体基板１０の表面上で、２つのトレンチ２２の間の領域に、第１温度検知部３０が形成されている。第１温度検知部３０は、絶縁膜３２と、第１温度検知素子３６と、層間絶縁膜３８と、を備えている。絶縁膜３２は、第１温度検知素子３６の下面及び側面を覆っている。第１温度検知素子３６は、ｐ型半導体層３４と、ｎ型半導体層３５と、を有している。ｐ型半導体層３４とｎ型半導体層３５は、ｐｎ接合している。ｐ型半導体層３４とｎ型半導体層３５は、半導体基板１０の表面に沿う方向（水平方向）に並んで配置されている。層間絶縁膜３８は、第１温度検知素子３６の上面の一部に設けられており、ｐ型半導体層３４とｎ型半導体層３５を跨って形成されている。

周辺耐圧領域１１０内の半導体基板１０の表面には、絶縁膜４２を介して小信号パッド４０が形成されている。小信号パッド４０には、アクティブ領域１００内のゲート電極２６等が接続されている。

周辺耐圧領域１１０内の半導体基板１０には、ｎ型のドリフト領域１２、ｐ型のボディ領域１４、ｐ^＋型のコンタクト領域１８が形成されている。半導体基板１０の表面には、トレンチ５０が形成されている。トレンチ５０は、小信号パッド４０よりも外側に形成されている。トレンチ５０は、コンタクト領域１８とボディ領域１４を貫通して、ドリフト領域１２にまで達している。トレンチ５０の内壁には、絶縁膜４２が形成されている。トレンチ５０の底面には、絶縁膜４２を介して第２温度検知素子６０が構成されている。第２温度検知素子６０は、ｐ型半導体層６２と、ｎ型半導体層６４と、を有している。ｐ型半導体層６２とｎ型半導体層６４は、ｐｎ接合している。ｐ型半導体層６２とｎ型半導体層６４は、水平方向に並んで配置されている。トレンチ５０の下部には、複数のＦＬＲ（Field Limiting Ringの略）５４が設けられている。トレンチ５０の底面にＦＬＲ５４を設けることによって、半導体装置２の耐圧性能が向上する。なお、トレンチ５０が、「掘り込み構造」に対応する。

半導体装置２の動作について簡単に説明する。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、ゲート絶縁膜２４に接する範囲のボディ領域１４にチャネル（反転層）が形成される。すると、チャネルによってソース領域１６とドリフト領域１２が接続され、半導体装置２がオンする。即ち、ドレイン層、チャネル、及び、ソース領域１６を介して、表面電極へ電流が流れる。ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加すると、チャネルが消滅し、半導体装置２がオフする。なお、半導体装置２がオフしている状態において、ボディ領域１４とドリフト領域１２とのｐｎ接合から広がる空乏層がＦＬＲ５４に到達すると、ＦＬＲ５４とドリフト領域１２のｐｎ接合から空乏層が広がる。これにより、ＦＬＲ５４が設けられていない半導体装置と比較して、半導体装置２の耐圧が向上する。

半導体装置２を動作させると、電流が流れるアクティブ領域１００の温度が高くなる。アクティブ領域１００において、表面近傍（特にドリフト領域１２とボディ領域１４のｐｎ接合面）が最も高温となる（以下では、高温領域と呼ぶ）。第１温度検知素子３６は、高温領域の上方に形成されており、高温領域の温度を検知することができる。一方、電流が流れない周辺耐圧領域１１０の温度は、アクティブ領域１００ほど高くならない。周辺耐圧領域１１０において、半導体基板１０の裏面側が、最も低温となる（以下では、低温領域と呼ぶ）。第２温度検知素子６０は、トレンチ５０の下部に形成されているため、半導体基板１０の裏面との距離が比較的に短い。このため、例えば、第２温度検知素子６０が半導体基板１０の表面に形成されている場合と比較して、第２温度検知素子６０によって検知される温度（以下では、検知温度Ｔ２）と低温領域の温度の相関が高い。従って、検知温度Ｔ２に基づいて、低温領域の温度をより正確に求めることができる。この結果、検知温度Ｔ１及び検知温度Ｔ２に基づいて、高温領域と低温領域の温度差ＴＤを求めることができる。

また、半導体装置２の上面は、はんだなどの接合材を介して電極ブロック（図示省略）に接合され、半導体装置２の下面は、はんだなどの接合材を介してリードフレーム（図示省略）に接合される。上述のように、半導体基板１０は、ＳｉＣからなっている。このため、半導体装置２は、半導体基板１０がＳｉからなる場合などと比較して、高温での動作が可能である。半導体装置２が高温で動作すると、高温領域と低温領域の温度差ＴＤも大きくなり、半導体装置２に生じる歪も大きくなる。半導体装置２に生じる歪が大きくなると、接合材が破壊される可能性が高くなる。このため、本実施例の半導体装置２は、温度差ＴＤが、接合材が破壊される可能性のある温度に到達する前に、ゲート電極２６に印加する電圧を小さくして、半導体装置２に流れる電流を制限するように構成されている。これにより、接合材が破壊されることを防止することができる。すなわち、ＳｉＣからなる半導体基板１０を利用する半導体装置２を的確に保護しながら利用することが可能となる。

（半導体装置２の製造方法）
次いで、図２〜図５を参照して、半導体装置２の製造方法について説明する。なお、以下では、第１温度検知部３０、第２温度検知素子６０を形成するための工程について説明する。その他の構成要素を形成する工程は、既知の製造技術を利用することができるので、その説明を省略する。図２において、半導体基板１０の表面全体、及び、トレンチ５０の内壁に、絶縁膜１４２が形成されている。２つのソース領域１６の間であり、コンタクト領域１８の上には、第１温度検知部３０を生成するための絶縁膜１３２が形成されている。

まず、絶縁膜１３２上に第１温度検知層１３４を形成し、トレンチ５０の下部に第２温度検知層１６２を形成する（図３）。第１温度検知層１３４及び第２温度検知層１６２は、ノンドープポリシリコンからなっている。第１温度検知層１３４及び第２温度検知層１６２の形成方法としては、まず、絶縁膜１４２の上面にポリシリコン膜を成膜する。次いで、フォトリソグラフィの技法を用いて、第１温度検知素子３６を設ける領域の上面にフォトレジスト（図示省略）を作成する。そして、フォトレジストが形成されていない領域に成膜されているポリシリコン膜を、エッチングする。なお、トレンチ５０内に充填されているポリシリコン膜については、トレンチ５０の下部にポリシリコン膜が残存するように、エッチング深さを調整する。その後、溶剤などによって、フォトレジストを除去する。これにより、第１温度検知層１３４及び第２温度検知層１６２が形成される。

次いで、ｐ型半導体層３４、６２を形成する（図４）。具体的には、ｐ型半導体層３４、６２を形成しない領域にフォトレジストを形成する。そして、フォトレジストが形成されていない領域の第１温度検知層１３４及び第２温度検知層１６２に、ｐ型不純物を注入する。その後、フォトレジストを除去する。これにより、ｐ型半導体層３４、６２が形成される。

次いで、ｎ型半導体層３５、６４を形成する（図５）。具体的には、ｎ型半導体層３５、６４を形成しない領域にフォトレジストを形成する。そして、フォトレジストが形成されていない領域の第１温度検知層１３４及び第２温度検知層１６２に、ｎ型不純物を注入する。その後、フォトレジストを除去する。これにより、ｎ型半導体層３５、６４が形成され、第１温度検知素子３６及び第２温度検知素子６０が形成される。

その後に、アクティブ領域１００内に形成されている絶縁膜１４２を除去する。これにより、周辺耐圧領域１１０に、絶縁膜４２が残存する。次いで、アクティブ領域１００内に層間絶縁膜を形成する。具体的には、層間絶縁膜２８、３８、及び、絶縁膜３２の端部を形成しない領域にフォトレジストを形成し、フォトレジストが形成されていない領域の層間絶縁膜をエッチングする。これにより、層間絶縁膜２８、３８、及び、絶縁膜３２が形成され、図１の半導体装置２が完成する。

上述のように、第１温度検知素子３６及び第２温度検知素子６０を、フォトリソグラフィの技法を用いて形成することができる。この場合、第１温度検知素子３６及び第２温度検知素子６０のｐｎ接合面を精度よく形成することができる。すなわち、第１温度検知素子３６及び第２温度検知素子６０のｐｎ接合面を所望の位置に形成することができる。従って、第１温度検知素子３６及び第２温度検知素子６０によって、安定的に温度を検知することができる。この結果、第１温度検知素子３６及び第２温度検知素子６０に検知される温度を用いて、接合材が破壊される前に、ゲート電極２６に印加する電圧の制限を適切に実行することができる。

また、トレンチ５０の底面にＦＬＲ５４を設ける構造は、周辺耐圧領域１１０による耐圧性能の確保のために汎用される構造である。このため、周辺耐圧領域１１０のトレンチ５０に第２温度検知素子６０を設けることで、半導体基板１０を大型化する必要がない。また、低温領域の温度を精度よく検知することができる。

なお、「掘り込み構造」は、メサ段差部であってもよい。この場合、メサ段差部に第２温度検知素子６０を形成すればよい。このような構成によっても、低温領域の温度を正確に検知することができる。

また、本実施例では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。上記の実施形態において、ｎ型領域とｐ型領域を反転させることで、ｐチャネル型のＭＯＳＦＥＴが得られる。

また、本実施例では、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴに本明細書に開示の技術を適用してもよい。

以上、各実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２ ：半導体装置
１０ ：半導体基板
１１ ：ドレイン領域
１２ ：ドリフト領域
１４ ：ボディ領域
１６ ：ソース領域
１８ ：コンタクト領域
２２ ：トレンチ
２４ ：ゲート絶縁膜
２６ ：ゲート電極
２８ ：層間絶縁膜
３０ ：第１温度検知部
３２ ：絶縁膜
３４ ：ｐ型半導体層
３５ ：ｎ型半導体層
３６ ：第１温度検知素子
３８ ：層間絶縁膜
４０ ：小信号パッド
４２ ：絶縁膜
５０ ：トレンチ
６０ ：第２温度検知素子
６２ ：ｐ型半導体層
６４ ：ｎ型半導体層
１００ ：アクティブ領域
１１０ ：周辺耐圧領域

Claims (1)

1. ＳｉＣからなる半導体基板に第１温度検知素子と第２温度検知素子とが形成されている半導体装置であり、
   前記半導体基板は、前記半導体基板の表面に形成されている表面電極と前記半導体基板の裏面に形成されている裏面電極の間の抵抗を制御する半導体構造が形成されているアクティブ領域と、前記アクティブ領域の外周側に位置するととともに前記アクティブ領域内の前記半導体基板の表面より裏面側に変位した高さに前記半導体基板の表面が位置している掘り込み構造が形成されている周辺耐圧領域を有し、
   前記第１温度検知素子は、前記アクティブ領域内の前記半導体基板の表面上に形成されており、
   前記第２温度検知素子は、裏面側に変位した高さに位置している前記表面上に形成されており、
   前記第１温度検知素子と前記第２温度検知素子は、前記半導体基板の表面を観察したときに接触しているｐ型半導体領域とｎ型半導体領域を備えている半導体装置。

Images