JP2018082207A - トレンチmos型半導体装置 - Google Patents
トレンチmos型半導体装置 Download PDFInfo
- Publication number
- JP2018082207A JP2018082207A JP2018004845A JP2018004845A JP2018082207A JP 2018082207 A JP2018082207 A JP 2018082207A JP 2018004845 A JP2018004845 A JP 2018004845A JP 2018004845 A JP2018004845 A JP 2018004845A JP 2018082207 A JP2018082207 A JP 2018082207A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- sense
- main
- semiconductor element
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Enhanced Gate Transistor)がある。IEGTは、ドリフト層におけるエミッタ側でのホールの蓄積密度を高めてオン電圧を低減するIE効果(Injection Enhancement効果)を有するトレンチMOSゲート構造を備えたIGBTである(例えば、特許文献7)。IEGTの具体的な例は、例えば、図10に示すように、IE効果を奏するために、エミッタ電極107に対して、絶縁膜108で隔てられ主面に平行な方向ではトレンチ104で電気的に絶縁され主電流の流れないフローティング領域102−2を設けた構造のトレンチゲート型IGBTがある。このIEGT300はトレンチゲート型IGBTのオン電圧をさらに低減するための構造として知られている。
同一の第1導電型半導体基板と、
該半導体基板に形成されたメイン半導体素子部と、
該メイン半導体素子部に並列接続され、相対的に面積比の小さい電流検出用センス半導体素子部と、を備え、
前記両半導体素子部が、
前記半導体基板の一面側に形成された第2導電型チャネル領域と、
該チャネル領域の表層に設けられる第1導電型エミッタ領域と、
半導体基板の一面側に並列ストライプ状の平面パターンを有し、前記半導体基板の一面から該エミッタ領域に接して前記チャネル領域の下層の前記半導体基板に達する深さのトレンチと、
該トレンチの内面に絶縁膜を介して充填される導電体と、
該導電体上を覆う層間絶縁膜と、
前記チャネル領域と前記エミッタ領域の表面に共通に接触する主電極とを含むMOSゲート構造と、をそれぞれ備え、
前記メイン半導体素子部では、前記並列ストライプ状トレンチ間の前記半導体基板の表層に、複数の前記ユニットセルが、前記トレンチ間の長手方向には前記半導体基板表面を挟んで交互に繰り返すとともに、前記トレンチの幅方向では該トレンチを挟んで対角上に配置される市松模様状に平面配置され、
前記電流検出用のセンス半導体素子部では、前記並列ストライプ状トレンチ間の前記半導体基板の全面に設けられる第2導電型の第2のチャネル領域を有し、
該第2のチャネル領域を挟んで複数の前記ユニットセルが交互に繰り返す構造を有していることを特徴とするトレンチMOS型半導体装置とする。
メイン半導体素子部のエミッタ電極に接続される第2導電型ウェル領域と、
センス半導体素子部のエミッタ電極に接続される第2導電型ウェル領域と、を備えることが望ましい。
該離間部の前記半導体基板の一面側は前記半導体基板が露出することが好ましい。
1a n+フィールドストップ層
2 p型コレクタ層
3a p型チャネル領域
4 n+型エミッタ領域
5 並列トレンチ
6 ゲート絶縁膜
7 ゲート電極
8 層間絶縁膜
9、9a、9b エミッタ電極
10 コレクタ電極
11 等電位面
12 p+コンタクト領域
13 等電位面
14 開口部
15 ユニットセル
20 IGBT
21 メインIGBT
22 センスIGBT
23 センス抵抗
24 ツェナーダイオード
25 MOSFET
30 過電流保護回路
31、32 pウェル領域
50 IGBT
60 プレーナー状のゲート電極
61 絶縁膜
62 分離構造
100 IGBT
102−2 フローティング領域
110 トレンチMOSゲート領域
200 トレンチゲート型IGBT
300 IEGT
Im メイン電流
Is センス電流
Igs 変位電流
Claims (7)
- 同一の第1導電型半導体基板と、
該半導体基板に形成されたメイン半導体素子部と、
該メイン半導体素子部に並列接続され、相対的に面積比の小さい電流検出用センス半導体素子部と、を備え、
前記両半導体素子部が、
前記半導体基板の一面側に形成された第2導電型チャネル領域と、
該チャネル領域の表層に設けられる第1導電型エミッタ領域と、
半導体基板の一面側に並列ストライプ状の平面パターンを有し、前記半導体基板の一面から該エミッタ領域に接して前記チャネル領域の下層の前記半導体基板に達する深さのトレンチと、
該トレンチの内面に絶縁膜を介して充填される導電体と、
該導電体上を覆う層間絶縁膜と、
前記チャネル領域と前記エミッタ領域の表面に共通に接触する主電極とを含むMOSゲート構造と、をそれぞれ備え、
前記メイン半導体素子部では、前記並列ストライプ状トレンチ間の前記半導体基板の表層に、複数の前記ユニットセルが、前記トレンチ間の長手方向には前記半導体基板表面を挟んで交互に繰り返すとともに、前記トレンチの幅方向では該トレンチを挟んで対角上に配置される市松模様状に平面配置され、
前記電流検出用のセンス半導体素子部では、前記並列ストライプ状トレンチ間の前記半導体基板の全面に設けられる第2導電型の第2のチャネル領域を有し、
該第2のチャネル領域を挟んで複数の前記ユニットセルが交互に繰り返す構造を有していることを特徴とするトレンチMOS型半導体装置。 - 前記センス半導体素子部のユニットセルの密度を前記メイン半導体素子部のユニットセルの密度より高くした構造を有することを特徴とする請求項1に記載のトレンチMOS型半導体装置。
- 前記メイン半導体素子部と前記センス半導体素子部の活性領域面積比が100〜10000であることを特徴とする請求項1または2に記載のトレンチMOS型半導体装置。
- 前記センス半導体素子部領域を取り囲むように、
前記メイン半導体素子部のエミッタ電極に接続される第2導電型ウェル領域と、
前記センス半導体素子部のエミッタ電極に接続される第2導電型第2のウェル領域と、を備えることを特徴とする請求項1〜3のいずれか一項に記載のトレンチMOS型半導体装置。 - 前記メイン半導体素子部と前記センス半導体素子部が離間する離間部を有し、
該離間部の前記半導体基板の一面側は前記半導体基板が露出することを特徴とする請求項1〜4のいずれか一項に記載のトレンチMOS型半導体装置。 - 前記離間部の長さが25μm以上30μm以下であることを特徴とする請求項5に記載の半導体装置。
- トレンチMOS型半導体装置が絶縁ゲートバイポーラトランジスタまたは電界効果型トランジスタであることを特徴とする請求項1〜6のいずれか一項に記載のトレンチMOS型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018004845A JP6391863B2 (ja) | 2018-01-16 | 2018-01-16 | トレンチmos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018004845A JP6391863B2 (ja) | 2018-01-16 | 2018-01-16 | トレンチmos型半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055728A Division JP6320808B2 (ja) | 2014-03-19 | 2014-03-19 | トレンチmos型半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018082207A true JP2018082207A (ja) | 2018-05-24 |
JP2018082207A5 JP2018082207A5 (ja) | 2018-07-05 |
JP6391863B2 JP6391863B2 (ja) | 2018-09-19 |
Family
ID=62199106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018004845A Active JP6391863B2 (ja) | 2018-01-16 | 2018-01-16 | トレンチmos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6391863B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023162294A1 (ja) * | 2022-02-25 | 2023-08-31 | 株式会社日立製作所 | 半導体装置 |
CN116895690A (zh) * | 2023-05-31 | 2023-10-17 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
JP2007158134A (ja) * | 2005-12-07 | 2007-06-21 | Toyota Motor Corp | 電流検出機能を有する半導体装置 |
WO2010109596A1 (ja) * | 2009-03-24 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2011171478A (ja) * | 2010-02-18 | 2011-09-01 | Fuji Electric Co Ltd | 半導体装置 |
-
2018
- 2018-01-16 JP JP2018004845A patent/JP6391863B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326897A (ja) * | 1997-03-25 | 1998-12-08 | Hitachi Ltd | 電流検出セル付トレンチゲート半導体装置 |
JP2007158134A (ja) * | 2005-12-07 | 2007-06-21 | Toyota Motor Corp | 電流検出機能を有する半導体装置 |
WO2010109596A1 (ja) * | 2009-03-24 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
JP2011171478A (ja) * | 2010-02-18 | 2011-09-01 | Fuji Electric Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023162294A1 (ja) * | 2022-02-25 | 2023-08-31 | 株式会社日立製作所 | 半導体装置 |
CN116895690A (zh) * | 2023-05-31 | 2023-10-17 | 海信家电集团股份有限公司 | 半导体装置 |
CN116895690B (zh) * | 2023-05-31 | 2024-03-08 | 海信家电集团股份有限公司 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6391863B2 (ja) | 2018-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6320808B2 (ja) | トレンチmos型半導体装置 | |
US10192978B2 (en) | Semiconductor apparatus | |
US9673309B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
JP7131003B2 (ja) | 半導体装置 | |
US8405122B2 (en) | Insulated gate semiconductor device | |
JP3243902B2 (ja) | 半導体装置 | |
US7615846B2 (en) | Semiconductor device | |
JP5634318B2 (ja) | 半導体装置 | |
US6667515B2 (en) | High breakdown voltage semiconductor device | |
JP6610696B2 (ja) | トレンチmos型半導体装置 | |
US9054154B2 (en) | Semiconductor device | |
EP0865085A1 (en) | Insulated gate bipolar transistor with high dynamic ruggedness | |
US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
JPH11345969A (ja) | 電力用半導体装置 | |
JP2015201660A (ja) | トレンチ型絶縁ゲートmos半導体装置 | |
JP3997126B2 (ja) | トレンチゲート型半導体装置 | |
JP4778467B2 (ja) | トレンチゲート型半導体装置 | |
US10777549B2 (en) | Semiconductor device | |
JP6391863B2 (ja) | トレンチmos型半導体装置 | |
JP6791337B2 (ja) | トレンチmos型半導体装置 | |
KR102187903B1 (ko) | 전력 반도체 소자 | |
JP3539368B2 (ja) | 半導体装置 | |
JP2011193016A (ja) | トレンチゲート型半導体装置 | |
JP3967646B2 (ja) | 絶縁ゲート型半導体素子 | |
CN112825328B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180516 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180516 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6391863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |