JP2011210800A - 半導体装置 - Google Patents

Abstract

【課題】ＩＧＢＴ領域とダイオード領域とが同一半導体基板に形成された半導体装置において、ダイオード領域の逆回復時にダイオード領域へキャリアが集中することを抑制し、リカバリ破壊を抑制し、スイッチング損失を低減する。
【解決手段】半導体装置は、ダイオード領域と、ＩＧＢＴ領域と、ダイオード領域とＩＧＢＴ領域との間に設けられた境界領域とを含む。境界領域には、半導体基板の表面から深さ方向に延びており、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層が形成されており、半導体基板のライフタイム制御層以外の部分は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている。
【選択図】 図１

Description

本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）領域とダイオード領域とが同一半導体基板に形成された半導体装置に関する。

特許文献１に、ＩＧＢＴ領域とダイオード領域とが同一半導体基板に形成された半導体装置が開示されている。特許文献１には、ＩＧＢＴ領域とダイオード領域との間でキャリアが移動することを抑制するために、ＩＧＢＴ領域とダイオード領域との間の境界領域に絶縁トレンチを形成する方法や、ダイオード領域の表面側に設けられたアノード層よりも深い位置に結晶欠陥層を形成する方法が開示されている。また、絶縁トレンチと結晶欠陥を組み合わせて、ダイオード領域の結晶欠陥層を絶縁トレンチに達するまで伸ばす方法が開示されている。

特開２００８−１９２７３７号公報

ＩＧＢＴ領域とダイオード領域とが同一半導体基板に形成された半導体装置では、ダイオード領域の順方向動作時に、ダイオード領域のみならず、ＩＧＢＴ領域と境界領域にもキャリアが蓄積する。このため、ダイオード領域の逆回復時に大きな逆回復電流が流れ、スイッチング損失が大きくなる。また、ダイオード領域の順方向動作時に蓄積されたキャリアは、ダイオード領域の逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部に集中する。このため、リカバリ破壊が発生し易くなる。

特許文献１のように、境界領域に絶縁トレンチを形成する場合、絶縁トレンチによってダイオード領域とＩＧＢＴ領域との間のキャリアの移動を抑制できるが、絶縁トレンチの下方ではダイオード領域とＩＧＢＴ領域とがドリフト層で接続されている。このため、ダイオード領域の順方向動作時に、絶縁トレンチよりもＩＧＢＴ領域側の境界領域にキャリアが蓄積されることを完全には防止できない。その結果、順方向動作時に蓄積されたキャリアが、ダイオード領域の逆回復時にダイオード領域側に移動する。さらに、半導体基板の表面近傍では、ＩＧＢＴ領域側に蓄積したキャリアが半導体基板の表面近傍の絶縁トレンチの端部に集中して、絶縁トレンチが破壊される場合があり、この場合、半導体基板の表面近傍を通過してキャリアがダイオード領域側に移動する。絶縁トレンチ自体にはキャリアを減衰させる機能がないため、ダイオードの逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部にキャリアが集中することによるリカバリ破壊を十分に抑制することはできない。また、ダイオード領域の表面側に設けられたアノード層よりも深い位置に結晶欠陥層を形成しても、順方向動作時に蓄積されたキャリアが結晶欠陥層の上方を通過すると、その通過するキャリアを減衰することはできない。このため、ダイオードの逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部にキャリアが集中することによるリカバリ破壊を十分に抑制することはできない。また、絶縁トレンチと結晶欠陥とを組み合わせる方法によっても、ＩＧＢＴ領域側に蓄積したキャリアが半導体基板の表面近傍の絶縁トレンチの端部に集中して破壊されることを防止することはできない。半導体基板の表面近傍のキャリアによって発生するリカバリ破壊を十分に抑制することはできない。

そこで、本願では、ダイオードを逆回復時からオフ状態に切り替える際のスイッチング損失を低減しつつ、ダイオード領域の逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部にキャリアが集中することを抑制して、半導体装置のリカバリ破壊を十分に抑制することを目的とする。

本願は、ダイオード領域と、ＩＧＢＴ領域と、ダイオード領域とＩＧＢＴ領域との間に設けられた境界領域とを有する半導体基板を備えた半導体装置であって、境界領域には、半導体基板の表面から深さ方向に延びており、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層が形成されており、半導体基板のライフタイム制御層以外の部分は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている半導体装置を提供する。

上記の半導体装置の境界領域には、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層が形成されている。半導体基板のライフタイム制御層以外の部分は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている。境界領域の半導体基板の表面の近傍は、ダイオード領域のアノード層と、ＩＧＢＴ領域との間でのキャリアの移動経路となっている。ライフタイム制御層は、境界領域の半導体基板の表面側から深さ方向に延びており、キャリアの移動経路に形成されている。キャリアの移動経路にキャリアのライフタイムが短いライフタイム制御層を備えているため、ダイオードの順方向動作時には、ダイオード領域から境界領域、ＩＧＢＴ領域へ移動しようとするキャリアがライフタイム制御層によって減衰され、境界領域、ＩＧＢＴ領域にキャリアが蓄積することが抑制される。また、ダイオード領域の逆回復時には、境界領域、ＩＧＢＴ領域からダイオード領域へ移動しようとするキャリアが、ライフタイム制御層によって減衰される。これによって、ダイオード領域の逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部にキャリアが集中することが抑制される。その結果、ダイオードのリカバリ破壊を抑制し、ダイオードを逆回復時からオフ状態に切り替える際のスイッチング損失を低減することができる。

上記の半導体装置では、ダイオード領域は、半導体基板の表面に露出しているｐ型のアノード層と、アノード層の裏面側に形成されているｎ型のダイオードドリフト層と、ダイオードドリフト層よりｎ型の不純物濃度が高く、ダイオードドリフト層の裏面側に形成されているｎ型のカソード層と、を備えており、ＩＧＢＴ領域は、半導体基板の表面に露出しているｎ型のエミッタ層と、エミッタ層の側方及び裏面側に形成されており、エミッタ電極に接しているｐ型のボディ層と、ボディ層の裏面側に形成されているｎ型のＩＧＢＴドリフト層と、ＩＧＢＴドリフト層の裏面側に形成されているｐ型のコレクタ層と、エミッタ層とＩＧＢＴドリフト層を分離している範囲のボディ層に絶縁膜を介して対向しているゲート電極と、を備えており、ライフタイム制御層は、アノード層とボディ層との間に形成されていてもよい。

アノード層とボディ層との間は、ダイオード領域とＩＧＢＴ領域との間でキャリアが移動する場合のキャリアの移動経路である。このキャリアの移動経路にライフタイム制御層が形成されているため、より効果的に、ダイオード領域とＩＧＢＴ領域との間で移動するキャリアを減衰することができる。また、アノード層のＩＧＢＴ領域側の端部とＩＧＢＴ領域の間にライフタイム制御層が形成されているため、アノード層のＩＧＢＴ領域側の端部にキャリアが集中することを抑制することができる。

ライフタイム制御層の下端は、アノード層の下端およびボディ層の下端よりも深いことが好ましい。より効果的に、ダイオード領域とＩＧＢＴ領域との間で移動するキャリアを減衰することができる。

ライフタイム制御層は、アノード層のＩＧＢＴ領域側の側面の全体を覆うように形成されていることが好ましい。より効果的に、ダイオード領域とＩＧＢＴ領域との間で移動するキャリアを減衰することができる。

本発明によれば、ダイオード領域の逆回復時のスイッチング損失を低減しつつ、ダイオード領域の逆回復時に、アノード層のＩＧＢＴ領域に最も近い側の端部にキャリアが集中することを抑制することができる。

実施例１の半導体装置の平面図。 図１のＩＩ−ＩＩ線断面図。 実施例１の半導体装置に係るシミュレーションモデル図。 ライフタイム制御層の深さとホール濃度との関係を示す図。 ライフタイム制御層の幅とホール濃度との関係を示す図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の平面図。

以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）半導体基板の材料は、単結晶シリコンであり、ライフタイム制御領域の材料は、多結晶シリコンである。

以下、本発明の実施例１について、図面を参照しながら説明する。図１に示すように、本実施例に係る半導体装置１００は、半導体基板１０と、半導体基板１０の表面に形成されている電極、絶縁膜等を備えている。半導体基板１０は、ダイオード領域１と、ＩＧＢＴ領域２と、ダイオード領域１とＩＧＢＴ領域２との間の境界領域３と、半導体基板１０の周辺部に設けられた周辺領域９とを備えている。半導体基板１０は、平面視すると長方形状であり、その中央部に略長方形状のダイオード領域１が形成されている。ダイオード領域１の外縁を取り囲むように、半導体基板１０の内側から外側に向けて順に、境界領域３、ＩＧＢＴ領域２、周辺領域９が形成されている。ＩＧＢＴ領域２と周辺領域９の境界部分には、半導体基板１０の表面から深さ方向に延びる周辺耐圧層８が形成されている。ＩＧＢＴ領域２の表面には、ＩＧＢＴ領域２に流れる電流の検知等に用いる小信号パッド４５が形成されている。尚、図１では、小信号パッド４５を除いて、半導体基板１００の表面に形成されている電極および絶縁膜の図示を省略している。

図２に示すように、半導体基板１０の裏面には、裏面電極４０が形成されている。半導体基板１０は、単結晶シリコン基板を材料として形成されている。半導体基板１０は、ｎ^＋型のカソード層１１と、カソード層１１に隣接するｐ^＋型のコレクタ層１２と、カソード層１１およびコレクタ層１２の表面に積層されたｎ⁻型のドリフト層１４とを備えている。

図２に示すように、ダイオード領域１は半導体基板１０のカソード層１１とその上面側の層で構成されている。ダイオード領域１の裏面側には裏面電極４０が設けられており、ダイオード領域１の表面側にはダイオード表面電極４１が設けられている。ダイオード領域１では、ダイオードドリフト層としてのドリフト層１４の表面に、ｐ型のアノード層（１５１，１７１）が積層されている。アノード層は、第１アノード層１５１と第２アノード領域１７１によって構成されている。第２アノード領域１７１の濃度は、第１アノード層１５１の濃度より高い。第２アノード領域１７１は、半導体基板１０の表面に縞状に形成されている。第１アノード層１５１は、第２アノード領域１７１の側方及び下方に設けられている。

図２に示すように、ＩＧＢＴ領域２は半導体基板１０のコレクタ層１２とその上面側の層で構成されている。ＩＧＢＴ領域２の裏面側には裏面電極４０が設けられており、ＩＧＢＴ領域２の表面側にはＩＧＢＴ表面電極４２が設けられている。ＩＧＢＴ領域２では、ＩＧＢＴドリフト層としてのドリフト層１４の表面にｐ型のボディ層１５２が積層されている。ボディ層１５２の表面には、ｎ^＋型のエミッタ層１６２が設けられている。エミッタ層１６２は、ボディ層１５２によってドリフト層１４と隔離されている。

ＩＧＢＴ領域２では、半導体基板１０の上表面からドリフト層１４に向けて、複数のトレンチゲート１９が設けられている。トレンチゲート１９の下端部の深さは、ボディ層１５２の下端部よりも深い。トレンチゲート１９は、ゲートトレンチ１９１内に形成されたゲート絶縁膜１９２、およびその内部に充填されているゲート電極１９３を備えている。ゲート電極１９３とＩＧＢＴ表面電極４２との間には、層間絶縁膜１８２が設けられている。エミッタ層１６２はトレンチゲート１９に接している。

境界領域３は、ダイオード領域１とＩＧＢＴ領域２との間に設けられている。境界領域３においては、半導体基板１０の表面側には、絶縁膜１８２が形成されており、表面電極とのコンタクトが形成されていない。本実施例においては、境界領域３内には、カソード層１１とコレクタ層１２との境界があり、その境界の上層側には、ドリフト層１４が積層されている。

境界領域３には、半導体基板１０の表面側からドリフト層１４まで伸びるライフタイム制御層３０が設けられている。ライフタイム制御層３０は、境界領域３とダイオード領域１との境界、および、境界領域３とＩＧＢＴ領域２との境界に沿って、半導体基板１０の表面側から裏面側へと伸びている。ライフタイム制御層３０は、カソード層１１とコレクタ層１２との境界の上方に位置している。ライフタイム制御層３０のダイオード領域１側は、第１アノード層１５１と接しており、ライフタイム制御層３０のＩＧＢＴ領域２側は、ボディ層１５２と接している。すなわち、ライフタイム制御層３０は、第１アノード層１５１とボディ層１５２との間に設けられており、ライフタイム制御層３０の下端は、第１アノード層１５１の下端およびボディ層１５２の下端よりも半導体基板の深い位置まで延びている。また、図１に示すように、半導体基板１０を平面視したとき、ライフタイム制御層３０は、ダイオード領域１の周囲を囲むように形成されている。これによって、ライフタイム制御層３０は、アノード層（１５１，１７１）のＩＧＢＴ領域側の側面の全域に接して、この側面を覆った状態となっている。

ライフタイム制御層３０の材料は、ポリシリコンとアモルファスシリコンとの少なくともいずれか一方である。ポリシリコンは、単結晶シリコンよりもキャリアのライフタイムが短い材料であり、アモルファスシリコンは、ポリシリコンよりもさらにキャリアのライフタイムが短い材料である。半導体基板１０のライフタイム制御層３０以外の領域は、ポリシリコンよりもキャリアのライフタイムが長い単結晶シリコンを材料としている。すなわち、半導体基板１０のライフタイム制御層３０以外の領域は、ライフタイム制御層３０の材料よりも、キャリアのライフタイムが長い材料によって形成されている。ライフタイム制御層３０は、ポリシリコンとアモルファスシリコンの少なくとも一方を材料としており、単結晶シリコンによって形成されているダイオード領域１やＩＧＢＴ領域２等よりもキャリアのライフタイムが短い。

境界領域３の半導体基板１０の表面の近傍は、アノード層（１５１，１７１）と、境界領域３、ＩＧＢＴ領域２との間でのキャリアの移動経路となっている。ライフタイム制御層３０は、境界領域３の半導体基板１０の表面側から深さ方向に延びており、キャリアの移動経路に形成されている。

キャリアのライフタイムが短いライフタイム制御層３０がこのキャリアの移動経路に形成されているため、ダイオード領域１の順方向動作時には、ダイオード領域１から境界領域３、ＩＧＢＴ領域２へ移動しようとするキャリアがライフタイム制御層３０によって減衰され、境界領域３、ＩＧＢＴ領域２にキャリアが蓄積することが抑制される。また、ダイオード領域１の逆回復時には、境界領域３、ＩＧＢＴ領域２からダイオード領域１へ移動しようとするキャリアが、ライフタイム制御層３０によって減衰される。このため、ＩＧＢＴ領域２に最も近い側のアノード層（１５１，１７１）の端部にキャリアが集中することを効果的に抑制することができる。その結果、ダイオードのリカバリ破壊を抑制し、ダイオードを逆回復時からオフ状態に切り替える際のスイッチング損失を低減することができる。ライフタイム制御層３０は、半導体基板１０の表面から深さ方向に延びているので、半導体基板１０の表面近傍を通過しようとするキャリアを減衰することもできる。

さらに、実施例１では、ライフタイム制御層３０は、アノード層のＩＧＢＴ領域側の側面の全域に接して形成されている。アノード層のＩＧＢＴ領域側の側面は、アノード層と、ＩＧＢＴ領域２、境界領域３との間でキャリアが移動する場合に、キャリアが集中し易い。この側面全体にライフタイム制御層３０が形成されているため、より効果的に、アノード層のＩＧＢＴ領域側の端部にキャリアが集中することを抑制することができる。アノード層のＩＧＢＴ領域側の側面の下端部分は、特にキャリアが集中し易い。さらに、実施例１では、ライフタイム制御層３０の下端は、アノード層の下端およびボディ層の下端よりも深い位置まで延びているため、アノード層のＩＧＢＴ領域側の側面の下端部分を十分に保護することができ、さらに効果的に、アノード層ＩＧＢＴ領域側の端部にキャリアが集中することを抑制することができる。

図３は、実施例１の半導体装置に係るシミュレーションモデル図である。図２と同様に、半導体基板９１０は、半導体基板１０と同様に、ダイオード領域９１と、ＩＧＢＴ領域（図示していない）と、ダイオード領域９１とＩＧＢＴ領域との間に形成されている境界領域９３とを備えている。半導体基板９１０の材料は単結晶シリコンである。境界領域９３にはポリシリコンを材料とするライフタイム制御層９３０が形成されている。半導体基板９１０のダイオード領域９１の表面には、アノード電極９４１が形成されており、半導体基板９１０のＩＧＢＴ領域の表面には、エミッタ電極（図示しない）が形成されている。半導体基板９１０の裏面には、裏面電極９４０が形成されている。図３に示すように、半導体基板９１０の厚さは２５０μｍであり、半導体基板９１０のアノード電極の境界領域側の端部から１μｍの位置から、境界領域９３に向かって幅１００μｍの領域を対象にシミュレーションを行う。図示していないが、アノード層の深さは４μｍである。

図３に示すシミュレーションモデルを用いて、ライフタイム制御層９３０の幅ｗと、半導体基板９１０の表面からの深さｄを変化させて、半導体装置に順方向に通電したときに拡散するホール濃度を図３に示す点Ａにおいて評価するシミュレーションを行った。点Ａは、半導体基板９１０の表面からの深さが２０μｍであり、幅方向には、半導体基板９１０のアノード電極の境界領域側の端部から１μｍの位置から境界領域９３に向かって９５μｍの位置である。シミュレーション結果を図４および図５に図示する。図４は、幅ｗをｗ＝９０μｍで固定して深さｄを変化させた場合の結果を示しており、横軸は深さｄであり、縦軸は点Ａにおけるホール濃度（ｄ＝０の場合のホール濃度を１として規格化したホール濃度）である。図５は、深さｄをｄ＝５μｍで固定して幅ｗを変化させた場合の結果を示しており、横軸は幅ｗであり、縦軸は点Ａにおけるホール濃度（ｗ＝０の場合のホール濃度を１として規格化したホール濃度）である。図４、図５に示すように、ライフタイム制御層３０が存在することによって、点Ａにおけるホール濃度が低減されることがわかった。点Ａにおいてホール濃度が低減されたという結果は、境界領域からダイオード領域のアノード層へのホールの移動が抑制されたということを示している。すなわち、実施例に説明したようなライフタイム制御層を半導体装置に形成することによって、境界領域からダイオード領域へのキャリアの移動を抑制することが可能であることが明らかになった。図３に示すシミュレーションモデルでは、図４および図５に示すように、ライフタイム制御層が無い場合と比較して、幅ｗが９０μｍ、深さｄが５μｍのライフタイム制御層が存在する場合には、ホール濃度が半減することが明らかになった。

実施例１に係る半導体装置１００において、ライフタイム制御層３０およびゲート電極１９３の材料が同一のポリシリコンであり、ライフタイム制御層３０の深さとゲートトレンチ１９１の深さが同一である場合には、以下に図６〜図１０を用いて例示的に説明するように、トレンチゲート１９を形成する工程において同時にライフタイム制御層３０を形成することができ、好ましい。

図６は、ｎ⁻型のドリフト層８１４とｐ型のボディ層８１５とを備えた、単結晶シリコンを材料とする半導体基板８１０と、半導体基板の表面に形成されたマスク８８１とを示している。マスク８８１は、シリコン酸化物（ＳｉＯ_２）であり、ダイオード領域１となる領域８１、ＩＧＢＴ領域２となる領域８２、境界領域３となる領域８３、に合わせてパターニングされている。領域８２のトレンチゲート１９を形成する部分と、領域８３のライフタイム制御層３０を形成する部分においてマスク８８１は開口しており、半導体基板８１０が露出している。

図６の状態の半導体基板８１０に対してエッチングを行うと、図７に示すように、ゲートトレンチ８９１を形成すると同時にライフタイム制御層用のトレンチ８３１を形成することができる。ライフタイム制御層用トレンチ８３１の深さは、ゲートトレンチ８９１の深さと同じ深さとなる。次に、熱酸化等によってゲート絶縁膜を形成する工程を行うと、図８に示すように、絶縁膜８８３が半導体基板８１０の表面に形成される。ゲートトレンチ８９１の内壁面に絶縁膜８８３が形成されると同時に、ライフタイム制御層用トレンチ８３１の内壁面にも絶縁膜８８３が形成される。絶縁膜８８３のうち、ゲートトレンチ８９１の内壁面に形成されている絶縁膜８９２は、ゲート絶縁膜１９２となる絶縁膜である。次に、図９に示すように、ライフタイム制御層用トレンチ８３１に形成された絶縁膜８８３を除去する。図９の状態で、ライフタイム制御層用トレンチ８３１およびゲートトレンチ８９１にポリシリコンを充填すると、図１０の状態になる。ライフタイム制御層３０となるポリシリコン層８３０は、半導体基板８１０のボディ層８１５およびドリフト層８１４と接している。ゲートトレンチ８９１に充填されたポリシリコン層８９３（ゲート電極となる層）は、絶縁膜８９２（ゲート絶縁膜となる絶縁膜）によって、半導体基板８１０と隔離されている。

上記のとおり、半導体基板にゲートトレンチを形成するとともに、半導体基板の境界領域の表面側を除去してライフタイム制御層用トレンチを形成するエッチング工程と、ゲートトレンチおよびライフタイム制御層用トレンチに、同一材料を充填する充填工程とを含む、半導体装置の製造方法によって形成することができる。トレンチゲートを形成する工程を利用して、ライフタイム制御層を形成することができる。トレンチゲートを形成する工程において同時にライフタイム制御層を形成することができるため、半導体装置の製造工程の工数を簡略化できる。

尚、図６〜図１０は、実施例１に係る半導体装置の製造方法の一例を例示的に示すものであって、これに限定されない。また、ライフタイム制御層３０の材料とゲート電極１９３の材料が異なっており、ライフタイム制御層３０の深さとゲートトレンチ１９１の深さが異なっている場合であっても、実施例１の半導体装置のライフタイム制御層は、エッチング等の従来の半導体装置の製造技術を用いて形成することができる。特に、エッチングによってライフタイム制御層用トレンチを形成し、これにライフタイム制御層の材料を充填する製造方法を用いれば、ライフタイム制御層の位置、形状、大きさを容易に調整することができる。

（変形例）
ライフタイム制御層の形状、位置、大きさは、実施例１で説明した半導体装置１００に限定されない。ライフタイム制御層が半導体基板の境界領域の表面から深さ方向に延びていれば、ライフタイム制御層によってキャリアが減衰されるため、境界領域からダイオード領域へキャリアが移動することを抑制することができる。

例えば、図１１に示す半導体装置１０１のように、ライフタイム制御層３０と半導体基板１０ａの一部が絶縁層１８５によって隔離されていてもよい。絶縁層１８５は、例えば、ライフタイム制御層３０の底面に形成されていてもよい。

また、例えば図１２に示す半導体装置１０２のように、半導体基板１０ｂには、複数のライフタイム制御層３２１，３２２が形成されていてもよい。図１２に示すように、ライフタイム制御層３２１の材料とライフタイム制御層３２２と材料が同じであれば、製造工程が簡便となるが、複数のライフタイム制御層が互いに異なる材料によって形成されていてもよい。

また、例えば図１３に示す半導体装置１０３のように、ドリフト層１４に達しない深さのライフタイム制御層３４が形成された半導体基板１０ｃであってもよい。

また、例えば図１４および図１５に示す半導体装置１０４，１０５のように、半導体基板１０ｄ，１０ｅの境界領域３の表面側には、ライフタイム制御層とは異なる半導体層が形成されていてもよい。図１４に示すように、境界領域３のダイオード領域１に近い側にライフタイム制御層３６１が形成されており、ＩＧＢＴ領域に近い側にｐ型の半導体層３６２が形成されていてもよい。図１５に示すように、境界領域３のダイオード領域１に近い側にｐ型の半導体層３７２が形成されており、ＩＧＢＴ領域に近い側にライフタイム制御層３７１が形成されていてもよい。

また、実施例１では、図１に示すように、半導体基板を平面視すると、ダイオード領域１の周囲の境界領域３の平面方向の全域にライフタイム制御層３０が形成されており、ライフタイム制御層３０によってダイオード領域１が囲まれていたが、半導体基板を平面視したとき、ライフタイム制御層がダイオード領域１を取り囲んでいなくてもよい。図１６に示す半導体装置１０６のように、半導体基板１０ｆには、長方形状の境界領域３の角部にライフタイム制御層３８１が形成されており、直線部にライフタイム制御層３８２が形成されており、ライフタイム制御層３８１とライフタイム制御層３８２が連続した層でなくてもよい。さらに、例えば図１６において、ライフタイム制御層３８１のみを形成して、ライフタイム制御層３８２は形成しないようにしてもよい。ライフタイム制御層を小さくし、限られた個数だけ形成する場合には、ライフタイム制御層３８１のように、境界領域３を角部に形成することが好ましい。キャリアが集中し易い角部にライフタイム制御層３８１が形成されているため、効果的にキャリアの集中を抑制することができる。

尚、半導体基板としては、実施例１において用いた単結晶シリコンを材料とする基板の他に、単結晶シリコンカーバイド（ＳｉＣ）を材料とする基板を好適に用いることができるが、これに限定されない。半導体基板は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されていればよい。ライフタイム制御層が複数の材料によって形成されている場合には、そのいずれの材料よりもキャリアのライフタイムが長い材料によって、半導体基板が形成されていればよい。また、実施例１では、図１に示すように、半導体装置を平面視した場合に、半導体基板の中央部がダイオード領域であり、周辺部がＩＧＢＴ領域である場合を例示して説明したが、これに限定されない。例えば、半導体基板の中央部がＩＧＢＴ領域であり、周辺部がダイオード領域であり、その間に境界領域が形成されていてもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ ダイオード領域
２ ＩＧＢＴ領域
３ 境界領域
８ 周辺耐圧層
９ 周辺領域
１０，１０ａ〜１０ｆ 半導体基板
１１ カソード層
１２ コレクタ層
１４ ドリフト層
１９ トレンチゲート
３０，３４，３２１，３２２，３６１，３７１，３８１，３８２ ライフタイム制御層
３２ 層間絶縁膜
４０ 裏面電極
４１ ダイオード表面電極
４２ ＩＧＢＴ表面電極
４５ 小信号パッド
１００，１０１，１０２，１０３，１０４，１０５，１０６ 半導体装置
１５１ アノード層
１５２ ボディ層
１６２ エミッタ層
１７１ アノード層
１８２ 層間絶縁膜
１８３ 絶縁膜
１８５ 絶縁層
１９１ ゲートトレンチ
１９２ ゲート絶縁膜
１９３ ゲート電極
３６２，３７２ 半導体層

Claims (4)

1. ダイオード領域と、ＩＧＢＴ領域と、ダイオード領域とＩＧＢＴ領域との間に設けられた境界領域とを有する半導体基板を備えた半導体装置であって、
   境界領域には、半導体基板の表面から深さ方向に延びており、ポリシリコンとアモルファスシリコンの少なくとも一方を材料とするライフタイム制御層が形成されており、
   半導体基板のライフタイム制御層以外の部分は、ライフタイム制御層の材料よりキャリアのライフタイムが長い材料によって形成されている半導体装置。
2. ダイオード領域は、
   半導体基板の表面に露出しているｐ型のアノード層と、
   アノード層の裏面側に形成されているｎ型のダイオードドリフト層と、
   ダイオードドリフト層よりｎ型の不純物濃度が高く、ダイオードドリフト層の裏面側に形成されているｎ型のカソード層と、
   を備えており、
   ＩＧＢＴ領域は、
   半導体基板の表面に露出しているｎ型のエミッタ層と、
   エミッタ層の側方及び裏面側に形成されており、エミッタ電極に接しているｐ型のボディ層と、
   ボディ層の裏面側に形成されているｎ型のＩＧＢＴドリフト層と、
   ＩＧＢＴドリフト層の裏面側に形成されているｐ型のコレクタ層と、
   エミッタ層とＩＧＢＴドリフト層を分離している範囲のボディ層に絶縁膜を介して対向しているゲート電極と、
   を備えており、
   ライフタイム制御層は、アノード層とボディ層との間に形成されている、請求項１に記載の半導体装置。
3. ライフタイム制御層の下端は、アノード層の下端およびボディ層の下端よりも深い、請求項２に記載の半導体装置。
4. ライフタイム制御層は、アノード層のＩＧＢＴ側の側面の全体を覆うように形成されている、請求項２または３に記載の半導体装置。

Images