JP2015118991A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015118991A
JP2015118991A JP2013260292A JP2013260292A JP2015118991A JP 2015118991 A JP2015118991 A JP 2015118991A JP 2013260292 A JP2013260292 A JP 2013260292A JP 2013260292 A JP2013260292 A JP 2013260292A JP 2015118991 A JP2015118991 A JP 2015118991A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
crystal defect
drift
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013260292A
Other languages
English (en)
Other versions
JP6119593B2 (ja
Inventor
真也 岩崎
Shinya Iwasaki
真也 岩崎
亀山　悟
Satoru Kameyama
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013260292A priority Critical patent/JP6119593B2/ja
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to US15/029,583 priority patent/US10141304B2/en
Priority to CN201480068878.7A priority patent/CN105830217B/zh
Priority to KR1020167018331A priority patent/KR101802104B1/ko
Priority to DE112014005981.1T priority patent/DE112014005981B4/de
Priority to PCT/JP2014/069060 priority patent/WO2015093086A1/ja
Priority to TW103143484A priority patent/TWI542000B/zh
Publication of JP2015118991A publication Critical patent/JP2015118991A/ja
Application granted granted Critical
Publication of JP6119593B2 publication Critical patent/JP6119593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 小型であり、かつ、ゲート電位によってダイオードの順電圧が変化し難い半導体装置を提供する。
【解決手段】 半導体基板の上面に露出する範囲に、アノード領域と、上部ＩＧＢＴ構造（エミッタ領域とボディ領域）が形成されており、アノード領域と上部ＩＧＢＴ構造の境界に沿ってトレンチとゲート絶縁膜とゲート電極が伸びており、前記半導体基板の下面に露出する範囲に、カソード領域とコレクタ領域が形成されており、上面側構造と下面側構造の間にドリフト領域が形成されており、結晶欠陥領域がカソード領域の上側のドリフト領域内とコレクタ領域の上側のドリフト領域内とに跨って伸びており、半導体基板の厚みをｘμｍとし、コレクタ領域の上側に突出している部分の結晶欠陥領域の幅をｙμｍとした場合に、ｙ≧０．００７ｘ２−１．０９ｘ＋１２６の関係が満たされる半導体装置。
【選択図】図１

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、ダイオード領域とＩＧＢＴ領域を有する半導体装置が開示されている。この半導体装置のドリフト領域には、ライフタイム制御領域が形成されている。ライフタイム制御領域は、周囲よりも結晶欠陥濃度が高い領域であり、ドリフト領域内のキャリアの再結合を促進する。
特開２０１１−２１６８２５号公報
特許文献１の半導体装置では、アノード領域とボディ領域の間に低濃度のｎ型領域や、深いｐ型領域を設けることで、これらの領域を分離している。この構造では、アノード領域とボディ領域の間の間隔を広くしなければ、２つの領域を適切に分離することはできず、半導体装置のサイズが大きくなるという問題が生じる。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の上面に形成されている上部電極と、半導体基板の下面に形成されている下部電極を有する。半導体基板の上面に露出する範囲に、アノード領域と、上部ＩＧＢＴ構造が形成されている。アノード領域は、上部電極に接続されているｐ型領域である。上部ＩＧＢＴ構造は、上部電極に接続されているｎ型のエミッタ領域と、エミッタ領域と接しており、上部電極に接続されているｐ型のボディ領域を有している。半導体基板の上面に、アノード領域と上部ＩＧＢＴ構造の境界に沿って伸びるトレンチが形成されており、トレンチ内にゲート絶縁膜とゲート電極が配置されている。半導体基板の下面に露出する範囲に、カソード領域とコレクタ領域が形成されている。カソード領域は、下部電極に接続されているｎ型領域であり、アノード領域の下側の領域の少なくとも一部に形成されている。コレクタ領域は、下部電極に接続されているｐ型領域であり、上部ＩＧＢＴ構造の下側の領域の少なくとも一部に形成されており、カソード領域に接している。アノード領域と上部ＩＧＢＴ構造を有する上面側構造とカソード領域とコレクタ領域を有する下面側構造の間にｎ型のドリフト領域が形成されている。周囲よりも結晶欠陥濃度が高い結晶欠陥領域が、コレクタ領域の上側のドリフト領域内の一部に形成されるように、カソード領域の上側のドリフト領域内とコレクタ領域の上側のドリフト領域内とに跨って伸びている。半導体基板の厚みをｘμｍとし、カソード領域の上側のドリフト領域からコレクタ領域の上側のドリフト領域に突出している部分の結晶欠陥領域の幅をｙμｍとした場合に、ｙ≧０．００７ｘ２−１．０９ｘ＋１２６の関係が満たされる。
この半導体装置では、ゲート電極とゲート絶縁膜を有するトレンチゲート構造によって、アノード領域と上部ＩＧＢＴ構造が分離されている。これによって、特許文献１よりも分離部分の幅を小さくすることができる。また、このようにトレンチゲート構造による分離構造を採用すると、アノード領域と上部ＩＧＢＴ構造が近接するため、ゲート電位によってダイオードの特性に差が生じる場合がある。これについて、以下に説明する。
トレンチゲート構造に隣接する位置では、アノード領域とドリフト領域によってｐｎ接合が形成されており、ボディ領域とドリフト領域によってもｐｎ接合が形成されている。以下、これらのｐｎ接合を、境界近傍のｐｎ接合という。ゲート電位が低く、ボディ領域にチャネルが形成されていない状態では、上部電極がプラス電位となったときに、主要なダイオードとともに境界近傍のｐｎ接合がオンする。このため、ダイオードの順電圧は低くなる。これに対し、ゲート電位が高く、ボディ領域にチャネルが形成されている状態では、境界近傍のｐｎ接合において、ドリフト領域の電位が上部電極の電位に近くなる。このため、境界近傍のｐｎ接合がオンせず、ダイオードの順電圧が高くなる。このように、ゲート電位によってダイオードの順電圧が変化する。
しかしながら、本明細書が開示する上述した半導体装置では、この問題が生じることが抑制されている。すなわち、本明細書が開示する半導体装置では、周囲よりも結晶欠陥濃度が高い結晶欠陥領域が、カソード領域の上側のドリフト領域内とコレクタ領域の上側のドリフト領域内とに跨って伸びている。すなわち、境界近傍のｐｎ接合がオンしたときの電流経路に、結晶欠陥領域が形成されている。結晶欠陥領域は、キャリアの再結合を促進する。このため、境界近傍のｐｎ接合に電流が流れ難い。このように、この半導体装置では、境界近傍のｐｎ接合に電流が流れ難くなっているため、境界近傍のｐｎ接合がオンするか否かによって、ダイオードの順電圧が影響を受けにくい。したがって、この半導体装置では、ダイオードの順電圧が安定している。また、この半導体装置では、半導体基板の厚みｘμｍとコレクタ領域の上側のドリフト領域に突出している部分の結晶欠陥領域の幅ｙμｍが、ｙ≧０．００７ｘ２−１．０９ｘ＋１２６の関係を満たす。このような構成によれば、コレクタ領域の上側のドリフト領域の横方向全体に結晶欠陥領域を形成した場合と同程度の効果（ダイオードの順電圧を変動し難くする効果）を得ることができる。また、コレクタ領域の上側のドリフト領域の一部にのみ結晶欠陥領域が形成されているので、結晶欠陥によるＩＧＢＴのオン電圧の上昇等もそれほど生じない。このため、ＩＧＢＴのオン電圧の上昇を抑制しながら、ダイオードの順電圧を安定させることができる。
結晶欠陥領域は、アノード領域の下側のドリフト領域の横方向全体に形成されていてもよい。なお、「アノード領域の下側のドリフト領域の横方向全体」とは、半導体基板の横方向（半導体基板の上面に平行な方向）における全体を意味する。したがって、半導体基板の厚み方向においては、結晶欠陥領域が設けられている範囲が部分的であってもよい。
アノード領域は、カソード領域よりも上部ＩＧＢＴ構造側に突出していてもよい。また、結晶欠陥領域は、カソード領域の上側のドリフト領域内から上部ＩＧＢＴ構造の下側のドリフト領域内に跨って伸びていてもよい。
実施例１の半導体装置１０の縦断面図。 突出量ｙと変動量ΔＶＦの関係を示すグラフ。 変動量ΔＶＦが１となるときの半導体基板１２の厚さｘと突出量ｙの関係を示すグラフ。 実施例２の半導体装置２００の縦断面図。 実施例３の半導体装置３００の縦断面図。
図１に示す実施例の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面に形成されている。下部電極１６は、半導体基板１２の下面に形成されている。
半導体基板１２は、縦型のＩＧＢＴが形成されているＩＧＢＴ領域２０と、縦型のダイオードが形成されているダイオード領域４０を有している。
ＩＧＢＴ領域２０内の半導体基板１２内には、エミッタ領域２２、ボディ領域２４、ドリフト領域２６、バッファ領域２８及びコレクタ領域３０が形成されている。
エミッタ領域２２は、ｎ型領域であり、半導体基板１２の上面に露出する範囲に形成されている。エミッタ領域２２は、上部電極１４に対してオーミック接続されている。
ボディ領域２４は、ｐ型領域であり、半導体基板１２の上面に露出する範囲に形成されている。ボディ領域２４は、エミッタ領域２２の側方からエミッタ領域２２の下側まで伸びている。ボディ領域２４は、ボディコンタクト領域２４ａと、低濃度ボディ領域２４ｂを有している。ボディコンタクト領域２４ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２４ａは、半導体基板１２の上面に露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度ボディ領域２４ｂは、ボディコンタクト領域２４ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２４ｂは、エミッタ領域２２とボディコンタクト領域２４ａの下側に形成されている。
ドリフト領域２６は、ｎ型領域であり、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。ドリフト領域２６のｎ型不純物濃度は低い。ドリフト領域２６のｎ型不純物濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３未満であることが好ましい。
バッファ領域２８は、ｎ型領域であり、ドリフト領域２６の下側に形成されている。バッファ領域２８のｎ型不純物濃度は、ドリフト領域２６よりも高い。
コレクタ領域３０は、ｐ型領域であり、バッファ領域２８の下側に形成されている。コレクタ領域３０は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ領域３０は、下部電極１６に対してオーミック接続されている。コレクタ領域３０は、ドリフト領域２６及びバッファ領域２８によって、ボディ領域２４から分離されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチは、エミッタ領域２２に隣接する位置に形成されている。各トレンチは、ドリフト領域２６に達する深さまで伸びている。
ＩＧＢＴ領域２０内の各トレンチの内面は、ゲート絶縁膜３２によって覆われている。また、各トレンチ内には、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。各ゲート電極３４は、ゲート絶縁膜３２を介して、エミッタ領域２２、低濃度ボディ領域２４ｂ及びドリフト領域２６に対向している。各ゲート電極３４の上部には、絶縁膜３６が形成されている。各ゲート電極３４は、絶縁膜３６によって上部電極１４から絶縁されている。
なお、上述したトレンチうちの１つは、ＩＧＢＴ領域２０とダイオード領域４０の境界８０に沿って伸びている。すなわち、境界８０に沿って、ゲート電極３４とゲート絶縁膜３２を有するトレンチゲート構造が形成されている。このトレンチゲート構造によって、ＩＧＢＴ領域２０（すなわち、エミッタ領域２２とボディ領域２４）はダイオード領域４０（すなわち、アノード領域４２）から分離されている。
ダイオード領域４０内の半導体基板１２内には、アノード領域４２、ドリフト領域２６、バッファ領域２８及びカソード領域４４が形成されている。
アノード領域４２は、半導体基板１２の上面に露出する範囲に形成されている。アノード領域４２は、アノードコンタクト領域４２ａと低濃度アノード領域４２ｂを有している。アノードコンタクト領域４２ａは、高いｐ型不純物濃度を有している。アノードコンタクト領域４２ａは、半導体基板１２の上面に露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａよりも低いｐ型不純物濃度を有している。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａの側方及び下側に形成されている。なお、領域４２ａ、４２ｂは、ｐ型不純物濃度が略等しい共通の領域であってもよい。また、領域４２ａと領域２４ａは、１つのｐ型不純物注入工程によって形成される実質的に同濃度の領域であってもよい。
アノード領域４２の下側には、上述したドリフト領域２６が形成されている。すなわち、ドリフト領域２６は、ＩＧＢＴ領域２０内からダイオード領域４０内まで連続して伸びている。
ダイオード領域４０内のドリフト領域２６の下側には、上述したバッファ領域２８が形成されている。すなわち、バッファ領域２８は、ＩＧＢＴ領域２０内からダイオード領域４０内まで連続して伸びている。
カソード領域４４は、ｎ型領域であり、ダイオード領域４０内のバッファ領域２８の下側に形成されている。カソード領域４４は、半導体基板１２の下面に露出する範囲に形成されている。カソード領域４４は、バッファ領域２８よりも高いｎ型不純物濃度を有している。カソード領域４４のｎ型不純物濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３以上であることが好ましい。カソード領域４４は、下部電極１６に対してオーミック接続されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチは、ドリフト領域２６に達する深さまで伸びている。
ダイオード領域４０内の各トレンチの内面は、絶縁膜４６によって覆われている。また、各トレンチ内には、制御電極４８が配置されている。各制御電極４８は、絶縁膜４６によって半導体基板１２から絶縁されている。各制御電極４８は、絶縁膜４６を介して、アノード領域４２及びドリフト領域２６に対向している。各制御電極４８の上部には、絶縁膜５０が形成されている。各制御電極４８は、絶縁膜５０によって上部電極１４から絶縁されている。
ドリフト領域２６内には、結晶欠陥領域５２が形成されている。結晶欠陥領域５２は、その外側のドリフト領域２６に比べて結晶欠陥濃度が高い。結晶欠陥領域５２内の結晶欠陥は、半導体基板１２に対してヘリウムイオン等の荷電粒子を注入することで形成されたものである。このように形成された結晶欠陥は、キャリアの再結合中心として働く。このため、結晶欠陥領域５２内では、結晶欠陥領域５２の外側のドリフト領域２６内に比べて、キャリアライフタイムが短い。結晶欠陥領域５２は、ドリフト領域２６のうちの上面側の範囲に主に形成されている。なお、他の実施例においては、結晶欠陥領域が、ドリフト領域２６内の別の深さに形成されていてもよい。また、結晶欠陥領域が、ドリフト領域２６の深さ方向全域に形成されていてもよい。但し、結晶欠陥領域は、ドリフト領域２６のうちの少なくとも上面側（アノード領域４２及びボディ領域２４に近い側）の範囲に形成されていることが好ましい。また、半導体基板１２の横方向（半導体基板１２の上面に平行な方向）においては、結晶欠陥領域５２は、ダイオード領域４０の全域に形成されている。また、結晶欠陥領域５２の一部は、ダイオード領域４０からＩＧＢＴ領域２０に突出している。すなわち、結晶欠陥領域５２は、ダイオード領域４０内とＩＧＢＴ領域２０内とに跨って伸びている。ＩＧＢＴ領域２０内では、結晶欠陥領域５２は、ダイオード領域４０に近い範囲のみに形成されている。
図１の半導体装置１０は、以下のようにして製造することができる。まず、ドリフト領域２６と略等しいｎ型不純物濃度を有するｎ型の半導体基板を用意する。最初に、半導体基板の上面側に、半導体装置１０の上面側の構造（エミッタ領域２２、ボディ領域２４、アノード領域４２、トレンチゲート構造、上部電極１４等）を形成する。次に、半導体基板の下面を研磨して、半導体基板を薄くする。次に、半導体基板の下面全体にｎ型不純物及びｐ型不純物を注入して、バッファ領域２８とコレクタ領域３０を形成する。この段階では、ダイオード領域４０内にもコレクタ領域３０が形成される（但し、他の例においては、コレクタ領域３０をＩＧＢＴ領域２０内のみに形成してもよい。）。次に、ダイオード領域４０内の半導体基板の下面にｎ型不純物を注入することで、カソード領域４４を形成する。次に、Ａｌ、Ｓｉまたはレジスト等のマスクを用いて範囲を選択しながら半導体基板の下面にヘリウムイオンを注入することで、結晶欠陥領域５２を形成する（なお、他の例では、半導体基板の上面側からヘリウムイオンを注入して結晶欠陥領域５２を形成してもよい。）。次に、半導体基板の下面に下部電極１６を形成する。これによって、図１の半導体装置１０が製造される。なお、結晶欠陥領域５２の形成は、半導体基板１２の下面を研磨する前に行ってもよい。
ＩＧＢＴ領域２０内のＩＧＢＴは、一般的なＩＧＢＴと同様に動作する。なお、実施例１の半導体装置１０では、ＩＧＢＴ領域２０内のドリフト領域２６内に結晶欠陥領域５２が形成されている。一般に、ＩＧＢＴのドリフト領域に結晶欠陥が形成されていると、ＩＧＢＴのオン電圧の上昇、ゲート閾値の低下及びリーク電流の増加等の問題が生じる。しかしながら、実施例１では、ＩＧＢＴ領域２０内の結晶欠陥領域５２は、ＩＧＢＴ領域２０とダイオード領域４０の境界８０近傍に部分的に形成されているだけであるので、結晶欠陥領域５２によるＩＧＢＴの特性への影響は極めて限定的である。したがって、実施例１の半導体装置１０では、上記の問題を抑制することができる。
上部電極１４と下部電極１６の間に上部電極１４がプラスとなる電圧を印加すると、ダイオード領域４０内のダイオードがオンする。すなわち、アノード領域４２からドリフト領域２６とバッファ領域２８を経由してカソード領域４４に電流が流れる。また、ＩＧＢＴ領域２０内には、ボディ領域２４とドリフト領域２６の境界のｐｎ接合によって、寄生ダイオードが形成されている。ダイオード領域４０内のダイオードがオンしている状態においては、寄生ダイオードもオンする。したがって、図１の矢印６２に示すようにＩＧＢＴ領域２０とダイオード領域４０の境界８０近傍に電流が流れる。但し、ダイオード領域４０内のダイオードがオンしている状態であっても、ゲート電位がゲート閾値以上である場合には、寄生ダイオードはオンしない。すなわち、ゲート電位がゲート閾値以上である場合には、ボディ領域２４にチャネルが形成され、ボディ領域２４の下端近傍のドリフト領域２６の電位が上部電極１４と略等しくなる。すると、寄生ダイオードを構成するｐｎ接合への印加電圧が低くなるため、寄生ダイオードがオンせず、矢印６２に示す電流は流れない。以上に説明したように、矢印６２に示す電流が流れるか否かは、ゲート電位に応じて変化する。したがって、ダイオードの順電圧が、ゲート電位に応じて変化してしまう。しかしながら、実施例１の半導体装置１０では、矢印６２に示す電流が、結晶欠陥領域５２を通過する。結晶欠陥領域５２におけるライフタイムは短いため、矢印６２に示す電流は小さい。このように、矢印６２に示す電流が小さいため、この電流の有無によるダイオードの順電圧への影響は小さい。したがって、実施例１の半導体装置１０では、ダイオードの順電圧が、ゲート電位によって変化し難い。
図２のグラフは、結晶欠陥領域５２の突出量ｙ（μｍ）と、順電圧の変動量ΔＶＦとの関係を示す。突出量ｙは、図１の参照符号ｙにより示される距離であり、結晶欠陥領域５２が、カソード領域４４とコレクタ領域３０の境界８２からコレクタ領域３０側に突出している距離を意味する。変動量ΔＶＦは、ゲート電位がゲート閾値以上である場合のダイオードの順電圧ＶＦｐと、ゲートオン電位がゲート閾値未満である場合のダイオードの順電圧ＶＦ０の差を意味する。なお、変動量ΔＶＦは、ＩＧＢＴ領域２０内のドリフト領域２６の横方向全体に結晶欠陥領域５２を形成した場合（すなわち、突出量ｙを最大とした場合）を１として規格化して表している。したがって、変動量ΔＶＦが１であることは、ＩＧＢＴ領域２０内のドリフト領域２６の横方向全体に結晶欠陥領域５２を形成した場合と同等の効果（矢印６２に示す電流を抑制する効果）が得られることを意味する。また、図２の実験は、厚さｘ（μｍ）が異なる複数の半導体基板を用いて行った。図２に示すように、突出量ｙが大きくなるほど、変動量ΔＶＦが１に近づく。これは、突出量ｙが大きくなるほど、図１の矢印６２に示す電流が抑制されるためである。また、突出量ｙがある程度大きくなると、それ以上突出量ｙを大きくしても、変動量ΔＶＦは１付近の値に維持される。これは、図１の矢印６２に示す電流は、ＩＧＢＴ領域２０とダイオード領域４０の境界８０近傍に流れるため、突出量ｙを必要以上に大きくしても矢印６２に示す電流の抑制効果は変わらないことを意味する。
図３は、図２のグラフを元に、変動量ΔＶＦが略１となるときの突出量ｙと半導体基板１２の厚さｘとの関係を示している。図３に示すグラフよりも突出量ｙが大きい場合には、変動量ΔＶＦが略１となる。図３から、突出量ｙと半導体基板１２の厚さｘが、ｙ≧０．００７ｘ２−１．０９＋１２６の関係を満たす場合に、変動量ΔＶＦが略１となることが分かる。実施例１の半導体装置１０では、突出量ｙがこの関係を満たすため、変動量ΔＶＦが最小化されている。
このように、実施例１の半導体装置１０では、ｙ≧０．００７ｘ２−１．０９＋１２６の関係が満たされるため、ＩＧＢＴ領域２０のドリフト領域２６内の一部にしか結晶欠陥領域５２が形成されていないにも関わらず、変動量ΔＶＦが最小化されている。また、結晶欠陥領域５２がＩＧＢＴ領域２０内のドリフト領域２６内の一部にしか形成されていないので、ＩＧＢＴのオン電圧の上昇、ゲート閾値の低下及びリーク電流の増加が抑制される。このように、実施例１の構造によれば、ＩＧＢＴの高い特性を維持しつつ、変動量ΔＶＦを最小化することができる。また、実施例１の半導体装置１０では、トレンチゲート構造によってＩＧＢＴ領域２０とダイオード領域４０を分離可能であり、半導体装置１０の小型化が実現されている。
図４に示す実施例２の半導体装置２００は、実施例１の半導体装置１０と同様の上面側の構造を有している。実施例２の説明では、半導体基板１２の上面側の構造により、ＩＧＢＴ領域２０とダイオード領域４０を区別する。すなわち、半導体基板１２のうち、エミッタ領域２２とボディ領域２４が形成されている領域をＩＧＢＴ領域２０と呼び、アノード領域４２が形成されている領域をダイオード領域４０と呼ぶ。実施例２の半導体装置２００では、コレクタ領域３０とカソード領域４４の境界８２が、ＩＧＢＴ領域２０とダイオード領域４０の境界８０よりもダイオード領域４０側に位置している。言い換えると、アノード領域４２が、カソード領域４４よりもＩＧＢＴ領域２０側に突出している。また、実施例２の半導体装置２００では、結晶欠陥領域５２のＩＧＢＴ領域２０側の端部５２ａの位置が、ＩＧＢＴ領域２０とダイオード領域４０の境界８０の位置と略一致している。すなわち、結晶欠陥領域５２が、ＩＧＢＴ領域２０側に突出していない。
実施例２の半導体装置２００において、ゲート電位がゲート閾値電位未満の状態でダイオードがオンすると、境界８０近傍において図２の矢印６４、６６に示すように電流が流れる。すなわち、ＩＧＢＴ領域２０に隣接するアノード領域４２の直下には、カソード領域４４が形成されていない。このため、このアノード領域４２から矢印６４に示すように電流が流れる。また、境界８０近傍のボディ領域２４は、寄生ダイオードとして動作するため、矢印６６に示すように電流が流れる。ゲート電位がゲート閾値電位以上となってボディ領域２４にチャネルが形成されると、ボディ領域２４の下端近傍のドリフト領域２６の電位が上昇する。このため、寄生ダイオードがオフし、矢印６６に示す電流は流れなくなる。また、この場合、ＩＧＢＴ領域２０とダイオード領域４０の境界８０近傍では、アノード領域４２の下端近傍のドリフト領域２６の電位も上昇する。このため、矢印６４に示す電流も流れなくなる。したがって、実施例２の半導体装置２００でも、ゲート電位に応じて、ダイオードの順電圧が変動する。このため、変動量ΔＶＦを低減することが必要となる。
図４に示すように、矢印６４、６６に示す電流は、結晶欠陥領域５２を通過する。このため、このような電流を抑制することができる。実施例２の半導体装置２００において、カソード領域４４とコレクタ領域３０の境界８２からコレクタ領域３０側への結晶欠陥領域５２の突出量ｙ（図４参照）と変動量ΔＶＦの関係を調べると、図２、３と同じ関係が得られる。したがって、実施例２の半導体装置２００でも、ｙ≧０．００７ｘ２−１．０９＋１２６の関係が満たされることで、ＩＧＢＴの高い特性を維持しつつ、変動量ΔＶＦを最小化することができる。
図５に示す実施例３の半導体装置３００は、実施例２の半導体装置２００と同様の上面側の構造を有している。したがって、実施例３の説明では、実施例２と同様に、上面側の構造によってＩＧＢＴ領域２０とダイオード領域４０を区別する。実施例３の半導体装置３００では、コレクタ領域３０とカソード領域４４の境界８２が、実施例２の半導体装置よりも、さらにダイオード領域４０側に位置している。また、実施例３の半導体装置３００では、結晶欠陥領域５２のＩＧＢＴ領域２０側の端部５２ａの位置が、ＩＧＢＴ領域２０とダイオード領域４０の境界８０よりもダイオード領域４０側に位置している。
実施例３の半導体装置３００において、ゲート電位がゲート閾値電位未満の状態でダイオードがオンすると、境界８０近傍において図５の矢印６８に示すように電流が流れる。ゲート電位がゲート閾値電位以上となってボディ領域２４にチャネルが形成されると、ボディ領域２４の下端近傍のドリフト領域２６の電位が上昇し、境界８０近傍のアノード領域４２の近傍でもドリフト領域２６の電位が上昇する。このため、矢印６８に示す電流は流れなくなる。したがって、実施例３の半導体装置３００でも、ゲート電位に応じてダイオードの順電圧が変動する。このため、変動量ΔＶＦを低減することが必要となる。
図５に示すように、矢印６８に示す電流は、結晶欠陥領域５２を通過する。このため、このような電流を抑制することができる。実施例３の半導体装置３００において、カソード領域４４とコレクタ領域３０の境界８２からコレクタ領域３０側への結晶欠陥領域５２の突出量ｙ（図５参照）と変動量ΔＶＦの関係を調べると、図２、３と同じ関係が得られる。したがって、実施例３の半導体装置３００でも、ｙ≧０．００７ｘ２−１．０９＋１２６の関係が満たされることで、ＩＧＢＴの高い特性を維持しつつ、変動量ΔＶＦを最小化することができる。なお、図３から明らかなように、厚さｘが８０μｍ未満である場合には、突出量ｙを８３μｍ以上としてもよい。
なお、ｙ≧０．００７ｘ２−１．０９＋１２６の関係が満たされていれば、半導体装置の上面側の構造（ＩＧＢＴ領域２０とダイオード領域４０の境界８０の位置）と、半導体装置の下面側の構造（コレクタ領域３０とカソード領域４４の境界８２の位置）と、結晶欠陥領域５２との位置関係は、どのような位置関係であってもよい。例えば、図４または５において、結晶欠陥領域５２がダイオード領域４０からＩＧＢＴ領域２０に突出していてもよい。
ｙが上記の関係を満たす場合において、半導体基板１２の厚みｘは、１６５≧ｘ≧６０を満たすことが好ましい。
また、突出量ｙは、ｙ≧１２０であることが特に好ましい。図２から明らかなように、このような構成によれば、半導体基板１２の厚みｘが１６５≧ｘ≧６０の範囲内であれば、変動量ΔＶＦを最小化することができる。
また、例えば図１のように結晶欠陥領域５２をＩＧＢＴ領域２０に突出させる場合には、ＩＧＢＴ領域２０に突出する結晶欠陥領域５２の幅は、ＩＧＢＴ領域２０の幅の９０％以下であることが好ましい。このような構成によれば、結晶欠陥領域５２によるＩＧＢＴへの特性の影響をほとんど生じさせることなく、変動量ΔＶＦを最小化することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１４：上部電極
１６：下部電極
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディ領域
２４ａ：ボディコンタクト領域
２４ｂ：低濃度ボディ領域
２６：ドリフト領域
２８：バッファ領域
３０：コレクタ領域
３２：ゲート絶縁膜
３４：ゲート電極
４０：ダイオード領域
４２：アノード領域
４２ａ：アノードコンタクト領域
４２ｂ：低濃度アノード領域
４４：カソード領域
４６：絶縁膜
４８：制御電極
５２：結晶欠陥領域

Claims (4)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上面に形成されている上部電極と、
    前記半導体基板の下面に形成されている下部電極、
    を有し、
    前記半導体基板の上面に露出する範囲に、アノード領域と、上部ＩＧＢＴ構造が形成されており、
    前記アノード領域は、前記上部電極に接続されているｐ型領域であり、
    前記上部ＩＧＢＴ構造が、前記上部電極に接続されているｎ型のエミッタ領域と、前記エミッタ領域と接しており、前記上部電極に接続されているｐ型のボディ領域を有しており、
    前記半導体基板の上面に、前記アノード領域と前記上部ＩＧＢＴ構造の境界に沿って伸びるトレンチが形成されており、前記トレンチ内にゲート絶縁膜とゲート電極が配置されており、
    前記半導体基板の下面に露出する範囲に、カソード領域とコレクタ領域が形成されており、
    前記カソード領域は、前記下部電極に接続されているｎ型領域であり、前記アノード領域の下側の領域の少なくとも一部に形成されており、
    前記コレクタ領域は、前記下部電極に接続されているｐ型領域であり、前記上部ＩＧＢＴ構造の下側の領域の少なくとも一部に形成されており、前記カソード領域に接しており、
    前記アノード領域と前記上部ＩＧＢＴ構造を有する上面側構造と前記カソード領域と前記コレクタ領域を有する下面側構造の間にｎ型のドリフト領域が形成されており、
    周囲よりも結晶欠陥濃度が高い結晶欠陥領域が、前記コレクタ領域の上側の前記ドリフト領域内の一部に形成されるように、前記カソード領域の上側の前記ドリフト領域内と前記コレクタ領域の上側の前記ドリフト領域内とに跨って伸びており、
    前記半導体基板の厚みをｘμｍとし、前記カソード領域の上側の前記ドリフト領域から前記コレクタ領域の上側の前記ドリフト領域に突出している部分の前記結晶欠陥領域の幅をｙμｍとした場合に、
    ｙ≧０．００７ｘ２−１．０９ｘ＋１２６
    の関係が満たされる、
    半導体装置。
  2. 前記結晶欠陥領域が、前記アノード領域の下側の前記ドリフト領域の横方向全体に形成されている請求項１の半導体装置。
  3. 前記アノード領域が、前記カソード領域よりも上部ＩＧＢＴ構造側に突出している請求項１または２の半導体装置。
  4. 前記結晶欠陥領域が、前記カソード領域の上側の前記ドリフト領域内から上部ＩＧＢＴ構造の下側の前記ドリフト領域内に跨って伸びている請求項１〜３の何れか一項の半導体装置。
JP2013260292A 2013-12-17 2013-12-17 半導体装置 Expired - Fee Related JP6119593B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013260292A JP6119593B2 (ja) 2013-12-17 2013-12-17 半導体装置
CN201480068878.7A CN105830217B (zh) 2013-12-17 2014-07-17 半导体装置
KR1020167018331A KR101802104B1 (ko) 2013-12-17 2014-07-17 반도체 장치
DE112014005981.1T DE112014005981B4 (de) 2013-12-17 2014-07-17 Halbleitereinrichtung
US15/029,583 US10141304B2 (en) 2013-12-17 2014-07-17 Semiconductor device
PCT/JP2014/069060 WO2015093086A1 (ja) 2013-12-17 2014-07-17 半導体装置
TW103143484A TWI542000B (zh) 2013-12-17 2014-12-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013260292A JP6119593B2 (ja) 2013-12-17 2013-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2015118991A true JP2015118991A (ja) 2015-06-25
JP6119593B2 JP6119593B2 (ja) 2017-04-26

Family

ID=53402444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013260292A Expired - Fee Related JP6119593B2 (ja) 2013-12-17 2013-12-17 半導体装置

Country Status (7)

Country Link
US (1) US10141304B2 (ja)
JP (1) JP6119593B2 (ja)
KR (1) KR101802104B1 (ja)
CN (1) CN105830217B (ja)
DE (1) DE112014005981B4 (ja)
TW (1) TWI542000B (ja)
WO (1) WO2015093086A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
DE102016116564A1 (de) 2015-09-17 2017-03-23 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JPWO2016030966A1 (ja) * 2014-08-26 2017-04-27 三菱電機株式会社 半導体素子
US9887191B2 (en) 2014-09-29 2018-02-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2019106506A (ja) * 2017-12-14 2019-06-27 富士電機株式会社 半導体装置
US10553436B2 (en) 2017-03-16 2020-02-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device using photoresist as ion implantation mask
JPWO2019111572A1 (ja) * 2017-12-06 2020-04-02 富士電機株式会社 半導体装置
US10629441B2 (en) 2016-12-08 2020-04-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2020177973A (ja) * 2019-04-16 2020-10-29 富士電機株式会社 半導体装置
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US11043555B2 (en) 2016-12-16 2021-06-22 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2021190496A (ja) * 2020-05-27 2021-12-13 三菱電機株式会社 半導体装置
US11621158B2 (en) 2020-03-02 2023-04-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6164372B2 (ja) * 2014-09-17 2017-07-19 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106062960B (zh) * 2014-09-30 2019-12-10 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
US9722059B2 (en) * 2015-08-21 2017-08-01 Infineon Technologies Ag Latch-up free power transistor
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018056233A1 (ja) * 2016-09-20 2018-03-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6645594B2 (ja) 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
JP6784921B2 (ja) * 2017-02-17 2020-11-18 株式会社デンソー スイッチング素子とその製造方法
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
DE102017118864A1 (de) * 2017-08-18 2019-02-21 Infineon Technologies Austria Ag Leistungsdiode
DE112018001627T5 (de) * 2017-11-15 2020-01-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP6958740B2 (ja) * 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
US10957537B2 (en) * 2018-11-12 2021-03-23 Hrl Laboratories, Llc Methods to design and uniformly co-fabricate small vias and large cavities through a substrate
JP7201093B2 (ja) * 2019-09-05 2023-01-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2022079281A (ja) * 2020-11-16 2022-05-26 三菱電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2010171385A (ja) * 2008-12-24 2010-08-05 Denso Corp 半導体装置
JP2011210800A (ja) * 2010-03-29 2011-10-20 Toyota Motor Corp 半導体装置
JP2011216825A (ja) * 2010-04-02 2011-10-27 Toyota Central R&D Labs Inc 半導体装置
JP2011238872A (ja) * 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2012129504A (ja) * 2010-11-25 2012-07-05 Denso Corp 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE102006050338B4 (de) * 2006-10-25 2011-12-29 Infineon Technologies Austria Ag Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010147381A (ja) 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
CN102422416B (zh) * 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP5282823B2 (ja) * 2009-09-14 2013-09-04 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
DE112010005443B4 (de) * 2010-04-02 2019-03-14 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
US8748236B2 (en) * 2010-11-10 2014-06-10 Toyota Jidosha Kabushiki Kaisha Method for manufacturing semiconductor device
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP5811861B2 (ja) 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP5895950B2 (ja) * 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2010171385A (ja) * 2008-12-24 2010-08-05 Denso Corp 半導体装置
JP2011210800A (ja) * 2010-03-29 2011-10-20 Toyota Motor Corp 半導体装置
JP2011216825A (ja) * 2010-04-02 2011-10-27 Toyota Central R&D Labs Inc 半導体装置
JP2011238872A (ja) * 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2012129504A (ja) * 2010-11-25 2012-07-05 Denso Corp 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016030966A1 (ja) * 2014-08-26 2017-04-27 三菱電機株式会社 半導体素子
US10361191B2 (en) 2014-08-26 2019-07-23 Mitsubishi Electric Corporation Semiconductor device
US9887191B2 (en) 2014-09-29 2018-02-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102016116564B4 (de) 2015-09-17 2018-09-20 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US9613950B1 (en) 2015-09-17 2017-04-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017059725A (ja) * 2015-09-17 2017-03-23 トヨタ自動車株式会社 半導体装置
DE102016116564A1 (de) 2015-09-17 2017-03-23 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US10629441B2 (en) 2016-12-08 2020-04-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US11552165B2 (en) 2016-12-16 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of 1HE same
US11043555B2 (en) 2016-12-16 2021-06-22 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
US10553436B2 (en) 2017-03-16 2020-02-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device using photoresist as ion implantation mask
JPWO2019111572A1 (ja) * 2017-12-06 2020-04-02 富士電機株式会社 半導体装置
US11139291B2 (en) 2017-12-06 2021-10-05 Fuji Electric Co., Ltd. Semiconductor device
JP6992476B2 (ja) 2017-12-14 2022-01-13 富士電機株式会社 半導体装置
JP2019106506A (ja) * 2017-12-14 2019-06-27 富士電機株式会社 半導体装置
JP2020177973A (ja) * 2019-04-16 2020-10-29 富士電機株式会社 半導体装置
JP7346889B2 (ja) 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
US11621158B2 (en) 2020-03-02 2023-04-04 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2021190496A (ja) * 2020-05-27 2021-12-13 三菱電機株式会社 半導体装置
JP7403386B2 (ja) 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112014005981B4 (de) 2018-11-08
CN105830217A (zh) 2016-08-03
JP6119593B2 (ja) 2017-04-26
WO2015093086A1 (ja) 2015-06-25
CN105830217B (zh) 2020-10-09
TWI542000B (zh) 2016-07-11
US20160329323A1 (en) 2016-11-10
DE112014005981T5 (de) 2016-10-13
KR101802104B1 (ko) 2017-11-27
KR20160096673A (ko) 2016-08-16
US10141304B2 (en) 2018-11-27
TW201526236A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
JP6119593B2 (ja) 半導体装置
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
US8330185B2 (en) Semiconductor device having semiconductor substrate including diode region and IGBT region
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US9577081B2 (en) Semiconductor device and method for manufacturing the same
JP7003688B2 (ja) 半導体装置及びその製造方法
JP2016115886A (ja) 半導体装置
JP2017059725A (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
JP2016162950A (ja) 半導体装置
JP2015090917A (ja) 半導体装置及び半導体装置の製造方法
JP2013247188A (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
WO2018154963A1 (ja) 半導体装置
JP2014103193A (ja) 横型バイポーラトランジスタ
JP5821924B2 (ja) バイポーラトランジスタ
JP5821925B2 (ja) バイポーラトランジスタ
JP2019040960A (ja) 窒化物半導体装置
JP2020188168A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2017199723A (ja) 半導体装置
JP2020035868A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R151 Written notification of patent or utility model registration

Ref document number: 6119593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees