JP2017059725A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017059725A
JP2017059725A JP2015184349A JP2015184349A JP2017059725A JP 2017059725 A JP2017059725 A JP 2017059725A JP 2015184349 A JP2015184349 A JP 2015184349A JP 2015184349 A JP2015184349 A JP 2015184349A JP 2017059725 A JP2017059725 A JP 2017059725A
Authority
JP
Japan
Prior art keywords
region
range
trench
diode
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015184349A
Other languages
English (en)
Other versions
JP6281548B2 (ja
Inventor
真也 岩崎
Shinya Iwasaki
真也 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015184349A priority Critical patent/JP6281548B2/ja
Priority to US15/218,819 priority patent/US9613950B1/en
Priority to DE102016116564.6A priority patent/DE102016116564B4/de
Priority to CN201610827502.0A priority patent/CN107039438B/zh
Publication of JP2017059725A publication Critical patent/JP2017059725A/ja
Application granted granted Critical
Publication of JP6281548B2 publication Critical patent/JP6281548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＩＧＢＴとダイオードを有する半導体装置において、境界部のＩＧＢＴの定常損失を増大させることなく、境界部の寄生ダイオードの逆回復損失を抑制する技術を提供する。【解決手段】ＩＧＢＴとダイオードを備える半導体装置において、ドリフト領域２７の中間深さよりも上面側のドリフト領域２７内に位置する上面側ライフタイム制御領域５２が、ダイオード範囲４０内に形成されているとともにＩＧＢＴ範囲２０内に形成されていない。ダイオード範囲４０内の第２トレンチ間半導体領域６２に隣接するＩＧＢＴ範囲内の境界部トレンチ間半導体領域６２ａが、ボディ領域２４とドリフト領域２７の間に配置されているｎ型のバリア領域３８と、上部電極１４に接する位置からバリア領域３８に接する位置まで伸びるｎ型のピラー領域３９を有している。ダイオード範囲４０内の各第２トレンチ間半導体領域６２は、ピラー領域を有さない。【選択図】図１

Description

本明細書が開示する技術は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードを有する半導体装置に関する。
特許文献１に、ＩＧＢＴとダイオードを有する半導体装置が開示されている。この半導体装置では、半導体基板の表面に複数のトレンチが配置されている。ＩＧＢＴ範囲内のトレンチ内には、半導体基板から絶縁されたゲート電極が配置されている。ダイオード範囲内のトレンチ内には、半導体基板から絶縁されたダミー電極が配置されている。半導体基板は、２つのトレンチに挟まれたトレンチ間半導体領域を複数個備えている。ＩＧＢＴ範囲内のトレンチ間半導体領域には、ｎ型のエミッタ領域とｐ型のボディ領域が配置されている。ダイオード範囲内のトレンチ間半導体領域には、ｐ型のアノード領域が配置されている。また、ボディ領域及びアノード領域の下側には、ｎ型のドリフト領域が配置されている。ドリフト領域の下側には、ｐ型のコレクタ領域とｎ型のカソード領域が配置されている。コレクタ領域は、ＩＧＢＴ範囲内に配置されている。カソード領域は、ダイオード範囲内に配置されている。ＩＧＢＴ範囲内には、エミッタ領域、ボディ領域、ドリフト領域、コレクタ領域及びゲート電極等によってＩＧＢＴが形成されている。ダイオード範囲内には、アノード領域、ドリフト領域及びカソード領域等によってダイオードが形成されている。また、この半導体装置では、ドリフト領域内にライフタイム制御領域（結晶欠陥領域）が配置されている。ライフタイム制御領域は、周囲のドリフト領域よりも結晶欠陥密度が高い領域である。ライフタイム制御領域は、ダイオード範囲内と、ダイオード範囲に近い位置のＩＧＢＴ範囲内に配置されている。つまり、ダイオード範囲からＩＧＢＴ範囲に突出するようにライフタイム制御領域が形成されている。また、ライフタイム制御領域は、ドリフト領域の中間深さ（半導体基板の厚み方向において、ドリフト領域の中央の位置）よりも上側に配置されている。ダイオード範囲内で中間深さよりも上側のドリフト領域内にライフタイム制御領域が形成されていると、ダイオードの逆回復動作時にドリフト領域のキャリアがライフタイム制御領域で効率的に再結合する。これによって、ダイオードの逆回復損失が抑制される。また、ＩＧＢＴ範囲とダイオード範囲の境界部では、ＩＧＢＴ範囲内のボディ領域からドリフト領域を経由してカソード領域に至る経路に、寄生ダイオードが形成されている。ダイオード範囲内のダイオードの動作時に、境界部の寄生ダイオードも動作する。この半導体装置では、境界部の寄生ダイオードの逆回復動作時に、ダイオード範囲からＩＧＢＴ範囲に突出している部分のライフタイム制御領域によって、逆回復損失が抑制される。このように、この半導体装置では、ダイオード範囲内のダイオードだけでなく、境界部の寄生ダイオードでも逆回復損失が抑制される。
特開２０１５−１１８９９１号公報
上述したように、特許文献１の半導体装置では、ダイオード範囲からＩＧＢＴ範囲に突出するようにライフタイム制御領域が形成されている。つまり、ＩＧＢＴ範囲内に部分的にライフタイム制御領域が形成されている。ＩＧＢＴ範囲内にライフタイム制御領域が形成されていると、ＩＧＢＴのオン電圧が上昇してＩＧＢＴで定常損失が発生し易くなる。ＩＧＢＴ範囲内のライフタイム制御領域がドリフト領域の中間深さよりも下側（コレクタ領域側）に存在する場合には、ＩＧＢＴのオン電圧が上昇する一方でＩＧＢＴのスイッチング損失が抑制されるので、スイッチング速度が速いときはＩＧＢＴにとって有利となる。他方、ＩＧＢＴ範囲内のライフタイム制御領域がドリフト領域の中間深さよりも上側（ボディ領域側）に存在する場合には、ＩＧＢＴの特性の改善への寄与が小さく、また、ＩＧＢＴのオン電圧が上昇してしまう。このため、特許文献１のように、ドリフト領域の中間深さよりも上側の範囲でダイオード範囲からＩＧＢＴ範囲に突出するようにライフタイム制御領域が形成されていると、ＩＧＢＴの特性に対して不利に働く。したがって、本明細書では、ＩＧＢＴとダイオードを有する半導体装置において、ＩＧＢＴの特性の低下を抑制しながら、ダイオード範囲内のダイオードと境界部の寄生ダイオードの逆回復損失を抑制する技術を提供する。
本明細書が開示する半導体装置は、ＩＧＢＴとダイオードを備える。この半導体装置は、半導体基板と、前記半導体基板の上面を覆っている上部電極と、前記半導体基板の下面を覆っている下部電極を有している。前記半導体基板が、ボディ領域と、ドリフト領域と、カソード領域と、コレクタ領域を有している。前記ボディ領域は、前記上部電極に接しているｐ型の領域である。前記ドリフト領域は、前記ボディ領域の下側に配置されているｎ型の領域である。前記カソード領域は、前記ドリフト領域の下側の一部範囲に配置されており、前記下部電極に接しており、前記ドリフト領域よりもｎ型不純物濃度が高いｎ型の領域である。前記コレクタ領域は、前記ドリフト領域の下側の一部範囲に配置されており、前記カソード領域に隣接する位置で前記下部電極に接しているｐ型の領域である。前記半導体基板の前記上面に、前記ボディ領域を貫通して前記ドリフト領域に達するトレンチが複数配置されている。前記各トレンチ内に、絶縁膜によって前記半導体基板及び前記上部電極から絶縁されているトレンチ電極が配置されている。前記半導体基板が、２つの前記トレンチに挟まれたトレンチ間半導体領域を複数個有している。前記複数のトレンチ間半導体領域が、互いに隣接する複数の第１トレンチ間半導体領域と、互いに隣接する複数の第２トレンチ間半導体領域を有している。前記各第１トレンチ間半導体領域が、前記上部電極と前記絶縁膜に接しているとともに前記ボディ領域によって前記ドリフト領域から分離されているｎ型のエミッタ領域を有している。前記各第２トレンチ間半導体領域が、前記エミッタ領域を有していない。前記半導体基板を平面視したときに前記複数の第１トレンチ間半導体領域が位置する範囲がＩＧＢＴ範囲であり、前記半導体基板を平面視したときに前記複数の第２トレンチ間半導体領域が位置する範囲がダイオード範囲である。前記コレクタ領域の少なくとも一部が前記ＩＧＢＴ範囲内に配置されている。前記カソード領域の少なくとも一部が前記ダイオード範囲内に配置されている。前記カソード領域と前記コレクタ領域の境界が、前記ＩＧＢＴ範囲と前記ダイオード範囲の境界に位置する境界トレンチと前記境界トレンチに隣接するトレンチ間半導体領域の直下の範囲内に位置している。前記ドリフト領域の中間深さよりも上面側のドリフト領域内において前記半導体基板の平面方向に沿って伸びており、その周囲の前記ドリフト領域よりも結晶欠陥密度が高い上面側ライフタイム制御領域が、前記ダイオード範囲内に形成されているとともに前記ＩＧＢＴ範囲内に形成されていない。前記２トレンチ間半導体領域に隣接する前記第１トレンチ間半導体領域である境界部第１トレンチ間半導体領域が、前記ボディ領域と前記ドリフト領域の間に配置されているとともに前記ドリフト領域よりもｎ型不純物濃度が高いｎ型のバリア領域と、前記上部電極に接する位置から前記バリア領域に接する位置まで伸びるｎ型のピラー領域をさらに有している。前記各第２トレンチ間半導体領域が、前記ピラー領域を有さない。
なお、上記のボディ領域のうちのダイオード範囲内のボディ領域は、ダイオードのアノードとして機能する領域である。また、上記のコレクタ領域は、ＩＧＢＴ範囲内に少なくとも部分的に配置されていればよく、カソード領域がダイオード範囲からＩＧＢＴ範囲に突出していてもよい。また、上記のカソード領域は、ダイオード範囲内に少なくとも部分的に配置されていればよく、コレクタ領域がＩＧＢＴ範囲からダイオード範囲に突出していてもよい。
この半導体装置では、ＩＧＢＴ範囲内では、エミッタ領域、ボディ領域、ドリフト領域、コレクタ領域及びトレンチ電極等によってＩＧＢＴが構成されている。また、ダイオード範囲内では、ボディ領域（アノード領域）、ドリフト領域及びカソード領域等によってダイオードが構成されている。ダイオード範囲内のドリフト領域に上面側ライフタイム制御領域が形成されているので、ダイオード範囲内のダイオードの逆回復損失が抑制される。また、ＩＧＢＴ範囲内では、上面側ライフタイム制御領域が形成されていないので、上面側ライフタイム制御領域によるＩＧＢＴの定常損失の増大が生じない。また、境界部第１トレンチ間半導体領域内のボディ領域と、ドリフト領域と、カソード領域によって、境界部の寄生ダイオードが形成されている。この半導体装置では、境界部第１トレンチ間半導体領域が有するバリア領域とピラー領域によって、境界部の寄生ダイオードの逆回復損失が抑制される。以下に、境界部の寄生ダイオードの動作について説明する。上部電極の電位を上昇させると、下部電極から、カソード領域、ドリフト領域、バリア領域及びピラー領域を介して、上部電極に電子が流れ始める。すなわち、上部電極の電位が上昇しきらない段階で電子が流れる。バリア領域がピラー領域を介して上部電極に接続されているため、この段階ではバリア領域と上部電極の間の電位差が小さい。このため、バリア領域とボディ領域の界面のｐｎ接合に電位差が生じ難く、この段階では、このｐｎ接合はオンしない。上部電極の電位をさらに上昇させていくと、上述した電子による電流が増加し、バリア領域と上部電極の間の電位差が大きくなる。この電位差が所定の電位差に達すると、バリア領域とボディ領域の界面のｐｎ接合がオンし、上部電極から、ボディ領域、バリア領域を介してドリフト領域に正孔が流入する。このように、この寄生ダイオードでは、バリア領域とボディ領域の界面のｐｎ接合がオンするよりも前に、バリア領域とピラー領域を介して電子が流れる。このため、ｐｎ接合がオンするタイミングが遅くなり、ドリフト領域に正孔が流入することが抑制される。したがって、この寄生ダイオードの逆回復動作時に、ドリフト領域から上部電極に排出される正孔が少ない。このため、このダイオードでは、逆回復動損失が抑制される。以上に説明したように、この半導体装置では、ＩＧＢＴの定常損失を抑制しながら、ダイオード範囲内のダイオードの逆回復損失と、境界部の寄生ダイオードの逆回復損失を抑制することができる。
境界部トレンチ間半導体領域６２ａのピラー領域３９を含む断面における実施形態の半導体装置１０の縦断面図。 境界部トレンチ間半導体領域６２ａのボディコンタクト領域２５ａを含む断面における実施形態の半導体装置１０の縦断面図。 実施形態の半導体装置１０の断面斜視図（上部電極１４と層間絶縁膜を省略した図）。 第１変形例の半導体装置の図１に対応する縦断面図。 第２変形例の半導体装置の図１に対応する縦断面図。 第３変形例の半導体装置の図１に対応する縦断面図。 第４変形例の半導体装置の図１に対応する縦断面図。 第５変形例の半導体装置の図１に対応する縦断面図。 第６変形例の半導体装置の図１に対応する縦断面図。
図１〜３に示す実施形態の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面１２ａを覆っている。下部電極１６は、半導体基板１２の下面１２ｂを覆っている。なお、以下の説明において、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の上面１２ａに平行な一方向（ｚ方向に直交する一方向）をｘ方向といい、ｚ方向及びｘ方向に直交する方向をｙ方向という。
半導体基板１２は、縦型のＩＧＢＴが形成されているＩＧＢＴ範囲２０と、縦型のダイオードが形成されているダイオード範囲４０を有している。ＩＧＢＴ範囲２０とダイオード範囲４０は互いに隣接している。
半導体基板１２内には、ボディ領域２４が形成されている。ボディ領域２４は、半導体基板１２の上面１２ａ近傍に形成されているｐ型領域である。ボディ領域２４は、ＩＧＢＴ範囲２０とダイオード範囲４０に跨って配置されている。なお、ダイオード範囲４０内のボディ領域２４は、ダイオードのアノードとして機能する領域である。したがって、以下では、ダイオード範囲４０内のボディ領域２４を、アノード領域２４ｂという。また、以下では、ＩＧＢＴ範囲２０内のボディ領域２４をＩＧＢＴボディ領域２４ａという。
ＩＧＢＴボディ領域２４ａは、ボディコンタクト領域２５ａと、低濃度ボディ領域２５ｂを有している。ボディコンタクト領域２５ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２５ａは、半導体基板１２の上面１２ａに露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度ボディ領域２５ｂは、ボディコンタクト領域２５ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２５ｂは、ボディコンタクト領域２５ａの下側に形成されている。
アノード領域２４ｂは、アノードコンタクト領域２６ａと低濃度アノード領域２６ｂを有している。アノードコンタクト領域２６ａは、高いｐ型不純物濃度を有している。アノードコンタクト領域２６ａは、半導体基板１２の上面１２ａに露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度アノード領域２６ｂは、アノードコンタクト領域２６ａよりも低いｐ型不純物濃度を有している。低濃度アノード領域２６ｂは、アノードコンタクト領域２６ａの下側と側方に形成されている。
半導体基板１２の上面１２ａには、互いに平行に伸びる複数のトレンチ６０が形成されている。図３に示すように、各トレンチ６０は、上面１２ａにおいてｙ方向に長く伸びている。各トレンチ６０は、ｚ方向において、上面１２ａからボディ領域２４を貫通するように伸びている。以下では、２つのトレンチ６０によって挟まれている範囲の半導体領域を、トレンチ間半導体領域６２という。トレンチ６０うちの１つは、ＩＧＢＴ範囲２０とダイオード範囲４０の境界に沿って伸びている。ＩＧＢＴ範囲２０内に複数のトレンチ６０が配置されており、ダイオード範囲４０内に複数のトレンチ６０が配置されている。このため、ＩＧＢＴ範囲２０とダイオード範囲４０のそれぞれに、複数のトレンチ間半導体領域６２が含まれている。
ＩＧＢＴ範囲２０内の各トレンチ６０の内面は、ゲート絶縁膜３２によって覆われている。ＩＧＢＴ範囲２０内の各トレンチ６０内に、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。各ゲート電極３４の上面は、層間絶縁膜３６によって覆われている。各ゲート電極３４は、層間絶縁膜３６によって上部電極１４から絶縁されている。各ゲート電極３４は、図示しないゲート配線によって互いに接続されている。
ダイオード範囲４０内の各トレンチ６０の内面は、絶縁膜４６によって覆われている。ダイオード範囲４０内の各トレンチ６０内に、ダミー電極４８が配置されている。各ダミー電極４８は、絶縁膜４６によって半導体基板１２から絶縁されている。各ダミー電極４８の上面は、層間絶縁膜５０によって覆われている。各ダミー電極４８は、層間絶縁膜５０によって上部電極１４から絶縁されている。各ダミー電極４８は、図示しない配線によって互いに接続されている。また、ダミー電極４８は、ゲート電極３４から絶縁されている。したがって、ダミー電極４８の電位は、ゲート電極３４の電位から独立している。
上述したように、各トレンチ６０がボディ領域２４を貫通しているので、各トレンチ間半導体領域６２は、ボディ領域２４を含んでいる。より詳細には、ＩＧＢＴ範囲２０内のトレンチ間半導体領域６２は、ＩＧＢＴボディ領域２４ａを含んでいる。また、ダイオード範囲４０内のトレンチ間半導体領域６２は、アノード領域２４ｂを含んでいる。
ＩＧＢＴ範囲２０内の各トレンチ間半導体領域６２は、エミッタ領域２２をさらに有している。エミッタ領域２２は、高濃度にｎ型不純物を含有するｎ型領域である。エミッタ領域２２は、半導体基板１２の上面１２ａに露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。エミッタ領域２２は、ゲート絶縁膜３２に接する位置に形成されている。図３に示すように、エミッタ領域２２は、トレンチ６０に沿ってｙ方向に長く伸びている。２つのエミッタ領域２２の間の位置に、ボディコンタクト領域２５ａが配置されている。また、エミッタ領域２２の下側の位置で、低濃度ボディ領域２５ｂがゲート絶縁膜３２に接している。ＩＧＢＴ範囲２０内の全てのトレンチ間半導体領域６２に、エミッタ領域２２が形成されている。ダイオード範囲４０内のトレンチ間半導体領域６２には、エミッタ領域２２が形成されていない。言い換えると、エミッタ領域２２を有するトレンチ間半導体領域６２が複数個隣接して形成されている範囲がＩＧＢＴ範囲２０であり、エミッタ領域２２を有さないトレンチ間半導体領域６２が複数個隣接して形成されている範囲がダイオード範囲４０である。
ＩＧＢＴ範囲２０内で最もダイオード範囲４０に近い位置に配置されているトレンチ間半導体領域６２を、以下では、境界部トレンチ間半導体領域６２ａという。境界部トレンチ間半導体領域６２ａは、バリア領域３８と複数のピラー領域３９をさらに有している。
バリア領域３８は、ｎ型領域であり、低濃度ボディ領域２５ｂのｚ方向の中央部に形成されている。バリア領域３８は、境界部トレンチ間半導体領域６２ａ内でｘ方向とｙ方向に伸びており、境界部トレンチ間半導体領域６２ａの両側のゲート絶縁膜３２に接している。バリア領域３８は、境界部トレンチ間半導体領域６２ａ内の低濃度ボディ領域２５ｂを上側低濃度ボディ領域２５ｃと下側低濃度ボディ領域２５ｄに分離している。下側低濃度ボディ領域２５ｄ内のｐ型不純物濃度は、上側低濃度ボディ領域２５ｃ内のｐ型不純物濃度よりも少し低い。バリア領域３８のｎ型不純物濃度は、エミッタ領域２２よりも低い。
図３に示すように、境界部トレンチ間半導体領域６２ａの表層部では、２つのエミッタ領域２２に挟まれた範囲において、ｙ方向に沿ってボディコンタクト領域２５ａとピラー領域３９とが交互に繰り返し配置されている。各ピラー領域３９は、エミッタ領域２２よりもｎ型不純物濃度が低いｎ型領域である。各ピラー領域３９は、半導体基板１２の上面１２ａに露出している。各ピラー領域３９は、上部電極１４に対してショットキー接続されている。図１に示すように、各ピラー領域３９は、上面１２ａに露出する位置から下側に伸びており、上側低濃度ボディ領域２５ｃを貫通してバリア領域３８に達している。各ピラー領域３９は、バリア領域３８に接している。
半導体基板１２は、ドリフト領域２７、バッファ領域２８、コレクタ領域３０及びカソード領域４４をさらに有している。
ドリフト領域２７は、ｎ型領域であり、ボディ領域２４の下側に形成されている。ドリフト領域２７は、ＩＧＢＴ範囲２０とダイオード範囲４０に跨って伸びている。ドリフト領域２７は、ボディ領域２４に対して下側から接している。より詳細には、ドリフト領域２７は、ＩＧＢＴ範囲２０内の低濃度ボディ領域２５ｂに対して下側から接しており、ダイオード範囲４０内の低濃度ボディ領域２５ｂに対して下側から接している。境界部トレンチ間半導体領域６２ａにおいては、ドリフト領域２７は下側低濃度ボディ領域２５ｄに対して下側から接している。ＩＧＢＴ範囲２０内では、ドリフト領域２７は、ＩＧＢＴボディ領域２４ａによってエミッタ領域２２から分離されている。上述したように各トレンチ６０はボディ領域２４を貫通しているので、各トレンチ６０の下端はドリフト領域２７に達している。ドリフト領域２７は、各トレンチ６０の下端近傍で、ゲート絶縁膜３２及び絶縁膜４６に接している。ドリフト領域２７のｎ型不純物濃度は、バリア領域３８よりも低い。
バッファ領域２８は、ｎ型領域であり、ドリフト領域２７の下側に形成されている。バッファ領域２８は、ドリフト領域２７に対して下側から接している。バッファ領域２８は、ＩＧＢＴ範囲２０とダイオード範囲４０に跨って伸びている。バッファ領域２８のｎ型不純物濃度は、ドリフト領域２７よりも高い。
コレクタ領域３０は、ｐ型領域であり、バッファ領域２８の下側（すなわち、ドリフト領域２７の下側）の一部範囲に配置されている。コレクタ領域３０は、ＩＧＢＴ範囲２０内に配置されている。コレクタ領域３０は、バッファ領域２８に対して下側から接している。コレクタ領域３０は、半導体基板１２の下面１２ｂに露出する範囲に形成されている。コレクタ領域３０は、下部電極１６に対してオーミック接続されている。コレクタ領域３０は、ドリフト領域２７及びバッファ領域２８によって、ボディ領域２４から分離されている。
カソード領域４４は、バッファ領域２８よりもｎ型不純物濃度が高いｎ型領域である。カソード領域４４は、バッファ領域２８の下側（すなわち、ドリフト領域２７の下側）の一部範囲に配置されている。カソード領域４４は、ダイオード範囲４０内に配置されている。カソード領域４４は、バッファ領域２８に対して下側から接している。カソード領域４４は、コレクタ領域３０に隣接している。カソード領域４４は、半導体基板１２の下面１２ｂに露出する範囲に形成されている。カソード領域４４は、下部電極１６に対してオーミック接続されている。カソード領域４４とコレクタ領域３０の境界８２は、ＩＧＢＴ範囲２０とダイオード範囲４０の境界部のトレンチ６０ａの直下の範囲内（トレンチ６０ａからｚ方向にシフトした範囲内）に位置している。
ドリフト領域２７内には、ライフタイム制御領域５２が形成されている。ライフタイム制御領域５２の結晶欠陥密度は、その外側のドリフト領域２７の結晶欠陥濃度よりも高い。ライフタイム制御領域５２内の結晶欠陥は、半導体基板１２に対してヘリウムイオン等の荷電粒子を注入することで形成されたものである。このように形成された結晶欠陥は、キャリアの再結合中心として働く。このため、ライフタイム制御領域５２内では、ライフタイム制御領域５２の外側のドリフト領域２７内に比べて、キャリアライフタイムが短い。ライフタイム制御領域５２は、ドリフト領域２７の中間深さＤＩ（すなわち、ドリフト領域２７の厚み方向（ｚ方向）における中央部）よりも上面１２ａ側のドリフト領域２７内に配置されている。ライフタイム制御領域５２をドリフト領域２７の中間深さＤＩよりも上面１２ａ側に配置すると、ダイオードの逆回復動作時に電子と正孔を効率的に再結合させることができる。ライフタイム制御領域５２は、半導体基板１２の横方向（ｘ方向及びｙ方向）においては、ダイオード範囲４０の全域に形成されている。また、ライフタイム制御領域５２は、ＩＧＢＴ範囲２０には形成されていない。
ＩＧＢＴ範囲２０内には、エミッタ領域２２、ＩＧＢＴボディ領域２４ａ、ドリフト領域２７、バッファ領域２８、コレクタ領域３０、ゲート電極３４及びゲート絶縁膜３２等によってＩＧＢＴが構成されている。ダイオード範囲４０内には、アノード領域２４ｂ、ドリフト領域２７、バッファ領域２８及びカソード領域４４等によって、ダイオードが構成されている。ダミー電極４８は、ダイオード範囲４０内における電界集中を防止する。
下部電極１６に上部電極１４よりも高い電位が印加されている状態における、ＩＧＢＴの動作について説明する。ゲート電極３４の電位を閾値以上に上昇させると、ゲート絶縁膜３２近傍の低濃度ボディ領域２５ｂにチャネル（反転層）が形成される。すると、上部電極１４から、エミッタ領域２２、チャネル、ドリフト領域２７、バッファ領域２８及びコレクタ領域３０を経由して、下部電極１６へ電子が流れる。同時に、下部電極１６から、コレクタ領域３０、バッファ領域２８、ドリフト領域２７、低濃度ボディ領域２５ｂ及びボディコンタクト領域２５ａを経由して、上部電極１４へ正孔が流れる。すなわち、ＩＧＢＴがオンして電流が流れる。ゲート電極３４の電位を閾値未満に低下させると、チャネルが消失して、ＩＧＢＴがオフする。半導体装置１０では、ＩＧＢＴ範囲２０内のドリフト領域２７にライフタイム制御領域５２が形成されていないので、ＩＧＢＴがオンしているときのドリフト領域２７の抵抗が低い。したがって、半導体装置１０では、ＩＧＢＴのオン電圧が低く、ＩＧＢＴがオンしているときに生じる定常損失が小さい。
なお、境界部トレンチ間半導体領域６２ａにおいては、以下に説明するＩＧＢＴの２段オンが発生する場合がある。ゲート電極３４の電位を徐々に上昇させていく場合を考えると、ゲート電極３４の電位が所定電位に達したときに、ｐ型不純物濃度が低い下側低濃度ボディ領域２５ｄに先にチャネルが形成される。この段階では、上側低濃度ボディ領域２５ｃにチャネルが形成されていない。すると、図１の矢印７０に示すように、電子が、上部電極１４から、ピラー領域３９、バリア領域３８、下側低濃度ボディ領域２５ｄのチャネル、ドリフト領域２７、バッファ領域２８及びコレクタ領域３０を経由して下部電極１６に流れる。このため、この段階で、境界部トレンチ間半導体領域６２ａに電流が流れ始める。その後、ゲート電極３４の電位をさらに上昇させると、上側低濃度ボディ領域２５ｃにもチャネルが形成され、ＩＧＢＴが完全にオンする。この段階で、境界部トレンチ間半導体領域６２ａに流れる電流が増加する。このように、境界部トレンチ間半導体領域６２ａでは、下側低濃度ボディ領域２５ｄにチャネルが形成された段階で電流が流れ始め、上側低濃度ボディ領域２５ｃにチャネルが形成された段階で電流が急に増加する２段オンが発生する。２段オンはＩＧＢＴの実使用上は問題とならないが、ＩＧＢＴの検査工程において２段オンが特性不良として誤判定される場合がある。半導体装置１０では、ピラー領域３９及びバリア領域３８が境界部トレンチ間半導体領域６２ａのみに形成されており、その他のトレンチ間半導体領域６２には形成されていない。したがって、半導体装置１０全体としてのＩＧＢＴの特性としては２段オンの影響が最小化され、上述した誤判定の問題が生じない。
次に、ダイオードの動作について説明する。上部電極１４に下部電極１６よりも高い電位を印加すると、ダイオード範囲４０内のダイオードがオンする。すなわち、上部電極１４から、アノード領域２４ｂを経由してドリフト領域２７に正孔が流入する。同時に、下部電極１６から、カソード領域４４とバッファ領域２８を経由してドリフト領域２７に電子が流入する。これによって、伝導度変調現象によってドリフト領域２７が低抵抗化し、ドリフト領域２７を低損失で正孔と電子が流れるようになる。ドリフト領域２７内の正孔は、バッファ領域２８とカソード領域４４を経由して下部電極１６へ流れる。ドリフト領域２７内の電子は、アノード領域２４ｂを経由して上部電極１４へ流れる。その後、上部電極１４の電位を下部電極１６の電位よりも低い電位に切り換えると、ダイオードが逆回復動作を実行する。すなわち、ドリフト領域２７内に存在する正孔が、アノード領域２４ｂを経由して上部電極１４へ排出される。このため、ダイオードに瞬間的に逆電流（いわゆる、逆回復電流）が流れる。逆回復電流が流れることで、ダイオードで損失（いわゆる、逆回復損失）が発生する。しかしながら、半導体装置１０では、ダイオードの逆回復動作時に、ライフタイム制御領域５２によってドリフト領域２７内の正孔と電子の再結合が促進される。このため、逆回復動作時に上部電極１４へ排出される正孔が少ない。これによって、逆回復電流が抑制され、逆回復損失が抑制される。
また、ＩＧＢＴ範囲２０とダイオード範囲４０の境界部には、図２の矢印７２に示す経路に寄生ダイオードが構成されている。この寄生ダイオードは、境界部トレンチ間半導体領域６２ａ内のボディコンタクト領域２５ａ、上側低濃度ボディ領域２５ｃ、バリア領域３８、下側低濃度ボディ領域２５ｄ、ドリフト領域２７、バッファ領域２８及びカソード領域４４によって構成されている。上側低濃度ボディ領域２５ｃとバリア領域３８の界面にｐｎ接合が形成されている。下側低濃度ボディ領域２５ｄは、ｐ型領域であるがそのｐ型不純物濃度が低いので、電子及び正孔は下側低濃度ボディ領域２５ｄを低損失で通過することができる。したがって、矢印７２に示す経路の寄生ダイオードは、上側低濃度ボディ領域２５ｃとバリア領域３８の界面にｐｎ接合を有するダイオードと見なすことができる。ダイオード範囲４０内のダイオードがオンするときに寄生ダイオードもオンし、ダイオード範囲４０内のダイオードが逆回復動作をするときに寄生ダイオードも逆回復動作をする。矢印７２に示すように、寄生ダイオードの電流経路には、ライフタイム制御領域５２が形成されていない。このため、寄生ダイオードの逆回復動作において、ライフタイム制御領域５２による逆回復損失の抑制効果を得ることができない。しかしながら、寄生ダイオードでは、バリア領域３８とピラー領域３９による逆回復損失の抑制効果を得ることができる。以下に、寄生ダイオードの動作について詳細に説明する。
ダイオード範囲４０内のダイオードをオンさせる際に上部電極１４の電位が徐々に上昇していくと、下部電極１６から、カソード領域４４、バッファ領域２８、ドリフト領域２７、下側低濃度ボディ領域２５ｄ、バリア領域３８及びピラー領域３９を介して、上部電極１４に電子が流れ始める。すなわち、上部電極１４の電位が上昇しきらない段階で、バリア領域３８とピラー領域３９を介して電子が流れる。バリア領域３８がピラー領域３９を介して上部電極１４に接続されているため、この段階ではバリア領域３８と上部電極１４の間の電位差が小さい。このため、バリア領域３８と上側低濃度ボディ領域２５ｃの界面のｐｎ接合に電位差が生じ難く、この段階では、このｐｎ接合はオンしない。上部電極１４の電位をさらに上昇させていくと、上述した電子による電流が増加し、バリア領域３８と上部電極１４の間の電位差が大きくなる。この電位差が所定の電位差に達すると、バリア領域３８と上側低濃度ボディ領域２５ｃの界面のｐｎ接合がオンする。すなわち、上部電極１４から、上側低濃度ボディ領域２５ｃ、バリア領域３８、下側低濃度ボディ領域２５ｄを経由してドリフト領域２７に正孔が流入する。これによって、寄生ダイオードに流れる電流が増大する。このように、この寄生ダイオードでは、バリア領域３８と上側低濃度ボディ領域２５ｃの界面のｐｎ接合がオンするよりも前に、バリア領域３８とピラー領域３９を介して電子が流れる。このため、ｐｎ接合がオンするタイミングが遅くなり、ドリフト領域２７に正孔が流入することが抑制される。したがって、この寄生ダイオードの逆回復動作時に、ドリフト領域２７から上部電極１４に排出される正孔が少ない。このため、この寄生ダイオードでは、逆回復動損失が抑制される。
以上に説明したように、寄生ダイオードの電流経路にはライフタイム制御領域５２が配置されていないが、寄生ダイオードの逆回復動作では、バリア領域３８とピラー領域３９によって逆回復損失が抑制される。このため、ＩＧＢＴ及び寄生ダイオードとして動作する境界部トレンチ間半導体領域６２ａでは、バリア領域３８とピラー領域３９によって寄生ダイオードの逆回復損失が抑制されるとともに、ライフタイム制御領域５２が存在しないことによってＩＧＢＴの定常損失が抑制される。半導体装置１０全体として見た場合には、ダイオード範囲４０内のダイオードではライフタイム制御領域５２によって逆回復損失が抑制され、寄生ダイオードではバリア領域３８とピラー領域３９によって逆回復損失が抑制される。このため、この半導体装置１０では、ダイオードの逆回復損失が小さい。また、ＩＧＢＴ範囲２０内のドリフト領域２７にはライフタイム制御領域５２が形成されていないので、この半導体装置１０では、ＩＧＢＴの定常損失が小さい。このように、半導体装置１０では、ＩＧＢＴの定常損失を抑制しながら、ダイオード範囲４０内のダイオードの逆回復損失と境界部の寄生ダイオードの逆回復損失を抑制することができる。
また、この半導体装置１０では、ダイオード範囲４０内の各トレンチ間半導体領域６２に、バリア領域３８とピラー領域３９が形成されていない。ダイオード範囲４０内の各トレンチ間半導体領域６２にバリア領域３８とピラー領域３９が形成されていても、ダイオードとして動作することは可能である。しかしながら、バリア領域３８とピラー領域３９を形成すると、ダイオード範囲４０内のダイオードの特性の調整が困難となり、半導体装置１０の量産時にダイオード特性のばらつきが大きくなる。本実施形態の半導体装置１０のようにダイオード範囲４０内にバリア領域３８とピラー領域３９が形成されていないことで、量産時にダイオード特性のばらつきを抑制することができる。つまり、ダイオード範囲４０内のダイオードの逆回復損失を低減させるために、バリア領域３８とピラー領域３９ではなく、ライフタイム制御領域５２を採用することで、ダイオード範囲４０内のダイオードの特性の安定を図りながら、ダイオードの逆回復損失の低減を図ることができる。
なお、上述した実施形態では、境界部トレンチ間半導体領域６２ａのみにバリア領域３８とピラー領域３９が形成されていた。しかしながら、ＩＧＢＴの２段オンが問題とならない場合には、図４に示すように、ＩＧＢＴ範囲２０内の全てのトレンチ間半導体領域６２にバリア領域３８とピラー領域３９が形成されていてもよい。また、図５に示すように、ダイオード範囲４０の近傍の複数のトレンチ間半導体領域６２にバリア領域３８とピラー領域３９が形成されていてもよい。
また、上述した実施形態では、バリア領域３８とドリフト領域２７の間に下側低濃度ボディ領域２５ｄが配置されていた。しかしながら、図６に示すように、下側低濃度ボディ領域２５ｄが存在せず、バリア領域３８とドリフト領域２７が接触していてもてよい。この構造でも、バリア領域３８とドリフト領域２７によって、寄生ダイオードの逆回復損失を抑制することができる。
また、上述した実施形態では、ＩＧＢＴ範囲２０内にライフタイム制御領域が形成されていなかった。しかしながら、ドリフト領域２７の中間深さＤＩよりも下面１２ｂ側のドリフト領域２７内であれば、ＩＧＢＴ範囲２０内にライフタイム制御領域が形成されていてもよい。例えば、図７に示すように、ライフタイム制御領域５３（結晶欠陥密度が高い領域）が配置されていてもよい。ＩＧＢＴ範囲２０内において下面１２ｂ側のドリフト領域２７にライフタイム制御領域を形成すると、ＩＧＢＴのオン電圧が上昇する一方で、ＩＧＢＴのターンオフ速度を速くすることができる。このため、ＩＧＢＴの定常損失が増加する一方で、ＩＧＢＴのターンオフ損失が小さくなる。つまり、下面１２ｂ側のドリフト領域２７にライフタイム制御領域を形成する場合には、ＩＧＢＴの一部の特性を向上させることができる。
また、上述した実施形態では、コレクタ領域３０とカソード領域４４の境界８２が、ＩＧＢＴ範囲２０とダイオード範囲４０の境界部のトレンチ６０ａの直下の範囲内に位置していた。しかしながら、境界部のトレンチ６０ａに隣接するトレンチ間半導体領域６２（すなわち、図８、９のトレンチ間半導体領域６２ａ、６２ｂ）の直下の範囲内であれば、境界８２が境界部のトレンチ６０ａの位置からずれてもよい。例えば、図８に示すように、境界８２がトレンチ６０ａよりもＩＧＢＴ範囲２０側にずれてもよいし、図９に示すように、境界８２がトレンチ６０ａよりもダイオード範囲４０側にずれてもよい。
また、図４〜図９に示された変形例を組み合わせて用いてもよい。
また、上述した実施形態では、ピラー領域３９が上部電極１４にショットキー接続されていた。しかしながら、ピラー領域３９が上部電極１４にオーミック接続されていてもよい。
また、上述した実施形態では、ダイオード領域４０にバリア領域（低濃度アノード領域２６を上下に分割するｎ型領域）が形成されていなかった。しかしながら、ダイオード領域４０にピラー領域が形成されていなければ、ダオイード領域４０にバリア領域が形成されていてもよい。バリア領域がピラー領域によって上部電極１４に接続されていなければ、バリア領域がダイオードの特性に与える影響は小さいためである。
また、上述した実施形態では、半導体装置１０がバッファ領域２８を有していた。しかしながら、バッファ領域２８が存在せず、ドリフト領域２７がコレクタ領域３０及びカソード領域４４に直接接していてもよい。また、バッファ領域２８を、ドリフト領域２７の一部とみなすこともできる。
上述した実施形態の構成要素と請求項の構成要素との関係について説明する。実施形態のボディ領域２４（すなわち、ボディコンタクト領域２４ａ、低濃度ボディ領域２４ｂ、アノードコンタクト領域４２ａ及び低濃度アノード領域４２ｂ）は、請求項のボディ領域の一例である。実施形態のゲート電極３４とダミー電極４８は、請求項のトレンチ電極の一例である。実施形態のＩＧＢＴ範囲２０内のトレンチ間半導体領域６２は、請求項の第１トレンチ間半導体領域の一例である。実施形態のダイオード範囲４０内のトレンチ間半導体領域６２は、請求項の第２トレンチ間半導体領域の一例である。実施形態の境界部トレンチ間半導体領域６２ａは、請求項の境界部第１トレンチ間半導体領域の一例である。
以上に説明した実施形態の好適な構成を以下に列記する。なお、以下に列記する構成は、いずれも独立して有用なものである。
本明細書が開示する一例の半導体装置では、バリア領域とドリフト領域の間に、ｐ型の下部ボディ領域が配置されていてもよい。この場合、境界部第１トレンチ間半導体領域以外の各第１トレンチ間半導体領域が、バリア領域とピラー領域を有さなくてもよい。
下部ボディ領域が存在する場合には、バリア領域とピラー領域は、ＩＧＢＴがターンオンするときにコレクタ電流が２段階で増加する現象（いわゆる２段オン）を生じさせる場合がある。２段オンは、ＩＧＢＴの特性としては問題にはならないが、ＩＧＢＴの検査工程において誤判定を誘発する場合がある。このため、上記のように２段オンが生じるＩＧＢＴを境界部のみに限定することで、２段オンの影響を最小化して誤判定を防止することができる。
本明細書が開示する一例の半導体装置では、カソード領域とコレクタ領域の境界が、ＩＧＢＴ範囲とダイオード範囲の境界部に位置するトレンチの直下の範囲内に位置していてもよい。
この構造によれば、ＩＧＢＴとダイオードを効率的に動作させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１２ａ ：上面
１２ｂ ：下面
１４ ：上部電極
１６ ：下部電極
２０ ：ＩＧＢＴ範囲
２２ ：エミッタ領域
２４ ：ボディ領域
２４ａ ：ＩＧＢＴボディ領域
２４ｂ ：アノード領域
２５ａ ：ボディコンタクト領域
２５ｂ ：低濃度ボディ領域
２５ｃ ：上側低濃度ボディ領域
２５ｄ ：下側低濃度ボディ領域
２６ａ ：アノードコンタクト領域
２６ｂ ：低濃度アノード領域
２７ ：ドリフト領域
２８ ：バッファ領域
３０ ：コレクタ領域
３２ ：ゲート絶縁膜
３４ ：ゲート電極
３６ ：層間絶縁膜
３８ ：バリア領域
３９ ：ピラー領域
４０ ：ダイオード範囲
４４ ：カソード領域
４６ ：絶縁膜
４８ ：ダミー電極
５０ ：層間絶縁膜
５２ ：ライフタイム制御領域
６０ ：トレンチ
６２ ：トレンチ間半導体領域
８２ ：境界

Claims (3)

  1. ＩＧＢＴとダイオードを備える半導体装置であって、
    半導体基板と、
    前記半導体基板の上面を覆っている上部電極と、
    前記半導体基板の下面を覆っている下部電極、
    を有しており、
    前記半導体基板が、
    前記上部電極に接しているｐ型のボディ領域と、
    前記ボディ領域の下側に配置されているｎ型のドリフト領域と、
    前記ドリフト領域の下側の一部範囲に配置されており、前記下部電極に接しており、前記ドリフト領域よりもｎ型不純物濃度が高いｎ型のカソード領域と、
    前記ドリフト領域の下側の一部範囲に配置されており、前記カソード領域に隣接する位置で前記下部電極に接しているｐ型のコレクタ領域、
    を有しており、
    前記半導体基板の前記上面に、前記ボディ領域を貫通して前記ドリフト領域に達するトレンチが複数配置されており、
    前記各トレンチ内に、絶縁膜によって前記半導体基板及び前記上部電極から絶縁されているトレンチ電極が配置されており、
    前記半導体基板が、２つの前記トレンチに挟まれたトレンチ間半導体領域を複数個有しており、
    前記複数のトレンチ間半導体領域が、互いに隣接する複数の第１トレンチ間半導体領域と、互いに隣接する複数の第２トレンチ間半導体領域を有しており、
    前記各第１トレンチ間半導体領域が、前記上部電極と前記絶縁膜に接しているとともに前記ボディ領域によって前記ドリフト領域から分離されているｎ型のエミッタ領域を有しており、
    前記各第２トレンチ間半導体領域が、前記エミッタ領域を有しておらず、
    前記半導体基板を平面視したときに前記複数の第１トレンチ間半導体領域が位置する範囲がＩＧＢＴ範囲であり、前記半導体基板を平面視したときに前記複数の第２トレンチ間半導体領域が位置する範囲がダイオード範囲であり、
    前記コレクタ領域の少なくとも一部が前記ＩＧＢＴ範囲内に配置されており、
    前記カソード領域の少なくとも一部が前記ダイオード範囲内に配置されており、
    前記カソード領域と前記コレクタ領域の境界が、前記ＩＧＢＴ範囲と前記ダイオード範囲の境界に位置する境界トレンチと前記境界トレンチに隣接するトレンチ間半導体領域の直下の範囲内に位置しており、
    前記ドリフト領域の中間深さよりも上面側の前記ドリフト領域内において前記半導体基板の平面方向に沿って伸びており、その周囲の前記ドリフト領域よりも結晶欠陥密度が高い上面側ライフタイム制御領域が、前記ダイオード範囲内に形成されているとともに前記ＩＧＢＴ範囲内に形成されておらず、
    前記２トレンチ間半導体領域に隣接する前記第１トレンチ間半導体領域である境界部第１トレンチ間半導体領域が、前記ボディ領域と前記ドリフト領域の間に配置されているとともに前記ドリフト領域よりもｎ型不純物濃度が高いｎ型のバリア領域と、前記上部電極に接する位置から前記バリア領域に接する位置まで伸びるｎ型のピラー領域をさらに有しており、
    前記各第２トレンチ間半導体領域が、前記ピラー領域を有していない、
    半導体装置。
  2. 前記バリア領域と前記ドリフト領域の間に、ｐ型の下部ボディ領域が配置されており、
    前記境界部第１トレンチ間半導体領域以外の前記各第１トレンチ間半導体領域が、前記バリア領域と前記ピラー領域を有さない請求項１の半導体装置。
  3. 前記カソード領域と前記コレクタ領域の境界が、前記ＩＧＢＴ範囲と前記ダイオード範囲の境界部に位置する前記トレンチの直下の範囲内に位置する請求項１または２の半導体装置。
JP2015184349A 2015-09-17 2015-09-17 半導体装置 Active JP6281548B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015184349A JP6281548B2 (ja) 2015-09-17 2015-09-17 半導体装置
US15/218,819 US9613950B1 (en) 2015-09-17 2016-07-25 Semiconductor device
DE102016116564.6A DE102016116564B4 (de) 2015-09-17 2016-09-05 Halbleitervorrichtung
CN201610827502.0A CN107039438B (zh) 2015-09-17 2016-09-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015184349A JP6281548B2 (ja) 2015-09-17 2015-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059725A true JP2017059725A (ja) 2017-03-23
JP6281548B2 JP6281548B2 (ja) 2018-02-21

Family

ID=58224791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184349A Active JP6281548B2 (ja) 2015-09-17 2015-09-17 半導体装置

Country Status (4)

Country Link
US (1) US9613950B1 (ja)
JP (1) JP6281548B2 (ja)
CN (1) CN107039438B (ja)
DE (1) DE102016116564B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040071A (ja) * 2019-09-04 2021-03-11 株式会社デンソー 半導体装置
WO2024029153A1 (ja) * 2022-08-05 2024-02-08 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417621A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6890271B2 (ja) * 2017-03-21 2021-06-18 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
JP7131003B2 (ja) * 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
JP6952631B2 (ja) * 2018-03-20 2021-10-20 株式会社東芝 半導体装置
DE102020134850A1 (de) * 2020-12-23 2022-06-23 Infineon Technologies Austria Ag RC-IGBTVerfahren zum Herstellen eines RC-IGBT
CN116435353A (zh) * 2023-06-08 2023-07-14 广东巨风半导体有限公司 一种逆导绝缘栅双极型晶体管结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2015068203A1 (ja) * 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP2015118991A (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
CN102414817B (zh) * 2009-09-14 2014-01-08 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
US9508710B2 (en) * 2013-08-26 2016-11-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2015068203A1 (ja) * 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP2015118991A (ja) * 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040071A (ja) * 2019-09-04 2021-03-11 株式会社デンソー 半導体装置
WO2021045116A1 (ja) * 2019-09-04 2021-03-11 株式会社デンソー 半導体装置
JP7172920B2 (ja) 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
WO2024029153A1 (ja) * 2022-08-05 2024-02-08 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Also Published As

Publication number Publication date
CN107039438A (zh) 2017-08-11
US20170084611A1 (en) 2017-03-23
DE102016116564A1 (de) 2017-03-23
DE102016116564B4 (de) 2018-09-20
US9613950B1 (en) 2017-04-04
JP6281548B2 (ja) 2018-02-21
CN107039438B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
JP6281548B2 (ja) 半導体装置
JP6197773B2 (ja) 半導体装置
US9853024B2 (en) Semiconductor device
US10074719B2 (en) Semiconductor device in which an insulated-gate bipolar transistor ( IGBT) region and a diode region are formed on one semiconductor substrate
JP6063915B2 (ja) 逆導通ｉｇｂｔ
JP5918288B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
JP6222140B2 (ja) 半導体装置
WO2010143288A1 (ja) 半導体装置
JP6126150B2 (ja) 半導体装置
JP2016082097A (ja) 半導体装置
US9899374B2 (en) Semiconductor device
JPWO2014125583A1 (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
JP2019106430A (ja) 半導体装置
JP2015141935A (ja) 半導体装置
JP2019161112A (ja) 半導体装置
JP2016207829A (ja) 絶縁ゲート型スイッチング素子
JP2015231037A (ja) 半導体装置、及び、半導体装置の製造方法
JP2017045874A (ja) 半導体装置
JP2019160877A (ja) 半導体装置
JP7302469B2 (ja) 半導体装置
CN104979378B (zh) 半导体器件的集电极结构及ti-igbt
JP2020136452A (ja) 絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180108

R151 Written notification of patent or utility model registration

Ref document number: 6281548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250