WO2021045116A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021045116A1
WO2021045116A1 PCT/JP2020/033285 JP2020033285W WO2021045116A1 WO 2021045116 A1 WO2021045116 A1 WO 2021045116A1 JP 2020033285 W JP2020033285 W JP 2020033285W WO 2021045116 A1 WO2021045116 A1 WO 2021045116A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
fwd
igbt
layer
base layer
Prior art date
Application number
PCT/JP2020/033285
Other languages
English (en)
French (fr)
Inventor
征典 宮田
祐麻 利田
裕貴 薬師川
賢 妹尾
博司 細川
昂哉 永井
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN202080062127.XA priority Critical patent/CN114342087A/zh
Publication of WO2021045116A1 publication Critical patent/WO2021045116A1/ja
Priority to US17/682,395 priority patent/US20220181471A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Definitions

  • the present disclosure relates to a semiconductor device having an IGBT region in which an insulated gate bipolar transistor (hereinafter referred to as IGBT) element having an insulated gate structure is formed and an FWD region in which a freewheel diode (hereinafter referred to as FWD) element is formed. ..
  • IGBT insulated gate bipolar transistor
  • FWD freewheel diode
  • this semiconductor device has a semiconductor substrate constituting an N- type drift layer, and a base layer is formed on the drift layer. Then, in the IGBT region and the FWD region, a plurality of trenches are formed so as to penetrate the base layer, and in each trench, a gate insulating film is formed so as to cover the wall surface, and a gate electrode is formed on the gate insulating film. Is formed. Further, in the IGBT region, an N + type emitter region is formed so as to be in contact with the trench.
  • An upper electrode electrically connected to the base layer and the emitter region is formed on one surface side of the semiconductor substrate on the base layer side.
  • a P-type collector layer and an N-type cathode layer are formed on the other surface side opposite to one surface of the semiconductor substrate, and a lower electrode electrically connected to the collector layer and the cathode layer is formed. ..
  • the region where the collector layer is formed on the other surface side of the semiconductor substrate is the IGBT region
  • the region where the cathode layer is formed is the FWD region.
  • an N-type barrier region is formed between the drift layer and the base layer.
  • a pillar region is formed on the base layer so as to reach the barrier region from one surface of the semiconductor substrate, and the pillar region is also connected to the upper electrode.
  • the pillar region is formed between adjacent trenches, and is formed over the entire IGBT region and FWD region.
  • the barrier region and the pillar region are formed, the injection of holes is suppressed when the FWD region is operated by a diode. Therefore, the recovery current can be reduced and the recovery time can be shortened. Therefore, the switching loss can be reduced.
  • An object of the present disclosure is to provide a semiconductor device capable of suppressing a decrease in short-circuit tolerance while reducing a switching loss.
  • a semiconductor device having an IGBT region that functions as an IGBT element and an FWD region that functions as an FWD element is formed on a first conductive type drift layer and a surface layer portion of the drift layer.
  • the first conductive type emitter region and the IGBT region formed on the surface layer of the base layer apart from the drift layer and having a higher impurity concentration than the drift layer.
  • the second conductive type collector layer formed on the side opposite to the base layer side of the drift layer and the first conductive type formed on the side opposite to the base layer side of the drift layer in the FWD region.
  • a semiconductor substrate having a cathode layer, a gate insulating film arranged on the surface of a base layer located between an emitter region and a drift layer, a gate electrode arranged on the gate insulating film, a base layer and an emitter. It includes a first electrode that is electrically connected to the region and a second electrode that is electrically connected to the collector layer and the cathode layer.
  • the IGBT region has a first region and a second region different from the first region, and in the FWD region and the first region of the IGBT region, an FWD element is provided between the first electrode and the second electrode.
  • the switching loss can be reduced by the FWD region and the first region in which the carrier extraction portion is formed. Further, it is possible to suppress a decrease in the short-circuit withstand capacity due to the second region in which the carrier drawing portion is not formed.
  • the semiconductor device of this embodiment is preferably used as a power switching element used in a power supply circuit such as an inverter or a DC / DC converter.
  • the semiconductor device has a cell region 10 and an outer peripheral region 20 surrounding the cell region 10.
  • the semiconductor device of this embodiment has two cell regions 10.
  • Each cell region 10 is formed with an IGBT region 11 that functions as an IGBT element and an FWD region 12 that is adjacent to the IGBT region 11 and functions as an FWD element. That is, the semiconductor device of this embodiment is an RC (abbreviation of Reverse Conducting) -IGBT in which an IGBT region 11 and an FWD region 12 are formed in the same chip.
  • RC abbreviation of Reverse Conducting
  • the IGBT region 11 and the FWD region 12 are alternately formed in each cell region 10 along one direction. That is, the IGBT region 11 and the FWD region 12 are alternately formed along one direction in the plane direction of the semiconductor substrate 30, which will be described later. Specifically, the IGBT region 11 and the FWD region 12 are rectangular regions having a longitudinal direction, respectively, and are formed alternately along a direction intersecting the longitudinal direction. Further, the IGBT regions 11 and the FWD regions 12 are alternately arranged so that the IGBT regions 11 are located at both ends in the arrangement direction.
  • the IGBT region 11 and the FWD region 12 have a rectangular shape with the left-right direction of the paper surface as the longitudinal direction, and are formed alternately along the vertical direction of the paper surface.
  • the arrangement direction of the IGBT region 11 and the FWD region 12 is also referred to as a width direction
  • the length along the arrangement direction of the IGBT region 11 and the FWD region 12 is also referred to as a width.
  • the IGBT region 11 has a width of 800 ⁇ m
  • the FWD region 12 has a width of 250 ⁇ m.
  • the semiconductor device has a semiconductor substrate 30 that constitutes an N-type drift layer 31.
  • the semiconductor substrate 30 is made of a silicon substrate, and the thickness, which is the length between one surface 30a and the other surface 30b, is 120 ⁇ m. That is, the thickness of the semiconductor substrate 30 is thinner than the width of the FWD region 12.
  • a P-shaped base layer 32 is formed on the drift layer 31. In other words, the base layer 32 is formed on the one side 30a side of the semiconductor substrate 30.
  • a plurality of trenches 33 are formed in the semiconductor substrate 30 so as to penetrate the base layer 32 from the one surface 30a side and reach the drift layer 31. As a result, the base layer 32 is separated into a plurality of pieces by the trench 33.
  • the plurality of trenches 33 are formed in the IGBT region 11 and the FWD region 12, respectively.
  • the plurality of trenches 33 are formed in a striped shape with the direction intersecting the arrangement direction of the IGBT region 11 and the FWD region 12 (that is, the left-right direction of the paper surface in FIG. 1) as the longitudinal direction.
  • the distance between adjacent trenches 33 (that is, the pitch distance) is, for example, about 6 ⁇ m.
  • Each trench 33 is embedded by a gate insulating film 34 formed so as to cover the wall surface of each trench 33, and a gate electrode 35 formed of polysilicon or the like formed on the gate insulating film 34. ing. As a result, a trench gate structure is constructed.
  • the gate electrode 35 arranged in the trench 33 formed in the IGBT region 11 is connected to a gate pad or the like formed in the outer peripheral region 20 via a gate wiring (not shown).
  • the gate pad is connected to the drive circuit via a variable resistor (not shown). Then, a predetermined pulsed gate voltage is applied to the gate electrode 35.
  • the gate electrode 35 arranged in the trench 33 formed in the FWD region 12 is electrically connected to the upper electrode 41 described later and is maintained at a predetermined potential.
  • An N + type emitter region 36 having a higher impurity concentration than the drift layer 31 is formed on the surface layer portion of the base layer 32. That is, the emitter region 36 is formed on one surface 30a side of the semiconductor substrate 30. Further, a P + type contact region 37 having a higher impurity concentration than the base layer 32 is formed on the surface layer portion of the base layer 32. Specifically, the emitter region 36 is formed so as to be terminated in the base layer 32 and to be in contact with the side surface of the trench 33. Further, the contact region 37 is formed so as to terminate in the base layer 32, similarly to the emitter region 36.
  • the emitter region 36 extends in a rod shape along the longitudinal direction of the trench 33 so as to contact the side surface of the trench 33 in the region between the adjacent trenches 33, and terminates inside the tip of the trench 33. It is said to be a structure. Further, the contact region 37 extends in a rod shape along the longitudinal direction of the trench 33 so as to be in contact with the emitter region 36.
  • the portion of the wall surface of the trench 33 located between the emitter region 36 and the drift layer 31 corresponds to the surface of the base layer located between the emitter region and the drift layer.
  • the contact region 37 is shown to have the same depth as the emitter region 36, but the contact region 37 may be formed deeper than the emitter region 36.
  • the base layer 32 is formed with an N-type barrier region 38 having a higher impurity concentration than the drift layer 31 so as to divide the base layer 32 in the depth direction of the trench 33. ing.
  • an N-type pillar region 39 is formed on the base layer 32 so as to reach the barrier region 38 from one surface 30a of the semiconductor substrate 30.
  • the pillar region 39 has substantially the same impurity concentration as the barrier region 38, and extends along the extending direction of the trench 33.
  • the region on the FWD region 12 side of the IGBT region 11 is referred to as the first region 11a, and the region different from the first region 11a of the IGBT region 11 is referred to as the second region 11b.
  • the second region 11b is sandwiched by the first region 11a.
  • the configuration is as follows. Further, in the IGBT region 11 located at both ends of the IGBT region 11 and the FWD region 12 in the arrangement direction, the entire region on the end side in the arrangement direction becomes the second region 11b.
  • the pillar region 39 is formed as a whole in the FWD region 12.
  • the pillar region 39 is formed only in the first region 11a, and the pillar region 39 is not formed in the second region 11b. That is, the IGBT region 11 is in a state in which a region in which the pillar region 39 is formed and a region in which the pillar region 39 is not formed are mixed. In other words, the IGBT region 11 has a configuration in which the pillar region 39 is thinned out.
  • the barrier region 38 and the pillar region 39 correspond to the carrier extraction portion.
  • the first region 11a extends to the portion of the pillar region 39 located farthest from the boundary with the FWD region 12 on the side opposite to the boundary. That is, the width of the first region 11a, which will be described later, is the length between the boundary with the FWD region 12 and the portion of the pillar region 39 located farthest from the boundary, which is opposite to the boundary.
  • An interlayer insulating film 40 made of BPSG (abbreviation of Borophosphosilicate Glass) or the like is formed on one surface 30a of the semiconductor substrate 30. Then, on the interlayer insulating film 40, an upper portion that is electrically connected to the emitter region 36, the contact region 37 (that is, the base layer 32), and the pillar region 39 through the contact hole 40a formed in the interlayer insulating film 40.
  • the electrode 41 is formed. That is, an upper electrode 41 that functions as an emitter electrode in the IGBT region 11 and functions as an anode electrode in the FWD region 12 is formed on the interlayer insulating film 40.
  • the upper electrode 41 may be ohmic-bonded to the base layer 32, the contact region 37, and the pillar region 39, or is ohmic-bonded to the base layer 32 and the contact region 37 and Schottky-bonded to the pillar region 39. May be.
  • the interlayer insulating film 40 is formed with a contact hole 40b that exposes the gate electrode 35 in the FWD region 12.
  • the upper electrode 41 is also connected to the gate electrode 35 through the contact hole 40b.
  • the gate electrode 35 formed in the FWD region 12 is maintained at the same potential as the upper electrode 41.
  • the upper electrode 41 corresponds to the first electrode.
  • An N-type buffer layer 42 having a higher impurity concentration than the drift layer 31 is formed on the side of the drift layer 31 opposite to the base layer 32 side (that is, the other surface 30b side of the semiconductor substrate 30). ..
  • a P + type collector layer 43 is formed on the side opposite to the drift layer 31 across the buffer layer 42, and in the FWD region 12, N is formed on the side opposite to the drift layer 31 across the buffer layer 42.
  • a + -shaped cathode layer 44 is formed. That is, the IGBT region 11 and the FWD region 12 are partitioned by whether the layer formed on the other surface 30b side of the semiconductor substrate 30 is the collector layer 43 or the cathode layer 44.
  • the region on the collector layer 43 is designated as the IGBT region 11, and the region on the cathode layer 44 is designated as the FWD region 12.
  • a lower electrode 45 electrically connected to the collector layer 43 and the cathode layer 44 is formed on the side opposite to the drift layer 31 (that is, the other surface 30b of the semiconductor substrate 30) with the collector layer 43 and the cathode layer 44 interposed therebetween. ing. That is, a lower electrode 45 that functions as a collector electrode in the IGBT region 11 and a cathode electrode in the FWD region 12 is formed. In this embodiment, the lower electrode 45 is ohmic-bonded to the collector layer 43 and the cathode layer 44. Further, in the present embodiment, the lower electrode 45 corresponds to the second electrode.
  • the base layer 32 and the contact region 37 are used as anodes, and the drift layer 31, buffer layer 42, and cathode layer 44 are used as cathodes for the PN junction. Is configured.
  • the N type, N + type, and N ⁇ type correspond to the first conductive type
  • the P type and P + type correspond to the second conductive type
  • the semiconductor substrate 30 has the collector layer 43, the cathode layer 44, the drift layer 31, the emitter region 36, the contact region 37, the barrier region 38, and the pillar region 39. It has a structure that includes it.
  • the operation of the IGBT element formed in the IGBT region 11 is the same as the conventional one. Briefly, in the IGBT element, the presence or absence of a channel formed in a portion of the base layer 32 in contact with the trench 33 is controlled by controlling the gate voltage applied to the gate electrode 35. As a result, the IGBT element performs a switching operation in which a current flows or is cut off between the emitter and the collector.
  • the FWD element formed in the FWD region 12 electrons are injected from the lower electrode 45 into the cathode layer 44 by applying a forward bias between the upper electrode 41 and the lower electrode 45, and the upper electrode is formed.
  • the diode operates by injecting holes from 41 into the contact region 37.
  • the pillar region 39 is formed in the first region 11a of the FWD region 12 and the IGBT region 11. Therefore, as shown in FIG. 4, the electrons injected from the lower electrode 45 escape from the pillar region 39 to the upper electrode 41 in a low resistance state. Therefore, it becomes difficult to apply a forward bias to the PN junction between the barrier region 38 and the pillar region 39 and the base layer 32, and the injection of holes from the upper electrode 41 can be reduced.
  • the electron is shown as "e".
  • the hole injection is suppressed, so that the recovery current can be reduced and the recovery time can be shortened. Therefore, the switching loss can be reduced.
  • it corresponds to a carrier in which electrons are injected from the second electrode.
  • the hole density increases in the FWD region 12 when the semiconductor device is operated by a diode.
  • the hole density is the same as that of the FWD region 12.
  • the lowering is in order from the boundary side to the center side. This is because during the diode operation, the electrons injected into the cathode layer 44 (that is, the other surface 30b of the semiconductor substrate 30) move while diffusing toward the one surface 30a side with a spread of about 45 °. Is. That is, in the IGBT region 11, it is difficult for electrons to reach a portion equal to or larger than the thickness of the semiconductor substrate 30 from the boundary with the FWD region 12, and it is difficult for holes to be injected.
  • the temperature distribution immediately after the semiconductor device is short-circuited and a short-circuit current, which is a large current, flows in the IGBT region 11 and the short-circuit current is cut off, is from the boundary side with the FWD region 12. It is confirmed that the height increases toward the center. This is because, in the region of the IGBT region 11 on the boundary side with the FWD region 12, the heat generated by the flow of a large current is dissipated to the FWD region 12 side.
  • the leak current increases as the temperature rises because electrons are more likely to escape to the upper electrode 41 side. Then, when the pillar region 39 is formed, electrons are more likely to escape to the upper electrode 41 side than when the pillar region 39 is not formed, so that it is confirmed that the leak current is likely to increase.
  • the temperature of the central region of the IGBT region 11 tends to be higher than that of the region on the boundary side with the FWD region 12, so that the pillar region 39 is formed in this region.
  • the short-circuit tolerance tends to decrease. Therefore, when the pillar region 39 is formed over the entire IGBT region 11 and the FWD region 12 as in a conventional semiconductor device, the short-circuit tolerance is reduced.
  • the pillar region 39 is formed in the first region 11a on the FWD region 12 side, and the pillar region 39 is provided in the second region 11b different from the first region 11a. I try not to form it. Therefore, the short-circuit tolerance can be improved while reducing the switching loss.
  • FIG. 8 is a diagram showing the experimental results in which the thickness of the semiconductor substrate 30 is 120 ⁇ m and the width of the FWD region 12 is 250 ⁇ m. Further, in FIG. 8, the boundary between the IGBT region 11 and the cathode layer 44 is used as a reference (that is, the width of the first region in FIG. 8 is 0).
  • the recovery loss sharply decreases until the width of the first region 11a is 120 ⁇ m, but does not change much in the range of 120 ⁇ m or more. That is, when the thickness of the semiconductor substrate 30 is 120 ⁇ m, the recovery loss does not change much even if the width of the first region 11a is equal to or larger than the thickness of the semiconductor substrate 30.
  • the short-circuit tolerance is almost constant until the width of the first region 11a is 250 ⁇ m, but decreases sharply when the width of the first region 11a is 250 ⁇ m or more. That is, when the width of the FWD region 12 is 250 ⁇ m, the short-circuit tolerance decreases sharply when the width of the first region 11a is equal to or greater than the width of the FWD region 12.
  • the width of the first region 11a is formed so as to be equal to or larger than the thickness of the semiconductor substrate 30 and equal to or smaller than the width of the FWD region 12.
  • the pillar region 39 is formed in the FWD region 12. Further, the IGBT region 11 has a first region 11a in which the pillar region 39 is formed and a second region 11b in which the pillar region 39 is not formed. Therefore, the switching loss can be reduced by the FWD region 12 and the first region 11a in which the pillar region 39 is formed. Further, the second region 11b in which the pillar region 39 is not formed can suppress a decrease in the short-circuit tolerance.
  • the first region 11a is formed on the boundary side with the FWD region 12.
  • the width of the first region 11a is equal to or greater than the thickness of the semiconductor substrate 30 and less than or equal to the width of the FWD region 12. Therefore, it is possible to suppress a decrease in short-circuit withstand while sufficiently reducing the switching loss.
  • the barrier region 38 and the pillar region 39 are not formed.
  • the first base layer 32a located in the first region 11a has a lower impurity concentration than the second base layer 32b located in the second region 11b.
  • the configuration of the semiconductor substrate 30 on the one side 30a side in the FWD region 12 is the same as that of the first region 11a.
  • the same effect as that of the first embodiment can be obtained even as a semiconductor device in which the ease of drawing electrons to the upper electrode 41 is changed by changing the impurity concentration of the base layer 32.
  • the first base layer 32a corresponds to the carrier drawing portion.
  • the first conductive type is N type and the second conductive type is P type has been described, but the first conductive type is P type and the second conductive type is N type. You can also do it.
  • a planar type semiconductor device in which the gate electrode 35 is arranged on one surface 30a of the semiconductor substrate 30 may be used.
  • the cell area 10 may be one, or may be three or more. Further, only one FWD region 12 may be formed in one cell region 10.
  • the first region 11a may not be formed on the FWD region 12 side. Further, the width of the first region 11a may be less than the thickness of the semiconductor substrate 30, or may be wider than the width of the FWD region 12. Even in such a semiconductor device, by configuring the IGBT region 11 to have a first region 11a and a second region 11b, it is possible to suppress a decrease in short-circuit tolerance while reducing a switching loss.
  • the barrier region 38 may be arranged between the drift layer 31 and the base layer 32. Further, in the first embodiment, although not particularly shown, the barrier region 38 may not be formed and the carrier extraction portion may be composed of only the pillar region 39. Further, in the first embodiment, the ease of pulling out the carrier may be changed by changing the impurity concentration in the pillar region 39. In this case, for example, the pillar region 39 formed in the first region 11a may have a higher impurity concentration than the pillar region 39 formed in the second region 11b.
  • the contact region 37 may not be formed or may be formed apart from the pillar region 39. That is, the semiconductor device may be configured such that the base layer 32 is exposed from one surface 30a of the semiconductor substrate 30.
  • the IGBT region 11 and the FWD region 12 may not be arranged adjacent to each other.
  • an area such as a connecting area may be arranged between the IGBT area 11 and the FWD area 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ＩＧＢＴ領域（１１）は、第１領域（１１ａ）と、第１領域（１１ａ）と異なる第２領域（１１ｂ）とを有する構成とする。そして、ＦＷＤ領域（１２）およびＩＧＢＴ領域（１１）の第１領域（１１ａ）には、第１電極（４１）と第２電極（４５）との間にＦＷＤ素子をダイオード動作させる順バイアスが印加された際、第２領域（１１ｂ）よりも、第２電極（４５）から注入されるキャリアが抜け易くなるキャリア引抜部（３８、３９）が形成された構成とする。

Description

半導体装置 関連出願への相互参照
　本出願は、２０１９年９月４日に出願された日本特許出願番号２０１９－１６１３９２号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、絶縁ゲート構造を有する絶縁ゲートバイポーラトランジスタ（以下では、ＩＧＢＴという）素子が形成されたＩＧＢＴ領域およびフリーホイールダイオード（以下では、ＦＷＤという）素子が形成されたＦＷＤ領域を有する半導体装置に関する。
　従来より、ＩＧＢＴ領域およびＦＷＤ領域を有する半導体装置において、ＦＷＤ素子のスイッチング損失を低減した半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置は、Ｎ－型のドリフト層を構成する半導体基板を有しており、ドリフト層上にベース層が形成されている。そして、ＩＧＢＴ領域およびＦＷＤ領域では、ベース層を貫通するように複数のトレンチが形成され、各トレンチには、壁面を覆うようにゲート絶縁膜が形成されていると共に、ゲート絶縁膜上にゲート電極が形成されている。また、ＩＧＢＴ領域には、トレンチと接するように、Ｎ＋型のエミッタ領域が形成されている。そして、半導体基板のうちのベース層側の一面側には、ベース層およびエミッタ領域と電気的に接続される上部電極が形成されている。
　半導体基板の一面と反対の他面側には、Ｐ型のコレクタ層およびＮ型のカソード層が形成されていると共に、コレクタ層およびカソード層と電気的に接続される下部電極が形成されている。そして、半導体装置は、半導体基板の他面側にコレクタ層が形成されている領域がＩＧＢＴ領域とされ、カソード層が形成されている領域がＦＷＤ領域とされている。
　また、ドリフト層とベース層との間には、Ｎ型のバリア領域が形成されている。そして、ベース層には、半導体基板の一面からバリア領域に達するようにピラー領域が形成され、ピラー領域は、上部電極とも接続されている。なお、ピラー領域は、隣合うトレンチの間にそれぞれ形成され、ＩＧＢＴ領域およびＦＷＤ領域の全体に渡って形成されている。
　このような半導体装置では、バリア領域およびピラー領域が形成されていることにより、ＦＷＤ領域をダイオード動作させる際、正孔の注入が抑制される。このため、リカバリ電流を小さくでき、リカバリ時間を短くできる。したがって、スイッチング損失を低減できる。
特許５９１９１２１号公報
　しかしながら、本発明者らが検討したところ、上記半導体装置では、短絡耐量が低下する可能性があることが確認された。
　本開示は、スイッチング損失を低減しつつ、短絡耐量が低下することを抑制できる半導体装置を提供することを目的とする。
　本開示の１つの観点によれば、ＩＧＢＴ素子として機能するＩＧＢＴ領域と、ＦＷＤ素子として機能するＦＷＤ領域とを有する半導体装置は、第１導電型のドリフト層と、ドリフト層の表層部に形成された第２導電型のベース層と、ＩＧＢＴ領域において、ベース層の表層部にドリフト層から離間して形成され、ドリフト層よりも高不純物濃度とされた第１導電型のエミッタ領域と、ＩＧＢＴ領域において、ドリフト層のうちのベース層側と反対側に形成された第２導電型のコレクタ層と、ＦＷＤ領域において、ドリフト層のうちのベース層側と反対側に形成された第１導電型のカソード層と、を有する半導体基板と、エミッタ領域とドリフト層との間に位置するベース層の表面に配置されたゲート絶縁膜と、ゲート絶縁膜上に配置されたゲート電極と、ベース層およびエミッタ領域と電気的に接続される第１電極と、コレクタ層およびカソード層と電気的に接続される第２電極と、を備えている。そして、ＩＧＢＴ領域は、第１領域と、第１領域と異なる第２領域とを有し、ＦＷＤ領域およびＩＧＢＴ領域の第１領域には、第１電極と第２電極との間にＦＷＤ素子をダイオード動作させる順バイアスが印加された際、第２領域よりも、第２電極から注入されるキャリアが抜け易くなるキャリア引抜部が形成されている。
　これによれば、キャリア引抜部が形成されているＦＷＤ領域および第１領域により、スイッチング損失の低減を図ることができる。また、キャリア引抜部が形成されていない第２領域により、短絡耐量が低下することを抑制できる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の平面図である。 図１中のII－II線に沿った断面図である。 図１中のIII－III線に沿った断面図である。 ダイオード動作している際の電子の流れを示す模式図である。 ダイオード動作している際の正孔密度に関するシミュレーション結果を示す図である。 短絡電流が遮断された直後の温度分布に関するシミュレーション結果を示す図である。 リーク電流とピラー領域の有無との関係に関するシミュレーション結果を示す図である。 第１領域の幅と短絡耐量との関係に関する実験結果を示す図である。 第２実施形態における半導体装置の断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として利用されると好適である。
　図１に示されるように、半導体装置は、セル領域１０と、当該セル領域１０を囲む外周領域２０とを有している。本実施形態の半導体装置は、２つのセル領域１０を有している。そして、各セル領域１０には、ＩＧＢＴ素子として機能するＩＧＢＴ領域１１と、ＩＧＢＴ領域１１に隣接し、ＦＷＤ素子として機能するＦＷＤ領域１２とが形成されている。つまり、本実施形態の半導体装置は、同じチップ内にＩＧＢＴ領域１１とＦＷＤ領域１２とが形成されたＲＣ（Reverse Conductingの略）－ＩＧＢＴとされている。
　本実施形態では、ＩＧＢＴ領域１１およびＦＷＤ領域１２は、各セル領域１０内において、一方向に沿って交互に形成されている。つまり、ＩＧＢＴ領域１１およびＦＷＤ領域１２は、後述する半導体基板３０の面方向における一方向に沿って交互に形成されている。具体的には、ＩＧＢＴ領域１１およびＦＷＤ領域１２は、それぞれ長手方向を有する矩形状の領域とされており、当該長手方向と交差する方向に沿って交互に形成されている。また、ＩＧＢＴ領域１１およびＦＷＤ領域１２は、配列方向における両端部にＩＧＢＴ領域１１が位置するように、交互に配列されている。
　なお、図１中では、ＩＧＢＴ領域１１およびＦＷＤ領域１２は、紙面左右方向を長手方向とする矩形状とされており、紙面上下方向に沿って交互に形成されている。以下では、ＩＧＢＴ領域１１およびＦＷＤ領域１２において、ＩＧＢＴ領域１１とＦＷＤ領域１２との配列方向を幅方向ともいい、ＩＧＢＴ領域１１とＦＷＤ領域１２との配列方向に沿った長さを幅ともいう。そして、本実施形態では、ＩＧＢＴ領域１１は、幅が８００μｍとされており、ＦＷＤ領域１２は、幅が２５０μｍとされている。
　以下、本実施形態の半導体装置の具体的な構成について説明する。
　半導体装置は、図２および図３に示されるように、Ｎ－型のドリフト層３１を構成する半導体基板３０を有している。なお、本実施形態では、半導体基板３０は、シリコン基板で構成されており、一面３０ａと他面３０ｂとの間の長さである厚さが１２０μｍとされている。つまり、半導体基板３０は、厚さがＦＷＤ領域１２の幅よりも薄くされている。そして、ドリフト層３１上には、Ｐ型のベース層３２が形成されている。言い換えると、半導体基板３０の一面３０ａ側には、ベース層３２が形成されている。
　半導体基板３０には、一面３０ａ側からベース層３２を貫通してドリフト層３１に達するように複数のトレンチ３３が形成されている。これにより、ベース層３２は、トレンチ３３によって複数個に分離されている。本実施形態では、複数のトレンチ３３は、ＩＧＢＴ領域１１およびＦＷＤ領域１２にそれぞれ形成されている。また、本実施形態では、複数のトレンチ３３は、ＩＧＢＴ領域１１およびＦＷＤ領域１２の配列方向と交差する方向（すなわち、図１中の紙面左右方向）を長手方向としてストライプ状に形成されている。なお、隣合うトレンチ３３同士の間隔（すなわち、ピッチ間隔）は、例えば、６μｍ程度とされる。
　そして、各トレンチ３３は、各トレンチ３３の壁面を覆うように形成されたゲート絶縁膜３４と、このゲート絶縁膜３４の上に形成されたポリシリコン等により構成されるゲート電極３５とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
　なお、ＩＧＢＴ領域１１に形成されたトレンチ３３に配置されているゲート電極３５は、図示しないゲート配線を介して外周領域２０に形成されたゲートパッド等と接続される。ゲートパッドは、図示しない可変抵抗を介して駆動回路と接続される。そして、このゲート電極３５には、所定のパルス状のゲート電圧が印加される。ＦＷＤ領域１２に形成されているトレンチ３３に配置されたゲート電極３５は、後述する上部電極４１と電気的に接続され、所定電位に維持されるようになっている。
　ベース層３２の表層部には、ドリフト層３１よりも高不純物濃度とされたＮ＋型のエミッタ領域３６が形成されている。すなわち、半導体基板３０の一面３０ａ側には、エミッタ領域３６が形成されている。また、ベース層３２の表層部には、ベース層３２よりも高不純物濃度とされたＰ＋型のコンタクト領域３７が形成されている。具体的には、エミッタ領域３６は、ベース層３２内において終端し、かつ、トレンチ３３の側面に接するように形成されている。また、コンタクト領域３７は、エミッタ領域３６と同様に、ベース層３２内において終端するように形成されている。
　より詳しくは、エミッタ領域３６は、隣合うトレンチ３３間の領域において、トレンチ３３の長手方向に沿ってトレンチ３３の側面に接するように棒状に延設され、トレンチ３３の先端よりも内側で終端する構造とされている。また、コンタクト領域３７は、エミッタ領域３６と接するように、トレンチ３３の長手方向に沿って棒状に延設されている。
　なお、本実施形態では、トレンチ３３の壁面のうちのエミッタ領域３６とドリフト層３１との間に位置する部分が、エミッタ領域とドリフト層との間に位置するベース層の表面に相当する。また、図２および図３では、コンタクト領域３７は、エミッタ領域３６と同じ深さとされている図が示されているが、エミッタ領域３６より深くまで形成されていてもよい。
　さらに、本実施形態では、ベース層３２には、当該ベース層３２をトレンチ３３の深さ方向に分割するように、ドリフト層３１よりも高不純物濃度とされたＮ型のバリア領域３８が形成されている。
　そして、ＩＧＢＴ領域１１およびＦＷＤ領域１２には、ベース層３２に、半導体基板３０の一面３０ａからバリア領域３８に達するようにＮ型のピラー領域３９が形成されている。なお、ピラー領域３９は、バリア領域３８とほぼ同じ不純物濃度とされており、トレンチ３３の延設方向に沿って延設されている。
　ここで、ＩＧＢＴ領域１１のうちのＦＷＤ領域１２側の領域を第１領域１１ａとし、ＩＧＢＴ領域１１のうちの第１領域１１ａと異なる領域を第２領域１１ｂとする。本実施形態では、上記のようにＩＧＢＴ領域１１およびＦＷＤ領域１２が配列されているため、ＦＷＤ領域１２で挟まれている部分のＩＧＢＴ領域１１では、第２領域１１ｂは、第１領域１１ａで挟まれた構成となる。また、ＩＧＢＴ領域１１とＦＷＤ領域１２との配列方向の両端部に位置するＩＧＢＴ領域１１では、配列方向の端部側の領域の全体が第２領域１１ｂとなる。
　そして、ＦＷＤ領域１２には、全体的にピラー領域３９が形成されている。一方、ＩＧＢＴ領域１１では、第１領域１１ａのみにピラー領域３９が形成されており、第２領域１１ｂには、ピラー領域３９が形成されていない。つまり、ＩＧＢＴ領域１１は、ピラー領域３９が形成されている領域と、ピラー領域３９が形成されていない領域とが混在した状態となっている。言い換えると、ＩＧＢＴ領域１１は、ピラー領域３９が間引かれた構成となっている。
　なお、本実施形態では、バリア領域３８およびピラー領域３９がキャリア引抜部に相当している。また、本実施形態では、第１領域１１ａは、ＦＷＤ領域１２との境界から最も離れた位置のピラー領域３９における当該境界と反対側の部分までとされている。つまり、後述する第１領域１１ａの幅とは、ＦＷＤ領域１２との境界と、境界から最も離れた位置のピラー領域３９における当該境界と反対側の部分との間の長さのことである。
　半導体基板３０の一面３０ａ上には、ＢＰＳＧ（Borophosphosilicate Glassの略）等で構成される層間絶縁膜４０が形成されている。そして、層間絶縁膜４０上には、層間絶縁膜４０に形成されたコンタクトホール４０ａを通じて、エミッタ領域３６、コンタクト領域３７（すなわち、ベース層３２）、およびピラー領域３９と電気的に接続される上部電極４１が形成されている。つまり、層間絶縁膜４０上には、ＩＧＢＴ領域１１においてエミッタ電極として機能し、ＦＷＤ領域１２においてアノード電極として機能する上部電極４１が形成されている。なお、上部電極４１は、ベース層３２、コンタクト領域３７、およびピラー領域３９とオーミック接合されていてもよいし、ベース層３２およびコンタクト領域３７とオーミック接合されると共にピラー領域３９とショットキー接合されていてもよい。
　また、本実施形態では、層間絶縁膜４０には、ＦＷＤ領域１２において、ゲート電極３５を露出させるコンタクトホール４０ｂが形成されている。そして、上部電極４１は、このコンタクトホール４０ｂを通じてゲート電極３５とも接続されている。これにより、ＦＷＤ領域１２に形成されたゲート電極３５は、上部電極４１と同電位に維持される。本実施形態では、上部電極４１が第１電極に相当している。
　ドリフト層３１のうちのベース層３２側と反対側（すなわち、半導体基板３０の他面３０ｂ側）には、ドリフト層３１よりも高不純物濃度とされたＮ型のバッファ層４２が形成されている。
　そして、ＩＧＢＴ領域１１では、バッファ層４２を挟んでドリフト層３１と反対側にＰ＋型のコレクタ層４３が形成され、ＦＷＤ領域１２では、バッファ層４２を挟んでドリフト層３１と反対側にＮ＋型のカソード層４４が形成されている。つまり、ＩＧＢＴ領域１１とＦＷＤ領域１２とは、半導体基板３０の他面３０ｂ側に形成される層がコレクタ層４３であるかカソード層４４であるかによって区画されている。そして、コレクタ層４３上の領域がＩＧＢＴ領域１１とされ、カソード層４４上の領域がＦＷＤ領域１２とされている。
　コレクタ層４３およびカソード層４４を挟んでドリフト層３１と反対側（すなわち、半導体基板３０の他面３０ｂ）には、コレクタ層４３およびカソード層４４と電気的に接続される下部電極４５が形成されている。つまり、ＩＧＢＴ領域１１においてはコレクタ電極として機能し、ＦＷＤ領域１２においてはカソード電極として機能する下部電極４５が形成されている。本実施形態では、下部電極４５は、コレクタ層４３およびカソード層４４とオーミック接合されている。また、本実施形態では、下部電極４５が第２電極に相当している。
　そして、上記のように構成されていることにより、ＦＷＤ領域１２においては、ベース層３２およびコンタクト領域３７をアノードとし、ドリフト層３１、バッファ層４２、カソード層４４をカソードとしてＰＮ接合されたＦＷＤ素子が構成されている。
　以上が本実施形態における半導体装置の構成である。なお、本実施形態では、Ｎ型、Ｎ＋型、Ｎ－型が第１導電型に相当しており、Ｐ型、Ｐ＋型が第２導電型に相当している。また、本実施形態では、上記のように構成されることにより、半導体基板３０は、コレクタ層４３、カソード層４４、ドリフト層３１、エミッタ領域３６、コンタクト領域３７、バリア領域３８、ピラー領域３９を含んだ構成となっている。
　次に、上記半導体装置の作動について説明しつつ、さらに半導体装置の詳細な構成について説明する。
　ＩＧＢＴ領域１１に形成されたＩＧＢＴ素子の作動については、従来と同様である。簡単に説明すると、ＩＧＢＴ素子は、ゲート電極３５に印加されるゲート電圧が制御されることにより、ベース層３２のうちのトレンチ３３と接する部分に形成されるチャネルの有無が制御される。これにより、ＩＧＢＴ素子は、エミッタ－コレクタ間に電流を流したり、遮断したりするスイッチング動作を行う。
　そして、ＦＷＤ領域１２に形成されたＦＷＤ素子は、上部電極４１と下部電極４５との間に順バイアスが印加されることにより、下部電極４５からカソード層４４に電子が注入されると共に、上部電極４１からコンタクト領域３７に正孔が注入されることでダイオード動作する。この際、本実施形態では、ＦＷＤ領域１２およびＩＧＢＴ領域１１の第１領域１１ａには、ピラー領域３９が形成されている。このため、図４に示されるように、下部電極４５から注入された電子は、ピラー領域３９から上部電極４１へと低抵抗な状態で抜ける。したがって、バリア領域３８およびピラー領域３９と、ベース層３２との間のＰＮ接合に順バイアスが印加され難くなり、上部電極４１からの正孔の注入を低減できる。なお、図４では、電子を「ｅ」として示している。
　このため、上部電極４１と下部電極４５との間の電圧が順バイアスから逆バイアスに切り替わった際、正孔の注入が抑制されているため、リカバリ電流を小さくでき、リカバリ時間を短くできる。したがって、スイッチング損失を低減することができる。なお、本実施形態では、電子が第２電極から注入されるキャリアに相当する。
　ここで、ピラー領域３９がＩＧＢＴ領域１１およびＦＷＤ領域１２の全体に渡って形成された従来の半導体装置（以下では、単に従来の半導体装置ともいう）について、本発明者らが検討した結果を図５および図６を参照しつつ説明する。
　まず、図５に示されるように、半導体装置をダイオード動作させた際、正孔密度は、ＦＷＤ領域１２で高くなることが確認される。そして、ＩＧＢＴ領域１１では、ＦＷＤ領域１２との境界側と反対側をＩＧＢＴ領域１１の幅方向における中心側（以下では、単に中心側ともいう）とすると、正孔密度は、ＦＷＤ領域１２との境界側から中心側に向かって順に低くなることが確認される。これは、ダイオード動作時においては、カソード層４４（すなわち、半導体基板３０の他面３０ｂ）に注入される電子は、一面３０ａ側に向かって約４５°の広がりを持って拡散しながら移動するためである。つまり、ＩＧＢＴ領域１１では、元々、ＦＷＤ領域１２との境界から半導体基板３０の厚さ以上の部分に電子が到達し難く、正孔が注入され難い状態となっている。
　また、図６に示されるように、半導体装置が短絡してＩＧＢＴ領域１１に大電流である短絡電流が流れ、当該短絡電流が遮断された直後の温度分布は、ＦＷＤ領域１２との境界側から中心側に向かって高くなることが確認される。これは、ＩＧＢＴ領域１１のうちのＦＷＤ領域１２との境界側の領域では、大電流が流れたことによって発生する熱がＦＷＤ領域１２側へと放熱されるためである。
　さらに、本発明者らは、リーク電流と、ピラー領域３９の有無との関係について鋭意検討を行い、図７に示す結果を得た。
　図７に示されるように、リーク電流は、温度が高くなるほど電子が上部電極４１側へと抜け易くなるために大きくなる。そして、ピラー領域３９が形成されている場合には、ピラー領域３９が形成されていない場合よりも電子が上部電極４１側へと抜け易くなるため、リーク電流が大きくなり易いことが確認される。
　つまり、半導体装置は、短絡時においては、ＩＧＢＴ領域１１における中心側の領域がＦＷＤ領域１２との境界側の領域より温度が高くなり易いため、この領域にピラー領域３９が形成されていると、リーク電流が大きくなることによって短絡耐量が低下し易い。このため、従来の半導体装置のように、ＩＧＢＴ領域１１およびＦＷＤ領域１２の全体に渡ってピラー領域３９が形成されている場合には、短絡耐量が低下する。
　したがって、本実施形態の半導体装置では、ＩＧＢＴ領域１１は、ＦＷＤ領域１２側の第１領域１１ａにピラー領域３９が形成されており、第１領域１１ａと異なる第２領域１１ｂにはピラー領域３９を形成しないようにしている。このため、スイッチング損失を低減しつつ、短絡耐量を向上させることができる。
　そして、本発明者らは、さらに、第１領域１１ａにおける幅について鋭意検討を行い、図８に示す実験結果を得た。なお、図８は、半導体基板３０の厚さを１２０μｍとし、ＦＷＤ領域１２の幅を２５０μｍとした実験結果を示す図である。また、図８では、ＩＧＢＴ領域１１とカソード層４４との境界を基準（すなわち、図８中の第１領域の幅が０）としている。
　図８に示されるように、リカバリ損失（すなわち、スイッチング損失）は、第１領域１１ａの幅が１２０μｍまでは急峻に低下するが、１２０μｍ以上の範囲ではあまり変化しない。すなわち、リカバリ損失は、半導体基板３０の厚さが１２０μｍとされている場合、第１領域１１ａの幅を半導体基板３０の厚さ以上としてもあまり変化しない。
　一方、短絡耐量は、第１領域１１ａの幅が２５０μｍまではほぼ一定であるが、第１領域１１ａの幅が２５０μｍ以上となると急峻に低下する。すなわち、短絡耐量は、ＦＷＤ領域１２の幅が２５０μｍである場合、第１領域１１ａの幅をＦＷＤ領域１２の幅以上とすると急峻に低下する。
　このため、本実施形態では、第１領域１１ａの幅は、半導体基板３０の厚さ以上であって、ＦＷＤ領域１２の幅以下となるように形成されている。
　以上説明したように、本実施形態では、ＦＷＤ領域１２には、ピラー領域３９が形成されている。また、ＩＧＢＴ領域１１は、ピラー領域３９が形成された第１領域１１ａと、ピラー領域３９が形成されていない第２領域１１ｂとを有している。このため、ピラー領域３９が形成されているＦＷＤ領域１２および第１領域１１ａにより、スイッチング損失の低減を図ることができる。また、ピラー領域３９が形成されていない第２領域１１ｂにより、短絡耐量が低下することを抑制できる。
　そして、本実施形態では、第１領域１１ａは、ＦＷＤ領域１２との境界側に形成されている。また、第１領域１１ａの幅は、半導体基板３０の厚さ以上であって、ＦＷＤ領域１２の幅以下とされている。このため、スイッチング損失を十分に低減しつつ、短絡耐量が低下することを抑制できる。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、第１実施形態に対し、ＩＧＢＴ領域１１の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態では、図９に示されるように、バリア領域３８およびピラー領域３９は形成されていない。そして、ベース層３２は、第１領域１１ａに位置する第１ベース層３２ａが、第２領域１１ｂに位置する第２ベース層３２ｂよりも不純物濃度が低くされている。なお、特に図示しないが、ＦＷＤ領域１２における半導体基板３０の一面３０ａ側の構成は、第１領域１１ａと同様の構成とされている。
　このように、ベース層３２の不純物濃度を変化させることによって上部電極４１への電子の引く抜き易さを変化させた半導体装置としても、上記第１実施形態と同様の効果を得ることができる。なお、本実施形態では、第１ベース層３２ａがキャリア引抜部に相当する。
　（他の実施形態）
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記各実施形態では、第１導電型をＮ型とし、第２導電型をＰ型とした例について説明したが、第１導電型をＰ型とし、第２導電型をＮ型とすることもできる。
　また、上記各実施形態において、トレンチゲート型の半導体装置ではなく、半導体基板３０の一面３０ａ上にゲート電極３５が配置されるプレーナ型の半導体装置としてもよい。
　さらに、上記各実施形態において、セル領域１０は、１つとされていてもよいし、３つ以上の複数とされていてもよい。また、ＦＷＤ領域１２は、１つのセル領域１０内に１つのみ形成されるようにしてもよい。
　また、上記各実施形態において、第１領域１１ａは、ＦＷＤ領域１２側に形成されていなくてもよい。さらに、第１領域１１ａの幅は、半導体基板３０の厚さ未満とされていてもよいし、ＦＷＤ領域１２の幅より広くされていてもよい。このような半導体装置としても、ＩＧＢＴ領域１１を第１領域１１ａと第２領域１１ｂとを有する構成とすることにより、スイッチング損失を低減しつつ、短絡耐量が低下することを抑制できる。
　そして、上記第１実施形態において、特に図示しないが、バリア領域３８は、ドリフト層３１とベース層３２との間に配置されていてもよい。また、上記第１実施形態において、特に図示しないが、バリア領域３８が形成されておらず、キャリア引抜部がピラー領域３９のみで構成されるようにしてもよい。さらに、上記第１実施形態において、ピラー領域３９の不純物濃度を変化させることにより、キャリアの引き抜き易さを変化させるようにしてもよい。この場合、例えば、第１領域１１ａに形成されるピラー領域３９は、第２領域１１ｂに形成されるピラー領域３９よりも不純物濃度が高くなるようにするようにすればよい。
　さらに、上記第１実施形態において、コンタクト領域３７は、形成されていなくてもよいし、ピラー領域３９と離れて形成されていてもよい。つまり、半導体装置は、ベース層３２が半導体基板３０の一面３０ａから露出する構成とされていてもよい。
　また、上記第１、第２実施形態において、ＩＧＢＴ領域１１とＦＷＤ領域１２とは、隣接して配置されていなくてもよい。例えば、ＩＧＢＴ領域１１とＦＷＤ領域１２の間に、繋ぎ領域等の領域が配置されていてもよい。

Claims (5)

  1. 　ＩＧＢＴ素子として機能するＩＧＢＴ領域（１１）と、ＦＷＤ素子として機能するＦＷＤ領域（１２）とを有する半導体装置であって、
    　第１導電型のドリフト層（３１）と、前記ドリフト層の表層部に形成された第２導電型のベース層（３２）と、前記ＩＧＢＴ領域において、前記ベース層の表層部に前記ドリフト層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のエミッタ領域（３６）と、前記ＩＧＢＴ領域において、前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層（４３）と、前記ＦＷＤ領域において、前記ドリフト層のうちの前記ベース層側と反対側に形成された第１導電型のカソード層（４４）と、を有する半導体基板（３０）と、
    　前記エミッタ領域と前記ドリフト層との間に位置する前記ベース層の表面に配置されたゲート絶縁膜（３４）と、
    　前記ゲート絶縁膜上に配置されたゲート電極（３５）と、
    　前記ベース層および前記エミッタ領域と電気的に接続される第１電極（４１）と、
    　前記コレクタ層および前記カソード層と電気的に接続される第２電極（４５）と、を備え、
    　前記ＩＧＢＴ領域は、第１領域（１１ａ）と、前記第１領域と異なる第２領域（１１ｂ）とを有し、
    　前記ＦＷＤ領域および前記ＩＧＢＴ領域の第１領域には、前記第１電極と前記第２電極との間に前記ＦＷＤ素子をダイオード動作させる順バイアスが印加された際、前記第２領域よりも、前記第２電極から注入されるキャリアが抜け易くなるキャリア引抜部（３２ａ、３８、３９）が形成されている半導体装置。
  2. 　前記ＩＧＢＴ領域は、前記ＦＷＤ領域側に前記第１領域が配置されている請求項１に記載の半導体装置。
  3. 　前記ＩＧＢＴ領域および前記ＦＷＤ領域の配列方向に沿った長さを幅とすると、
    　前記ＩＧＢＴ領域は、前記第１領域の幅が前記半導体基板の厚さ以上とされている請求項２記載の半導体装置。
  4. 　前記ＩＧＢＴ領域および前記ＦＷＤ領域の配列方向に沿った長さを幅とすると、
    　前記ＩＧＢＴ領域は、前記第１領域の幅が前記ＦＷＤ領域の幅以下とされている請求項２または３に記載の半導体装置。
  5. 　前記ベース層と前記ドリフト層との間、または前記ベース層内に形成された第１導電型のバリア領域（３８）と、
    　前記ベース層に形成され、前記バリア領域と接続されると共に前記第１電極と接続される第１導電型のピラー領域（３９）と、を有する前記キャリア引抜部が形成された請求項１ないし４のいずれか１つに記載の半導体装置。
PCT/JP2020/033285 2019-09-04 2020-09-02 半導体装置 WO2021045116A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080062127.XA CN114342087A (zh) 2019-09-04 2020-09-02 半导体装置
US17/682,395 US20220181471A1 (en) 2019-09-04 2022-02-28 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019161392A JP7172920B2 (ja) 2019-09-04 2019-09-04 半導体装置
JP2019-161392 2019-09-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/682,395 Continuation US20220181471A1 (en) 2019-09-04 2022-02-28 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2021045116A1 true WO2021045116A1 (ja) 2021-03-11

Family

ID=74847394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/033285 WO2021045116A1 (ja) 2019-09-04 2020-09-02 半導体装置

Country Status (4)

Country Link
US (1) US20220181471A1 (ja)
JP (1) JP7172920B2 (ja)
CN (1) CN114342087A (ja)
WO (1) WO2021045116A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919121B2 (ja) * 1975-10-31 1984-05-02 タイトウ カブシキガイシヤ シンキノヤクリカツセイタトウブンカイブツノ セイゾウホウホウ
JP2016225345A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP2017059725A (ja) * 2015-09-17 2017-03-23 トヨタ自動車株式会社 半導体装置
JP2018073911A (ja) * 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2442355B1 (en) * 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9520465B2 (en) * 2011-07-27 2016-12-13 Kabushiki Kaisha Toyota Chuo Kenkyusho Diode, semiconductor device, and MOSFET
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
CN109891595B (zh) * 2017-05-31 2022-05-24 富士电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919121B2 (ja) * 1975-10-31 1984-05-02 タイトウ カブシキガイシヤ シンキノヤクリカツセイタトウブンカイブツノ セイゾウホウホウ
JP2016225345A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP2017059725A (ja) * 2015-09-17 2017-03-23 トヨタ自動車株式会社 半導体装置
JP2018073911A (ja) * 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021040071A (ja) 2021-03-11
JP7172920B2 (ja) 2022-11-16
CN114342087A (zh) 2022-04-12
US20220181471A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN109964317B (zh) 半导体装置
JP5636808B2 (ja) 半導体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
WO2016009616A1 (ja) 半導体装置
WO2017038389A1 (ja) 半導体装置
WO2015145929A1 (ja) 半導体装置
WO2017199679A1 (ja) 半導体装置
JP2009267116A (ja) ダイオードとそのダイオードを備えている半導体装置
US20230037409A1 (en) Semiconductor device
CN112673466B (zh) 半导体装置
JP7459694B2 (ja) 半導体装置
JP6869791B2 (ja) 半導体スイッチング素子及びその製造方法
JP6935731B2 (ja) 半導体装置
WO2021045116A1 (ja) 半導体装置
WO2021182352A1 (ja) 半導体装置
JP7338242B2 (ja) 半導体装置
JP6954333B2 (ja) 半導体装置
JP2013069871A (ja) 半導体装置
JP7294004B2 (ja) 半導体装置
JP7016437B2 (ja) 半導体スイッチング素子及びその製造方法
US20220310830A1 (en) Semiconductor device
JP2022181457A (ja) 半導体装置
JP2004266298A (ja) 縦型半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20861741

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20861741

Country of ref document: EP

Kind code of ref document: A1