CN104979378B - 半导体器件的集电极结构及ti-igbt - Google Patents
半导体器件的集电极结构及ti-igbt Download PDFInfo
- Publication number
- CN104979378B CN104979378B CN201410133404.8A CN201410133404A CN104979378B CN 104979378 B CN104979378 B CN 104979378B CN 201410133404 A CN201410133404 A CN 201410133404A CN 104979378 B CN104979378 B CN 104979378B
- Authority
- CN
- China
- Prior art keywords
- region
- collector
- short
- buffer layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000012212 insulator Substances 0.000 claims abstract description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012047 cause and effect analysis Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012043 cost effectiveness analysis Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件的集电极结构及TI‑IGBT，其中集电极结构包括：与漂移区的掺杂类型相反的集电区；与漂移区的掺杂类型相同的短路区，短路区与集电区相互隔离；形成于集电区与短路区背离漂移区一侧的集电极；覆盖集电区与短路区之间的集电极的绝缘体，绝缘体背离漂移区一侧的表面与集电区和短路区之间的集电极的表面相接触，朝向漂移区一侧的表面与漂移区的表面相接触，且与集电区和短路区均相接触。由于上述背面结构中从集电区上方传输至短路区的电子电流的传导路径为集电极上方→绝缘体上方→短路区上方，因此电子传导路径的电阻较大，从而用更小尺寸的集电区就可以完全抑制回跳现象，最终提高了器件的抗短路和功率循环能力。
Description
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种半导体器件的集电极结构及TI-IGBT。
背景技术
TI-IGBT（Triple Mode Integrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）是一种将传统的VDMOS（Vertical Double Diffused MetalOxide Semiconductor Field Effect Transistor，垂直双扩散金属氧化物半导体场效应晶体管）、IGBT（Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管）和FRD（FastRecovery Diode，快恢复二极管）三种器件的结构和功能集成为一体的半导体器件。
以N沟道TI-IGBT为例，TI-IGBT的结构如图1所示，包括：相对的MOS（Metal OxideSemiconductor，金属氧化物半导体）结构11与集电极结构13，及位于MOS结构11与集电极结构13之间的N-（N型轻掺杂）漂移区12。其中，MOS结构11包括：位于漂移区12表面内的P-（P型轻掺杂）阱区111和P+（P型重掺杂）深阱区112；位于阱区111表面内的N+（Ｎ型重掺杂）发射区113；位于阱区111和发射区113上的栅氧化层114；位于栅氧化层114上的栅极G；位于深阱区112和部分发射区113上的发射极E。集电极结构13包括：位于漂移区12背离MOS结构11的一侧的N+缓冲层131；位于缓冲层131上的P+集电区132和N+短路区133；覆盖在集电区132和短路区133上的集电极C。
从上述结构可知，TI-IGBT的MOS结构11与传统的VDMOS、IGBT等器件的MOS结构相似，集电极结构13则综合了VDMOS和IGBT集电极结构的特点，既有N型区域，又有P型区域，因此，TI-IGBT具有VDMOS和IGBT各自的优点，既有较快的关断速度，又有较低的导通压降。并且，TI-IGBT可以双向导通电流，可以在很多的应用场合中不必反向并联FRD，即TI-IGBT集成有FRD的功能。
TI-IGBT虽然相对于传统的半导体器件具有性能和成本上的诸多优势，但是也存在一些缺点，最主要的就是回跳现象。回跳现象是指在TI-IGBT导通初期，电流密度很小，集电极与发射极之间的电压VCE很大，但当VCE大于一个特定值VP时，VCE会陡降，电流密度则陡增。当多个TI-IGBT芯片并联工作时，回跳现象会导致这些芯片无法均流，电流会集中在首先发生回跳的芯片上，从而会将芯片逐个烧毁。因此，TI-IGBT在设计时要极力避免回跳现象，否则器件无法正常工作。
传统TI-IGBT通过增加集电区132的宽度来消除回跳现象。但是，这种方法会导致器件工作时内部电流分布均匀性较差，从而导致器件的的抗短路能力和功率循环能力较差。
发明内容
本发明提供了一种半导体器件的集电极结构及TI-IGBT，以在不影响半导体器件的抗短路能力和功率循环能力的基础上，减轻器件的回跳现象。
为实现上述目的，本发明提供了如下技术方案：
一种半导体器件的集电极结构，所述集电极结构形成于所述半导体器件的漂移区的一侧，包括：与所述漂移区的掺杂类型相反的集电区；与所述漂移区的掺杂类型相同的短路区，所述短路区与集电区相互隔离；形成于所述集电区与所述短路区背离所述漂移区一侧的集电极；覆盖所述集电区与短路区之间的集电极的绝缘体，所述绝缘体背离所述漂移区一侧的表面与所述集电区和短路区之间的集电极的表面相接触，所述绝缘体朝向所述漂移区一侧的表面与所述漂移区的表面相接触，且所述绝缘体与所述集电区和短路区均相接触。
优选的，所述绝缘体位于所述集电区和短路区背离所述漂移区的一侧。
优选的，所述绝缘体填充于所述集电区和短路区之间的间隔区域，且所述绝缘体的厚度大于或等于所述集电区和短路区的厚度。
优选的，所述半导体器件的集电极结构还包括：形成于所述漂移区表面内的缓冲层，所述缓冲层的掺杂类型与所述漂移区的掺杂类型相同。
优选的，所述缓冲层覆盖所述集电区背向所述漂移区一侧的表面之外的其它表面。
优选的，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与所述缓冲层的厚度之和。
优选的，所述缓冲层包括：第一缓冲层和第二缓冲层，所述第一缓冲层覆盖所述集电区背向所述漂移区一侧的表面之外的其它表面，所述第二缓冲层覆盖所述短路区背向所述漂移区一侧的表面之外的其它表面，且所述第一缓冲层与第二缓冲层相互隔离。
优选的，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与第一缓冲层和厚度之和，且大于或等于所述短路区与第二缓冲层的厚度之和。
优选的，所述绝缘体的材料为SiO2、Si3N4或SiON。
本发明还提供了一种TI-IGBT，包括以上任一项所述的半导体器件的集电极结构。
优选的，所述TI-IGBT包括：位于所述漂移区背离所述集电极结构一侧的MOS结构。
优选的，所述TI-IGBT为N沟道TI-IGBT或P沟道TI-IGBT。
与现有技术相比，本发明所提供的技术方案至少具有以下优点：
本发明所提供的半导体器件的背面结构及TI-IGBT中，背面结构包括：集电区、短路区、集电极和绝缘体，通过将集电区与短路区相互隔离，并将绝缘体设置于二者相互隔离的区域处，使绝缘体覆盖集电区与短路区之间的集电极，且与集电区和短路区之间的集电极、集电区和短路区之间的间隔区域（包括缓冲层）均相接触，也可与集电区和短路区的一部分相接触，从而使从集电区上方传输至短路区的电子电流的传导路径为集电极上方→绝缘体上方→短路区上方，最终通过短路区进入集电极。由于集电区与短路区相互隔离，因此电子电流在绝缘体上方必须通过漂移区传导，漂移区的电阻远大于缓冲层电阻，而现有技术中的TI-IGBT在导通初期电子电流是从缓冲层中传导的，从而保证了本发明所提供的TI-IGBT从集电区上方传输至短路区的电子电流通道有较大的传导电阻，有效抑制了回跳现象的产生。本发明所提供的TI-IGBT用很小尺寸的集电区就可以完全抑制回跳现象，保证了器件工作过程中电流分布较高的均匀性，最终提高了器件的抗短路和功率循环能力
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中TI-IGBT单个元胞的结构图；
图2为半导体器件回跳现象产生的原理图；
图3为半导体器件产生回跳现象的I-V曲线图；
图4为现有技术中TI-IGBT多个元胞的结构图；
图5为本发明实施例一所提供的半导体器件的背面结构及TI-IGBT的结构图；
图6为本发明实施例二所提供的半导体器件的背面结构及TI-IGBT的结构图；
图7为本发明实施例三所提供的半导体器件的背面结构及TI-IGBT的结构图；
图8为本发明实施例四所提供的半导体器件的背面结构及TI-IGBT的结构图；
图9为本发明实施例五所提供的半导体器件的背面结构及TI-IGBT的结构图；
图10为本发明实施例六所提供的半导体器件的背面结构及TI-IGBT的结构图。
具体实施方式
正如背景技术所述，现有技术中通过增加集电区132的宽度来减轻回跳现象，导致器件工作时电流分布均匀性很差，最终导致器件的抗短路能力和功率循环能力较差。
现有技术中之所以通过增加集电区132的宽度来减轻回跳现象，是由于回跳现象的产生原理。如图2所示，在器件导通初期，器件是单极导通的，其工作在VDMOS模式。电子e从沟道注入N-漂移区12，几乎垂直流向集电极，当流入到N+缓冲层131附近后，电子汇集到N+短路区133后流出器件。在集电区132上方，电子是横向传输到短路区133的，这样引起从集电区132边缘到集电区132中央电势逐渐下降，该电势与集电区132的电势决定了集电结是否开启。起初电子电流密度很小，如图2中的（A）所示，所产生的压降不足以使集电结开启，集电结两侧电势处处小于其内建电势（即Vmg<Vmf<Vme<Vmd<Vmc<Vmb<Vma<0.7V），此时没有空穴注入，也即没有发生电导调制，故导通压降很大。随着集电极与发射极之间的电压VCE增加，电子电流密度增加，集电结正向偏压增加，如图3中的（B）所示，直至集电结部分导通（如：Vmg<Vmf<Vme<Vmd<0.7V<Vmc<Vmb<Vma），部分集电区132开始向漂移区12注入空穴，电导调制开始，导通压降大幅下降，此时器件进入IGBT模式，这就是回跳现象的产生过程。
器件产生回跳现象的I-V特性曲线如图3所示，图中横轴表示集电极与发射极之间的电压VCE，纵轴表示电子电流ICE。可见，在器件导通初期，电子电流密度很小，VCE很大，当VCE大于VP时，VCE会陡降，电流密度则陡增，I-V特性曲线上出现了一大段负阻区，产生回跳。
从上述回跳现象的产生原理来看，增大集电区132上方的横向电阻（即R回跳）可以减小回跳产生所需的触发电压或电流密度。现有技术通过增加集电区132的宽度的方式增大R回跳，实现减轻回跳的目的。发明人研究发现，增加集电区132的宽度，使得器件集电极结构13（元胞）尺寸非常大。如果要完全避免回跳现象的产生，集电区132的宽度需要上百微米，而MOS结构11（元胞）的尺寸通常只有几微米，这样会使MOS元胞的尺寸与集电极元胞的尺寸相差近两个量级，如图4所示，造成器件在工作时各MOS元胞电流不同。当TI-IGBT工作于IGBT模式时，集电区132上方的MOS元胞的电流密度大于短路区133上方的MOS元胞的电流密度；而当TI-IGBT工作于VDMOS模式时，集电区132上方的MOS元胞的电流密度小于短路区133上方的MOS元胞的电流密度。这种电流分布的不均匀性一方面会导致器件的抗短路能力较差，另一方面会导致芯片温度场的不均匀，影响器件的功率循环能力。
基于此，本发明提供了一种半导体器件的集电极结构，所述集电极结构形成于所述半导体器件的漂移区的一侧，包括：与所述漂移区的掺杂类型相反的集电区；与所述漂移区的掺杂类型相同的短路区，所述短路区与集电区相互隔离；形成于所述集电区与所述短路区背离所述漂移区一侧的集电极；覆盖所述集电区与短路区之间的集电极的绝缘体，所述绝缘体背离所述漂移区一侧的表面与所述集电区和短路区之间的集电极的表面相接触，所述绝缘体朝向所述漂移区一侧的表面与所述漂移区的表面相接触，且所述绝缘体可以与所述集电区和短路区的部分相接触。
本发明所提供的集电极结构，通过将集电区与短路区相互隔离，并将绝缘体设置于二者相互隔离的区域处，使从集电区上方传输至短路区的电子电流的传导路径为集电极上方→绝缘体上方→短路区上方，最终通过短路区进入集电极，有效增大了R回跳，从而抑制了回跳现象的产生。且本发明所提供的集电极结构应用于半导体器件中，使器件采用很小尺寸的集电极结构即可完全抑制回跳现象，保证了器件工作过程中电流分布较高的均匀性，从而提高了器件的抗短路能力和功率循环能力。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
基于本发明的核心思想，本实施例提供了一种半导体器件的集电极结构，该集电极结构的绝缘体设置于集电区和短路区背离漂移区的一侧。
具体的，本实施例所提供的集电极结构如图5所示，包括：
形成于漂移区52表面内的缓冲层，所述缓冲层的掺杂类型与漂移区52的掺杂类型相同，缓冲层包括：第一缓冲层531和第二缓冲层532，所述第一缓冲层531与第二缓冲层532相互隔离；
形成于第一缓冲层531表面内的集电区533，集电区533背向漂移区52一侧之外的其它表面被第一缓冲层531覆盖，集电区533的掺杂类型与漂移区52的掺杂类型相反；
形成于第二缓冲层532表面内的短路区534，短路区534背向漂移区52一侧之外的其它表面被第二缓冲层532覆盖，短路区534的掺杂类型与漂移区52的掺杂类型相同，短路区534与集电区533相互隔离；
覆盖集电区533与短路区534之间的集电极的绝缘体535，所述绝缘体535背离漂移区52一侧的表面与集电区533和短路区534之间的集电极的表面相接触，所述绝缘体535朝向漂移区52一侧的表面与漂移区52的表面相接触，且所述绝缘体535与集电区533和短路区534均相接触；
覆盖在集电区533、短路区534和绝缘体535背离漂移区52一侧的表面上的集电极536。
其中，绝缘体535的材料为绝缘材料，优选为SiO2、Si3N4或SiON等。
本实施例中，在器件导通初期，器件工作于VDMOS模式下，电子从沟道注入漂移区52，几乎垂直流向集电极536，在集电区533上方的电子的传导路径为：集电区533上方→绝缘体535上方→短路区534上方，即集电区533上方的电子电流先后流经R1、R2和R3三个电阻，R1为包裹集电区533的第一缓冲层531的分布电阻，R2为第一缓冲层531和第二缓冲层532之间的半导体的分布电阻，R3为包裹短路区534的第二缓冲层532分布电阻。由于R回跳=R1+R2+R3，第一缓冲层531和第二缓冲层532之间的半导体与漂移区52同样为低掺杂区，R2很大，因此R回跳很大，使得集电区533的宽度减小到几十微米都没有回跳现象出现，即实现了在不增加集电区533尺寸的基础上抑制回跳现象。
需要说明的是，本实施例中通过在集电区533与短路区534之间的设置绝缘体535，一方面由于电子在流过第一缓冲层531后，沿第一缓冲层531从集电极536传输至第二缓冲层532，使电子的传导路径确定为集电区533上方→绝缘体535上方→短路区534上方，以顺利增大电子电流的传导电阻（即R回跳），使器件在导通初期尽快进入IGBT工作模式，另一方面由于缓冲层的存在，器件的漂移区52的厚度较薄，绝缘体535的设置可有效避免器件在承受耐压时耗尽层达到集电区533与短路区534之间的集电极而发生穿通击穿。
发明人经过大量实验发现，采用本实施例所提供的结构，集电极元胞能够从原来的几百微米减小为几十微米，使集电极元胞与MOS元胞的尺寸差距缩小了1～2个量级。由于集电区533的宽度相对于现有技术大大减小，因此本实施例中的集电极元胞的尺寸与MOS元胞的尺寸的差距得到极大缩小，从而提高了器件MOS结构的电流均匀性。当器件工作时，不同区域产热量不同，但由于产热多的区域与产热少的区域距离很小，热量可以在器件开关周期之内传导过去，从而在器件的工作周期内，各部分的温度差非常小，从而大大提高了器件的抗短路能力和功率循环能力，实现了在不影响器件的抗短路能力与功率循环能力的基础上抑制回跳现象的目的。
与上述半导体器件的集电极结构相对应，本实施例还提供了一种包括该集电极结构的TI-IGBT，所述TI-IGBT的结构如图5所示，除包括集电极结构53外，还包括：位于漂移区52背离集电极结构53一侧的MOS结构51。
需要说明的是，本实施例所提供的TI-IGBT可为N沟道TI-IGBT或P沟道TI-IGBT。
另外，本实施例所提供的集电极结构除适用于TI-IGBT外，还可应用于FRD、GTO（Gate Turn-Off Thyristor，门极可关断晶闸管）、IEGT（Injection Enhanced GateTransistor，电子注入增强门极晶体管）、IGCT（Integrated Gate-Commutated Thyristor，集成门极换流晶闸管）、MTO（MOS Controlled Gate Turn-Off Thyristor，MOS控制型可关断晶闸管）、IGDT（Integrated Gate Dual Transistor，集成门极双晶体管）等半导体器件。
实施例二
基于上述实施例一，本实施例提供了一种集电极结构，该集电极结构的短路区未被缓冲层包裹。
具体的，本实施例所提供的集电极结构如图6所示，包括：
形成于漂移区62表面内的缓冲层631，所述缓冲层631的掺杂类型与漂移区62的掺杂类型相同；
形成于缓冲层631表面内的集电区632，集电区632背向漂移区62一侧之外的其它表面被缓冲层631覆盖，集电区632的掺杂类型与漂移区62的掺杂类型相反；
形成于漂移区62表面内的短路区633，短路区633的掺杂类型与漂移区62的掺杂类型相同，短路区633与集电区632相互隔离，且短路区633与缓冲层631相互隔离；
覆盖集电区632与短路区633之间的集电极的绝缘体634，所述绝缘体634背离漂移区62一侧的表面与集电区632和短路区633之间的集电极的表面相接触，所述绝缘体634朝向漂移区62一侧的表面与漂移区62的表面相接触，且所述绝缘体634可以与集电区632和短路区633的一部分相接触；
覆盖在集电区632、短路区633和绝缘体634背离漂移区62一侧的表面上的集电极635。
本实施例所提供的集电极结构，其短路区633未被缓冲层包裹，这使得器件导通初期工作于VDMOS模式时，集电区632上方的电子电流汇集于短路区633的路径上的传导电阻R回跳=R1+R2+R3中，R3的电阻进一步增大，从而进一步增大了R回跳，使器件的回跳现象进一步减轻。同时，集电极结构的尺寸可进一步缩小，这也就进一步改善了器件的抗短路能力和功率循环能力。
与上述集电极结构相对应的，本实施例还提供了一种TI-IGBT，该TI-IGBT包括本实施例所提供的集电极结构。另外，本实施所提供的TI-IGBT还包括：MOS结构61。
实施例三
基于上述实施例一，本实施例提供了一种集电极结构，该集电极结构的集电区与短路区均未被缓冲层包裹。
具体的，本实施例所提供的集电极结构如图7所示，包括：
形成于漂移区72表面内的集电区731，集电区731的掺杂类型与漂移区72的掺杂类型相反；
形成于漂移区72表面内的短路区732，短路区732的掺杂类型与漂移区72的掺杂类型相同，短路区732与集电区731相互隔离；
覆盖集电区731与短路区732之间的集电极的绝缘体733，所述绝缘体733背离漂移区72一侧的表面与集电区731和短路区732之间的集电极的表面相接触，所述绝缘体733朝向漂移区72一侧的表面与漂移区72的表面相接触，且所述绝缘体733可以与集电区731和短路区732的一部分相接触；
覆盖在集电区731、短路区732和绝缘体733背离漂移区72一侧的表面上的集电极734。
本实施例所提供的集电极结构，其集电区731和短路区732均未被缓冲层包裹，这使得器件导通初期工作于VDMOS模式时，集电区632上方的电子电流汇集于短路区633的路径上的传导电阻R回跳=R1+R2+R3中，R1和R3的电阻进一步增大，从而进一步增大了R回跳，使器件的集电极结构的尺寸可进一步缩小便可完全抑制回跳现象，这也就进一步改善了器件的抗短路能力和功率循环能力。
与上述集电极结构相对应的，本实施例还提供了一种TI-IGBT，该TI-IGBT包括本实施例所提供的集电极结构。另外，本实施所提供的TI-IGBT还包括：MOS结构71。
实施例四
基于本发明的核心思想，本实施例提供了一种半导体器件的集电极结构，该集电极结构的绝缘体填充于集电区和短路区之间的间隔区域。
具体的，本实施例所提供的集电极结构如图8所示，包括：
形成于漂移区82表面内的缓冲层，所述缓冲层的掺杂类型与漂移区82的掺杂类型相同，缓冲层包括：第一缓冲层831和第二缓冲层832，所述第一缓冲层831与第二缓冲层832相互隔离；
形成于第一缓冲层831表面内的集电区833，集电区833朝向漂移区82一侧的表面被第一缓冲层831覆盖，集电区833的掺杂类型与漂移区82的掺杂类型相反；
形成于第二缓冲层832表面内的短路区834，短路区834朝向漂移区82一侧的表面被第二缓冲层832覆盖，短路区834的掺杂类型与漂移区82的掺杂类型相同，短路区834与集电区833相互隔离；
填充于集电区833与短路区834之间的间隔区域的绝缘体835，该绝缘体835覆盖集电区833和短路区834之间的集电极的表面，所述绝缘体835背离漂移区82一侧的表面与集电区833和短路区834之间的集电极的表面相接触，所述绝缘体835朝向漂移区82一侧的表面与漂移区82的表面相接触，所述绝缘体835与集电区833和短路区834均相接触，其特征在于，所述绝缘体填充于所述集电区和短路区之间的间隔区域，所述绝缘体835的厚度大于或等于集电区833与第一缓冲层831的厚度之和，且大于或等于短路区834与第二缓冲层832的厚度之和；
覆盖在集电区833、短路区834和绝缘体835背离漂移区82一侧的表面上的集电极836。
本实施例所提供的集电极结构的集电区833和短路区834之间通过沟槽隔离，沟槽的深度大于或等于第一缓冲层831和第二缓冲层832的结深，沟槽内填充有绝缘体材料，形成绝缘体835。绝缘体835将集电区833和第一缓冲层831与短路区834和第二缓冲层832完全隔离，将电子传导的路径唯一确定为：集电区833上方→绝缘体835上方→短路区834上方，即集电区833上方的电子电流先后流经R1、R2和R3三个电阻，从而增大了R回跳，使得集电区833的宽度减小到几十微米都没有回跳现象出现。且由于集电极元胞的尺寸与MOS元胞的尺寸的差距得到极大缩小，因此可有效改善器件的抗短路能力和功率循环能力，实现了在不影响器件的抗短路能力与功率循环能力的基础上减轻回跳现象的目的。
与上述半导体器件的集电极结构相对应，本实施例还提供了一种包括该集电极结构的TI-IGBT，所述TI-IGBT的结构如图8所示，除包括集电极结构83外，还包括：位于漂移区82背离集电极结构83一侧的MOS结构81。
实施例五
基于上述实施例四，本实施例提供了一种集电极结构，该集电极结构的短路区上方不存在缓冲层。
具体的，本实施例所提供的集电极结构如图9所示，包括：
形成于漂移区92表面内的缓冲层931，所述缓冲层931的掺杂类型与漂移区92的掺杂类型相同；
形成于缓冲层931表面内的集电区932，集电区932朝向漂移区92一侧的表面被缓冲层931覆盖，集电区932的掺杂类型与漂移区92的掺杂类型相反；
形成于漂移区92表面内的短路区933，短路区933的掺杂类型与漂移区92的掺杂类型相同，短路区933与集电区932和缓冲层931通过沟槽相互隔离；
填充于所述沟槽内的绝缘体934，绝缘体934覆盖集电区932与短路区933之间的集电极，所述绝缘体934背离漂移区92一侧的表面与集电区932和短路区933之间的集电极的表面相接触，所述绝缘体934朝向漂移区92一侧的表面与漂移区92的表面相接触，所述绝缘体934与集电区932和短路区933均相接触，且绝缘体934的厚度大于或等于集电区932与缓冲层931的厚度之和；
覆盖在集电区932、短路区933和绝缘体934背离漂移区92一侧的表面上的集电极935。
本实施例所提供的集电极结构，其短路区933上不存在缓冲层，这使得集电区632上方的电子电流汇集于短路区633的路径上的传导电阻R回跳=R1+R2+R3中，R3的电阻进一步增大，从而进一步增大了R回跳，使器件的集电极结构的尺寸可进一步缩小仍能完全抑制回跳现象，这也就进一步改善了器件的抗短路能力和功率循环能力。
与上述集电极结构相对应的，本实施例还提供了一种TI-IGBT，该TI-IGBT包括本实施例所提供的集电极结构。另外，本实施所提供的TI-IGBT还包括：MOS结构91。
实施例六
基于上述实施例四，本实施例提供了一种集电极结构，该集电极结构的集电区与短路区均上方均不存在缓冲层。
具体的，本实施例所提供的集电极结构如图10所示，包括：
形成于漂移区102表面内的集电区1031，集电区1031的掺杂类型与漂移区102的掺杂类型相反；
形成于漂移区102表面内的短路区1032，短路区1032的掺杂类型与漂移区102的掺杂类型相同，短路区1032与集电区1031通过沟槽相互隔离；
填充于所述沟槽内的绝缘体1033，绝缘体1033覆盖集电区1031与短路区1032之间的集电极，所述绝缘体1033背离漂移区102一侧的表面与集电区1031和短路区1032之间的集电极的表面相接触，所述绝缘体1033朝向漂移区102一侧的表面与漂移区102的表面相接触，所述绝缘体1033与集电区1031和短路区1032均相接触，且绝缘体1033的厚度大于或等于集电区1031和短路区1032厚度；
覆盖在集电区1031、短路区1032和绝缘体1033背离漂移区102一侧的表面上的集电极1034。
本实施例所提供的集电极结构，其集电区1031和短路区1032上方均不存在缓冲层，这使得集电区1032上方的电子电流汇集于短路区1033的路径上的传导电阻R回跳=R1+R2+R3中，R1和R3的电阻进一步增大，从而进一步增大了R回跳，使器件的集电极结构的尺寸可进一步缩小仍能完全抑制回跳现象，这也就进一步改善了器件的抗短路能力和功率循环能力。
与上述集电极结构相对应的，本实施例还提供了一种TI-IGBT，该TI-IGBT包括本实施例所提供的集电极结构。另外，本实施所提供的TI-IGBT还包括：MOS结构101。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种半导体器件的集电极结构，所述集电极结构形成于所述半导体器件的漂移区的一侧，其特征在于，所述集电极结构包括：
形成于所述漂移区表面内的缓冲层，所述缓冲层的掺杂类型与所述漂移区的掺杂类型相同，且所述漂移区的电阻大于所述缓冲层的电阻；所述缓冲层包括：第一缓冲层和第二缓冲层，所述第一缓冲层覆盖集电区背向所述漂移区一侧的表面之外的其它表面，所述第二缓冲层覆盖短路区背向所述漂移区一侧的表面之外的其它表面，且所述第一缓冲层与第二缓冲层相互隔离；
与所述漂移区的掺杂类型相反且形成于所述第一缓冲层表面内的集电区，所述集电区朝向所述漂移区一侧的表面被所述第一缓冲层覆盖；
与所述漂移区的掺杂类型相同且形成于所述第二缓冲层表面内的短路区，所述短路区朝向所述漂移区一侧的表面被所述第二缓冲层覆盖，所述短路区与集电区相互隔离；
形成于所述集电区与所述短路区背离所述漂移区一侧的集电极；
覆盖所述集电区与短路区之间的集电极的绝缘体，所述绝缘体背离所述漂移区一侧的表面与所述集电区和短路区之间的集电极的表面相接触，所述绝缘体朝向所述漂移区一侧的表面与所述漂移区的表面相接触，且所述绝缘体与所述集电区和短路区均相接触，并且，所述绝缘体填充于所述集电区和短路区之间的间隔区域，且所述绝缘体的厚度大于或等于所述集电区和短路区的厚度。
2.根据权利要求1所述的半导体器件的集电极结构，其特征在于，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与所述缓冲层的厚度之和。
3.根据权利要求1所述的半导体器件的集电极结构，其特征在于，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与第一缓冲层和厚度之和，且大于或等于所述短路区与第二缓冲层的厚度之和。
4.根据权利要求1所述的半导体器件的集电极结构，其特征在于，所述绝缘体的材料为SiO2、Si3N4或SiON。
5.一种TI-IGBT，其特征在于，包括权利要求1～4任一项所述的半导体器件的集电极结构。
6.根据权利要求5所述的TI-IGBT，其特征在于，所述TI-IGBT包括：位于所述漂移区背离所述集电极结构一侧的MOS结构。
7.根据权利要求5所述的TI-IGBT，其特征在于，所述TI-IGBT为N沟道TI-IGBT或P沟道TI-IGBT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410133404.8A CN104979378B (zh) | 2014-04-03 | 2014-04-03 | 半导体器件的集电极结构及ti-igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410133404.8A CN104979378B (zh) | 2014-04-03 | 2014-04-03 | 半导体器件的集电极结构及ti-igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104979378A CN104979378A (zh) | 2015-10-14 |
| CN104979378B true CN104979378B (zh) | 2020-01-31 |
Family
ID=54275718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410133404.8A Active CN104979378B (zh) | 2014-04-03 | 2014-04-03 | 半导体器件的集电极结构及ti-igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104979378B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
| CN103872110A (zh) * | 2012-12-07 | 2014-06-18 | 中国科学院微电子研究所 | 逆导型igbt的背面结构及其制备方法 |
-
2014
- 2014-04-03 CN CN201410133404.8A patent/CN104979378B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
| CN103872110A (zh) * | 2012-12-07 | 2014-06-18 | 中国科学院微电子研究所 | 逆导型igbt的背面结构及其制备方法 |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| A snapback suppressed reverse conducting IGBT with oxide trench collector;Huaping Jiang,etal;《IEEE》;20121231;摘要及图1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104979378A (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192978B2 (en) | Semiconductor apparatus | |
| JP6063915B2 (ja) | 逆導通ｉｇｂｔ | |
| US9853024B2 (en) | Semiconductor device | |
| JP7379327B2 (ja) | 半導体デバイス | |
| JP6281548B2 (ja) | 半導体装置 | |
| US20160268181A1 (en) | Semiconductor device | |
| JP6053050B2 (ja) | 逆導通ｉｇｂｔ | |
| JP5865618B2 (ja) | 半導体装置 | |
| JP2007184486A (ja) | 半導体装置 | |
| JP5256357B2 (ja) | 半導体装置 | |
| US10418470B2 (en) | Semiconductor device having IGBT portion and diode portion | |
| JP6471508B2 (ja) | 半導体装置 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US10490655B2 (en) | Insulated gate bipolar transistor (IGBT) with high avalanche withstand | |
| JP2021531665A (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
| JP2018152426A (ja) | 半導体装置 | |
| US20170309704A1 (en) | Semiconductor device and manufacturing method therefor | |
| KR20150051067A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| US20150144994A1 (en) | Power semiconductor device | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| US9252212B2 (en) | Power semiconductor device | |
| CN112614836A (zh) | 一种防护型半导体器件 | |
| US20180182876A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US20150187922A1 (en) | Power semiconductor device | |
| US20200373382A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |