JP6952631B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6952631B2
JP6952631B2 JP2018053122A JP2018053122A JP6952631B2 JP 6952631 B2 JP6952631 B2 JP 6952631B2 JP 2018053122 A JP2018053122 A JP 2018053122A JP 2018053122 A JP2018053122 A JP 2018053122A JP 6952631 B2 JP6952631 B2 JP 6952631B2
Authority
JP
Japan
Prior art keywords
diode
diffusion layer
layer
type diffusion
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018053122A
Other languages
English (en)
Other versions
JP2019165159A (ja
Inventor
憲一 松下
憲一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018053122A priority Critical patent/JP6952631B2/ja
Priority to US16/124,117 priority patent/US10651169B2/en
Publication of JP2019165159A publication Critical patent/JP2019165159A/ja
Priority to US16/844,368 priority patent/US10811406B2/en
Application granted granted Critical
Publication of JP6952631B2 publication Critical patent/JP6952631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
インバータなどの電力変換装置では、ＦＷＤ（Free Wheeling Diode)と呼ばれるダイオード及びＩＧＢＴ(Insulated Gate Bipolar Transistor)が電力用半導体素子として組み合わされて用いられている。ＦＷＤは、ｐ形半導体層からなるアノード層、高抵抗半導体層（以下、活性層）、及びｎ形半導体層からなるカソード層で構成される。インバータなどの電力変換装置にインダクタンスを有する負荷が接続されて電流が流れているときに、ＩＧＢＴがタ−ンオフすると、電流はインダクタンスに並列に接続されているＦＷＤを流れて還流する。この時のＦＷＤでの電力損失（定常損失）を小さくするために、ＦＷＤの順方向電圧降下Ｖｆは低いことが求められる。Ｖｆは活性層中のキャリアが多いほど低くなる。
次に一定時間経過後にＩＧＢＴがタ−ンオンすると、ＦＷＤを流れていた還流電流は減少しタ−ンオフする。この時、スイッチング損失を少なくするためにはスイッチング時間が短い方が好ましいが、ＦＷＤを短い時間でスイッチングするには、活性層中のキャリアを短い時間で排出する必要があり、そのための電流（逆回復電流）が大きくなることによる損失は増える。
逆回復電流が小さいダイオ−ドとしてＭＰＳ（Merged P-i-N/Schottky）ダイオードがある。ＭＰＳダイオ−ドは、アノ−ド電極にオ−ミック接続領域とショットキ−接続領域を持ち、ショットキ−接続領域からのホ−ル注入が低いほど逆回復電流が小さくなり、ショットキ−接続領域の不純物濃度を低くする必要がある。しかしながら、ショットキ−接続領域の不純物濃度を低くすると、オフ時に空乏層がアノ−ド電極に達してしまうために、定格の耐圧が得られなくなるという問題がある。
また、耐圧を向上させるには、逆方向電圧印加時にアノード電極側に伸びる空乏層の広がりを抑制するのが望ましく、例えば、アノード領域内にＰ型のストッパ層を設けることが考えられる。しかしながら、ストッパ層を設けると、ストッパ層が電子のバリアになり、活性層にキャリアが蓄積されて逆回復電流が増大してしまう。
このように、耐圧をの確保と逆回復電流の減少との両方を同時に満たすようにするのは容易ではない。
特開２００３−２９８０７２号公報
本発明の一態様は、逆回復電流を減少でき、かつ高耐圧化を実現可能な半導体装置を提供するものである。
本実施形態によれば、第１導電型の第１半導体領域と、
第２導電型の第２半導体領域と、
前記第１半導体領域及び前記第２半導体領域の接合面とは反対側の前記第１半導体領域の一主面上に配置される第１導電層と、
前記接合面とは反対側の前記第２半導体領域の一主面上に配置される第２導電層と、を備え、
前記第１半導体領域は、
第１導電型の第１拡散層と、
前記第１拡散層の一部にそれぞれ離隔して配置され、前記第１拡散層よりも不純物濃度が高い第１導電型の複数の第２拡散層と、
前記第１半導体領域及び前記第２半導体領域に包含ないし接触するようにそれぞれ離隔して配置され、前記第１拡散層よりも不純物濃度が高い第１導電型の複数の第３拡散層と、を有する、半導体装置が提供される。
第１の実施形態による半導体装置の断面図。 第１比較例によるダイオードの断面図。 第２比較例によるダイオードの断面図。 第３比較例によるダイオードの断面図。 図２のダイオードと図３のダイオードの順方向特性を比較する図。 図２のダイオードと図３のダイオードの逆方向特性を比較する図。 図２のダイオードの逆方向電圧印加時の空乏層端を示す図。 図３のダイオードの逆方向電圧印加時の空乏層端を示す図。 図４のダイオードの逆方向電圧印加時の空乏層端を示す図。 図２のダイオードと図４のダイオードの順方向特性を比較する図。 図２のダイオードと図４のダイオードのアノード領域近傍のキャリアプロファイルを比較する図。 図１に示す本実施形態によるダイオードの逆方向電圧印加時の空乏層端を示す図。 図１のダイオードと図２のダイオードの順方向特性を比較する図。 図１のダイオードと図２のダイオードの逆方向特性を比較する図。 図２のダイオードの電子濃度分布を示す図。 図１のダイオードの電子濃度分布を示す図。 図１のダイオードと図２のダイオードのアノード領域近傍のキャリアプロファイルを比較する図。 図１のダイオードと図２のダイオードの逆回復特性を示す図。 第２の実施形態による半導体装置の断面要部を模式的に示す図。
以下、図面を参照して本開示の一実施の形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
さらに、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」、「直交」、「同一」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
（第１の実施形態）
図１は第１の実施形態による半導体装置１の断面図である。図１の半導体装置１は、例えばダイオード２である。図１の半導体装置１は、第１導電型の第１半導体領域３と、第２導電型の第２半導体領域４と、第１導電層５と、第２導電層６を備えている。
第１半導体領域３と第２半導体領域４の接合面は、例えばｐｎ接合面７である。第１半導体領域３は例えばアノード領域１１であり、第１導電型は例えばｐ型である。第２半導体領域４は例えばカソード領域１２であり、第２導電型は例えばｎ型である。
第１導電層５は、第１半導体領域３及び第２半導体領域４の接合面とは反対側の第１半導体領域３の一主面上に配置されている。第１導電層５は、例えばアノード電極１３である。第２導電層６は、第１半導体領域３及び第２半導体領域４の接合面とは反対側の第２半導体領域４の一主面上に配置されている。第２導電層６は、例えばカソード電極１４である。
第１半導体領域３は、第１導電型の第１拡散層８と、第１導電型の複数の第２拡散層９と、第１導電型の複数の第３拡散層１０とを有する。第１導電型の第１拡散層８は、例えば低濃度のｐ- -型拡散層１５である。ｐ- -型拡散層１５の不純物濃度は、ｐ- -型拡散層１５から多数の正孔が注入されないように低く設定されている。
複数の第２拡散層９は、第１拡散層８の一部にそれぞれ離隔して配置され、第１拡散層８よりも不純物濃度が高い領域である。複数の第２拡散層９は、第１半導体領域３の一主面付近に配置されている。複数の第２拡散層９の不純物濃度は、複数の第３拡散層１０の不純物濃度よりも高く設定されている。複数の第２拡散層９は、例えばｐ+型拡散層１６である。ｐ+型拡散層１６は、ｐ- -型拡散層１５に注入される正孔の量を調整するために設けられている。
第１拡散層８の一主面は、第１拡散層８が第１導電層５に接触する箇所と、複数の第２拡散層９が第１導電層５に接触する箇所とを含んでいる。第１拡散層８が第１導電層５に接触する箇所はショットキー接続５ａになっており、複数の第２拡散層９が第１導電層５に接触する箇所はオーミック接続５ｂになっている。
複数の第３拡散層１０は、第１半導体領域３及び第２半導体領域４に包含ないし接触するようにそれぞれ離隔して配置され、第１拡散層８よりも不純物濃度が高い領域である。複数の第３拡散層１０は、例えばｐ型拡散層１７である。ｐ型拡散層１７は、ｐｎ接合面７からの空乏層のアノード領域１１側への広がりを抑制するために設けられている。複数のｐ型拡散層１７の間に隙間を設けることで、カソード領域１２からの電子が隙間を通ってｐ- -型拡散層１５に進入できるようにしている。
個々のｐ型拡散層１７のピッチは、ｐ+型拡散層１６のピッチよりも狭いが、ｐ型拡散層１７のピッチは、ｐ+型拡散層１６のピッチとは無関係に設定される。ここで、ピッチとは、各拡散層の中心位置間の面方向の最短距離である。
第２半導体領域４は、第２導電型の活性層２１と、第２導電型の第４拡散層２２とを有する。第４拡散層２２の一主面は第２導電層６に接触している。第２導電型の活性層２１は、例えばｎ-型基板層２３である。第４拡散層２２は、例えばｎ+型拡散層２４である。
図２は第１比較例によるダイオード２ａの断面図である。図２のダイオード２ａは、アノード領域１１とカソード領域１２とを備えている。アノード領域１１は、ｐ-型拡散層３１と、ｐ-型拡散層３１内に離隔して配置される複数のｐ+型拡散層３２と、これら複数のｐ+型拡散層３２を取り囲んで深くまで配置される複数のｐ型拡散層３３とを有する。カソード領域１２の層構成は図１と同様である。
図３は第２比較例によるダイオード２ｂの断面図である。図３のダイオード２ｂは、図１のダイオード２から複数のｐ型拡散層１７を省略した構造を備えている。図４は第３比較例によるダイオード２ｃの断面図である。図４のダイオード２ｃは、図３のダイオード２ｂのｐｎ接合面７に沿って、一繋がりのｐ型拡散層３４を配置した構造を備えている。図４のダイオード２ｃは、ｐ型拡散層３４に隙間がない点で図１のダイオード２と相違している。
図５は図２のダイオード２ａと図３のダイオード２ｂの順方向特性を比較する図である。図５の横軸はアノード−カソード間の順方向電圧［Ｖ］、縦軸はアノード−カソード間電流［Ａ］である。図示の曲線ｃｂ１は図１のダイオード２の順方向特性、曲線ｃｂ２は図２のダイオード２ａの順方向特性を示している。図５に示すように、ｐ- -型拡散層１５を設けてアノード領域１１を低濃度化することにより、アノード領域１１からの正孔の注入量が減り、順方向電圧は上昇する。これにより、逆回復時間を短縮することができる。
図６は図２のダイオード２ａと図３のダイオード２ｂの逆方向特性を比較する図である。図６の横軸はアノード−カソード間の逆方向電圧［Ｖ］、縦軸はアノード−カソード間電流［Ａ］である。図示の曲線ｃｂ３は図３のダイオード２ｂ、曲線ｃｂ４は図２のダイオード２ａを示している。図６に示すように、アノード領域１１を低濃度化することで、より低い逆方向電圧で降伏してしまう。よって、アノード領域１１を低濃度化しただけでは、耐圧が低下するという問題がある。
図７Ａは図２のダイオード２ａの逆方向電圧印加時の空乏層端を示す図、図７Ｂは図３のダイオード２ｂの逆方向電圧印加時の空乏層端を示す図である。図７Ａ及び図７Ｂの縦軸はダイオード２のアノード電極１３との接触面４１から深さ方向の距離Ｙを示している。縦軸の上端がアノード電極１３との接触面４１である。横軸は、ダイオード２のｐｎ接合面７方向の距離である。図２のダイオード２ａでは、アノード領域１１がｐ-型拡散層３１であり、アノード領域１１内に比較的多くの正孔が存在することから、逆方向電圧印加時に空乏層端４２が接触面４１に到達することはない。一方、図３のダイオード２ｂでは、アノード領域１１が低濃度のｐ- -型拡散層１５であり、アノード領域１１内の正孔の量が少ないことから、逆方向電圧印加時には空乏層端４２が接触面４１にまで到達してしまい、逆方向電流が流れるため、図６の曲線ｃｂ３のように、耐圧が低くなってしまう。
図８Ａは図４のダイオード２ｃの逆方向電圧印加時の空乏層端４２を示す図、図８Ｂは図２のダイオード２ａと図４のダイオード２ｃの順方向特性を比較する図である。図８Ｂの曲線ｃｂ５は図４のダイオード２ｃの順方向特性、曲線ｃｂ６は図２のダイオード２ａの順方向特性を示している。図４のような一繋がりのｐ型拡散層３４をｐｎ接合面７に沿って配置すると、ｐ型拡散層１７よりもアノード領域１１側には空乏層は広がらなくなり、空乏層端４２はｐ型拡散層１７に沿って配置されることになる。したがって、耐圧を高くすることができる。ところが、図４のダイオード２ｃでは、カソード領域１２からの電子がｐ型拡散層３４によってアノード領域１１に流れ出ることができなくなり活性層２１に蓄積し、電荷中性を満たすようにほぼ同量の正孔も活性層２１に蓄積されることから、図８Ｂに示すように、順方向特性は図２のダイオード２ａとあまり変わらなくなる。よって、図４のダイオード２ｃでは、逆回復時間を短縮できないという問題がある。
図９は図２のダイオード２ａと図４のダイオード２ｃのアノード領域１１近傍のキャリアプロファイルを比較する図である。図９の横軸はアノード電極１３との接触面４１から深さ方向の距離Ｙ［μｍ］、縦軸は不純物濃度［ｃｍ-3］である。
図９の曲線ｃｂ８は図４のダイオード２ｃの電子濃度、曲線ｃｂ９は図２のダイオード２ａの電子濃度、曲線ｃｂ１０は図４のダイオード２ｃの不純物濃度、曲線ｃｂ１１は図２のダイオード２ａの不純物濃度である。なお図４のダイオード２ｃは、ｐｎ接合面７に沿って一繋がりのｐ型拡散層３４を有するため、カソード側の電子濃度は曲線ｃｂ９よりも高くなる。
図１０は図１に示す本実施形態によるダイオード２の逆方向電圧印加時の空乏層端４２を示す図である。図１のダイオード２では、ｐｎ接合面７に沿って設けられる複数のｐ型拡散層１７の間に隙間が存在する。この隙間を通って、電子がカソード領域１２のｎ-型拡散層２３からアノード領域１１のｐ- -型拡散層１５に流れる。このため、活性層２１内の電子の量が適切な量となり、電荷中性を保つための正孔の量も適切となる。また、逆方向電圧印加時に空乏層端４２がアノード電極１３に接触するおそれがなくなり、耐圧が向上する。逆方向電圧印加時の空乏層端４２は、図１０に示すように、ｐ型拡散層１７の隙間の箇所では若干アノード電極１３寄りに配置され、ｐ型拡散層１７が存在する箇所ではｐ型拡散層１７に沿って配置される。
図１１は図１のダイオード２と図２のダイオード２ａの順方向特性を比較する図である。図１１の曲線ｃｂ１１は図１のダイオード２の順方向特性、曲線ｃｂ１２は図２のダイオード２ａの順方向特性を示している。曲線ｃｂ１１とｃｂ１２からわかるように、図１のダイオード２では、カソード領域１２であるｎ−型活性層２１に蓄積される正孔の量が図２のダイオード２ａよりも少なくなるため、図１のダイオード２の順方向電圧は図２のダイオード２ａよりも高くなる。これにより、逆回復時間を短縮できる。
図１２は図１のダイオード２と図２のダイオード２ａの逆方向特性を比較する図である。図１２の曲線ｃｂ１３は図１のダイオード２の逆方向特性、曲線ｃｂ１４は図２のダイオード２ａの逆方向特性を示している。逆方向特性は、図１のダイオード２と図２のダイオード２ａとでほとんど変わらない。これにより、図１のダイオード２は、図２のダイオード２ａと同程度の耐圧を持つことがわかる。
図１３Ａは図２のダイオード２ａの電子濃度分布を示す図、図１３Ｂは図１のダイオード２の電子濃度分布を示す図である。図１３Ａと図１３Ｂにおいて、濃淡が薄い箇所ほど電子濃度が高いことを示している。図１３Ｂでは、複数のｐ型拡散層１７の隙間を通って電子がアノード電極１３に向かって進入するため、隙間部分での電子濃度が高くなっている。
図１４は図１のダイオード２と図２のダイオード２ａのアノード領域１１近傍のキャリアプロファイルを比較する図である。図１４中の曲線ｃｂ１５は図１のダイオード２の電子濃度、曲線ｃｂ１６は図２のダイオード２ａの電子濃度、曲線ｃｂ１７は図１のダイオード２の不純物濃度、曲線ｃｂ１８は図２のダイオード２ａの不純物濃度である。
図１４に示すように、カソード領域１２側の電子濃度は図１と図２のダイオード２ａはいずれも同程度であり、図１のダイオード２ではカソード領域１２側に電子濃度が適切な量蓄積される。この点で、図９のプロファイルとは異なる。電子濃度は、複数のｐ型拡散層１７の隙間を通り抜けてｐ- -型拡散層１５に進入した後に低下する。また、複数のｐ型拡散層１７がストッパの役目をするため、ｐ- -型拡散層１５に空乏層は広がらない。
図１５は図１のダイオード２と図２のダイオード２ａの逆回復特性を示す図である。逆回復特性とは、オンしているダイオード２をオフさせたときの電流又は電圧の時間変化を示す特性である。図１５の横軸は時間［ｓｅｃ］、縦軸は電圧［Ｖ］又は電流［Ａ］である。図１５の曲線ｃｂ１９は図１のダイオード２の電流の時間変化、曲線ｃｂ２０は図２のダイオード２ａの電流の時間変化、曲線ｃｂ２１は図１のダイオード２の電圧の時間変化、曲線ｃｂ２２は図２のダイオード２ａの電圧の時間変化を示している。
図１のダイオード２は、図２のダイオード２ａと比べて、カソード領域１２であるｎ−型活性層２１に蓄積される正孔の量が少ないため、図１５に示すように、逆回復時の電流及び電圧のオーバーシュート（アンダーシュート）が小さくなる。よって、図１のダイオード２は、図２のダイオード２ａよりも逆回復特性が優れたものになる。
次に、図１のダイオード２の製造方法について説明する。まず、ｎ-型のベアシリコン基板に、ボロン等のｐ型不純物イオンを注入して熱拡散させることで、ｐ- -型拡散層１５を形成する。次に、ボロン等のｐ型不純物イオンを深い場所まで注入して加熱活性化させることで、複数のｐ型拡散層１７を形成する。その後、ボロン等のｐ型不純物イオンを浅めの場所に注入して複数のｐ+型拡散層１６を形成する。最後にアルミニウム等を材料とする第１導電層５を形成する。このとき、オーミック接続になるか、ショットキー接続になるかは、不純物濃度の差だけで決まる。次に、シリコン基板を裏返して、Ａｓ等のｎ型不純物イオンを注入して熱拡散させることで、ｎ+型拡散層２４を形成し、その後にアルミニウム等を材料とする第２導電層６を形成する。
上述した例では、半導体装置１がダイオード２の例を説明したが、半導体装置１には、ダイオード２以外の種々の半導体素子が混載されていてもよい。例えば、半導体装置１は、ダイオード２とに逆導通型のＩＧＢＴがを混載したものであってもよい。これにより、一つのチップでＩＧＢＴとダイオードの機能を実現でき、しかも、上述したようにダイオードの電気特性を向上できる。
このように、第１の実施形態では、アノード領域１１内に低濃度のｐ- -型拡散層１５を設けるとともに、ｐｎ接合面７に沿って複数のｐ型拡散層１７をそれぞれ離隔して配置するため、カソード領域１２の電子がｐ型拡散層１７の隙間を通ってｐ- -型拡散層１５に進入できるようになり、ｎ−型活性層２１に正孔が溜まらなくなるため、逆回復特性が向上する。また、複数のｐ型拡散層１７を設けることで、逆方向電圧印加時の空乏層端４２がアノード電極１３に到達しなくなり、逆方向電圧印加時のダイオード２の耐圧を向上できる。以上より、図１のダイオード２によれば、逆回復特性と耐圧の両方を向上できる。
（第２の実施形態）
図１のダイオード２におけるｐ+型拡散層１６は、ｐ- -型拡散層１５内の正孔の量を調整するために設けられている。また、ｐ- -型拡散層１５に包含ないし接触するように配置される複数のｐ型拡散層１７のピッチは、カソード領域１２からアノード領域１１に進入する電子の量によって調整される。このように、ｐ+型拡散層１６のピッチとｐ型拡散層１７のピッチは、それぞれ異なる条件で最適化されるため、ダイオード２の面内（図１に示す断面内）でのｐ+型拡散層１６とｐ型拡散層１７との距離は相関性がなく、場所によって異なっている。ｐ+型拡散層１６とｐ型拡散層１７との距離が断面内の場所により変動すると、断面内の電流密度が場所により変動してしまう。ダイオード２のアノード電極１３とカソード電極１４間を流れる電流は、すべての断面を流れる電流を積分した値となるため、個々の断面で電流密度が場所により変動しても、すべての断面を合わせたアノード電極１３とカソード電極１４間での電流密度は一様になる。
しかしながら、個々の断面では、場所により電流密度が変動するため、各断面内で電流密度が大きい場所と小さい場所が存在する。電流密度が大きい場所ほどダイオード２の劣化が進むため、電流密度に面内ばらつきがあると、ダイオード２が壊れやすくなる。すなわち、ダイオード２の寿命が短くなる。このような背景から、第２の実施形態は、ダイオード２の電流密度の面内ばらつきをなくすものである。
図１６は第２の実施形態による半導体装置１の断面要部を模式的に示す図である。図１６の半導体装置１は例えばダイオード２である。図１６のダイオード２は、図１のダイオード２と比べて、ｐ+型拡散層１６の配置方向が９０度異なる点で相違しており、それ以外の構造は図１のダイオード２と同様である。図１６では、１つのｐ+型拡散層１６を図示しているが、実際には、図１と同様に、図１６のＺ方向に所定のピッチで複数個のｐ+型拡散層１６が配置されている。第１の実施形態と同様に、ｐ+型拡散層１６のピッチを制御することにより、アノード領域１１であるｐ- -型拡散層１５内に注入される正孔の量を調整できる。
図１６のＸＹ方向の断面でのｐ+型拡散層１６とｐ型拡散層１７との距離は、同じ断面内のどの場所でも同一である。よって、図１６のダイオード２では、断面内での電流密度は、場所によらず常に一定である。したがって、電流密度の面内ばらつきが生じなくなり、図１のダイオード２よりも、寿命を延ばすことができる。
なお、理想的には、ｐ+型拡散層１６の長手方向を、複数のｐ型拡散層１７の長手方向とは９０度異なる方向に配置するのが望ましいが、ｐ+型拡散層１６の長手方向を複数のｐ型拡散層１７の長手方向から交差する方向に配置すれば、両者が同一方向に配置される場合よりも、電流密度の面内ばらつきを抑制できるため、必ずしもｐ+型拡散層１６の長手方向と複数のｐ型拡散層１７の長手方向とが直交している必要はない。
このように、第２の実施形態では、ｐ+型拡散層１６の長手方向を複数のｐ型拡散層１７の長手方向と交差する方向に配置するため、ダイオード２の面内での電流密度の場所によるばらつきを抑制でき、電流密度が他よりも高い場所が生じなくなることから、ダイオード２の長寿命化を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、２ ダイオード、３ 第１半導体領域、４ 第２半導体領域、５ 第１導電層、６ 第２導電層、７ ｐｎ接合面、１１ アノード領域、１２ カソード領域、１３ アノード電極、１４ カソード電極、１５ ｐ- -型拡散層、１６ ｐ+型拡散層、１７ ｐ型拡散層、２１ 活性層、２２ 第４拡散層、２３ ｎ-型拡散層、２４ ｎ+型拡散層、３１ ｐ-型拡散層、３２ ｐ+型拡散層、３３ ｐ型拡散層

Claims (6)

  1. 第１導電型の第１半導体領域と、
    第２導電型の第２半導体領域と、
    前記第１半導体領域及び前記第２半導体領域の接合面とは反対側の前記第１半導体領域の一主面上に配置される第１導電層と、
    前記接合面とは反対側の前記第２半導体領域の一主面上に配置される第２導電層と、を備え、
    前記第１半導体領域は、
    前記第１導電層にショットキー接続する第１導電型の第１拡散層と、
    前記第１拡散層の一部にそれぞれ離隔して配置され、前記第１拡散層よりも不純物濃度が高い第１導電型の複数の第２拡散層と、
    前記第１半導体領域及び前記第２半導体領域に包含ないし接触するようにそれぞれ離隔して配置され、前記第１拡散層よりも不純物濃度が高い第１導電型の複数の第３拡散層と、を有する半導体装置。
  2. 前記第２拡散層の不純物濃度は、前記第３拡散層の不純物濃度よりも高い、請求項１に記載の半導体装置。
  3. 前記複数の第３拡散層は、前記第１半導体領域及び前記第２半導体領域に逆方向電圧を印加したときに前記接合面付近に生じる空乏層の前記第１半導体領域への広がりを阻止する、請求項１又は２に記載の半導体装置。
  4. 前記複数の第２拡散層の長手方向は、前記複数の第３拡散層の長手方向に交差する方向に配置される、請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記第１拡散層及び前記第２拡散層は、前記第１導電層に電気的に接続される、請求項１乃至４のいずれか一項に記載の半導体装置。
  6. ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域を更に有する請求項１乃至５のいずれか一項に記載の半導体装置。
JP2018053122A 2018-03-20 2018-03-20 半導体装置 Active JP6952631B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018053122A JP6952631B2 (ja) 2018-03-20 2018-03-20 半導体装置
US16/124,117 US10651169B2 (en) 2018-03-20 2018-09-06 Semiconductor device and diode
US16/844,368 US10811406B2 (en) 2018-03-20 2020-04-09 Semiconductor device and diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018053122A JP6952631B2 (ja) 2018-03-20 2018-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019165159A JP2019165159A (ja) 2019-09-26
JP6952631B2 true JP6952631B2 (ja) 2021-10-20

Family

ID=67984529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018053122A Active JP6952631B2 (ja) 2018-03-20 2018-03-20 半導体装置

Country Status (2)

Country Link
US (2) US10651169B2 (ja)
JP (1) JP6952631B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418376A (en) * 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
JPH0855978A (ja) * 1994-06-09 1996-02-27 Ngk Insulators Ltd 半導体装置およびその製造方法
JP4119148B2 (ja) 2002-04-02 2008-07-16 株式会社東芝 ダイオード
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
US20150318385A1 (en) * 2012-12-05 2015-11-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2014154849A (ja) 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
US9786753B2 (en) * 2015-07-13 2017-10-10 Diodes Incorporated Self-aligned dual trench device
JP6217700B2 (ja) * 2015-07-21 2017-10-25 トヨタ自動車株式会社 ダイオード
JP6588774B2 (ja) 2015-09-02 2019-10-09 株式会社東芝 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
US9876011B2 (en) 2015-11-20 2018-01-23 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2019165159A (ja) 2019-09-26
US20200235093A1 (en) 2020-07-23
US10651169B2 (en) 2020-05-12
US10811406B2 (en) 2020-10-20
US20190296009A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
JP4980126B2 (ja) フリーホイールダイオードとを有する回路装置
US9202940B2 (en) Semiconductor device
JP2014063980A (ja) 半導体装置
US9508870B2 (en) Diode
US10304969B2 (en) Semiconductor device
KR20110094066A (ko) 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법
EP1713128B1 (en) IGBT and electric power conversion device using it
JP6694375B2 (ja) 半導体装置
WO2016185526A1 (ja) パワー半導体素子およびそれを用いるパワー半導体モジュール
CN104916663A (zh) 半导体装置
US9613951B2 (en) Semiconductor device with diode
US10186571B2 (en) Power semiconductor device and method therefor
TW201537750A (zh) 半導體裝置
JP2019075502A (ja) 半導体装置
JP6952631B2 (ja) 半導体装置
JPH05226638A (ja) 半導体装置
JP6804379B2 (ja) 半導体装置
US6388306B1 (en) Semiconductor device with rapid reverse recovery characteristic
JP2022009745A (ja) 半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
JP6313500B2 (ja) 半導体装置
KR102406294B1 (ko) 우수한 스냅백 특성을 갖는 게이트 접지 및 4h-sic 횡형 igbt 기반의 정전기 방전 보호소자
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JP7280213B2 (ja) 半導体装置
JP6561496B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R150 Certificate of patent or registration of utility model

Ref document number: 6952631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150