JP2020113709A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020113709A
JP2020113709A JP2019005484A JP2019005484A JP2020113709A JP 2020113709 A JP2020113709 A JP 2020113709A JP 2019005484 A JP2019005484 A JP 2019005484A JP 2019005484 A JP2019005484 A JP 2019005484A JP 2020113709 A JP2020113709 A JP 2020113709A
Authority
JP
Japan
Prior art keywords
cell region
sense
main
region
body layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019005484A
Other languages
English (en)
Other versions
JP2020113709A5 (ja
JP7092044B2 (ja
Inventor
勇志 萩野
Yuji Hagino
勇志 萩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019005484A priority Critical patent/JP7092044B2/ja
Priority to CN202080009119.9A priority patent/CN113302732B/zh
Priority to PCT/JP2020/000489 priority patent/WO2020149211A1/ja
Publication of JP2020113709A publication Critical patent/JP2020113709A/ja
Publication of JP2020113709A5 publication Critical patent/JP2020113709A5/ja
Priority to US17/373,869 priority patent/US11923452B2/en
Application granted granted Critical
Publication of JP7092044B2 publication Critical patent/JP7092044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】メインセル領域に流れる電流の検出精度の向上を図ることができる半導体装置を提供する。【解決手段】ドリフト層１２とボディ層１３との積層方向から視たとき、一方向において、メインコンタクトトレンチ１９ｍおよびメインセル領域Ｒｍに形成された第１不純物領域１４がメイン上部電極２２ｍよりセンス上部電極２２ｓ側に突出するようにし、センスコンタクトトレンチ１９ｓおよびセンスセル領域Ｒｓに形成された第１不純物領域１４がセンス上部電極２２ｓよりメイン上部電極２２ｍ側に突出するようにする。【選択図】図２

Description

本発明は、メインセル領域およびセンスセル領域を有する半導体装置に関するものである。
従来より、メインセル領域およびセンスセル領域を有する半導体装置が提案されている。具体的には、このような半導体装置では、メインセル領域およびセンスセル領域は、同じスイッチング素子が形成されていると共に所定の面積比となるように形成されている。なお、スイッチング素子としては、例えば、縦型のＭＯＳＦＥＴ（metal 0xide semiconductor field effect transistorの略）が形成される。そして、メインセル領域に流れる電流およびセンスセル領域に流れる電流は、面積比に依存する。このため、メインセル領域に流れる電流は、センスセル領域に流れる電流および面積比によって検出される。
しかしながら、このような半導体装置では、電流が半導体装置の面方向に広がる際の拡がり抵抗により、メインセル領域に流れる電流とセンスセル領域に流れる電流との電流比と面積比とが異なる場合がある。このため、例えば、特許文献１には、メインセル領域およびセンスセル領域に縦型のＭＯＳＦＥＴが形成され、下部電極が共通とされた半導体装置において、メインセル領域の上部電極とセンスセル領域の上部電極とを近接させて配置することが提案されている。これによれば、メインセル領域の上部電極とセンスセル領域の上部電極とが離れている場合と比較して、電流が広がり難くなる。したがって、メインセル領域に流れる電流とセンスセル領域に流れる電流との電流比が面積比と異なり難くなり、メインセル領域に流れる電流の検出精度が低下することを抑制できる。
米国特許第８９２８０６６号明細書
しかしながら、本発明者らが検討したところ、上記特許文献１における半導体装置においても、電流の拡がりを抑制することが不十分であり、未だ改善の余地があることが確認された。つまり、メインセル領域に流れる電流の検出精度は、未だ改善の余地があることが確認された。
本発明は上記点に鑑み、メインセル領域に流れる電流の検出精度の向上を図ることができる半導体装置を提供することを目的とする。
上記目的を達成するための請求項１の半導体装置では、メインセル領域（Ｒｍ）およびセンスセル領域（Ｒｓ）に同じ半導体スイッチング素子がそれぞれ形成されており、半導体スイッチング素子は、第１導電型のドリフト層（１２）と、ドリフト層上に形成された第２導電型のボディ層（１３）と、ボディ層の表層部に形成され、ドリフト層より高不純物濃度とされた第１導電型の第１不純物領域（１４）と、第１不純物領域とドリフト層との間に挟まれたボディ層の表面に配置されたゲート絶縁膜（１６）と、ゲート絶縁膜上に配置されたゲート電極（１７）と、ドリフト層を挟んでボディ層と反対側に形成され、ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の第２不純物領域（１１）と、第１不純物領域およびボディ層と電気的に接続される第１電極（２２ｍ、２２ｓ）と、第２不純物領域と電気的に接続される第２電極（２４）と、を備えている。そして、メインセル領域には、一方向に沿って延設されると共に第１不純物領域およびボディ層を露出させるメインコンタクトトレンチ（１９ｍ）が形成され、センスセル領域には、一方向に沿って延設されると共に第１不純物領域およびボディ層を露出させ、メインコンタクトトレンチと分離されているセンスコンタクトトレンチ（１９ｓ）が形成され、メインコンタクトトレンチおよびセンスコンタクトトレンチには、第１不純物領域およびボディ層と電気的に接続される接続電極（２０）が配置され、第１電極は、メインコンタクトトレンチに配置された接続電極と接続されるメイン上部電極（１９ｍ）と、センスコンタクトトレンチに配置された接続電極と接続され、メイン上部電極と分離されたセンス上部電極（１９ｓ）と、を有し、ドリフト層とボディ層との積層方向から視たとき、一方向において、メインコンタクトトレンチおよびメインセル領域に形成された第１不純物領域は、メイン上部電極よりセンス上部電極側に突出しており、センスコンタクトトレンチおよびセンスセル領域に形成された第１不純物領域は、センス上部電極よりメイン上部電極側に突出している。
これによれば、メイン上部電極とセンス上部電極との間隔より、メインセル領域に形成された第１不純物領域とセンスセル領域に形成された第１不純物領域との間隔を短くできる。つまり、メインセル領域およびセンスセル領域をより近接して配置することができる。このため、電流が半導体装置の面方向に広がることを抑制できる。したがって、メインセル領域に流れる電流とセンスセル領域に流れる電流との電流比が面積比に対して異なり難くなる。これにより、メインセル領域を流れる電流の検出精度が低下することを抑制できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の平面模式図である。 図１中の領域IIを拡大した平面模式図である。 図２中のIII−III線に沿った断面図である。 図２中のIV−IV線に沿った断面図である。 図２中のV−V線に沿った断面図である。 コンタクトトレンチに対するソース領域の突出長さと、立ち上がり電圧および折れ曲がり電流との関係を調べた実験結果を示す図である。 第２実施形態における半導体装置の断面図である。 第３実施形態における半導体装置の断面図である。 第４実施形態における半導体装置の平面模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態の半導体装置は、図１に示されるように、メインセル領域Ｒｍ、センスセル領域Ｒｓ、中間領域Ｒｃ、周辺領域Ｒｐを有している。そして、半導体装置は、センスセル領域Ｒｓが中間領域Ｒｃを介してメインセル領域Ｒｍに囲まれると共に、メインセル領域Ｒｍが周辺領域Ｒｐに囲まれる構成とされている。
以下、メインセル領域Ｒｍおよびセンスセル領域Ｒｓの構成について、図２〜図５を参照しつつ説明する。なお、本実施形態では、メインセル領域Ｒｍおよびセンスセル領域Ｒｓには、同様の構造のｎチャネルタイプの縦型ＭＯＳＦＥＴが備えられている。つまり、図３の断面図は、センスセル領域Ｒｓの断面図であるが、メインセル領域Ｒｍの断面図も同様となる。
また、メインセル領域Ｒｍおよびセンスセル領域Ｒｓは、所定の面積比となるように形成されている。そして、本実施形態の半導体装置は、メインセル領域Ｒｍに流れる電流は、センスセル領域Ｒｓに流れる電流を検出し、検出したセンスセル領域Ｒｓの電流および面積比によって検出（すなわち、算出）される。
半導体装置は、ｎ＋型のシリコン基板で構成されるドレイン層１１を有する半導体基板１０を備えている。そして、ドレイン層１１上には、ドレイン層１１よりも低不純物濃度とされたｎ−型のドリフト層１２が配置されている。ドリフト層１２上には、比較的不純物濃度が低く設定されたｐ型のボディ層１３が形成されている。ボディ層１３の表層部には、ドリフト層１２よりも不純物濃度が高濃度とされたソース領域１４が備えられている。なお、本実施形態では、ドレイン層１１が第２不純物領域に相当し、ソース領域１４が第１不純物領域に相当する。
そして、半導体基板１０には、ソース領域１４およびボディ層１３を貫通してドリフト層１２に達するようにゲートトレンチ１５が形成されている。このゲートトレンチ１５は、内壁面を覆うようにゲート絶縁膜１６が形成されていると共にゲート絶縁膜１６を介してゲートトレンチ１５内にドープトＰｏｌｙ−Ｓｉによって構成されたゲート電極１７が埋め込まれている。これにより、トレンチゲート構造が形成されている。本実施形態では、図２に示されるように、ゲートトレンチ１５は、図中の紙面左右方向を長手方向とし、複数本がストライプ状態となるように形成されている。また、ゲートトレンチ１５は、メインセル領域Ｒｍに形成されている部分とセンスセル領域Ｒｓに形成されている部分とが繋がった状態となるように構成されている。つまり、ゲートトレンチ１５は、メインセル領域Ｒｍから中間領域Ｒｃを介してセンスセル領域Ｒｓまで延設されている。
なお、図２は、断面図ではないが、理解をし易くするため、ゲート電極１７および後述する接続電極２０にハッチングを施してある。また、図２では、ゲートトレンチ１５に配置されるゲート絶縁膜１６や、後述する層間絶縁膜１８、２１等を省略して示してある。
そして、本実施形態では、ソース領域１４は、メインセル領域Ｒｍおよびセンスセル領域Ｒｓに形成されており、中間領域Ｒｃには形成されていない。つまり、本実施形態では、ソース領域１４が形成されている部分がメインセル領域Ｒｍまたはセンスセル領域Ｒｓとされており、ソース領域１４が形成されていない部分が中間領域Ｒｃとされている。言い換えると、本実施形態では、ソース領域１４が形成されているか否かによって領域が区画されている。
半導体基板１０上には、酸化膜等で構成される第１層間絶縁膜１８が形成されている。そして、第１層間絶縁膜１８およびソース領域１４を貫通してボディ層１３に達するようにコンタクトトレンチ１９ｍ、１９ｓが形成されている。これにより、ソース領域１４は、コンタクトトレンチ１９ｍ、１９ｓの側面から露出し、ボディ層１３は、コンタクトトレンチ１９ｍ、１９ｓの底部から露出している。
本実施形態では、コンタクトトレンチ１９ｍ、１９ｓは、センスセル領域Ｒｓおよびメインセル領域Ｒｍにおいて、隣合うゲートトレンチ１５の間にゲートトレンチ１５の延設方向に沿って形成されている。つまり、コンタクトトレンチ１９ｍ、１９ｓは、長手方向がゲートトレンチ１５の長手方向と平行とされている。
但し、コンタクトトレンチ１９ｍ、１９ｓは、センスセル領域Ｒｓに形成された部分とメインセル領域Ｒｍに形成された部分とが分離されるように形成されている。以下では、メインセル領域Ｒｍに形成されたコンタクトトレンチ１９ｍをメインコンタクトトレンチ１９ｍと称し、センスセル領域Ｒｓに形成されたコンタクトトレンチ１９ｓをセンスコンタクトトレンチ１９ｓとも称する。
そして、メインコンタクトトレンチ１９ｍおよびセンスコンタクトトレンチ１９ｓには、それぞれ接続電極２０が埋め込まれている。なお、本実施形態では、接続電極２０として、タングステンが埋め込まれている。
また、半導体基板１０上には、メインセル領域Ｒｍおよびセンスセル領域Ｒｓに形成された接続電極２０の一部を露出させるコンタクトホール２１ａが形成された第２層間絶縁膜２１が形成されている。なお、第２層間絶縁膜２１は、酸化膜等で構成されている。
そして、コンタクトホール２１ａを通じて接続電極２０と電気的に接続されるように、メインセル領域Ｒｍにメイン上部電極２２ｍが形成され、センスセル領域Ｒｓにセンス上部電極２２ｓが形成されている。
本実施形態では、メイン上部電極２２ｍは、図２に示されるように、一部が切り欠かれた四角枠体形状で構成されている。センス上部電極２２ｓは、四角形状とされており、メイン上部電極２２ｍに囲まれるように配置されている。そして、センス上部電極２２ｓのうちの一辺は、引出配線２３ｓに接続され、メイン上部電極２２ｍに形成された切り欠きを通って、メインセル領域Ｒｍの外側まで引き出されている。また、特に図示しないが、図１中の周辺領域Ｒｐには、メイン上部電極２２ｍと接続されるパッド部が形成されていると共に、センス上部電極２２ｓと接続されるパッド部が形成されている。なお、本実施形態では、メイン上部電極２２ｍおよびセンス上部電極２２ｓが第１電極に相当している。
半導体基板１０の裏面側には、ドレイン電極に相当する下部電極２４が形成されている。なお、下部電極２４は、半導体基板１０の裏面の全体的に形成されており、メインセル領域Ｒｍおよびセンスセル領域Ｒｓにおいて共通とされている。なお、本実施形態では、下部電極２４が第２電極に相当している。
以上が本実施形態における半導体装置の基本的な構成である。そして、このような半導体装置は、ゲート電極１７に所定の電圧が印加されることにより、ボディ層１３に反転層が形成されて電流が流れる。なお、本実施形態では、ｎ−型、ｎ＋型が第１導電型に相当し、ｐ型が第２導電型に相当している。
次に、本実施形態におけるメイン上部電極２２ｍ、メインコンタクトトレンチ１９ｍ、およびメインセル領域Ｒｍに形成されたソース領域１４の位置関係について説明する。また、センス上部電極２２ｓ、センスコンタクトトレンチ１９ｓ、センスセル領域Ｒｓに形成されたソース領域１４の関係について説明する。なお、以下では、半導体基板１０の面方向に対する法線方向を単に法線方向とも称する。但し、本実施形態の半導体装置が上記のように構成されているため、法線方向とは、言い換えると、ドリフト層１２とボディ層１３との積層方向と称することもできる。
本実施形態では、図２および図４に示されるように、法線方向から視たとき、メインコンタクトトレンチ１９ｍは、長手方向において、メイン上部電極２２ｍから突出するように形成されている。具体的には、法線方向から視たとき、メインコンタクトトレンチ１９ｍは、メイン上部電極２２ｍよりもセンスセル領域Ｒｓ側に突出するように形成されている。同様に、法線方向から視たとき、センスコンタクトトレンチ１９ｓは、長手方向において、センス上部電極２２ｓから突出するように形成されている。具体的には、法線方向から視たとき、センスコンタクトトレンチ１９ｓは、センス上部電極２２ｓよりもメインセル領域Ｒｍ側に突出するように形成されている。
また、図２および図５に示されるように、法線方向から視たとき、メインセル領域Ｒｍに形成されたソース領域１４は、長手方向において、メイン上部電極２２ｍから突出するように形成されている。具体的には、法線方向から視たとき、メインセル領域Ｒｍに形成されたソース領域１４は、メイン上部電極２２ｍよりもセンスセル領域Ｒｓ側に突出するように形成されている。同様に、法線方向から視たとき、センスセル領域Ｒｓに形成されたソース領域１４は、長手方向において、センス上部電極２２ｓから突出するように形成されている。具体的には、法線方向から視たとき、センスセル領域Ｒｓに形成されたソース領域１４は、センス上部電極２２ｓよりもメインセル領域Ｒｍ側に突出するように形成されている。
但し、本実施形態では、メインコンタクトトレンチ１９ｍは、メインセル領域Ｒｍに形成されたソース領域１４よりも突出するように形成されている。同様に、センスコンタクトトレンチ１９ｓは、センスセル領域Ｒｓに形成されたソース領域１４よりも突出するように形成されている。
以上説明したように、本実施形態では、メインコンタクトトレンチ１９ｍおよびメインセル領域Ｒｍに形成されたソース領域１４は、長手方向において、メイン上部電極２２ｍよりセンスセル領域Ｒｓ側に突出するように形成されている。また、センスコンタクトトレンチ１９ｓおよびセンスセル領域Ｒｓに形成されたソース領域１４は、長手方向において、センス上部電極２２ｓよりメインセル領域Ｒｍ側に突出するように形成されている。このため、本実施形態によれば、メイン上部電極２２ｍとセンス上部電極２２ｓとの間隔より、メインセル領域Ｒｍに形成されたソース領域１４とセンスセル領域Ｒｓに形成されたソース領域１４との間隔を短くできる。つまり、メインセル領域Ｒｍおよびセンスセル領域Ｒｓをより近接して配置することができる。このため、電流が半導体基板１０の面方向に広がることを抑制できる。したがって、メインセル領域Ｒｍに流れる電流とセンスセル領域Ｒｓに流れる電流との電流比が面積比に対して異なり難くなる。これにより、メインセル領域Ｒｍを流れる電流の検出精度が低下することを抑制できる。
また、本実施形態では、長手方向において、メインコンタクトトレンチ１９ｍは、メインセル領域Ｒｍに形成されたソース領域１４よりもセンスセル領域Ｒｓ側に突出するように形成されている。同様に、センスコンタクトトレンチ１９ｓは、センスセル領域Ｒｓに形成されたソース領域１４よりもメインセル領域Ｒｍ側に突出するように形成されている。このため、図６に示されるように、ｎ型のソース領域１４、ｐ型のボディ層１３、ｎ型のドリフト層１２で構成される寄生トランジスタが作動することを抑制できる。
なお、図６において、立ち上がり電圧とは、半導体装置に電流が流れ始めた直後の電圧を示しており、大きくなるほど寄生トランジスタが作動し難くなることを示している。また、図６において、折れ曲がり電流とは、半導体装置に電流が流れ始めた際に当該半導体装置に流し得る電流を示しており、大きくなるほど寄生トランジスタが作動し難くなることを示している。そして、図６において、コンタクトトレンチに対するソース領域の突出長さとは、正の値であればソース領域１４の方がコンタクトトレンチ１９ｓよりも突出していることを示し、負の値であればソース領域１４よりもコンタクトトレンチ１９ｓの方が突出していることを示している。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ボディ層１３の構成を変更したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図７に示されるように、センスセル領域Ｒｓに形成されているボディ層１３と、メインセル領域Ｒｍに形成されているボディ層１３とは、分断された状態となっている。そして、センスセル領域Ｒｓに形成されているボディ層１３とメインセル領域Ｒｍに形成されているボディ層１３との間には、ドリフト層１２が配置された状態となっている。つまり、中間領域Ｒｃには、ボディ層１３が形成されていない部分が存在している。なお、中間領域Ｒｃのうちのボディ層１３が形成されていない部分は、センスセル領域Ｒｓを囲んで一周するように構成されている。また、図７は、図２中のV−V断面に相当している。
以上説明したように、本実施形態では、センスセル領域Ｒｓに形成されているボディ層１３と、メインセル領域Ｒｍに形成されているボディ層１３とが分断されて構成されている。このため、中間領域Ｒｃでは、ＭＯＳＦＥＴとして動作し難くなる部分が形成され、当該部分には電流が流れない。このため、電流が半導体基板１０の面方向に拡散することを抑制でき、さらに検出精度の向上を図ることができる。
なお、メインセル領域Ｒｍのボディ層１３は、ソース領域１４よりセンスセル領域Ｒｓ側まで形成されていれば、メインコンタクトトレンチ１９ｍとの位置関係は適宜変更可能である。すなわち、メインセル領域Ｒｍのボディ層１３は、メインコンタクトトレンチ１９ｍよりセンスセル領域Ｒｓまで形成されるようにしてもよいし、メインコンタクトトレンチ１９ｍの方がセンスセル領域Ｒｓ側まで形成されるようにしてもよい。同様に、センスセル領域Ｒｓのボディ層１３は、ソース領域１４よりメインセル領域Ｒｍ側まで形成されていれば、センスコンタクトトレンチ１９ｓとの位置関係は適宜変更可能である。すなわち、センスセル領域Ｒｓのボディ層１３は、センスコンタクトトレンチ１９ｓよりメインセル領域Ｒｍまで形成されるようにしてもよいし、センスコンタクトトレンチ１９ｓの方がメインセル領域Ｒｍ側まで形成されるようにしてもよい。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対し、ボディ層１３の構成を変更したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図８に示されるように、センスセル領域Ｒｓに形成されているボディ層１３と、メインセル領域Ｒｍに形成されているボディ層１３とは、中間領域Ｒｃに形成された分離層２５によって分離されている。本実施形態では、分離層２５は、ボディ層１３よりも高不純物濃度とされたＰ＋型の領域で構成されている。なお、分離層２５は、センスセル領域Ｒｓを囲んで一周するように構成されている。また、図８は、図２中のV−V断面に相当している。
このような半導体装置としても、分離層２５が形成された部分に電流が流れ難くなるため、上記第２実施形態と同様の効果を得ることができる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、メインセル領域Ｒｍおよびセンスセル領域Ｒｍの平面形状を変更したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図９に示されるように、法線方向から視たとき、センスセル領域Ｒｓは、略円状とされている。そして、メインセル領域Ｒｍは、センスセル領域Ｒｓにおける外縁部との間隔が当該センスセル領域Ｒｓの外周の周方向に沿って一定となるように形成されている。なお、法線方向から視たとき、センス上部電極２２ｓは、略円状とされており、メイン上部電極２２ｍは、一部が切り欠かれた円枠体形状で構成されている。そして、センス上部電極２２ｓは、上記第１実施形態と同様に、メイン上部電極２２ｍに形成された切り欠きを通って、メインセル領域Ｒｍの外側まで引き出されている。なお、図９は、図１中の領域IIの拡大図に相当している。
これによれば、メインセル領域Ｒｍとセンスセル領域Ｒｓとの間隔は、センスセル領域Ｒｓの外周に沿って均一とされている。このため、電流の横方向への拡がりの影響が均一的にセンスセル領域Ｒｓに影響することになり、設計をし易くできる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを半導体スイッチング素子の一例として説明した。しかしながら、これは一例を示したに過ぎず、他の構造の半導体スイッチング素子、例えば、ｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴとしてもよい。また、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴ（insulated gate bipolar transistorの略）に対しても上記各実施形態を適用することができる。ＩＧＢＴの場合、ドレイン層１１をｐ型のコレクタ層に変更する以外は、上記各実施形態で説明した縦型のＭＯＳＦＥＴと同様である。さらに、上記各実施形態では、トレンチゲート構造ではなく、プレーナゲート構造の半導体装置に適用することもできる。
また、上記各実施形態を適宜変更するようにしてもよい。例えば、上記第２、第３実施形態に上記第４実施形態を組み合わせるようにしてもよい。
１１ ドレイン層
１２ ドリフト層
１３ ボディ層
１４ ソース領域
１６ ゲート絶縁膜
１７ ゲート電極
１９ｍ メインコンタクトトレンチ
１９ｓ センスコンタクトトレンチ
２２ｍ メイン上部電極
２２ｓ センス下部電極
２４ 下部電極

Claims (6)

  1. メインセル領域（Ｒｍ）およびセンスセル領域（Ｒｓ）に同じ半導体スイッチング素子がそれぞれ形成され、前記センスセル領域の前記半導体スイッチング素子に流れる電流に基づいて前記メインセル領域の前記半導体スイッチング素子に流れる電流が検出される半導体装置であって、
    前記半導体スイッチング素子は、
    第１導電型のドリフト層（１２）と、
    前記ドリフト層上に形成された第２導電型のボディ層（１３）と、
    前記ボディ層の表層部に形成され、前記ドリフト層より高不純物濃度とされた第１導電型の第１不純物領域（１４）と、
    前記第１不純物領域と前記ドリフト層との間に挟まれた前記ボディ層の表面に配置されたゲート絶縁膜（１６）と、
    前記ゲート絶縁膜上に配置されたゲート電極（１７）と、
    前記ドリフト層を挟んで前記ボディ層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の第２不純物領域（１１）と、
    前記第１不純物領域および前記ボディ層と電気的に接続される第１電極（２２ｍ、２２ｓ）と、
    前記第２不純物領域と電気的に接続される第２電極（２４）と、を備え、
    前記メインセル領域には、一方向に沿って延設されると共に前記第１不純物領域および前記ボディ層を露出させるメインコンタクトトレンチ（１９ｍ、１９ｓ）が形成され、
    前記センスセル領域には、前記一方向に沿って延設されると共に前記第１不純物領域および前記ボディ層を露出させ、前記メインコンタクトトレンチと分離されているセンスコンタクトトレンチ（１９ｓ）が形成され、
    前記メインコンタクトトレンチおよび前記センスコンタクトトレンチには、前記第１不純物領域および前記ボディ層と電気的に接続される接続電極（２０）が配置され、
    前記第１電極は、前記メインコンタクトトレンチに配置された前記接続電極と接続されるメイン上部電極（１９ｍ）と、前記センスコンタクトトレンチに配置された前記接続電極と接続され、前記メイン上部電極と分離されたセンス上部電極（１９ｓ）と、を有し、
    前記ドリフト層と前記ボディ層との積層方向から視たとき、
    前記一方向において、前記メインコンタクトトレンチおよび前記メインセル領域に形成された前記第１不純物領域は、前記メイン上部電極より前記センス上部電極側に突出しており、前記センスコンタクトトレンチおよび前記センスセル領域に形成された前記第１不純物領域は、前記センス上部電極より前記メイン上部電極側に突出している半導体装置。
  2. 前記積層方向から視たとき、前記一方向において、前記メインコンタクトトレンチは、前記メインセル領域に形成された前記第１不純物領域より前記センス上部電極側に突出しており、前記センスコンタクトトレンチは、前記センスセル領域に形成された前記第１不純物領域より前記メイン上部電極側に突出している請求項１に記載の半導体装置。
  3. 前記メインセル領域に形成されたボディ層と前記センスセル領域に形成されたボディ層とは、分断されている請求項１または２に記載の半導体装置。
  4. 前記メインセル領域に形成されたボディ層と前記センスセル領域に形成されたボディ層との間には、前記ドリフト層が配置されている請求項３に記載の半導体装置。
  5. 前記メインセル領域に形成されたボディ層と前記センスセル領域に形成されたボディ層との間には、前記ボディ層よりも高不純物濃度とされた第２導電型の分離層（２５）が形成されている請求項３に記載の半導体装置。
  6. 前記積層方向から視たとき、
    前記センスセル領域は、円状に形成されており、
    前記メインセル領域は、前記センスセル領域における外縁部との間隔が前記センスセル領域の外周の周方向において一定となるように形成されている請求項１ないし５のいずれか１つに記載の半導体装置。
JP2019005484A 2019-01-16 2019-01-16 半導体装置 Active JP7092044B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019005484A JP7092044B2 (ja) 2019-01-16 2019-01-16 半導体装置
CN202080009119.9A CN113302732B (zh) 2019-01-16 2020-01-09 半导体装置
PCT/JP2020/000489 WO2020149211A1 (ja) 2019-01-16 2020-01-09 半導体装置
US17/373,869 US11923452B2 (en) 2019-01-16 2021-07-13 Semiconductor device having semiconductor switching element in sense cell region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005484A JP7092044B2 (ja) 2019-01-16 2019-01-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2020113709A true JP2020113709A (ja) 2020-07-27
JP2020113709A5 JP2020113709A5 (ja) 2021-04-22
JP7092044B2 JP7092044B2 (ja) 2022-06-28

Family

ID=71613873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005484A Active JP7092044B2 (ja) 2019-01-16 2019-01-16 半導体装置

Country Status (4)

Country Link
US (1) US11923452B2 (ja)
JP (1) JP7092044B2 (ja)
CN (1) CN113302732B (ja)
WO (1) WO2020149211A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037430A1 (ja) * 2021-09-08 2023-03-16 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078375A (ja) * 2006-09-21 2008-04-03 Denso Corp Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2010238993A (ja) * 2009-03-31 2010-10-21 Toyota Motor Corp 半導体装置
WO2018117238A1 (ja) * 2016-12-21 2018-06-28 株式会社デンソー 半導体装置
JP2018107331A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および過電流保護装置
JP2018121020A (ja) * 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US8411471B2 (en) * 2010-06-18 2013-04-02 Infineon Technologies Ag Electronic circuit and semiconductor arrangement with a load, a sense and a start-up transistor
WO2014013618A1 (ja) * 2012-07-20 2014-01-23 三菱電機株式会社 半導体装置及びその製造方法
US8928066B2 (en) 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
JP6693438B2 (ja) 2017-02-15 2020-05-13 株式会社デンソー 半導体装置
JP7184049B2 (ja) * 2017-11-30 2022-12-06 住友電気工業株式会社 ゲート絶縁型トランジスタ
JP6828697B2 (ja) * 2018-02-06 2021-02-10 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体装置およびｉｉｉ族窒化物半導体基板の製造方法
US10600905B1 (en) * 2018-09-11 2020-03-24 Semiconductor Components Industries, Llc Trench MOSFET contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078375A (ja) * 2006-09-21 2008-04-03 Denso Corp Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2010238993A (ja) * 2009-03-31 2010-10-21 Toyota Motor Corp 半導体装置
WO2018117238A1 (ja) * 2016-12-21 2018-06-28 株式会社デンソー 半導体装置
JP2018107331A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および過電流保護装置
JP2018121020A (ja) * 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037430A1 (ja) * 2021-09-08 2023-03-16 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2020149211A1 (ja) 2020-07-23
US11923452B2 (en) 2024-03-05
CN113302732A (zh) 2021-08-24
JP7092044B2 (ja) 2022-06-28
CN113302732B (zh) 2023-08-04
US20210343864A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
JP2013149761A (ja) 半導体装置
JP2008085189A (ja) 絶縁ゲート型半導体装置
JP7353925B2 (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
TW201628190A (zh) 半導體裝置
JP2016149502A (ja) 半導体装置および半導体モジュール
WO2022045136A1 (ja) 半導体装置およびその製造方法
JP7127389B2 (ja) 炭化珪素半導体装置
WO2020149211A1 (ja) 半導体装置
US7535075B2 (en) Semiconductor device
JP2018060943A (ja) スイッチング素子
JP6718140B2 (ja) 半導体装置
US20190296149A1 (en) Semiconductor device
CN113614883A (zh) 半导体装置
WO2022045135A1 (ja) 半導体装置
JP2012004466A (ja) 半導体装置
US11621279B2 (en) Semiconductor device having a diode formed in a first trench and a bidirectional zener diode formed in a second trench
JPS6164165A (ja) Ｍｏｓ型電界効果トランジスタ
WO2024161753A1 (ja) 半導体装置
JP2021005692A (ja) 半導体装置
JP2020194949A (ja) 半導体装置
JP2020113709A5 (ja)
JP2018088463A (ja) 半導体装置
WO2020095899A1 (ja) 半導体装置
JP6513932B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R151 Written notification of patent or utility model registration

Ref document number: 7092044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151