JPH09298298A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09298298A JPH09298298A JP8109506A JP10950696A JPH09298298A JP H09298298 A JPH09298298 A JP H09298298A JP 8109506 A JP8109506 A JP 8109506A JP 10950696 A JP10950696 A JP 10950696A JP H09298298 A JPH09298298 A JP H09298298A
- Authority
- JP
- Japan
- Prior art keywords
- region
- current
- substrate
- semiconductor device
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000001514 detection method Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000605 extraction Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 238000009826 distribution Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
能付きのIGBTにおいて、素子の温度特性と耐圧特性
とを両立でき、かつ、主電流と検出電流とのリニアリテ
ィーを改善できるようにすることを最も主要な特徴とす
る。 【解決手段】たとえば、主電流セル領域24および電流
検出セル領域25の端部に、その外側の側面にソース領
域13が形成されていないトレンチゲート18をそれぞ
れ形成する。こうして、P型ベース領域12の間隔はそ
のままで、主電流セル領域24と電流検出セル領域25
との対向するチャネル面の間隔を拡げることで、寄生抵
抗の抵抗値を外部抵抗よりも十分に大きくする。また、
電流検出セル領域25でのベース領域12の直下のキャ
リア分布が主電流セル領域24とほぼ同様になるように
して、両セル領域24,25における動作のアンバラン
スをなくす構成となっている。
Description
チゲート構造を有する縦型MOS(Metal OxideSemicon
ductor )構造の半導体装置に関するもので、特に、複
数の主電流セルと少なくとも1つの電流検出セルとを有
してなる電流検出機能付きのMOS型半導体装置に用い
られるものである。
体装置として、たとえば、トレンチゲート構造を有する
MOSFET(Field Effect Transistor )やIGBT
(Insulated Gate Bipolar Transistor )が開発されて
いる。
流検出機能付きのMOS型半導体装置では、主電極と検
出電極との間に外部抵抗を接続し、その間の電位差を検
出することによって電流検出を行う方法が一般的となっ
ている。
検出機能付きのMOS型半導体装置を、Nチャネル型の
MOSFETを例に示すものである。このMOSFET
においては、たとえば、N型ドリフト領域101の表面
に、P型ベース領域102が選択的に形成されている。
各P型ベース領域102の表面には、N型ソース領域1
03が選択的に設けられている。
ベース領域102の一部をそれぞれ貫通して上記ドリフ
ト領域101に達する深さで溝104が形成され、この
溝104内にゲート絶縁膜105を介して電極材料10
6が埋め込まれて、図示せぬゲート電極に接続される複
数のトレンチゲート107が形成されている。
側には、ドレイン領域となるN型半導体層108が設け
られている。さらに、そのN型半導体層108を介し
て、ドレイン電極109が設けられている。
ようにして設けられた層間絶縁膜110、および、上記
ドリフト領域101の表面を覆うようにして設けられた
層間絶縁膜111を介して、上記P型ベース領域102
の表面上に、主電極(ソース電極)112と電流検出電
極113とがそれぞれ形成されることにより、主電流セ
ル領域(主電流素子)114と電流検出セル領域(電流
検出素子)115とが電気的に分離されて配設されてな
る構成となっている。
ル領域114に対して、少なくとも1つの電流検出セル
領域115が隣接して設けられてなる構成とされてい
る。さて、このような構成のMOSFETにおいては、
通常の電流検出状態であるMOSゲートのチャネルが開
いた状態では、隣接する主電流セル領域114と電流検
出セル領域115とが、N型ドリフト領域101を介し
て接続された状態になっている。
い)に流れるべき電流検出セル領域115側の電流の一
部が、内部の寄生抵抗を介して、主電流セル領域114
に流れ込んでいる。
されるバルク抵抗である。このため、寄生抵抗は温度特
性をもっており、温度が高くなると抵抗値が大きくな
る。したがって、このような構成のMOSFETでは、
温度の上昇にともなって外部抵抗に流れる電流が増加
し、検出電圧(外部抵抗間の電位差)が大きくなるとい
う問題があった。
としては、たとえば、寄生抵抗の抵抗値をあらかじめ外
部抵抗よりも大きくして、寄生抵抗の温度特性による影
響を緩和することが考えられる。
流セル領域114と電流検出セル領域115との間隔を
拡くすることが効果的である。しかしながら、隣接する
主電流セル領域114と電流検出セル領域115とを接
続するN型ドリフト領域101の幅を拡張することによ
って、寄生抵抗の抵抗値を大きくすることは、P型ベー
ス領域102の間隔も拡がるため、そこでの空乏層の曲
率がきつくなって電界を集中させる結果、耐圧の劣化を
招くという欠点がある。
4と電流検出セル領域115との間隔を、相互を電気的
に分離するのに必要な最低限の距離と、耐圧が低下する
限界の距離との間に制御する必要があり、素子の温度特
性と耐圧特性との両方を同時に満足させるのが難しいと
いう問題があった。
ETのみでなく、トレンチゲート構造を有する電流検出
機能付きのIGBTにおいても同様な問題があった。ま
た、トレンチゲート構造を有する電流検出機能付きのI
GBTにおいては、さらに、主電流と検出電流とのリニ
アリティーの悪化が、電流検出の精度を低下させるとい
う問題があった。
検出機能付きのMOS型半導体装置を、Nチャネル型の
IGBTを例に示すものである。このIGBTにおいて
は、たとえば、N型ドリフト領域201の表面に、P型
ベース領域202が選択的に形成されている。各P型ベ
ース領域202の表面には、N型ソース領域203が選
択的に設けられている。
ベース領域202の一部をそれぞれ貫通して上記ドリフ
ト領域201に達する深さで溝204が形成され、この
溝204内にゲート絶縁膜205を介して電極材料20
6が埋め込まれて、図示せぬゲート電極に接続される複
数のトレンチゲート207が形成されている。
側には、コレクタ領域となるP型半導体層208が設け
られている。さらに、そのP型半導体層208を介し
て、コレクタ電極209が設けられている。
ようにして設けられた層間絶縁膜210、および、上記
ドリフト領域201の表面を覆うようにして設けられた
層間絶縁膜211を介して、上記P型ベース領域202
の表面上に、主電極(ソース電極)212と電流検出電
極213とがそれぞれ形成されることにより、主電流セ
ル領域(主電流素子)214と電流検出セル領域(電流
検出素子)215とが電気的に分離されて配設されてな
る構成となっている。
域214に対して、少なくとも1つの電流検出セル領域
215が隣接して設けられてなる構成とされている。さ
て、このような構成の上記IGBTにおいては、各トレ
ンチゲート207間のP型ベース領域202の直下がキ
ャリア蓄積層として機能するようになっており、そこに
蓄積されるキャリアの量によってオン電圧やスイッチン
グ特性が変化する。
ットセルは電流のバランスが崩れてしまっている。これ
は通常のIGBTでは問題とならないレベルだが、この
ようなセルを電流検出セルとして用いるようにした場
合、電流検出セルはセル数が少ないので、セル間の動作
のアンバランスが主電流と検出電流とのリニアリティー
を悪化させ、結果的に電流検出の精度を低下させるとい
う問題があった。
においては、温度特性と耐圧特性との両方を同時に満足
させるのが難しいなど、電流検出の精度が悪いという問
題があった。そこで、この発明は、検出電流の温度特性
や主電流と検出電流とのリニアリティーを改善でき、電
流検出の精度を向上することが可能な半導体装置を提供
することを目的としている。
めに、この発明の半導体装置にあっては、複数の主電流
セルと少なくとも1つの電流検出セルとを同一基板上に
配設してなる、トレンチゲート構造を有する縦型MOS
構造のものにおいて、隣接する前記電流検出セルの端部
と前記主電流セルの端部とに、少なくとも外側面にチャ
ネルが形成されないトレンチゲート電極を設けてなる構
成とされている。
共通の主電極を有する複数の主電流セルと検出電極を有
する少なくとも1つの電流検出セルとを備え、前記各セ
ルが、第1導電型の半導体基板の表面に形成された第2
導電型の第1の領域と、この第1の領域内に選択的に形
成されたいくつかの第1導電型の第2の領域と、この第
2の領域および前記第1の領域の一部をそれぞれ貫通
し、前記半導体基板に達する深さで形成された溝内にゲ
ート絶縁膜を介して設けられた複数のトレンチゲート電
極とから構成されてなる縦型MOS構造のものにおい
て、前記トレンチゲート電極のうち、隣接する両セルの
端部における各トレンチゲート電極の少なくとも対向す
る側面には、前記第2の領域が形成されていない構成と
されている。
化を招いたりすることなしに、寄生抵抗の抵抗値を外部
抵抗の抵抗値よりも十分に大きくでき、しかも、電流検
出セルのベース領域の直下のキャリア分布が主電流セル
でのキャリア分布とほぼ同様となるようにできる。これ
により、素子の温度特性と耐圧特性との両立とともに、
セル間の動作のアンバランスを是正することが可能とな
るものである。
いて図面を参照して説明する。図1は、本発明の実施の
第1の形態にかかる、トレンチゲート構造を有する電流
検出機能付きIGBTの概略構成を示すものである。な
お、同図(a)はNチャネル型のIGBTを例に示す要
部の断面図、同図(b)はIGBTにおける基板表面で
の各領域のパターン配置を示す平面図である。
(第2導電型)の半導体層10上に、耐圧系に応じた不
純物濃度と厚さとを有して設けられたN型ドリフト領域
(第1導電型の半導体基板)11の表面に、所定の深さ
のP型ベース領域(第1の領域)12が選択的に形成さ
れている。各P型ベース領域12の表面には、所定の深
さのN型ソース領域(第2の領域)13が選択的に設け
られている。
ース領域12の一部をそれぞれ貫通して上記ドリフト領
域11に達する深さで溝14が形成され、この溝14内
にゲート絶縁膜15を介して電極材料16が埋め込まれ
て、図示せぬゲート電極に接続される複数のトレンチゲ
ート17が形成されている。
その外側の側面に、上記ソース領域13が形成されてい
ないトレンチゲート18がそれぞれ設けられている。一
方、上記ドリフト領域11の裏面(下面)に設けられ
た、上記半導体層10の他面側にはコレクタ電極19が
設けられている。
覆うようにして設けられた層間絶縁膜20、および、上
記ドリフト領域11の表面を覆うようにして設けられた
層間絶縁膜21を介して、上記ベース領域12および上
記ソース領域13の表面上に、それぞれ取り出し電極と
なる主電極(ソース電極)22と電流検出電極23とが
形成されている。
子)24と電流検出セル領域(電流検出素子)25と
が、上記ベース領域12の相互が電気的に分離されて、
上記ドリフト領域11上に配設されてなる構成となって
いる。
通に接続される複数の主電流セル領域24に対して、少
なくとも1つの電流検出セル領域25が隣接して設けら
れてなる構成とされている。
主電流セル領域24および上記電流検出セル領域25の
端部における各トレンチゲート18の外側の側面にはソ
ース領域13が形成されていないため、主電流セル領域
24と電流検出セル領域25との対向するチャネル面に
はチャネルが形成されない。
出セル領域25とを接続するN型ドリフト領域11の幅
を拡張することなく、実質的に、主電流セル領域24と
電流検出セル領域25との距離を拡張できる。
そのままで、寄生抵抗の抵抗値を外部抵抗よりも十分に
大きくすることが可能となるため、耐圧を劣化させず
に、検出電流の温度特性のみを良好にできる。
ぞれトレンチゲート18を形成することにより、電流検
出セル領域25でのベース領域12の直下のキャリア分
布が主電流セル領域24とほぼ同様になるため、主電流
と検出電流とのリニアリティーを改善することが可能と
なる。
ることなしに、寄生抵抗の抵抗値を外部抵抗の抵抗値よ
りも十分に大きくでき、しかも、電流検出セル領域のベ
ース領域の直下のキャリア分布が主電流セル領域でのキ
ャリア分布とほぼ同様となるようにしている。
セル領域の、各ベース領域の端部に、その外側の側面
に、ソース領域が形成されていないトレンチゲートをそ
れぞれ設けるようにしている。これにより、実質的に両
セル領域間の距離を拡張できるとともに、セル間の動作
のアンバランスを是正することが可能となる。したがっ
て、耐圧の劣化を招くことなく、寄生抵抗の抵抗値を外
部抵抗の抵抗値よりも十分に大きくでき、素子の温度特
性と耐圧特性との両方を同時に満足させることが可能と
なる。また、主電流と検出電流とのリニアリティーを改
善でき、電流検出の精度を大幅に向上できるようになる
ものである。
ソース領域を形成するためのマスクパターンなどを変更
するのみで、従来のIGBTとほぼ同様のプロセスによ
り簡易に製造でき、量産性の確保が容易である。
においては、主電流セル領域および電流検出セル領域の
端部に、その外側の側面にのみ、ソース領域が形成され
ていないトレンチゲートをそれぞれ設けるようにした場
合について説明したが、これに限らず、たとえば図2に
示すように、主電流セル領域24および電流検出セル領
域25の端部に、その側面の両側に、ソース領域が形成
されていないトレンチゲート28を形成するようにして
も良い。
態)の場合、主電流セル領域24と電流検出セル領域2
5との実質的な距離をより拡げることができるため、検
出電流の温度特性に関して、さらなる効果が期待でき
る。
セル領域24および電流検出セル領域25の端部を覆う
ようにして層間絶縁膜31を設け、各ベース領域12の
端部が、上記主電極22および上記電流検出電極23と
直に接続されないようにすることもできる。
態)の場合、主電流セル領域24および電流検出セル領
域25の端部における、各トレンチゲート28の外側の
ベース領域12からそれぞれの電極22,23に少数キ
ャリアが排出されるのを防ぐことが可能となる。
ラ型のデバイスでは問題とならない、少数キャリア分布
への影響を軽減できるようになる。しかも、電流検出セ
ル領域25の端部に、その側面の両側に、ソース領域が
形成されていないトレンチゲート28をそれぞれ形成す
るようにした場合、チャネルが形成されるトレンチゲー
ト17の両側に、チャネルが形成されないトレンチゲー
ト28が形成されることになる。
より主電流セル領域24でのキャリア分布にちかいもの
となって、主電流と検出電流とのリニアリティーの、さ
らなる改善が期待できる。
態にかかる構造のIGBTと従来構造のIGBT(図8
参照)との、検出電流の温度特性を比較して示すもので
ある。
施の第3の形態にかかる構造のIGBTの場合、温度
(℃)の変化に対する、検出電圧の依存性(変化の比率
(%))は極めて小さく、仮に装置の温度が上昇した場
合にも、検出電圧はほぼ一定となり、電流検出の温度特
性に優れた装置とすることができる。
態にかかる構造のIGBTと従来構造のIGBT(図8
参照)との、主電流値に対する、主電流と検出電流との
比率を比較して示すものである。
施の第3の形態にかかる構造のIGBT(定格電流15
A品)の場合、たとえば、主電流値が30Aのときの、
主電流と検出電流との比率の変化率(%)は従来品の約
1/10以下である。
び主電流と検出電流とのリニアリティーが良好で、精度
の高い電流検出が実現可能なことが分かる。また、トレ
ンチゲート構造を有する電流検出機能付きのIGBTと
しては、たとえば図6に示すように、P型半導体層10
とN型ドリフト領域11との間に、さらに、N型バッフ
ァ領域61を形成してなる構造のIGBT(本発明の実
施の第4の形態)にも適用できる。
形態にかかる構造のIGBTに適用した場合を例示して
いるが、上記した本発明の実施の第1,第2の形態にか
かる構造のIGBTとすることも可能である。
態においても、トレンチゲート構造を有する電流検出機
能付きのIGBTに限らず、たとえば、トレンチゲート
構造を有してなる電流検出機能付きの各種のMOS型半
導体装置に同様に適用可能である。
装置に限らず、たとえば導電型を逆にすることで、Pチ
ャネル型のものにも同様に適用できる。その他、この発
明の要旨を変えない範囲において、種々変形実施可能な
ことは勿論である。
ば、検出電流の温度特性や主電流と検出電流とのリニア
リティーを改善でき、電流検出の精度を向上することが
可能な半導体装置を提供できる。
チゲート構造を有する電流検出機能付きのIGBTを概
略的に示す構成図。
チゲート構造を有する電流検出機能付きのIGBTの概
略構成を示す断面図。
チゲート構造を有する電流検出機能付きのIGBTの概
略構成を示す断面図。
較して示す図。
を、本発明品と従来品とを比較して示す図。
チゲート構造を有する電流検出機能付きのIGBTの概
略構成を示す断面図。
トレンチゲート構造を有する電流検出機能付きのMOS
FETの概略断面図。
流検出機能付きのIGBTの概略断面図。
Claims (10)
- 【請求項1】 複数の主電流セルと少なくとも1つの電
流検出セルとを同一基板上に配設してなる、トレンチゲ
ート構造を有する縦型MOS構造の半導体装置におい
て、 隣接する前記電流検出セルの端部と前記主電流セルの端
部とに、少なくとも外側面にチャネルが形成されないト
レンチゲート電極を設けてなることを特徴とする半導体
装置。 - 【請求項2】 前記両セルの端部は、各セルの取り出し
電極と直に接続されていないことを特徴とする請求項1
に記載の半導体装置。 - 【請求項3】 前記基板の下面には、その基板と同じ導
電型の半導体層が設けられていることを特徴とする請求
項1に記載の半導体装置。 - 【請求項4】 前記基板の下面には、その基板と導電型
の異なる半導体層が設けられていることを特徴とする請
求項1に記載の半導体装置。 - 【請求項5】 前記基板と前記半導体層との間には、さ
らに、前記基板と同じ導電型のバッファ領域が設けられ
ていることを特徴とする請求項4に記載の半導体装置。 - 【請求項6】 共通の主電極を有する複数の主電流セル
と検出電極を有する少なくとも1つの電流検出セルとを
備え、 前記各セルが、第1導電型の半導体基板の表面に形成さ
れた第2導電型の第1の領域と、この第1の領域内に選
択的に形成されたいくつかの第1導電型の第2の領域
と、この第2の領域および前記第1の領域の一部をそれ
ぞれ貫通し、前記半導体基板に達する深さで形成された
溝内にゲート絶縁膜を介して設けられた複数のトレンチ
ゲート電極とから構成されてなる縦型MOS構造の半導
体装置において、 前記トレンチゲート電極のうち、隣接する両セルの端部
における各トレンチゲート電極の少なくとも対向する側
面には、前記第2の領域が形成されていないことを特徴
とする半導体装置。 - 【請求項7】 前記両セルの端部における各トレンチゲ
ート電極の外側の前記第1の領域は、前記主電極および
前記検出電極とは直に接続されていないことを特徴とす
る請求項6に記載の半導体装置。 - 【請求項8】 前記半導体基板の裏面には、その基板と
同じ第1導電型の半導体層が設けられていることを特徴
とする請求項6に記載の半導体装置。 - 【請求項9】 前記半導体基板の裏面には、その基板と
導電型の異なる第2導電型の半導体層が設けられている
ことを特徴とする請求項6に記載の半導体装置。 - 【請求項10】 前記半導体基板と前記半導体層との間
には、さらに、前記半導体基板と同じ導電型のバッファ
領域が設けられていることを特徴とする請求項9に記載
の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10950696A JP3400237B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
US08/840,931 US5821580A (en) | 1996-04-30 | 1997-04-25 | MOS device having a trench gate structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10950696A JP3400237B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298298A true JPH09298298A (ja) | 1997-11-18 |
JP3400237B2 JP3400237B2 (ja) | 2003-04-28 |
Family
ID=14512000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10950696A Expired - Fee Related JP3400237B2 (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5821580A (ja) |
JP (1) | JP3400237B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
JP2007194660A (ja) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | トレンチゲート型半導体装置 |
KR100823803B1 (ko) * | 2005-08-26 | 2008-04-21 | 산켄덴키 가부시키가이샤 | 트렌치 구조 반도체장치 및 그 제조방법 |
JP2008205482A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタで集積された検知トランジスタ |
JP2010238993A (ja) * | 2009-03-31 | 2010-10-21 | Toyota Motor Corp | 半導体装置 |
JP2012253391A (ja) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | 半導体装置 |
US8552493B2 (en) | 2007-02-16 | 2013-10-08 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10132871A (ja) * | 1996-10-29 | 1998-05-22 | Toshiba Corp | 半導体装置 |
US6180966B1 (en) * | 1997-03-25 | 2001-01-30 | Hitachi, Ltd. | Trench gate type semiconductor device with current sensing cell |
JP3400348B2 (ja) * | 1998-05-19 | 2003-04-28 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP3924975B2 (ja) * | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
JP2000269486A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
KR20010046141A (ko) * | 1999-11-10 | 2001-06-05 | 구본준 | 박막 트랜지스터 및 배선 제조방법 |
DE102004026233B4 (de) * | 2004-05-28 | 2015-02-12 | Infineon Technologies Ag | Trenchtransistor |
JP4921730B2 (ja) | 2005-06-20 | 2012-04-25 | 株式会社東芝 | 半導体装置 |
US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
JP2008235788A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
JP2009289791A (ja) * | 2008-05-27 | 2009-12-10 | Nec Electronics Corp | 半導体装置 |
US20090309097A1 (en) * | 2008-06-13 | 2009-12-17 | Force Mos Technology Co. Ltd. | Testing device on water for monitoring vertical mosfet on-resistance |
US8097918B2 (en) * | 2009-08-14 | 2012-01-17 | Infineon Technologies Ag | Semiconductor arrangement including a load transistor and sense transistor |
US9911838B2 (en) | 2012-10-26 | 2018-03-06 | Ixys Corporation | IGBT die structure with auxiliary P well terminal |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US9973183B2 (en) | 2015-09-28 | 2018-05-15 | Power Integrations, Inc. | Field-effect transistor device with partial finger current sensing FETs |
US9983239B2 (en) | 2016-05-13 | 2018-05-29 | Power Integrations, Inc. | Integrated linear current sense circuitry for semiconductor transistor devices |
CN109565271B (zh) | 2016-08-08 | 2023-06-30 | 电力集成公司 | 用于半导体开关装置的快速温度感测的集成电路 |
WO2020129444A1 (ja) * | 2018-12-21 | 2020-06-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN111370477B (zh) * | 2018-12-25 | 2022-05-17 | 上海睿驱微电子科技有限公司 | 具有过流限制功能的绝缘栅双极型晶体管及其构建方法 |
-
1996
- 1996-04-30 JP JP10950696A patent/JP3400237B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-25 US US08/840,931 patent/US5821580A/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004319861A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
KR100823803B1 (ko) * | 2005-08-26 | 2008-04-21 | 산켄덴키 가부시키가이샤 | 트렌치 구조 반도체장치 및 그 제조방법 |
JP2008205482A (ja) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | 高電圧垂直トランジスタで集積された検知トランジスタ |
JP2013141005A (ja) * | 2007-02-16 | 2013-07-18 | Power Integrations Inc | 高電圧垂直トランジスタで集積された検知トランジスタ |
US8552493B2 (en) | 2007-02-16 | 2013-10-08 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
JP2007194660A (ja) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2012253391A (ja) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | 半導体装置 |
US9466711B2 (en) | 2008-01-29 | 2016-10-11 | Fuji Electric Co., Ltd. | Semiconductor device |
US10916541B2 (en) | 2008-01-29 | 2021-02-09 | Fuji Electric Co., Ltd. | Semiconductor device |
US11749675B2 (en) | 2008-01-29 | 2023-09-05 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2010238993A (ja) * | 2009-03-31 | 2010-10-21 | Toyota Motor Corp | 半導体装置 |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
Also Published As
Publication number | Publication date |
---|---|
US5821580A (en) | 1998-10-13 |
JP3400237B2 (ja) | 2003-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3400237B2 (ja) | 半導体装置 | |
US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
US6201279B1 (en) | Semiconductor component having a small forward voltage and high blocking ability | |
EP0594177B1 (en) | Vertical MOSFET having trench covered with multilayer gate film | |
US8110868B2 (en) | Power semiconductor component with a low on-state resistance | |
CN1331238C (zh) | 半导体装置及其制造方法 | |
US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
US7268395B2 (en) | Deep trench super switch device | |
US6787872B2 (en) | Lateral conduction superjunction semiconductor device | |
US5453390A (en) | Method of producing semiconductor device with current detecting function | |
JP2003031804A (ja) | 半導体装置 | |
US8426944B2 (en) | Insulated gate bipolar transistor | |
JP3450650B2 (ja) | 半導体装置 | |
JP7176206B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体回路装置 | |
JPH10132871A (ja) | 半導体装置 | |
JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
JP4839225B2 (ja) | 絶縁耐力の高いsoi半導体素子 | |
US20070132016A1 (en) | Trench ld structure | |
JP4761691B2 (ja) | 半導体装置 | |
JP3349029B2 (ja) | 半導体装置 | |
EP4008025B1 (en) | Silicon carbide transistor device | |
JP3515298B2 (ja) | 半導体装置 | |
US5523601A (en) | High-breakdown-voltage MOS transistor | |
JPH10107269A (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
US5270566A (en) | Insulated gate semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |