DE112011103469T5 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112011103469T5
DE112011103469T5 DE112011103469T DE112011103469T DE112011103469T5 DE 112011103469 T5 DE112011103469 T5 DE 112011103469T5 DE 112011103469 T DE112011103469 T DE 112011103469T DE 112011103469 T DE112011103469 T DE 112011103469T DE 112011103469 T5 DE112011103469 T5 DE 112011103469T5
Authority
DE
Germany
Prior art keywords
layer
implantation
resurf layer
resurf
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011103469T
Other languages
English (en)
Other versions
DE112011103469B4 (de
Inventor
Tsuyoshi Kawakami
Akihiko Furukawa
Naruhisa Miura
Yasuhiro Kagawa
Kenji Hamada
Yoshiyuki Nakaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112011103469T5 publication Critical patent/DE112011103469T5/de
Application granted granted Critical
Publication of DE112011103469B4 publication Critical patent/DE112011103469B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen derselben. Eine RESURF-Schichtung (101) mit einer Vielzahl von P-leitenden Implantationsschichten mit einer relativ niedrigen Konzentration eines P-leitenden Dotierstoffs ist benachbart einem aktiven Bereich (2) gebildet. Die RESURF-Schichtung (101) weist folgendes auf: eine erste RESURF-Schicht (11), eine zweite RESURF-Schicht (12), eine dritte RESURF-Schicht (13), eine vierte RESURF-Schicht (14) und eine fünfte RESURF-Schicht (15), die der Reihe nach ausgehend von der Seite der P-leitenden Basis (2) sowie die P-leitende Basis (2) umschließend angeordnet sind. Die zweite RESURF-Schicht (12) ist derart ausgebildet, dass kleine Bereiche (11'), die in ihrem Implantationsbetrag der ersten RESURF-Schicht (11) entsprechen, sowie kleine Bereiche (13'), die in ihrem Implantationsbetrag der dritten RESURF-Schicht (13) entsprechen, einander abwechselnd in einer Vielzahl angeordnet sind. Die vierte RESURF-Schicht (14) ist derart ausgebildet, dass kleine Bereiche (13'), die in ihrem Implantationsbetrag der dritten RESURF-Schicht (13) entsprechen, und kleine Bereiche (15'), die in ihrem Implantationsbetrag der fünften RESURF-Schicht (15) entsprechen, einander abwechselnd in einer Vielzahl angeordnet sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und befaßt sich in erster Linie mit einer Leistungs-Halbleitervorrichtung mit einer Durchbruchspannung von 1 kV oder höher.
  • STAND DER TECHNIK
  • Bei einer Halbleitervorrichtung, wie diese durch eine Diode, einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) und einen IGBT (Bipolartransistor mit isoliertem Gate) verkörpert wird, ist ein Abschlußbereich zum Verbessern der Durchbruchspannungsleistung derart gebildet, dass er einen Bereich (aktiven Bereich) umschließt, der die Funktion eines aktiven Elements hat.
  • Die Durchbruchspannung einer Halbleitervorrichtung umfaßt eine Durchbruchspannung einer Diode in Rückwärtsrichtung und eine Ausschalt-Durchbruchspannung eines Transistors. Bei beiden von diesen handelt es sich um eine Durchbruchspannung in einem Fall, in dem die Halbleitervorrichtung nicht die Funktion des aktiven Elements hat und eine sich in dem Halbleiter ausbreitende Verarmungsschicht die Durchbruchspannungsleistung aufrechterhält.
  • Dabei erhält man bei einer Halbleitervorrichtung, die keinen in einem aktiven Bereich vorgesehenen Abschlußbereich aufweist, nur eine geringe Durchbruchspannung, da die Ausbreitung einer Verarmungsschicht unzulänglich ist und da sich ferner aufgrund geometrischer Effekte ein elektrisches Feld in dem Grenzbereich (der normalerweise säulenförmig ausgebildet ist) der Verarmungsschicht gegenüber der Seite des aktiven Bereichs konzentriert.
  • Daher wird eine Konfiguration aufgegriffen, bei der eine Implantationsschicht mit dem entgegengesetzten Leitfähigkeitstyp zu dem eines Halbleitersubstrats benachbart einem peripheren Bereich des aktiven Bereichs gebildet wird, um dadurch die Verarmungsschicht zu erweitern, so dass die Konzentration eines elektrischen Feldes in dem peripheren Bereich des aktiven Bereichs abgeschwächt wird und auf diese Weise die Durchbruchspannung der Halbleitervorrichtung gesteigert wird. Diese Konfiguration zum Steigern der Durchbruchspannung, die außerhalb des aktiven Bereichs vorgesehen wird, wird als Abschlußbereich bezeichnet.
  • Beispielsweise wird die Durchbruchspannung eines durch ein N-leitendes Halbleitersubstrat und eine P-leitende Implantationsschicht mit hoher Konzentration gebildeten PN-Übergangs vermindert, da sich ein elektrisches Feld in einem säulenförmigen Übergang des peripheren Bereichs der P-leitenden Implantationsschicht mit hoher Konzentration konzentriert.
  • Wenn die P-leitende Implantationsschicht mit niedriger Konzentration benachbart dem peripheren Bereich der P-leitenden Implantationsschicht mit hoher Konzentration gebildet wird, breitet sich die Verarmungsschicht somit sowohl über das N-leitende Halbleitersubstrat (Driftschicht) als auch über die P-leitende Implantationsschicht mit niedriger Konzentration aus.
  • Auf diese Weise wird die Durchbruchspannung erhöht. Diese P-leitende Implantationsschicht mit niedriger Konzentration wird im allgemeinen als RESURF-Schicht (RESURF: Reduced Surface Field bzw. reduziertes Oberflächenfeld) oder als JTE (Junction Termination Extension bzw. Übergangsabschlußerweiterung) bezeichnet. Eine solche Struktur eines Abschlußbereichs wird als RESURF-Struktur bezeichnet.
  • Bei der RESURF-Struktur breitet sich die Verarmungsschicht sowohl über die Driftschicht als auch über die RESURF-Schicht aus, und dadurch erhält man eine hohe Durchbruchspannungsleistung. Die Ausbreitung der Verarmungsschicht hängt von dem Gleichgewicht des Ausmaßes an Raumladungen ab. Daher werden optimale Implantationsbedingungen (Implantationsbedingungen, durch die die höchste Durchbruchspannung erreicht wird) in der RESURF-Schicht nicht durch die Konzentration, sondern durch den Implantationsbetrag (Dosisbetrag) bestimmt.
  • In einem Fall, in dem der Implantationsbetrag über die gesamte RESURF-Schicht gleichmäßig ist, liegt ein optimaler Implantationsbetrag (Implantations-Oberflächendichte) unabhängig von der Driftschicht-Konzentration bei etwa 1 × 1012 cm–2 im Fall eines Si-(Silizium)Substrats und bei etwa 1 × 1013 cm–2 (wenn die Aktivierungsrate 100% beträgt) im Fall eines 4H-SiC-(Siliziumkarbid)Substrats. Diese Parameter werden als RESURF-Bedingungen bezeichnet.
  • Bei der RESURF-Struktur besteht jedoch ein Nachteil darin, dass zum Erzielen einer hohen Durchbruchspannungsleistung die elektrische Feldstärke in der äußersten Peripherie der RESURF-Schicht unweigerlich ansteigt. Infolgedessen wird ein Anstieg in der Durchbruchspannung auf die Durchbruchspannung in der äußersten Peripherie der RESURF-Schicht begrenzt, und das Risiko des Auftretens einer thermischen Zerstörung und eines Überschlags (Flashover) aufgrund eines bei dem Durchbruch verursachten Kurzschlußstroms nimmt zu.
  • Eine solche Konzentration eines elektrischen Feldes in der äußersten Peripherie der RESURF-Schicht wird in erster Linie durch eine Vorspannung in der Verteilung der Raumladungen in der Verarmungsschicht hervorgerufen. Insbesondere wird in der äußersten Peripherie der RESURF-Schicht eine Aufhebung in der Vektorsumme der elektrischen Felder aufgrund von Raumladungen (im Fall von P-Leitung, Akzeptorionen mit negativer Ladung) der RESURF-Schicht sowie Raumladungen (im Fall von N-Leitung, Donatorionen mit positiver Ladung) der Driftschicht nicht erfolgreich veranlaßt.
  • Von einem qualitativen Standpunkt wird die Tiefe der Verarmungsschicht in der Driftschicht in Richtung von dem aktiven Bereich zur Außenseite der RESURF-Schicht allmählich geringer. Somit kann durch fortschreitendes Reduzieren des Implantationsbetrags in der RESURF-Schicht zur Außenseite hin, wie dies in dem Nicht-Patentdokument 1 offenbart ist, die Konzentration eines elektrischen Feldes in der RESURF-Schicht vermieden werden.
  • Durch das Vermeiden der Konzentration eines elektrischen Feldes in der RESURF-Schicht erhält man einen höheren Spielraum in bezug auf das elektrische Durchbruch-Feld. Somit wird unter der Bedingung, dass der Abschlußbereich die gleiche Breite aufweist, eine höhere Durchbruchspannung erreicht. Von einem anderen Blickpunkt betrachtet, kann die Breite des Abschlußbereichs, die zum Erzielen einer bestimmten Durchbruchspannung erforderlich ist, reduziert werden. Ferner kann durch fortschreitendes Reduzieren des Implantationsbetrags in der RESURF-Schicht in Richtung nach außen der Widerstand gegen Grenzflächenladungen sowie ein externes elektrisches Feld verbessert werden.
  • Bei einem Verfahren zum Bilden der RESURF-Schicht, wie es in dem Nicht-Patentdokument 1 offenbart ist, wird ein Fremdstoff bzw. Dotierstoff unter Verwendung einer Maske implantiert, wobei der prozentuale Anteil an Öffnungen in der Maske variiert wird und anschließend eine thermische Diffusion stattfindet, um dadurch die Konzentration gleichmäßig zu machen. Ein derartiges Verfahren erfordert jedoch eine Maskenstruktur, die feiner ist als die Wärmediffusionslänge des Dotierstoffs.
  • Somit kann dieses Verfahren nicht angewendet werden, wenn eine Resist-Maske in Form einer dicken Schicht erforderlich ist, beispielsweise wenn eine MeV-(Megaelektronenvolt-)Ionenimplantation ausgeführt wird. Auch kann dieses Verfahren nicht für ein solches Halbleitermaterial wie SiC verwendet werden, bei dem die Wärmediffusion eines Dotierstoffs extrem gering ist.
  • Aus diesem Grund wird in der Praxis eine RESURF-Struktur verwendet, bei der der Implantationsbetrag in der RESURF-Schicht in Richtung nach außen stufenweise abnimmt, wie dies in den Patentdokumenten 1 und 2 offenbart ist. In diesem Fall konzentriert sich ein elektrisches Feld nicht nur in dem peripheren Bereich des aktiven Bereichs, sondern auch in einem Grenzbereich zwischen RESURF-Schichten mit unterschiedlichen Implantationsbeträgen und in der äußersten Peripherie der RESURF-Schichtung. Unter der Voraussetzung, dass die gleiche Vorspannung anliegt, wird jedoch die Konzentration eines elektrischen Feldes im Vergleich zu einer RESURF-Schicht mit einem einzelnen Implantationsbetrag stark abgeschwächt.
  • DOKUMENTE DES STANDES DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanisches Patent No. 3 997 551
    • Patentdokument 2: Nationale Veröffentlichung der Übersetzung Nr. 2000-516767
  • NICHT-PATENTDOKUMENTE
  • KURZBESCHREIBUNG DER ERFINDUNG
  • MIT DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Bei einer Halbleitervorrichtung mit der vorstehend beschriebenen RESURF-Struktur, bei der der Implantationsbetrag in der RESURF-Schicht in Richtung nach außen stufenweise abnimmt, wird die Konzentration eines elektrischen Feldes in der RESURF-Schicht durch Erhöhen der Anzahl der Ebenen bzw. Abstufungen des Implantationsbetrags in der RESURF-Schicht weiter abgeschwächt. Es besteht jedoch ein Problem darin, dass mit zunehmender Anzahl der Abstufungen des Implantationsbetrags die Häufigkeit, mit der ein photolithographischer Vorgang zum Bilden einer Maske und ein Dotierstoff-Implantationsvorgang ausgeführt werden, um den gleichen Betrag zunimmt.
  • Die vorliegende Erfindung ist zum Lösen des vorstehend geschilderten Problems erfolgt, und die Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer Halbleitervorrichtung mit einer RESURF-Struktur, bei der sich die Anzahl von Abstufungen des Implantationsbetrags in einer RESURF-Schicht erhöhen läßt, während ein Anstieg bei der Häufigkeit, mit der ein photolithographischer Vorgang und ein Dotierstoff-Implantationsvorgang ausgeführt werden, unterdrückt werden kann.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Gemäß einem Aspekt weist eine Halbleitervorrichtung gemäß der vorliegenden Erfindung folgendes auf: einen aktiven Bereich, der in einer Oberfläche einer Halbleiterschicht eines ersten Leitfähigkeitstyps gebildet ist; sowie eine Vielzahl von Feldabschwächungsschichten zur Abschwächung eines elektrischen Feldes, die durch Dotierstoffbereiche eines zweiten Leitfähigkeitstyps gebildet sind, wobei die Vielzahl der elektrischen Feldabschwächungsschichten ausgehend von einem peripheren Bereich des aktiven Bereichs in Richtung nach außen sowie den aktiven Bereich umschließend angeordnet ist. Die Vielzahl der elektrischen Feldabschwächungsschichten ist derart ausgebildet, dass ein Dotierstoff-Implantationsbetrag ausgehend von der Seite des aktiven Bereichs in Richtung nach außen abnimmt.
  • Die Vielzahl der elektrischen Feldabschwächungsschichten weist folgendes auf:
    eine erste elektrische Feldabschwächungsschicht, in deren gesamte Region ein Dotierstoff des zweiten Leitfähigkeitstyps mit einer ersten Oberflächendichte implantiert ist;
    eine zweite elektrische Feldabschwächungsschicht, in deren gesamte Region ein Dotierstoff des zweiten Leitfähigkeitstyps mit einer zweiten Oberflächendichte implantiert ist; sowie
    eine dritte elektrische Feldabschwächungsschicht, die mit einer Vielzahl von ersten kleinen Bereichen und einer Vielzahl von zweiten kleinen Bereichen in einer sich abwechselnden Anordnung gebildet ist,
    wobei die ersten kleinen Bereiche jeweils eine Breite in Richtung einer Ebene aufweisen, die kleiner ist als die der ersten elektrischen Feldabschwächungsschicht,
    wobei in die ersten kleinen Bereiche ein Dotierstoff des zweiten Leitfähigkeitstyps mit der ersten Oberflächendichte implantiert ist,
    wobei die zweiten kleinen Bereiche jeweils eine Breite in der Ebenenrichtung aufweisen, die kleiner ist als die der zweiten elektrischen Feldabschwächungsschicht,
    wobei in die zweiten kleinen Bereiche ein Dotierstoff des zweiten Leitfähigkeitstyps mit der zweiten Oberflächendichte implantiert ist.
  • Die dritte elektrische Feldabschwächungsschicht ist zwischen der ersten elektrischen Feldabschwächungsschicht und der zweiten elektrischen Feldabschwächungsschicht angeordnet, und die durchschnittliche Oberflächendichte der dritten elektrischen Feldabschwächungsschicht weist einen Wert zwischen dem der ersten Oberflächendichte und dem der zweiten Oberflächendichte auf.
  • WIRKUNGEN DER ERFINDUNG
  • Gemäß dem Aspekt der Halbleitervorrichtung der vorliegenden Erfindung beinhaltet die Vielzahl der elektrischen Feldabschwächungsschichten die dritte elektrische Feldabschwächungsschicht, bei der die Vielzahl von ersten kleinen Bereichen und die Vielzahl von zweiten kleinen Bereichen in einander abwechselnder Weise angeordnet sind. Die Breite der ersten kleinen Bereiche in der Ebenenrichtung ist jeweils kleiner als die der ersten elektrischen Feldabschwächungsschicht, und in die ersten kleinen Bereiche ist der Dotierstoff des zweiten Leitfähigkeitstyps mit der ersten Oberflächendichte implantiert.
  • Die Breite der zweiten kleinen Bereiche in der Ebenenrichtung ist jeweils kleiner als die der zweiten elektrischen Feldabschwächungsschicht, und in die zweiten kleinen Bereiche ist der Dotierstoff des zweiten Leitfähigkeitstyps mit der zweiten Oberflächendichte implantiert. Zum Bilden der dritten elektrischen Feldabschwächungsschicht kann der Schritt zum Bilden der ersten und der zweiten elektrischen Feldabschwächungsschicht genutzt werden. Ein spezieller photolithographischer Vorgang und ein spezieller Dotierstoff-Implantationsvorgang sind nicht erforderlich.
  • Auf diese Weise kann die Anzahl der effektiven Abstufungen des Implantationsbetrags in der RESURF-Schicht gesteigert werden, während ein Anstieg in Ausführungsanzahl des photolithographischen Vorgangs und des Dotierstoff-Implantationsvorgang unterdrückt ist. Infolgedessen wird eine Halbleitervorrichtung mit hoher Durchbruchspannungsleistung und hoher Zuverlässigkeit in kostengünstiger Weise erzielt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht zur Erläuterung einer Konfiguration in einem Fall, in dem die vorliegende Erfindung bei einer Diode angewendet wird;
  • 2 eine Schnittdarstellung zur Erläuterung einer Konfiguration in einem Fall, in dem die vorliegende Erfindung bei einer Diode angewendet wird;
  • 3 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 4 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 5 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 6 eine Schnittdarstellung zur Erläuterung einer Konfiguration der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung;
  • 7 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Modifikation des Ausführungsbeispiels 1 der vorliegenden Erfindung;
  • 8 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifikation des Ausführungsbeispiels 1 der vorliegenden Erfindung;
  • 9 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifikation des Ausführungsbeispiels 1 der vorliegenden Erfindung;
  • 10 eine Schnittdarstellung zur Erläuterung einer Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Modifikation des Ausführungsbeispiels 1 der vorliegenden Erfindung;
  • 11 eine Schnittdarstellung zur Erläuterung der Konfiguration der Halbleitervorrichtung gemäß der zweiten Modifikation des Ausführungsbeispiels 1 der vorliegenden Erfindung;
  • 12 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • 13 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • 14 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • 15 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • 16 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 17 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 18 eine Schnittdarstellung zur Erläuterung einer Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 19 eine Schnittdarstellung zur Erläuterung der Konfiguration der Halbleitervorrichtung gemäß der zweiten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 20 eine Schnittdarstellung zur Erläuterung einer Konfiguration einer Halbleitervorrichtung gemäß einer dritten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 21 eine Schnittdarstellung zur Erläuterung der Konfiguration der Halbleitervorrichtung gemäß der dritten Modifikation des Ausführungsbeispiels 2 der vorliegenden Erfindung;
  • 22 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 23 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 24 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 25 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 26 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 27 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung;
  • 28 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 29 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 30 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der ersten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 31 eine Schnittdarstellung zur Erläuterung eines Vorgangs zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 32 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der zweiten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 33 eine Schnittdarstellung zur Erläuterung des Vorgangs zum Herstellen der Halbleitervorrichtung gemäß der zweiten Modifikation des Ausführungsbeispiels 3 der vorliegenden Erfindung;
  • 34 eine Schnittdarstellung zur Erläuterung einer Konfiguration in einem Fall, in dem die vorliegende Erfindung bei einer Schottky-Barrierendiode angewendet wird;
  • 35 eine Schnittdarstellung zur Erläuterung einer Konfiguration in einem Fall, in dem die vorliegende Erfindung bei einem LDMOSFET angewendet wird;
  • 36 ein Diagramm zur Erläuterung eines Resultats einer Simulation der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung; und
  • 37 ein Diagramm zur Erläuterung eines Resultats einer Simulation der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung;
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Gesamtkonfiguration bei Anwendung der vorliegenden Erfindung bei einer Diode.
  • 1 zeigt eine Draufsicht zur Erläuterung einer Konfiguration einer Diode 100 in einem Fall, in dem die vorliegende Erfindung bei einer Diode angewendet wird. 2 zeigt eine Schnittdarstellung entlang der in 1 durch Pfeile angezeigten Linie A-A. Wie in den 1 und 2 gezeigt ist, besitzt die Diode 100 ein Halbleitersubstrat 1, das eine relativ niedrige Konzentration eines N-leitenden Dotierstoffs enthält, einen aktiven Bereich 2, der in einer Oberfläche des Halbleitersubstrats 1 gebildet ist und eine Implantationsschicht besitzt, die eine relativ hohe Konzentration eines P-leitenden Dotierstoffs enthält, sowie einen Abschlußbereich 3, der den aktiven Bereich 2 umschließend ausgebildet ist und eine Vielzahl von P-leitenden Implantationsschichten mit unterschiedlichen Konzentrationen enthält.
  • Zusätzlich dazu ist eine Anodenelektrode 4 auf dem aktiven Bereich 2 angeordnet, und eine Kathodenelektrode 5 ist auf einer Hauptfläche (rückwärtigen Oberfläche des Substrats) des Halbleitersubstrats 1 gegenüber von der Oberfläche angeordnet, auf der die Anodenelektrode 4 angeordnet ist.
  • Wenn bei einer solchen Konfiguration eine Vorspannung zwischen der Anodenelektrode 4, die mit dem aktiven Bereich 2 in Kontakt steht, und der Kathodenelektrode 5, die auf der rückwärtigen Oberfläche des Substrats vorgesehen ist, angelegt wird, hat die Diode 100 die Funktion einer Diode mit PN-Übergang.
  • Im folgenden wird ein Ausführungsbeispiel einer Halbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben, wobei der Fokus in erster Linie auf eine Konfiguration des Abschlußbereichs gelegt wird.
  • A. Ausführungsbeispiel 1.
  • Eine Konfiguration sowie ein Verfahren zum Herstellen des Abschlußbereichs gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf die 3 bis 5 beschrieben.
  • A-1. Vorrichtungskonfiguration.
  • Die 3 bis 5 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 101 in 5 veranschaulicht, die den abschließenden Schritt zeigt.
  • Wie in 5 gezeigt, ist die RESURF-Schichtung 101, die eine Vielzahl von P-leitenden Implantationsschichten mit relativ niedrigen Konzentrationen eines P-leitenden Dotierstoffs besitzt, angrenzend an den aktiven Bereich 2 (P-leitende Basis) gebildet, der eine relativ hohe Konzentration eines P-leitenden Dotierstoffs enthält. Ein Bereich, in dem die RESURF-Schichtung 101 gebildet ist, dient als Abschlußbereich.
  • Die RESURF-Schichtung 101 besitzt eine erste RESURF-Schicht 11, eine zweite RESURF-Schicht 12, eine dritte RESURF-Schicht 13, eine vierte RESURF-Schicht 14 und eine fünfte RESURF-Schicht 15, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis sowie die P-leitende Basis 2 umschließend angeordnet sind. Somit besitzt die RESURF-Schichtung 101 eine Vielzahl von RESURF-Schichten (elektrische Feldabschwächungsschichten), wobei dies auch für weitere Ausführungsformen gilt.
  • Die zweite RESURF-Schicht 12 ist mit kleinen Bereichen 11' und kleinen Bereichen 13' ausgebildet, die einander abwechselnd in einer Vielzahl angeordnet sind. Der Implantationsbetrag in den kleinen Bereichen 11' ist gleich dem Implantationsbetrag in der ersten RESURF-Schicht 11. Der Implantationsbetrag in den kleinen Bereichen 13' ist jeweils gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13.
  • Die vierte RESURF-Schicht 14 ist mit kleinen Bereichen 13' und kleinen Bereichen 15' ausgebildet, die einander abwechselnd in einer Vielzahl angeordnet sind. Der Implantationsbetrag in den kleinen Bereichen 13' ist gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13. Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 15.
  • Bei Verwendung einer derartigen Konfiguration wird die zweite RESURF-Schicht 12 effektiv als Schicht mit einem Implantationsbetrag zwischen dem Implantationsbetrag in der ersten RESURF-Schicht 11 und dem Implantationsbetrag in der dritten RESURF-Schicht 13 betrachtet, während die vierte RESURF-Schicht 14 effektiv als Schicht mit einem Implantationsbetrag zwischen dem Implantationsbetrag in der dritten RESURF-Schicht 13 und dem Implantationsbetrag in der fünften RESURF-Schicht 15 betrachtet wird.
  • In einem Fall, in dem die RESURF-Schichtung 101 derart vorgegeben ist, dass die erste RESURF-Schicht 11 den höchsten Implantationsbetrag aufweist, die dritte RESURF-Schicht 13 einen Implantationsbetrag aufweist, der niedriger ist als der Implantationsbetrag in der ersten RESURF-Schicht 11, und die fünfte RESURF-Schicht 15 einen Implantationsbetrag aufweist, der niedriger ist als der Implantationsbetrag in der dritten RESURF-Schicht 13, nimmt ein effektiver Implantationsbetrag in der RESURF-Schichtung 101 in Richtung auf die Außenseite der Diode 100 stufenweise ab.
  • Die Verwendung einer derartigen Konfiguration kann die Konzentration eines elektrischen Feldes in einem peripheren Bereich eines aktiven Bereichs bei einer PN-Übergangs-Diode abschwächen.
  • A-2. Herstellungsverfahren.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 101 unter Bezugnahme auf die 3 bis 5 beschrieben. Als erstes wird durch Ionenimplantation ein P-leitender Dotierstoff in die Oberfläche des Halbleitersubstrats 1 mit einer relativ hohen Konzentration implantiert, um dadurch den aktiven Bereich 2 zu bilden. Wie in 3 gezeigt ist, wird bei dem Halbleitersubstrat 1 in diesem Zustand eine Implantationsmaske M1 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist. Die Implantationsmaske M1 ist z. B. aus einem Resistmaterial gebildet. Bei der nachfolgenden Beschreibung wird von der Annahme ausgegangen, dass die Implantationsmaske aus einem Resistmaterial hergestellt ist.
  • Die Implantationsmaske M1 weist eine Struktur auf, bei der der ersten RESURF-Schicht 11 sowie den kleinen Bereichen 11' in der zweiten RESURF-Schicht 12 entsprechende Bereiche als Öffnungen ausgebildet sind. Ein P-leitender Dotierstoff, wie z. B. Aluminium (Al), wird durch Ionenimplantation über die Implantationsmaske M1 implantiert, und hierdurch werden die gesamte erste RESURF-Schicht 11 sowie die kleinen Bereiche 11' in der zweiten RESURF-Schicht 12 gebildet.
  • Nach dem Entfernen der Implantationsmaske M1 wird in einem in 4 dargestellten Schritt eine Implantationsmaske M2 strukturiert. Die Implantationsmaske M2 weist eine Struktur auf, bei der den kleinen Bereichen 13' in der zweiten RESURF-Schicht 12, der dritten RESURF-Schicht 13 und den kleinen Bereichen 13' in der vierten RESURF-Schicht 14 entsprechende Bereiche als Öffnungen ausgebildet sind. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M2 implantiert, und dadurch werden die gesamte dritte RESURF-Schicht 13 sowie die kleinen Bereiche 13' in der zweiten RESURF-Schicht 12 sowie in der vierten RESURF-Schicht 14 gebildet.
  • Nach dem Entfernen der Implantationsmaske M2 wird dann in einem in 5 dargestellten Schritt eine Implantationsmaske M3 strukturiert.
  • Die Implantationsmaske M3 besitzt eine Struktur, bei der der fünften RESURF-Schicht 15 sowie den kleinen Bereichen 15' in der vierten RESURF-Schicht 14 entsprechende Bereiche als Öffnungen ausgebildet sind. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M3 eingebracht, und dadurch werden die gesamte fünfte RESURF-Schicht 15 sowie die kleinen Bereiche 15' in der vierten RESURF-Schicht 14 gebildet.
  • Auf diese Weise wird durch die drei Implantationsvorgänge die RESURF-Schichtung 101 gebildet, die im effektiven Sinn fünf Implantationsniveaus bzw. -abstufungen aufweist. Auf diese Weise kann die effektive Anzahl der Abstufungen des Implantationsbetrags in der RESURF-Schichtung erhöht werden, während ein Anstieg bei der Ausführungsanzahl eines Dotierstoff-Implantationsvorgangs unterdrückt werden kann. Infolgedessen wird eine Halbleitervorrichtung mit hoher Durchbruchspannungsleistung und hoher Zuverlässigkeit in kostengünstiger Weise geschaffen.
  • Dabei wird in einem Bereich, in dem Bereiche mit zwei verschiedenen Implantationsbeträgen in einander abwechselnder Weise in einer Vielzahl angeordnet sind, wie z. B. in der zweiten RESURF-Schicht 12 und der vierten RESURF-Schicht 14, ein gemittelter Implantationsbetrag als effektiver Implantationsbetrag betrachtet. Dies bewirkt, dass der Zyklus der einander abwechselnden Anordnung kurz ist.
  • Insbesondere ist es bei der Annahme eines Bereichs mit einem bestimmten effektiven Implantationsbetrag wünschenswert, dass der Zyklus der einander abwechselnden Anordnung gleich oder kleiner ist als 1/2 der Breite (der Länge in bezug auf eine Richtung, in der die Schichtung angeordnet ist) des Bereichs (mit anderen Worten, dass vier oder mehr kleine Bereiche vorgesehen sind).
  • Bei der in 5 dargestellten RESURF-Schichtung 101 sind alle Implantationsschichten ohne gegenseitige Überlappung gebildet. Jedoch kommt es zu einer geringfügigen Expansion der Breite der Implantationsschicht, da z. B. ein Maskierbereich der Resist-Maske aufgrund von Lichtdiffusion während des photolithographischen Verfahrens und der Streuung von Dotierstoffionen dünner wird. Es ist daher nicht wahrscheinlich, dass in der RESURF-Schichtung 101 ein nicht-implantierter Bereich auftritt.
  • Ferner kommt es in einem Fall, in dem die Wärmediffusionslänge auf einem gleichen oder einem höheren Niveau als die Ausrichtungsgenauigkeit der Maske ist, zu einer Wärmediffusion eines implantierten Dotierstoffs durch eine Wärmebehandlung. Daher ist es weniger wahrscheinlich, dass ein nicht-implantierter Bereich in der RESURF-Schichtung 101 auftritt.
  • Selbst wenn ein nicht-implantierter Bereich in der RESURF-Schichtung 101 aufgrund einer Fehlausrichtung der Maske auftritt, kommt es zu keiner Veränderung des Implantationsbetrags an sich, und somit wird auch der gemittelte Implantationsbetrag innerhalb des Bereichs nicht verändert. Vom Standpunkt einer höheren Durchbruchspannungsleistung ist der Betrag der Raumladungen (d. h. der Implantationsbetrag) wichtig, da die RESURF-Schichtung auf einer Verarmung derselben basiert. D. h., selbst wenn eine Fehlausrichtung der Maske auftritt, bleibt der Effekt der RESURF-Schichtung 101 unverändert, dass die Konzentration des elektrischen Feldes abgeschwächt wird.
  • Dabei ist es wünschenswert, dass die P-leitende Basis 2 und die erste RESURF-Schicht 11 miteinander in Kontakt stehen, wobei es in der Praxis wünschenswert ist, dass die der ersten RESURF-Schicht 11 entsprechende Öffnung der Implantationsmaske M1 die P-leitende Basis 2 überlappt. Selbst wenn das Ausmaß der Überlappung groß ist, kommt es zu keinem Problem, da sich die Verarmungsschicht im Grunde kaum in der P-leitenden Basis 2 ausbreitet.
  • Was die anderen RESURF-Schichten anbelangt, so kann die Grenzfläche derselben die benachbarte RESURF-Schicht in dem Maskierschritt überlappend ausgebildet werden. Dies verändert jedoch den effektiven Implantationsbetrag, und daher ist es wünschenswert, dass das Ausmaß der Überlappung möglichst gering ist.
  • In dem vorstehend beschriebenen Fall wird die P-leitende Basis 2 gebildet, und anschließend wird die RESURF-Schichtung 101 gebildet. Jedoch kann die Ausführung auch umgekehrt sein, und es besteht keine Einschränkung hinsichtlich der Reihenfolge, in der die in der RESURF-Schichtung 101 enthaltenen Implantationsschichten gebildet werden. Unabhängig von der Abfolge in dem Implantationsvorgang wird der gleiche Effekt erzielt, solange letztendlich die in 5 dargestellte RESURF-Schichtung 101 gebildet wird.
  • Bei der in 5 dargestellten RESURF-Schichtung 101 weisen alle von der ersten bis zu der fünften RESURF-Schicht 11 bis 15 die gleiche Breite auf. Jedoch kann die Breite auch variieren. Eine optimale Breite jedes Bereichs ist von dem Implantationsbetrag (oder dem effektiven Implantationsbetrag) in dem Bereich abhängig.
  • Bei der in 5 dargestellten RESURF-Schichtung 101 weisen die erste bis fünfte RESURF-Schicht 11 bis 15 die gleiche Tiefe auf. Jedoch ist es bei den drei Ionenimplantationen, die unter Bezugnahme auf die 3 bis 5 beschrieben worden sind, nicht unbedingt notwendig, dass die Implantationstiefe konstant ist. Eine optimale Tiefe ist von einer relativen Tiefe der die P-leitende Basis 2 enthaltenden Implantationsschicht sowie einem Implantationsprofil abhängig.
  • Bei der in 5 gezeigten RESURF-Schichtung 101 gibt es zwei Bereiche (die zweite RESURF-Schicht 12 und die vierte RESURF-Schicht 14), in denen der gemittelte Implantationsbetrag als effektiver Implantationsbetrag definiert ist. Jedoch ist es auch möglich, dass ein Bereich, in dem kein durch den effektiven Implantationsbetrag gebildeter Bereich vorhanden ist, zwischen verschiedenen Bereichen mit dem gleichen Implantationsbetrag vorhanden ist (in 5 die erste RESURF-Schicht 11, die dritte RESURF-Schicht 13 und die fünfte RESURF-Schicht 15).
  • Z. B. sind bei der in 6 dargestellten RESURF-Schichtung 101A die dritte RESURF-Schicht 13 und die fünfte RESURF-Schicht 15 einander benachbart angeordnet, wobei dazwischen kein durch den effektiven Implantationsbetrag gebildeter Bereich (die vierte RESURF-Schicht 14 in 5) vorgesehen ist.
  • Ähnlich der allgemeinen RESURF-Struktur kann es akzeptabel sein, dass eine N-leitende Implantationsschicht (Kanal-Stoppeinrichtung), in die ein N-leitender Dotierstoff mit einer relativ hohen Konzentration implantiert ist und die sich bis zu einer Trennlinie erstreckt, in einer Position außenseitig von sowie im Abstand von der RESURF-Schichtung 101 vorgesehen ist.
  • Es kann akzeptabel sein, dass eine Feldplatte mit einer Verdrahtungsschicht sowie mit dem gleichen Potential wie die Kanal-Stoppeinrichtung, die zum Unterdrücken einer Ausdehnung der Verarmungsschicht mit geringem elektrischen Feldabschwächungseffekt dient, auf einem Bereich des Halbleitersubstrats 1 außerhalb von der RESURF-Schichtung 101 vorgesehen ist.
  • Es kann akzeptabel sein, dass eine Feldplatte mit dem gleichen Potential wie dem der P-leitenden Basis, die zur weiteren Abschwächung des elektrischen Feldes in dem peripheren Bereich der P-leitenden Basis 2 dient, den peripheren Bereich der P-leitenden Basis 2 sowie einen Teil der ersten RESURF-Schicht 11 überdeckend vorgesehen ist. Die Effekte hiervon werden durch die vorliegende Erfindung nicht behindert.
  • A-3. Erste Modifikation.
  • Im folgenden werden eine Konfiguration sowie ein Verfahren zum Herstellen des Abschlußbereichs gemäß einer ersten Modifikation des Ausführungsbeispiels 1 unter Bezugnahme auf die 7 bis 9 beschrieben.
  • Die 7 bis 9 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 102 in 9 dargestellt, die den abschließenden Schritt veranschaulicht.
  • Bei einer Konfiguration der in 9 gezeigten RESURF-Schichtung 102 handelt es sich um die gleiche Konfiguration wie bei der RESURF-Schichtung 101 in 5, mit der Abweichung, dass zusätzlich eine sechste RESURF-Schicht 16 an der Außenseite von der fünften RESURF-Schicht 15 vorgesehen ist. Die sechste RESURF-Schicht 16 ist mit kleinen Bereichen 15' und kleinen Bereichen 19' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind.
  • Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 15. In den kleinen Bereichen 19' wird keine Ionenimplantation ausgeführt. Aufgrund einer solchen Anordnung wird die sechste RESURF-Schicht 16 effektiv als Schicht betrachtet, die einen niedrigeren Implantationsbetrag als der Implantationsbetrag in der fünften RESURF-Schicht 15 aufweist.
  • Im folgenden wird ein Verfahren zum Bilden der RESURF-Schichtung 102 unter Bezugnahme auf die 7 bis 9 beschrieben. Wie in 7 gezeigt ist, wird als erstes eine Implantationsmaske M11 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M11 weist eine Struktur auf, bei der der ersten RESURF-Schicht 11 und den kleinen Bereichen 11' in der zweiten RESURF-Schicht 12 entsprechende Bereiche als Öffnungen ausgebildet sind. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M11 eingebracht, und dadurch werden die gesamte erste RESURF-Schicht 11 und die kleinen Bereiche 11' in der zweiten RESURF-Schicht 12 gebildet.
  • Nach dem Entfernen der Implantationsmaske M11 wird in einem in 8 gezeigten Schritt eine Implantationsmaske M12 strukturiert. Die Implantationsmaske M12 weist eine Struktur auf, bei der den kleinen Bereichen 13' in der zweiten RESURF-Schicht 12, der dritten RESURF-Schicht 13 sowie den kleinen Bereichen 13' in der vierten RESURF-Schicht 14 entsprechende Bereiche als Öffnungen ausgebildet sind.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M12 eingebracht, und dadurch werden die gesamte dritte RESURF-Schicht 13 sowie die kleinen Bereiche 13' in der zweiten RESURF-Schicht 12 sowie der vierten RESURF-Schicht 14 gebildet.
  • Anschließend wird nach dem Entfernen der Implantationsmaske M12 eine Implantationsmaske M13 in einem in 9 dargestellten Schritt strukturiert.
  • Die Implantationsmaske M13 weist eine Struktur auf, bei der der fünften RESURF-Schicht 15 sowie den kleinen Bereichen 15' in der vierten RESURF-Schicht 14 und in der sechsten RESURF-Schicht 16 entsprechende Bereiche als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M13 eingebracht, und dadurch werden die gesamte fünfte RESURF-Schicht 15 sowie die kleinen Bereiche 15' in der vierten RESURF-Schicht 14 und in der sechsten RESURF-Schicht 16 gebildet.
  • Auf diese Weise wird durch die drei Implantationsvorgänge die RESURF-Schichtung 102 gebildet, die im effektiven Sinn sechs Abstufungen von Implantationsbeträgen aufweist.
  • In der RESURF-Schichtung 102 ist die Anzahl der RESURF-Schichten mit einem effektiven Implantationsbetrag um 1 größer als bei der in 5 dargestellten RESURF-Schichtung 101. Somit erfolgt eine weitere Abschwächung der Konzentration eines elektrischen Feldes.
  • Die in 9 dargestellte RESURF-Schichtung 102 weist eine Breite auf, die um die Breite der sechsten RESURF-Schicht 19 breiter ist als die der RESURF-Schichtung 101 der 5. Dies dient zur Vereinfachung der Beschreibung, wobei es in Wirklichkeit nicht notwendig ist, die Breite der RESURF-Schichtung insgesamt zu verändern. Es genügt, dass ein innerer Bereich in sechs Teile unterteilt ist, um die in 9 gezeigte Struktur der RESURF-Schichtung 102 zu erzielen.
  • Dabei ist die in 5 gezeigte RESURF-Schichtung 101 mit der P-leitenden Basis 2 verbunden. Daher kann das Potential eines neutralen Bereichs in der RESURF-Schichtung 101 zu einem Zeitpunkt, wenn eine Rückwärts-Vorspannung angelegt wird, als gleich dem Potential der P-leitenden Basis 2 betrachtet werden. Andererseits ist bei der in 9 dargestellten RESURF-Schichtung 102 die Implantationsschicht (kleine Bereiche 15') der sechsten RESURF-Schicht 16 nicht mit der fünften RESURF-Schicht 15 verbunden.
  • Selbst wenn die Vorspannung Null beträgt, tritt somit ein Bereich mit einem schwimmenden Potential in der Implantationsschicht der sechsten RESURF-Schicht 16 aufgrund eines Diffusionspotentials auf. Selbst wenn eine Rückwärts-Vorspannung angelegt wird, so dass die Verarmungsschicht expandiert, bleiben infolgedessen Träger in der Implantationsschicht der sechsten RESURF-Schicht 16 eingeschlossen.
  • Wenn jedoch die Träger aufgrund einer Trägerdiffusion und eines Rekombinationsstroms in der Verarmungsschicht nach außen entladen werden, kommt es auch bei der sechsten RESURF-Schicht 16 zu einer ähnlichen Verarmung wie bei der ersten bis fünften RESURF-Schicht 11 bis 15, und die sechste RESURF-Schicht 16 hat die Funktion einer RESURF-Struktur.
  • Auch bei der zweiten RESURF-Schicht 12 und der vierten RESURF-Schicht 14 besteht die Möglichkeit, dass eine Situation auftritt, in der Träger in dem kleinen Bereich mit einem hohen Implantationsbetrag von der Verarmungsschicht umgeben belassen bleiben. In diesem Fall haben die zweite RESURF-Schicht 12 und die vierte RESURF-Schicht 14 aufgrund des gleichen Mechanismus, wie dieser vorstehend beschrieben worden ist, die Funktion der RESURF-Struktur.
  • A-4. Zweite Modifikation.
  • In den RESURF-Schichtungen 101 und 102, wie sie in 5 bzw. 9 gezeigt sind, haben alle kleinen Bereiche, die in der durch den effektiven Implantationsbetrag gebildeten RESURF-Schicht enthalten sind, die gleiche Breite. Wie bei einer RESURF-Schichtung 103 gemäß 10 kann es im Gegensatz dazu auch akzeptabel sein, dass bei der durch den effektiven Implantationsbetrag gebildeten RESURF-Schicht die kleinen Bereiche mit einem höheren Implantationsbetrag eine konstante Breite aufweisen, während die kleinen Bereiche mit einem niedrigeren Implantationsbetrag in ihrer Breite zur Außenseite der Vorrichtung hin allmählich zunehmen.
  • D. h., die in 10 gezeigte RESURF-Schichtung 103 weist folgendes auf: die erste RESURF-Schicht 11, eine zweite RESURF-Schicht 120, die dritte RESURF-Schicht 13, eine vierte RESURF-Schicht 140, die fünfte RESURF-Schicht 15 sowie eine sechste RESURF-Schicht 160, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 angeordnet sind und die P-leitende Basis 2 umschließen.
  • Die zweite RESURF-Schicht 120 ist mit kleinen Bereichen 11' und kleinen Bereichen 13' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 11' ist gleich dem Implantationsbetrag in der ersten RESURF-Schicht 11. Der Implantationsbetrag in den kleinen Bereichen 13' ist gleich dem in der dritten RESURF-Schicht 13. Die kleinen Bereiche 13' sind derart ausgebildet, dass der der ersten RESURF-Schicht 11 benachbarte kleine Bereich 13' die kleinste Breite aufweist und die weiter von der ersten RESURF-Schicht 11 entfernt angeordneten kleine Bereiche 13' jeweils eine größere Breite aufweisen. Die kleinen Bereiche 11' weisen eine konstante Breite auf.
  • Die vierte RESURF-Schicht 140 ist mit kleinen Bereichen 13' und kleinen Bereichen 15' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 13' ist gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13. Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem in der fünften RESURF-Schicht 15.
  • Die kleinen Bereiche 15' sind derart ausgebildet, dass der der dritten RESURF-Schicht 13 benachbarte kleine Bereich 15' die geringste Breite aufweist und die weiter von der dritten RESURF-Schicht 13 entfernt angeordneten kleinen Bereiche 15' jeweils eine größere Breite aufweisen. Die kleinen Bereiche 13' weisen eine konstante Breite auf.
  • Die sechste RESURF-Schicht 160 ist mit kleinen Bereichen 15' und kleinen Bereichen 19' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 15. In den kleinen Bereichen 19' wird keine Ionenimplantation ausgeführt.
  • Die kleinen Bereiche 19' sind derart ausgebildet, dass der der fünften RESURF-Schicht 15 benachbarte kleine Bereich 19' die kleinste Breite aufweist und die weiter von der fünften RESURF-Schicht 15 entfernt angeordneten kleinen Bereiche 19' jeweils eine größere Breite aufweisen. Die kleinen Bereiche 15' weisen eine konstante Breite auf.
  • Bei der RESURF-Schichtung 103 mit der vorstehend beschriebenen Konfiguration sind Bereiche mit jeweils einem einzigen Implantationsbetrag (die Außenseite der sechsten RESURF-Schicht wird als Bereich mit einem einzigen Implantationsbetrag von Null betrachtet) an beiden Enden der RESURF-Schichtung 103 vorhanden. In Relation zu diesen Bereichen kann der effektive Implantationsbetrag sanft verändert werden. Auf diese Weise wird die Konzentration eines elektrischen Feldes weiter abgeschwächt.
  • Wie bei einer in 11 dargestellten RESURF-Schichtung 104 kann es auch akzeptabel sein, dass bei der durch den effektive Implantationsbetrag definierten RESURF-Schichtung die kleinen Bereiche mit einem höheren Implantationsbetrag in ihrer Breite in Richtung zur Außenseite der Vorrichtung hin allmählich kleiner werden, während die kleinen Bereiche mit einem geringeren Implantationsbetrag in ihrer Breite zur Außenseite der Vorrichtung hin allmählich größer werden.
  • D. h., die in 11 dargestellte RESURF-Schichtung 104 weist folgendes auf: die erste RESURF-Schicht 11, eine zweite RESURF-Schicht 120A, die dritte RESURF-Schicht 13, eine vierte RESURF-Schicht 140A, die fünfte RESURF-Schicht 15 sowie eine sechste RESURF-Schicht 160A, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 angeordnet sind und die P-leitende Basis umschließen.
  • Die zweite RESURF-Schicht 120A ist mit kleinen Bereichen 11' und kleinen Bereichen 13' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 11' ist gleich dem Implantationsbetrag in der ersten RESURF-Schicht 11. Der Implantationsbetrag in den kleinen Bereichen 13' ist gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13.
  • Die kleinen Bereiche 11' sind derart ausgebildet, dass der am nähesten bei der ersten RESURF-Schicht 11 angeordnete kleine Bereich 11' die größte Breite aufweist und die weiter von der ersten RESURF-Schicht 11 entfernt angeordneten kleine Bereiche 11' jeweils eine geringere Breite aufweisen. Die kleinen Bereiche 13' sind derart ausgebildet, dass der der ersten RESURF-Schicht 11 benachbarte kleine Bereich 13' die kleinste Breite aufweist und die weiter von der ersten RESURF-Schicht 11 entfernt angeordneten kleinen Bereiche 13' jeweils eine größere Breite aufweisen.
  • Die vierte RESURF-Schicht 140A ist mit kleinen Bereichen 13' und kleinen Bereichen 15' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 13' ist gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13. Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 15.
  • Die kleinen Bereiche 13' sind derart ausgebildet, dass der am nähesten bei der dritten RESURF-Schicht 13 angeordnete kleine Bereich 13' die größte Breite aufweist und die weiter von der dritten RESURF-Schicht 13 entfernt angeordneten kleinen Bereiche 13' jeweils eine kleinere Breite aufweisen. Die kleinen Bereiche 15' sind derart ausgebildet, dass der der dritten RESURF-Schicht 13 benachbarte kleine Bereich 15' die kleinste Breite aufweist und die weiter von der dritten RESURF-Schicht 13 entfernt angeordneten kleinen Bereiche 15' jeweils eine größere Breite aufweisen.
  • Die sechste RESURF-Schicht 160A ist mit kleinen Bereichen 15' und kleinen Bereichen 19' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 15' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 15. In den kleinen Bereichen 19' wird keine Ionenimplantation ausgeführt. Die kleinen Bereiche 15' sind derart ausgebildet, dass der am nähesten bei der fünften RESURF-Schicht 15 befindliche kleine Bereich 15' die größte Breite aufweist und die weiter von der fünften RESURF-Schicht 15 entfernt angeordneten kleinen Bereiche 15' jeweils eine kleinere Breite aufweisen.
  • Die kleinen Bereiche 19' sind derart ausgebildet, dass der der fünften RESURF-Schicht 15 benachbarte kleine Bereich 19' die kleinste Breite aufweist und die weiter von der fünften RESURF-Schicht 15 entfernt angeordneten kleinen Bereiche 19' jeweils eine größere Breite aufweisen.
  • Bei der RESURF-Schichtung 104 mit der vorstehend beschriebenen Konfiguration sind Bereiche mit jeweils einem einzigen Implantationsbetrag (wobei die Außenseite von der sechsten RESURF-Schicht als Bereich mit einem einzigen Implantationsbetrag von Null betrachtet wird) an beiden Enden der RESURF-Schichtung 104 vorhanden sind. In Relation zu diesen Bereichen kann der effektive Implantationsbetrag weiter sanft verändert werden. Somit wird die Konzentration eines elektrischen Feldes weiter abgeschwächt.
  • B. Ausführungsbeispiel 2.
  • Eine Konfiguration eines Verfahrens zum Herstellen des Abschlußbereichs gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung wird unter Bezugnahme auf die 12 und 13 beschrieben.
  • B-1. Vorrichtungskonfiguration.
  • Die 12 und 13 zeigen Schnittdarstellungen, in denen der Reihe nach ein Vorgang zum Herstellen des Abschlußbereichs veranschaulicht ist. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 101 in 13 veranschaulicht, die den abschließenden Schritt zeigt. Bei diesem Ausführungsbeispiel handelt es sich bei der letztendlich erzielten Konfiguration der RESURF-Schichtung um die gleiche Konfiguration wie bei der in 5 gemäß Ausführungsbeispiel 1 dargestellten RESURF-Schichtung 101, jedoch unterscheidet sich das Verfahren zum Herstellen der RESURF-Schichtung von dem des Ausführungsbeispiels 1.
  • B-2. Herstellungsverfahren.
  • Im folgenden wird ein Verfahren zum Bilden der RESURF-Schichtung 101 unter Bezugnahme auf 12 und 13 beschrieben. Wie in 12 gezeigt ist, wird als erstes eine Implantationsmaske M21 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M21 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 11, der zweiten RESURF-Schicht 12, der dritten RESURF-Schicht 13 sowie den kleinen Bereichen 13' in der vierten RESURF-Schicht 14 entsprechen, als Öffnungen ausgebildet sind. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M21 eingebracht.
  • Dadurch wird eine Implantationsschicht mit einem Implantationsbetrag gleich dem Implantationsbetrag in der dritten RESURF-Schicht 13 in einem Bereich gebildet, der der ersten, der zweiten und dritten RESURF-Schicht 11 bis 13 entspricht, wobei auch die kleinen Bereiche 13' in der vierten RESURF-Schicht 14 gebildet werden.
  • Nach dem Entfernen der Implantationsmaske M21 wird dann in einem in 13 veranschaulichten Schritt eine Implantationsmaske M22 strukturiert. Die Implantationsmaske M22 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 11, den kleinen Bereichen 11' in der zweiten RESURF-Schicht 12, den kleinen Bereichen 15' in der vierten RESURF-Schicht 14 sowie der fünften RESURF-Schicht 15 entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M22 eingebracht, und dadurch werden die erste RESURF-Schicht 11, die zweite RESURF-Schicht 12, die vierte RESURF-Schicht 14 und die fünfte RESURF-Schicht 15 gebildet. Die dritte RESURF-Schicht 13 wird ebenfalls gebildet, indem die Implantationsmaske M22 eine weitere Implantation von Dotierstoff in diese verhindert.
  • Hierbei kann die RESURF-Schichtung 101, bei der der Implantationsbetrag stufenweise abnimmt, nicht erzielt werden, wenn der Implantationsbetrag während des Implantationsvorgangs, der unter Verwendung der Implantationsmaske M22 gemäß 13 ausgeführt wird, nicht geringer ist als der Implantationsbetrag während des Implantationsvorgangs, der unter Verwendung der in 12 dargestellten Implantationsmaske M21 ausgeführt wird.
  • Auf diese Weise wird durch die beiden Implantationsvorgänge die RESURF-Schichtung 105 gebildet, die effektiv fünf Abstufungen von Implantationsbeträgen aufweist. D. h., im Vergleich zu dem Herstellungsverfahren gemäß dem Ausführungsbeispiel 1 kann die Anzahl, mit der der photolithographische Vorgang und der Dotierstoff-Implantationsvorgang ausgeführt werden, jeweils um den Faktor 1 reduziert werden.
  • Durch das gleiche Verfahren kann eine identische Konfiguration wie bei der RESURF-Schichtung 102 gemäß 9 erzielt werden. Im folgenden wird ein Verfahren zum Bilden der RESURF-Schichtung 102 unter Bezugnahme auf die 14 und 15 beschrieben.
  • Wie in 14 gezeigt ist, wird als erstes eine Implantationsmaske M31 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M31 weist eine Struktur auf, bei der es sich bei den Bereichen, die der ersten RESURF-Schicht 11, der zweiten RESURF-Schicht 12, der dritten RESURF-Schicht 13 und den kleinen Bereichen 13' in der vierten RESURF-Schicht 14 entsprechen, um Öffnungen handelt. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M31 eingebracht.
  • Dadurch wird eine Implantationsschicht mit einem Implantationsbetrag gleich dem in der dritten RESURF-Schicht 13 in einem Bereich gebildet, der der ersten, zweiten und dritten RESURF-Schicht 11 bis 13 entspricht, während die kleinen Bereiche 13' in der vierten RESURF-Schicht 14 gebildet werden.
  • Nach dem Entfernen der Implantationsmaske M31 wird dann in einem in 15 veranschaulichten Schritt eine Implantationsmaske M32 strukturiert. Die Implantationsmaske M32 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 11, den kleinen Bereichen 11' in der zweiten RESURF-Schicht 12, den kleinen Bereichen 15' in der vierten RESURF-Schicht 14, der fünften RESURF-Schicht 15 sowie den kleinen Bereichen 15' in der sechsten RESURF-Schicht 16 entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M32 eingebracht, und dadurch werden die erste RESURF-Schicht 11, die zweite RESURF-Schicht 12, die vierte RESURF-Schicht 14 und die fünfte RESURF-Schicht 15 gebildet. Die dritte RESURF-Schicht 13 wird ebenfalls gebildet, indem die Implantationsmaske M22 eine weitere Implantation von Dotierstoff in diese verhindert.
  • Hierbei kann die RESURF-Schichtung 102, bei der der Implantationsbetrag stufenweise abnimmt, nicht erzielt werden, wenn der Implantationsbetrag während des Implantationsvorgangs, der unter Verwendung der Implantationsmaske M32 gemäß 15 ausgeführt wird, nicht geringer ist als der Implantationsbetrag während des Implantationsvorgangs, der unter Verwendung der in 14 dargestellten Implantationsmaske M31 ausgeführt wird.
  • Auf diese Weise wird durch die beiden Implantationsvorgänge die RESURF-Schichtung 102 gebildet, die effektiv fünf Abstufungen von Implantationsbeträgen aufweist. D. h., im Vergleich zu dem Herstellungsverfahren gemäß Ausführungsbeispiel 1 kann die Anzahl, mit der der photolithographische Prozeß und der Dotierstoff-Implantationsvorgang ausgeführt werden, jeweils um den Faktor 1 reduziert werden.
  • Bei dem vorstehend beschriebenen Herstellungsverfahren wird der Implantationsbetrag in der ersten RESURF-Schicht 11, die den höchsten Implantationsbetrag aufweist, durch die Summe aus dem Implantationsbetrag in der dritten RESURF-Schicht 13 und dem Implantationsbetrag in der fünften RESURF-Schicht 15 bestimmt. Diese Einschränkung verursacht aus den nachfolgend genannten Gründen kein Problem.
  • Im folgenden werden die Implantationsbeträge in der ersten bis sechsten RESURF-Schicht 11 bis 16 unter Verwendung des unter Bezugnahme auf 14 und 15 beschriebenen Verfahrens als Beispiel erläutert.
  • Dabei wird ein Fall angenommen, in dem das Halbleitersubstrat 1 ein SiC-Substrat vom 4H-Polytyp ist. Wenn der Implantationsbetrag (Implantations-Oberflächendichte) während des unter Verwendung der Implantationsmaske M32 ausgeführten Implantationsvorgangs 0,5 × 1013 cm–2 beträgt und der Implantationsbetrag während des unter Verwendung der Implantationsmaske M31 ausgeführten Implantationsvorgangs 1,0 × 1013 cm–2 beträgt, dann haben die Implantationsbeträge in der ersten bis sechsten RESURF-Schicht 11 bis 19 ausgehend von dem Betrag in der ersten RESURF-Schicht 11 Werte von 1,5 × 1013 cm–2, 1,25 × 1013 cm–2, 1,0 × 1013 cm–2, 0,75 × 1013 cm–2, 0,5 × 1013 cm–2 bzw. 0,25 × 1013 cm–2. Unter der Annahme, dass die sechs RESURF-Schichten 11 bis 16 im wesentlichen die gleiche Breite aufweisen, nimmt dabei der Implantationsbetrag in der RESURF-Schichtung 102 stufenweise linear in Richtung nach außen bis auf Null ab.
  • Eine RESURF-Schichtung, bei der der Implantationsbetrag nach außen stufenweise linear bis auf Null abnimmt, ist zum Erzielen einer hohen Durchbruchspannungsleistung und zum Verbessern der Betriebszuverlässigkeit der Vorrichtung effektiv. Somit ergäbe sich kein Nachteil aus der Tatsache, dass der Implantationsbetrag in der ersten RESURF-Schicht 11 durch die Summe des Implantationsbetrags in der dritten RESURF-Schicht 13 und des Implantationsbetrags in der fünften RESURF-Schicht 15 bestimmt wird.
  • Wenn z. B. die Konzentration des N-leitenden Dotierstoffs in dem SiC-Substrat 1 3 × 1015 cm–3 beträgt und die Breite von den sechs RESURF-Schichten 11 bis 16 mit den vorstehend beschriebenen Implantationsbeträgen jeweils 25 μm beträgt (die Breite der gesamten RESURF-Schichtung beträgt 150 μm), erhält man eine Durchbruchspannung von 4000 V oder höher, während ein elektrisches Feld in einer oberflächennähesten Oberfläche der RESURF-Schichtung auf 1 MV/cm oder weniger unterdrückt wird.
  • Wenn in der in 13 gezeigten RESURF-Schichtung die gleichen Implantationsbedingungen wie vorstehend beschrieben aufgegriffen werden, mit der Ausnahme, dass die Breiten der ersten bis vierten RESURF-Schicht 11 bis 14 im wesentlichen gleich sind, während die Breite der fünften RESURF-Schicht 15 etwa das 1,5-fache der Breite der anderen Schichten beträgt, kann die in 13 dargestellte RESURF-Schichtung in etwa als RESURF-Schichtung betrachtet werden, bei der der Implantationsbetrag nach außen stufenweise linear bis auf Null abnimmt.
  • In diesem Zusammenhang ist ein Resultat einer Simulation einer Verteilung der elektrischen Feldstärke bei einer Sperrspannung von 4000 V in den 36 und 37 veranschaulicht. Dabei zeigt 36 die elektrische Feldstärke (V/cm) in einer oberflächennähesten Oberfläche (der oberflächennähesten Oberfläche der RESURF-Schichtung) des Substrats. Die horizontale Achse veranschaulicht eine Distanz (μm) jeder einzelnen Schicht der RESURF-Schichtung, der P-leitenden Basis und dem N-leitenden Halbleitersubstrat mit niedriger Konzentration in einer Ebenenrichtung.
  • Die vertikale Achse veranschaulicht die elektrische Feldstärke (V/cm). In 37 ist entlang der horizontalen Achse die Distanz (μm) in der Ebenenrichtung aufgetragen, und entlang der vertikalen Achse ist die elektrische Feldstärke (V/cm) aufgetragen. Die in 37 dargestellte Distanz in der Ebenenrichtung ist die gleiche wie die in 36 dargestellte.
  • 37 zeigt jedoch die Verteilung der elektrischen Feldstärke auf einer Tiefe (PN-Übergangs-Tiefe), die der Implantationstiefe in der P-leitenden Basis und der RESURF-Schichtung ausgehend von der oberflächennähesten Oberfläche (der oberflächennähesten Oberfläche der RESURF-Schichtung) des Substrats entspricht.
  • In den 36 und 37 veranschaulicht die durchgezogene Linie die Verteilung einer elektrischen Feldstärke, die man in der RESURF-Schichtung mit der Struktur gemäß der vorliegenden Erfindung erhält, und die durchgezogene Linie zeigt die Verteilung einer elektrischen Feldstärke bei einer idealen Struktur (eine Struktur, bei der die zweite RESURF-Schicht 12, die vierte RESURF-Schicht 14 und die sechste RESURF-Schicht 16 einen einzigen Implantationsbetrag aufweisen).
  • Aus den 36 und 37 ist ersichtlich, dass die Struktur der vorliegenden Erfindung in effektiver Weise das elektrische Feld in der oberflächennähesten Oberfläche der RESURF-Schichtung unterdrückt. Auch zeigen die 36 und 37, dass eine Mittelung der Verteilung der elektrischen Feldstärke bei der Struktur der vorliegenden Erfindung zu einer Verteilung einer elektrischen Feldstärke führt, die äußerst nahe bei der einer idealen Struktur liegt.
  • Bei einer Sperrspannung von 4000 V tritt sowohl bei der Struktur der vorliegenden Erfindung als auch bei der idealen Struktur ein maximales elektrisches Feld bei der PN-Übergangs-Tiefe in dem peripheren Bereich der P-leitenden Basis auf. Dieser Bereich ist identisch mit einem Bereich, in dem sich ein elektrisches Feld in einem Fall konzentriert, in dem die RESURF-Schichtung nicht vorgesehene ist.
  • B-3. Erste Modifikation
  • Bei dem vorstehend beschriebenen Ausführungsbeispiel 2 wird bei den beiden Implantationsvorgängen die gleiche Implantationstiefe verwendet. Jedoch kann die Implantationstiefe zwischen den Implantationsvorgängen auch geändert werden. Im folgenden werden eine Konfiguration und ein Verfahren zum Herstellen des Abschlußbereichs gemäß einer ersten Modifikation des Ausführungsbeispiels 2 unter Bezugnahme auf die 16 und 17 beschrieben.
  • Die 16 und 17 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 102A in 17 dargestellt, die den abschließenden Schritt zeigt.
  • Die RESURF-Schichtung 102A weist folgendes auf: eine erste RESURF-Schicht 11A, eine zweite RESURF-Schicht 12A, eine dritte RESURF-Schicht 13A, eine vierte RESURF-Schicht 14A, eine fünfte RESURF-Schicht 15A und eine sechste RESURF-Schicht 16A, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 angeordnet sind und die P-leitende Basis 2 umschließen.
  • Die erste RESURF-Schicht 11A ist derart ausgebildet, dass eine Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, wobei diese Dotierstoffschicht eine geringere Tiefe als die dritte RESURF-Schicht 13A aufweist, in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die dritte RESURF-Schicht 13A aufweist.
  • Die zweite RESURF-Schicht 12A ist derart ausgebildet, dass kleine Bereiche 111' mit dem gleichen Implantationsbetrag und der gleichen Tiefe wie bei der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht in vorbestimmten Intervallen innerhalb einer Implantationsschicht angeordnet sind, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die dritte RESURF-Schicht 13A aufweist.
  • Die vierte RESURF-Schicht 14A ist derart ausgebildet, dass kleine Bereiche 13' und kleine Bereiche 15' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 13' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der dritten RESURF-Schicht 13A. Die kleinen Bereiche 15' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der fünften RESURF-Schicht 15A.
  • Die sechste RESURF-Schicht 16A ist derart ausgebildet, dass kleine Bereiche 15' und kleine Bereiche 19' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 15' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der fünften RESURF-Schicht 15A. In den kleinen Bereichen 19' wird keine Ionenimplantation ausgeführt.
  • Die Verwendung einer derartigen Konfiguration ermöglicht es, dass die Änderung bei der Konzentration in der ersten RESURF-Schicht 11A und der zweiten RESURF-Schicht 12A in Richtung der Tiefe sanft ausfällt. Infolgedessen wird die Konzentration eines elektrischen Feldes in der ersten RESURF-Schicht 11A und der zweiten RESURF-Schicht 12A abgeschwächt.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 102A unter Bezugnahme auf die 16 und 17 beschrieben. Wie in 16 gezeigt ist, wird als erstes eine Implantationsmaske M31 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M31 besitzt eine Struktur, bei der der ersten RESURF-Schicht 11A, der zweiten RESURF-Schicht 12A und der dritten RESURF-Schicht 13A entsprechende Bereiche sowie den kleinen Bereichen 13' in der vierten RESURF-Schicht 14A entsprechende Bereiche als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M31 eingebracht.
  • Dadurch wird eine Implantationsschicht, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die dritte RESURF-Schicht 13A aufweist, in einem Bereich gebildet, der der ersten, zweiten und dritten RESURF-Schicht 11A bis 13A entspricht, während die kleinen Bereiche 13' in der vierten RESURF-Schicht 14A gebildet werden. Dabei wird die Implantationstiefe in der dritten RESURF-Schicht 13A äquivalent zu der Implantationstiefe in der P-leitenden Basis 2 gewählt.
  • Nach dem Entfernen der Implantationsmaske M31 wird in einem in 17 veranschaulichten Schritt eine Implantationsmaske M32 strukturiert. Die Implantationsmaske M32 weist eine Struktur auf, bei der der ersten RESURF-Schicht 11A, den kleinen Bereichen 111' in der zweiten RESURF-Schicht 12A, den kleinen Bereichen 15' in der vierten RESURF-Schicht 14A, der fünften RESURF-Schicht 15A, den kleinen Bereichen 15' in der sechsten RESURF-Schicht 16A entsprechende Bereiche in Form von Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M32 eingebracht, wobei die Implantationsenergie niedriger ist als bei dem Implantationsvorgang, der unter Verwendung der Implantationsmaske M31 ausgeführt wird.
  • Dadurch werden die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, die kleinen Bereiche 111', die kleinen Bereiche 15', die fünfte RESURF-Schicht 15A sowie die kleinen Bereiche 15' gebildet. Hierdurch werden die erste RESURF-Schicht 11A, die zweite RESURF-Schicht 12A, die vierte RESURF-Schicht 14A, die fünfte RESURF-Schicht 15A sowie die sechste RESURF-Schicht 16A gebildet. Die dritte RESURF-Schicht 13A wird gebildet, indem die Implantationsmaske M32 eine weitere Implantation von Dotierstoff in diese verhindert.
  • B-4. Zweite Modifikation.
  • Ein in 18 und 19 veranschaulichtes Verfahren kann ebenfalls als Verfahren zum Ändern der Implantationstiefe zwischen den Implantationsvorgängen verwendet werden.
  • Die 18 und 19 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 102B in 19 dargestellt, die den abschließenden Schritt zeigt.
  • Die RESURF-Schichtung 102B besitzt eine erste RESURF-Schicht 11B, eine zweite RESURF-Schicht 12B, eine dritte RESURF-Schicht 13B, eine vierte RESURF-Schicht 14B, eine fünfte RESURF-Schicht 15B sowie eine sechste RESURF-Schicht 16B, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 vorgesehen sind sowie die P-leitende Basis 2 umschließend angeordnet sind.
  • Die erste RESURF-Schicht 11B ist derart ausgebildet, dass eine Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, wobei diese Dotierstoffschicht eine geringere Tiefe als die dritte RESURF-Schicht 13B aufweist, in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die dritte RESURF-Schicht 13B aufweist.
  • Die zweite RESURF-Schicht 12B ist derart ausgebildet, dass kleine Bereiche 111' mit dem gleichen Implantationsbetrag und der gleichen Tiefe wie bei der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht in vorbestimmten Intervallen innerhalb einer Implantationsschicht angeordnet sind, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die dritte RESURF-Schicht 13B aufweist.
  • Die vierte RESURF-Schicht 14B ist derart ausgebildet, dass kleine Bereiche 13' und kleine Bereiche 15' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 13' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der dritten RESURF-Schicht 13B. Die kleinen Bereiche 15' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der fünften RESURF-Schicht 15B.
  • Die sechste RESURF-Schicht 16B ist derart ausgebildet, dass kleine Bereiche 15' und kleine Bereiche 19' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 15' sind hinsichtlich des Implantationsbetrags und der Tiefe identisch mit der fünften RESURF-Schicht 15B. In den kleinen Bereichen 19' wird keine Ionenimplantation ausgeführt.
  • In der RESURF-Schichtung 102B überlappt die erste RESURF-Schicht 11B die P-leitende Basis 2 in der Breitenrichtung und in der Tiefenrichtung. Daher fällt in einem Eckbereich der P-leitenden Basis 2 in der Nähe der ersten RESURF-Schicht 11B die Änderung in der Konzentration in der Tiefenrichtung sanft aus. Infolgedessen wird auch die Konzentration des elektrischen Feldes in dem Eckbereich der P-leitenden Basis 2 in der Nähe der ersten RESURF-Schicht 11B abgeschwächt.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 102B unter Bezugnahme auf die 18 und 19 beschrieben. Wie in 18 gezeigt ist, wird als erstes eine Implantationsmaske M51 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M51 weist eine Struktur auf, bei der es sich bei der ersten RESURF-Schicht 11B, der zweiten RESURF-Schicht 12B und der dritten RESURF-Schicht 13B entsprechenden Bereichen sowie bei den kleinen Bereichen 13' in der vierten RESURF-Schicht 14B entsprechenden Bereichen um Öffnungen handelt. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M51 eingebracht. Dadurch wird eine Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der dritten RESURF-Schicht 13B entspricht, in einem Bereich gebildet, der der ersten, zweiten und dritten RESURF-Schicht 11B bis 13B entspricht, während die kleinen Bereiche 13' in der vierten RESURF-Schicht 14B gebildet werden.
  • Dabei wird die Implantationsenergie derart vorgegeben, dass die Implantationstiefe der Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der dritten RESURF-Schicht 13B entspricht, größer ist die Implantationstiefe der P-leitenden Basis 2. Die Öffnungen der Implantationsmaske M51 sind derart ausgebildet, dass sie die P-leitende Basis 2 in der Breitenrichtung überlappen.
  • Anschließend wird die Implantationsmaske M51 entfernt, und in einem in 19 veranschaulichten Schritt wird eine Implantationsmaske M52 strukturiert. Die Implantationsmaske M52 besitzt eine Struktur, bei der Bereiche, die der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, den kleinen Bereichen 111' in der zweiten RESURF-Schicht 12B, den kleinen Bereichen 15' in der vierten RESURF-Schicht 14B, der fünften RESURF-Schicht 15B sowie den kleinen Bereichen 15' in der sechsten RESURF-Schicht 16B entsprechen, als Öffnungen vorliegen.
  • In diesem Fall ist die Öffnung zum Bilden der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht die P-leitende Basis 2 in der Breitenrichtung überlappend vorgesehen, jedoch nicht über einen Bereich hinaus, in dem die Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der dritten RESURF-Schicht 13B entspricht, die P-leitende Basis 2 in der Breitenrichtung überlappt.
  • Anschließend wird ein P-leitender Dotierstoff, wie z. B. Al, durch Ionenimplantation über die Implantationsmaske M52 eingebracht, und zwar mit einer geringeren Implantationsenergie als bei dem unter Verwendung der Implantationsmaske M51 ausgeführten Implantationsvorgang. Dadurch werden die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, die kleinen Bereiche 111', die kleinen Bereiche 15', die fünfte RESURF-Schicht 15B und die kleinen Bereiche 15' gebildet.
  • Auf diese Weise werden die erste RESURF-Schicht 11B, die zweite RESURF-Schicht 12B, die vierte RESURF-Schicht 14B, die fünfte RESURF-Schicht 15B und die sechste RESURF-Schicht 16B gebildet. Die dritte RESURF-Schicht 13 wird geschaffen, indem die Implantationsmaske M52 eine weitere Implantation von Dotierstoff in diese verhindert. Hierbei wird die Implantationsenergie derart vorgegeben, dass die Implantationstiefe der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht größer ist als die Tiefe der P-leitenden Basis 2.
  • B-5. Dritte Modifikation.
  • Bei der Diode 100, bei der der aktive Bereich ausschließlich durch die P-leitende Basis 2 gebildet ist, wie dies in 1 gezeigt ist, kann die Implantation der RESURF-Schichtung über die gesamte P-leitende Basis 2 hinweg erfolgen. Dieses Verfahren wird unter Bezugnahme auf die 20 und 21 beschrieben.
  • Die 20 und 21 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 102C in 21 dargestellt, die den abschließenden Schritt zeigt.
  • Die RESURF-Schichtung 102C besitzt eine RESURF-Schicht 10 des aktiven Bereichs, die sich über die gesamte P-leitende Basis 2 erstreckt, eine erste RESURF-Schicht 11C, eine zweite RESURF-Schicht 12C, eine dritte RESURF-Schicht 13C, eine vierte RESURF-Schicht 14C, eine fünfte RESURF-Schicht 15C sowie eine sechste RESURF-Schicht 16C, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 vorgesehen sind und die P-leitende Basis 2 umschließend angeordnet sind.
  • Die erste RESURF-Schicht 11C ist derart ausgebildet, dass eine Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht mit einer geringeren Tiefe als die dritte RESURF-Schicht 13C in einer Implantationsschicht enthalten ist, die in ihrem Implantationsbetrag und ihrer Tiefe der dritten RESURF-Schicht 13C entspricht.
  • Die zweite RESURF-Schicht 12C ist derart ausgebildet, dass kleine Bereiche 111', die in ihrem Implantationsbetrag und ihrer Tiefe der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht entsprechen, in vorbestimmten Intervallen innerhalb einer Implantationsschicht angeordnet sind, die in ihrem Implantationsbetrag und ihrer Tiefe der dritten RESURF-Schicht 13C entspricht.
  • Die vierte RESURF-Schicht 14C ist derart ausgebildet, dass kleine Bereiche 13' und kleine Bereiche 15' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 13' weisen einen Implantationsbetrag und eine Tiefe auf, die denen der dritten RESURF-Schicht 13C entsprechen. Die kleinen Bereiche 15' weisen einen Implantationsbetrag und eine Tiefe auf, die denen der fünften RESURF-Schicht 15C entsprechen.
  • Die sechste RESURF-Schicht 16C ist derart ausgebildet, dass kleine Bereiche 15' und kleine Bereiche 19' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 15' weisen einen Implantationsbetrag und eine Tiefe auf, die denen der fünften RESURF-Schicht 15C entsprechen. In den kleinen Bereichen 19' findet keine Ionenimplantation statt.
  • In der RESURF-Schichtung 102C ist die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht derart vorgesehen, dass sie die gesamte P-leitende Basis 2 enthält, und die Implantationsschicht, die in ihrem Implantationsbetrag und ihrer Tiefe der dritten RESURF-Schicht 13C entspricht, ist derart vorgesehen, dass sie die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht enthält. Ein Bereich, in dem die P-leitende Basis 2 enthalten bzw. eingeschlossen ist, wird als RESURF-Schicht 10 des aktiven Bereichs bezeichnet.
  • Die Verwendung einer derartigen Konfiguration ermöglicht es, dass die Änderung in der Konzentration in der gesamten P-leitenden Basis 2 in der Tiefenrichtung sanft ausfällt. Auf diese Weise können die Schalteigenschaften der PN-Diode geändert werden.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 102B unter Bezugnahme auf die 20 und 21 beschrieben. Wie in 20 gezeigt ist, wird als erstes eine Implantationsmaske M61 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M61 weist eine Struktur auf, bei der es sich bei Bereichen, die der P-leitenden Basis 2, der ersten RESURF-Schicht 11c, der zweiten RESURF-Schicht 12C und der dritten RESURF-Schicht 13BC entsprechen, sowie bei Bereichen, die den kleinen Bereichen 13' in der vierten RESURF-Schicht 14C entsprechen, um Öffnungen handelt. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M61 eingebracht.
  • Dadurch wird eine Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der dritten RESURF-Schicht 13C entspricht, in einem Bereich gebildet, der der RESURF-Schicht 10 des aktiven Bereichs sowie der ersten, zweiten und dritten RESURF-Schicht 11C bis 13C entspricht, während die kleinen Bereiche 13' in der vierten RESURF-Schicht 14C gebildet werden.
  • Dabei wird die Implantationsenergie derart vorgegeben, dass die Implantationstiefe der Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der dritten RESURF-Schicht 13C entspricht, größer ist ist die Implantationstiefe der P-leitenden Basis 2.
  • Anschließend wird die Implantationsmaske M61 entfernt, und in einem in 21 veranschaulichten Schritt wird eine Implantationsmaske M62 strukturiert. Die Implantationsmaske M62 besitzt eine Struktur, bei der Bereiche, die der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, den kleinen Bereichen 111' in der zweiten RESURF-Schicht 12C, den kleinen Bereichen 15' in der vierten RESURF-Schicht 14C, der fünften RESURF-Schicht 15C sowie den kleinen Bereichen 15' in der sechsten RESURF-Schicht 16C entsprechen, als Öffnungen vorliegen. In diesem Fall erstreckt sich die Öffnung zum Bilden der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht über die gesamte P-leitende Basis 2.
  • Anschließend wird ein P-leitender Dotierstoff, wie z. B. Al, durch Ionenimplantation über die Implantationsmaske M62 eingebracht, und zwar mit einer geringeren Implantationsenergie als bei dem unter Verwendung der Implantationsmaske M61 ausgeführten Implantationsvorgang. Dadurch werden die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht, die kleinen Bereiche 111', die kleinen Bereiche 15', die fünfte RESURF-Schicht 15C und die kleinen Bereiche 15' gebildet.
  • Auf diese Weise werden die RESURF-Schicht 10 des aktiven Bereichs, die erste RESURF-Schicht 11B, die zweite RESURF-Schicht 12C, die vierte RESURF-Schicht 14C, die fünfte RESURF-Schicht 15C und die sechste RESURF-Schicht 16C gebildet. Die dritte RESURF-Schicht 13C wird gebildet, indem die Implantationsmaske M62 eine weitere Implantation von Dotierstoff in diese verhindert. Hierbei wird die Implantationsenergie derart vorgegeben, dass die Implantationstiefe der Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht größer ist als die Tiefe der P-leitenden Basis 2.
  • Bei den Verfahren, die in den vorstehend beschriebenen Modifikationen 1 bis 3 des Ausführungsbeispiels veranschaulicht sind, ändert sich die Implantationstiefe innerhalb der Implantationsvorgänge, um dadurch die RESURF-Struktur und ferner das Profil des aktiven Bereichs in der Tiefenrichtung zu steuern. Diese Verfahren sind besonders wirksam in einem Fall, in dem ein Halbleitersubstrat, wie z. B. ein SiC-Substrat, verwendet wird, bei dem Streuung und Diffusion von Dotierstoffionen gering sind.
  • Auch bei Verwendung eines Halbleitersubstrats, wie z. B. eines Siliziumsubstrats, das eine hohe Wärmediffusion verursacht, sind diese Verfahren anwendbar, um eine Zeitdauer einer Wärmebehandlung zu verkürzen oder die Temperatur einer Wärmebehandlung zu vermindern.
  • Bei den in der zweiten und dritten Modifikation veranschaulichten Konfigurationen wird aufgrund der Veränderung der Implantationstiefe in den einzelnen Implantationsvorgängen die erste RESURF-Schicht 11B die P-leitende Basis 2 in der Breitenrichtung und der Tiefenrichtung überlappend ausgebildet, oder die gesamten P-leitende Basis 2 wird in die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht eingeschlossen.
  • In einem Fall, in dem die Implantationstiefe konstant ist, kann dabei ein Dotierstoffbereich der ersten RESURF-Schicht benachbart der P-leitenden Basis 2 (aktiver Bereich) in der vorstehend beschriebenen Weise konfiguriert werden. Insbesondere im Fall der dritten Modifikation kann es annehmbar sein, den Implantationsvorgang für die P-leitende Basis 2 wegzulassen, so dass die Dotierstoffschicht 111 innerhalb der ersten RESURF-Schicht (d. h. die RESURF-Schicht 10 des aktiven Bereichs und die erste RESURF-Schicht 11C) als P-leitende Basis betrachtet wird.
  • Es ist wünschenswert, dass der gesamte Implantationsbetrag in einem Bereich, der als P-leitende Basis dient, mindestens das 1- bis 2-fache des Werts beträgt, der durch die RESURF-Bedingungen des Halbleitermaterials vorgegeben ist (den Bedingungen, unter denen es zu keiner vollständigen Verarmung der P-leitenden Basis kommt). Bei diese Konfiguration kann die Anzahl von Malen, mit der photolithographische Vorgang und der Dotierstoff-Implantationsvorgang jeweils ausgeführt werden, um einen Faktor von 1 reduziert werden.
  • C. Ausführungsbeispiel 3.
  • Das Ausführungsbeispiel 2 hat die Konfiguration und das Verfahren zum Herstellen der RESURF-Schichtung beschrieben, bei der bzw. dem der effektive Implantationsbetrag in fünf Stufen oder sechs Stufen zur Außenseite der Halbleitervorrichtung hin progressiv abnimmt, wobei dies mittels zwei Implantationsvorgängen erreicht wird. Dies läßt sich in n Implantationsvorgängen formulieren. Dabei beträgt n mindestens zwei. Im folgenden werden eine Konfiguration und ein Verfahren zum Herstellen einer RESURF-Schichtung mittels n Implantationsvorgängen in einem Ausführungsbeispiel 3 der vorliegenden Erfindung beschrieben
  • Bei der Ausführung der n Implantationsvorgänge erfüllen die Implantationsbeträge a1, a2, a3, ... die nachfolgend genannte Beziehung.
  • [Ausdruck 1]
    • a(k + 1) = ak/2 (1 ≤ k ≤ n – 1) (1)
  • Diese Gleichung (1) läßt sich in den nachfolgenden mathematischen Ausdruck (2) umschreiben.
  • [Ausdruck 2]
    • am = a1/2m-1 (1 ≤ m ≤ n) (2)
  • Die Anzahl der Arten von Implantationsbeträgen, die durch diese n Implantationsvorgänge erzielt werden können, d. h. die Anzahl der Arten von Implantationsbeträgen, die als Summe von einem oder mehreren von a1, ... an ausgedrückt werden können, beträgt (2n – 1). In diesem Stadium ist der effektive Implantationsbetrag noch nicht berücksichtigt.
  • Dieser Implantationsbetrag sj wird durch den nachfolgenden mathematischen Ausdruck (3) ausgedrückt.
  • [Ausdruck 3]
    • sj = a1 × j/2n-1 (1 ≤ j ≤ 2n – 1) (3)
  • Mit anderen Worten, in einem Implantationsbetrag-Bereich s(2n – 1) = a1 × (2n – 1)/2n-1 bis s1 = a1/2n-1, erhält man Implantationsbeträge, bei denen es sich um einzelne Beträge handelt und die in regelmäßigen Intervallen vorliegen. Ferner ist ein Bereich mit einem Implantationsbetrag von s(2n – 1) benachbart der P-leitenden Basis 2 angeordnet. Danach ist ein Bereich mit einem Implantationsbetrag von s(2n – 2) benachbart der Außenseite des Bereichs mit dem Implantationsbetrag von s(2n – 1) angeordnet.
  • Auf diese Weise wird der Implantationsbetrag sj in Richtung nach außen allmählich vermindert. Abschließend ist ein Bereich mit einem Implantationsbetrag von s1 angeordnet. Auf diese Weise wird durch die n Implantationsvorgänge eine RESURF-Schichtung mit (2n – 1) Abstufungen von Implantationsbeträgen gebildet. Indem die Breite von allen Bereichen mit dem Implantationsbetrag sj jeweils gleich ausgebildet wird, kann dann eine RESURF-Schichtung mit (2n – 1) Stufen von Implantationsbeträgen gebildet werden, bei der der Implantationsbetrag in Richtung nach außen stufenweise linear bis auf Null abnimmt.
  • C-1. Vorrichtungskonfiguration 1.
  • Im folgenden wird ein Beispiel, bei dem n = 3 beträgt, unter Bezugnahme auf die 22 bis 24 beschrieben. Auf der Basis der vorstehend beschriebenen Theorie erhält man eine RESURF-Schichtung mit sieben Stufen bzw. Niveaus von Implantationsbeträgen durch Ausführung von drei Implantationsvorgängen.
  • Die 22 bis 24 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung in 24 dargestellt, die den abschließenden Schritt veranschaulicht.
  • Die in 24 gezeigte RESURF-Schichtung 121 besitzt eine erste RESURF-Schicht 21, eine zweite RESURF-Schicht 22, eine dritte RESURF-Schicht 23, eine vierte RESURF-Schicht 24, eine fünfte RESURF-Schicht 25, eine sechste RESURF-Schicht 26 und eine siebte RESURF-Schicht 27, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis vorgesehen sind sowie die P-leitende Basis 2 umschließend angeordnet sind.
  • C-2. Herstellungsverfahren 1.
  • Im folgenden wird ein Verfahren zum Bilden der RESURF-Schichtung 121 unter Bezugnahme auf die 22 bis 24 beschrieben. Wie in 22 gezeigt ist, wird als erstes eine Maske M71 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M71 weist eine Struktur auf, bei der der ersten RESURF-Schicht 21, der zweiten RESURF-Schicht 22, der dritten RESURF-Schicht 23 und der vierten RESURF-Schicht 24 entsprechende Bereiche als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M71 eingebracht.
  • Dadurch wird eine Implantationsschicht mit einem Implantationsbetrag und einer Tiefe gleich dem Implantationsbetrag und der Tiefe der vierten RESURF-Schicht 24 in einem Bereich gebildet, der der ersten bis vierten RESURF-Schicht 21 bis 24 entspricht.
  • Nach dem Entfernen der Implantationsmaske M71 wird in einem in 23 gezeigten Schritt eine Implantationsmaske M72 strukturiert. Die Implantationsmaske M72 weist eine Struktur auf, bei der der ersten RESURF-Schicht 21, der zweiten RESURF-Schicht 22, der fünften RESURF-Schicht 25 sowie der sechsten RESURF-Schicht 26 entsprechende Bereiche als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M72 eingebracht, wobei die Dotierstoffmenge gleich der der sechsten RESURF-Schicht 26 ist.
  • Dadurch wird eine Implantationsschicht, die in ihrem Implantationsbetrag und ihrer Tiefe der sechsten RESURF-Schicht 26 entspricht, in einem der ersten und der zweiten RESURF-Schicht 21 und 22 entsprechenden Bereich gebildet, während eine Implantationsschicht, die in ihrem Implantationsbetrag und ihrer Tiefe der sechsten RESURF-Schicht 26 entspricht, in einem der fünften und der sechsten RESURF-Schicht 25 und 26 entsprechenden Bereich gebildet wird.
  • Nach dem Entfernen der Implantationsmaske M72 wird in einem in 24 veranschaulichten Schritt eine Implantationsmaske M73 strukturiert. Die Implantationsmaske M73 weist eine Struktur auf, bei der der ersten RESURF-Schicht 21, der dritten RESURF-Schicht 23, der fünften RESURF-Schicht 25 und der sechsten RESURF-Schicht 26 entsprechende Bereiche in Form von Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M73 eingebracht, wobei die Dotierstoffmenge gleich der in der siebten RESURF-Schicht 27 ist. Dadurch werden die erste RESURF-Schicht 21, die dritte RESURF-Schicht 23, die fünfte RESURF-Schicht 25 und die siebte RESURF-Schicht 27 gebildet. Die zweite RESURF-Schicht 22, die vierte RESURF-Schicht 24 und die sechste RESURF-Schicht 26 werden gebildet, indem die Implantationsmaske M73 eine weitere Implantation von Dotierstoff in diese verhindert.
  • C-3. Vorrichtungskonfiguration 2,
  • Nachfolgend erfolgt ein Ansatz in einem Fall, in dem entsprechend der Beschreibung der Ausführungsbeispiele 1 und 2 Bereiche vorgesehen sind, in denen die kleinen Bereiche mit unterschiedlichen Implantationsbeträgen einander abwechselnd in einer Vielzahl angeordnet sind, um dadurch die Anzahl der Abstufungen des effektiven Implantationsbetrags zu steigern.
  • In diesem Fall wird eine RESURF-Schicht, die durch den effektiven Implantationsbetrag definiert ist, an der Grenze zwischen den RESURF-Schichten mit einem einzigen Implantationsbetrag eingefügt. Somit beträgt die Anzahl der Stufen des effektiven Implantationsbetrags (2n – 1) + {(2n – 1) – 1} = {2 × (2n – 1) – 1}.
  • Wenn eine Region, in der kleine Bereiche, in denen eine Implantation ausgeführt wird, und kleine Bereiche, in denen keine Implantation ausgeführt wird, einander abwechselnd in einer Vielzahl angeordnet sind, an einer äußersten Peripherie vorgesehen ist, beträgt die Anzahl der Stufen des effektiven Implantationsbetrags {2 × (2n – 1)}.
  • In diesem Fall wird ein effektiver Implantationsbetrag tj (der den einzelnen Implantationsbetrag einschließt) durch den nachfolgenden mathematischen Ausdruck (4) dargestellt.
  • [Ausdruck 4]
    • tj = a1 × j/2n (1 ≤ j ≤ 2 × (2n – 1)) (4)
  • D. h. das Einfügen der RESURF-Schicht mit dem effektiven Implantationsbetrag kann die Anzahl der Abstufungen des Implantationsbetrags (Stufenanzahl) nahezu verdoppeln, obwohl die Anzahl von Malen, die der Implantationsvorgang ausgeführt wird, gleich bleibt.
  • Von einem anderen Betrachtungspunkt her kann das Einfügen der RESURF-Schicht mit dem effektiven Implantationsbetrag die Anzahl von Malen, die der Implantationsvorgang ausgeführt werden muß, um eine bestimmte Anzahl von Abstufungen des Implantationsbetrags zu erzielen, um den Faktor 1 vermindern, obwohl es sich um den effektiven Implantationsbetrag handelt.
  • Im folgenden wird ein exemplarischer Fall n = 3 unter Bezugnahme auf die 25 bis 27 beschrieben. Auf der Basis der vorstehend beschriebenen Theorie wird durch Ausführung von drei Implantationsvorgängen eine RESURF-Schichtung mit 14 Stufen von Implantationsbeträgen gebildet, wobei dies eine RESURF-Schicht mit dem effektiven Implantationsbetrag einschließt.
  • C-4. Herstellungsverfahren.
  • Die 25 bis 27 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 122 in 27 dargestellt, die den abschließenden Schritt zeigt.
  • Die in 27 dargestellte RESURF-Schichtung 122 besitzt eine erste RESURF-Schicht 41, eine zweite RESURF-Schicht 42, eine dritte RESURF-Schicht 43, eine vierte RESURF-Schicht 44, eine fünfte RESURF-Schicht 45, eine sechste RESURF-Schicht 46, eine siebte RESURF-Schicht 47, eine achte RESURF-Schicht 48, eine neunte RESURF-Schicht 49, eine zehnte RESURF-Schicht 50, eine elfte RESURF-Schicht 51, eine zwölfte RESURF-Schicht 52, eine dreizehnte RESURF-Schicht 53 und eine vierzehnte RESURF-Schicht 54, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 vorgesehen sind sowie die P-leitende Basis 2 umschließend angeordnet sind.
  • Unter diesen Schichten handelt es sich bei der zweiten RESURF-Schicht 42, der vierten RESURF-Schicht 44, der sechsten RESURF-Schicht 46, der achten RESURF-Schicht 48, der zehnten RESURF-Schicht 50, der zwölften RESURF-Schicht 52 und der vierzehnten RESURF-Schicht 54 um RESURF-Schichten mit effektiven Implantationsbeträgen.
  • Die zweite RESURF-Schicht 42 ist mit kleinen Bereichen 41' und kleinen Bereichen 43' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 41' ist gleich dem Implantationsbetrag in der ersten RESURF-Schicht 41. Der Implantationsbetrag in den kleinen Bereichen 43' ist gleich dem in der dritten RESURF-Schicht 43.
  • Die vierte RESURF-Schicht 44 ist mit kleinen Bereichen 43' und kleinen Bereichen 45' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 43' ist gleich dem Implantationsbetrag in der dritten RESURF-Schicht 43. Der Implantationsbetrag in den kleinen Bereichen 45' ist gleich dem in der fünften RESURF-Schicht 45.
  • Die sechste RESURF-Schicht 46 ist mit kleinen Bereichen 45' und kleinen Bereichen 47' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 45' ist gleich dem Implantationsbetrag in der fünften RESURF-Schicht 45. Der Implantationsbetrag in den kleinen Bereichen 47' ist gleich dem in der siebten RESURF-Schicht 47.
  • Die achte RESURF-Schicht 48 ist mit kleinen Bereichen 47' und kleinen Bereichen 49' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind.
  • Der Implantationsbetrag in den kleinen Bereichen 47' ist gleich dem Implantationsbetrag in der siebten RESURF-Schicht 47. Der Implantationsbetrag in den kleinen Bereichen 49' ist gleich dem in der neunten RESURF-Schicht 49.
  • Die zehnte RESURF-Schicht 50 ist mit kleinen Bereichen 49' und kleinen Bereichen 51' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 49' ist gleich dem Implantationsbetrag in der neunten RESURF-Schicht 49. Der Implantationsbetrag in den kleinen Bereichen 51' ist gleich dem in der elften RESURF-Schicht 51.
  • Die zwölfte RESURF-Schicht 52 ist mit kleinen Bereichen 51' und kleinen Bereichen 53' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 51' ist gleich dem Implantationsbetrag in der elften RESURF-Schicht 51. Der Implantationsbetrag in den kleinen Bereichen 53' ist gleich dem in der dreizehnten RESURF-Schicht 53.
  • Die vierzehnte RESURF-Schicht 54 ist mit kleinen Bereichen 53' und kleinen Bereichen 19' ausgebildet, die einander abwechselnd in einer Vielzahl vorgesehen sind. Der Implantationsbetrag in den kleinen Bereichen 53' ist gleich dem Implantationsbetrag in der dreizehnten RESURF-Schicht 53. In den kleinen Bereichen 19' findet keine Ionenimplantation statt.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 122 unter Bezugnahme auf die 25 bis 27 beschrieben. Wie in 25 gezeigt ist, wird als erstes eine Implantationsmaske M81 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M81 besitzt eine Struktur, bei der Bereiche, die der ersten bis siebten RESURF-Schicht 41 bis 47 entsprechen, sowie Bereiche, die den kleinen Bereichen 47' in der achten RESURF-Schicht 48 entsprechen, als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M81 eingebracht.
  • Dadurch wird eine Implantationsschicht mit einem Implantationsbetrag gleich dem Implantationsbetrag in der siebten RESURF-Schicht 47 in einem Bereich gebildet, der der ersten bis siebten RESURF-Schicht 41 bis 47 entspricht, während die kleinen Bereiche 47' in der achten RESURF-Schicht 48 gebildet werden.
  • Nach dem Entfernen der Implantationsmaske M81 wird dann in einem in 26 veranschaulichten Schritt eine Implantationsmaske M82 strukturiert. Die Implantationsmaske M82 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 41, der zweiten RESURF-Schicht 42, der dritten RESURF-Schicht 43, der neunten RESURF-Schicht 49, der zehnten RESURF-Schicht 50 sowie der elften RESURF-Schicht 51 entsprechen, und Bereiche, die den kleinen Bereichen 43' in der vierten RESURF-Schicht 44 entsprechen, Bereiche, die den kleinen Bereichen 49' in der achten RESURF-Schicht 48 entsprechen, sowie Bereiche, die den kleinen Bereichen 51' in der zwölften RESURF-Schicht 52 entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M82 eingebracht, wobei die Menge des Dotierstoffs gleich der Menge in der elften RESURF-Schicht 51 ist. Dadurch wird eine Implantationsschicht, die hinsichtlich ihres Implantationsbetrags der dritten RESURF-Schicht 43 entspricht, in einem Bereich gebildet, der der ersten, zweiten und dritten RESURF-Schicht 41 bis 43 entspricht, sowie in den kleinen Bereichen 49' in der achten RESURF-Schicht 48 gebildet, während die kleinen Bereiche 43' in der vierten RESURF-Schicht 44 gebildet werden.
  • Auch wird eine Implantationsschicht, die in ihrem Implantationsbetrag dem der elften RESURF-Schicht 51 entspricht, in einem Bereich gebildet, der der neunten, zehnten und elften RESURF-Schicht 49 bis 51 entspricht, während die kleinen Bereiche 51' in der zwölften RESURF-Schicht 52 gebildet werden.
  • Nach dem Entfernen der Implantationsmaske M82 wird dann in einem in 27 veranschaulichten Schritt eine Implantationsmaske M83 strukturiert. Die Implantationsmaske M83 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 41, der fünften RESURF-Schicht 45, der neunten RESURF-Schicht 49 und der dreizehnten RESURF-Schicht 53 entsprechen, Bereiche, die den kleinen Bereichen 41' in der zweiten RESURF-Schicht 42 entsprechen, Bereiche, die den kleinen Bereichen 45' in der vierten RESURF-Schicht 44 entsprechen, Bereiche, die den kleinen Bereichen 45' in der sechsten RESURF-Schicht 46 entsprechen, Bereiche, die den kleinen Bereichen 49' in der achten RESURF-Schicht 48 entsprechen, Bereiche, die den kleinen Bereichen 49' in der zehnten RESURF-Schicht 50 entsprechen, Bereiche, die den kleinen Bereichen 53' in der zwölften RESURF-Schicht 52 entsprechen, sowie Bereiche, die den kleinen Bereichen 53' in der vierzehnten RESURF-Schicht 54 entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M83 eingebracht, wobei die Menge des Dotierstoffs gleich der Menge in der dreizehnten RESURF-Schicht 53 ist. Dadurch werden die erste RESURF-Schicht 41, die fünfte RESURF-Schicht 45, die neunte RESURF-Schicht 49 und die dreizehnte RESURF-Schicht 53 gebildet.
  • Auch werden die kleinen Bereiche 41' in der zweiten RESURF-Schicht 42, die kleinen Bereiche 45' in der vierten RESURF-Schicht 44, die kleinen Bereiche 45' in der sechsten RESURF-Schicht 46, die kleinen Bereiche 49' in der achten RESURF-Schicht 48, die kleinen Bereiche 49' in der zehnten RESURF-Schicht 50, die kleinen Bereiche 53' in der zwölften RESURF-Schicht 52 sowie die kleinen Bereiche 53' in der vierzehnten RESURF-Schicht 54 gebildet.
  • Die dritte RESURF-Schicht 43, die siebte RESURF-Schicht 47 und die elfte RESURF-Schicht 51 werden gebildet, indem die Implantationsmaske M83 eine weitere Implantation von Dotierstoff in diese verhindert.
  • Die in den 25 bis 27 veranschaulichten Implantationsmasken M81 bis M83 dienen lediglich der Erläuterung, und eine Maske zum Bilden einer RESURF-Schichtung mit 14 Abstufungen von Implantationsbeträgen durch Ausführung von drei Implantationsvorgängen ist nicht darauf beschränkt.
  • Die in den 25 bis 27 dargestellten Implantationsmasken M81 bis M83 sehen Öffnungen gemäß den folgenden Regeln vor, wobei dies auch für einen Fall mit n Implantationsvorgängen gilt.
  • Wenn die Breite von jedem der {2 × (2n – 1)} Bereiche mit dem einzelnen Implantationsbetrag oder dem effektiven Implantationsbetrag als w definiert wird, wird eine für die Implantation mit dem Implantationsbetrag am = a1/2m-1 (1 ≤ m ≤ n) verwendete Maske mit einer Öffnungsgröße mit einer Breite von {w × (2n-m+1 – 1)} einem partiellen Öffnungsbereich mit einer Breite w, einem Maskierbereich mit einer Breite {w × (2n-m+1 – 1)} sowie mit einem partiellen Öffnungsbereich mit einer Breite w ausgebildet, wobei diese ausgehend von der Seite der P-leitenden Basis wiederholt gebildet werden.
  • Im Fall einer RESURF-Struktur werden dann gute Eigenschaften erzielt, wenn a1 in etwa das 1- bis 2-fache des Werts beträgt, der aufgrund der RESURF-Bedingungen des Halbleitermaterials vorgegeben ist.
  • C-5. Erste Modifikation.
  • Bei dem vorstehend beschriebenen Ausführungsbeispiel 3 werden die Implantationsvorgänge mit der gleichen Implantationstiefe ausgeführt. Statt dessen kann die Implantationstiefe bei den einzelnen Implantationsvorgängen auch verändert werden. Im folgenden werden eine Konfiguration und ein Verfahren zum Herstellen des Abschlußbereichs gemäß einer ersten Modifikation des Ausführungsbeispiels 3 unter Bezugnahme auf die 28 bis 30 beschrieben.
  • Die 28 bis 30 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 121A in 30 dargestellt, die den abschließenden Schritt veranschaulicht.
  • Die RESURF-Schichtung 121A besitzt eine erste RESURF-Schicht 21A, eine zweite RESURF-Schicht 22A, eine dritte RESURF-Schicht 23A, eine vierte RESURF-Schicht 24A, eine fünfte RESURF-Schicht 25A, eine sechste RESURF-Schicht 26A und eine siebte RESURF-Schicht 27A, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis vorgesehen sind sowie die P-leitende Basis 2 umschließend angeordnet sind.
  • Die erste RESURF-Schicht 21A ist derart ausgebildet, dass eine Dotierstoffschicht 211 innerhalb der ersten RESURF-Schicht in einer Implantationsschicht enthalten ist, die hinsichtlich ihres Implantationsbetrags und ihrer Tiefe einer Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht entspricht, die in der zweiten RESURF-Schicht 22A enthalten ist. Die Dotierstoffschicht 211 innerhalb der ersten RESURF-Schicht hat eine geringere Tiefe als die Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht.
  • Die zweite RESURF-Schicht 22A ist derart ausgebildet, dass die Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht in einer Implantationsschicht enthalten ist, die hinsichtlich ihres Implantationsbetrags und ihrer Tiefe der vierten RESURF-Schicht 24A entspricht. Die Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht weist eine geringere Tiefe auf als die vierte RESURF-Schicht 24A.
  • Die dritte RESURF-Schicht 23A ist derart ausgebildet, dass eine Dotierstoffschicht 231 innerhalb der dritten RESURF-Schicht in einer Implantationsschicht enthalten ist, die hinsichtlich ihres Implantationsbetrags und ihrer Tiefe der vierten RESURF-Schicht 24A entspricht. Die Dotierstoffschicht 231 innerhalb der dritten RESURF-Schicht hat eine geringere Tiefe als die vierte RESURF-Schicht 24A.
  • Die fünfte RESURF-Schicht 25A ist derart ausgebildet, dass eine Dotierstoffschicht 251 innerhalb der fünften RESURF-Schicht in einer Implantationsschicht enthalten ist, die hinsichtlich ihres Implantationsbetrags und ihrer Tiefe der sechsten RESURF-Schicht 26A entspricht. Die Dotierstoffschicht 251 innerhalb der fünften RESURF-Schicht weist eine geringere Tiefe auf als die sechste RESURF-Schicht 26A.
  • Die Verwendung einer derartigen Konfiguration ermöglicht, dass die Änderung in der Konzentration in der ersten, zweiten und dritten RESURF-Schicht 21A bis 23A in der Tiefenrichtung sanft ausfällt. Infolgedessen wird die Konzentration eines elektrischen Feldes in der ersten, zweiten und dritten RESURF-Schicht 21A bis 23A abgeschwächt.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schicht 121A unter Bezugnahme auf 28 bis 30 beschrieben. Wie in 28 gezeigt ist, wird als erstes eine Implantationsmaske M91 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M91 weist eine Struktur auf, bei der Bereiche, die der ersten bis vierten RESURF-Schicht 21A bis 24A entsprechen, als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M91 eingebracht, und dadurch wird eine Implantationsschicht mit einem Implantationsbetrag und einer Tiefe gleich dem Implantationsbetrag und der Tiefe der vierten RESURF-Schicht 24A in einem Bereich gebildet, der der ersten, zweiten, dritten und vierten RESURF-Schicht 21A bis 24A entspricht.
  • Nach dem Entfernen der Implantationsmaske M91 wird in einem in 29 gezeigten Schritt eine Implantationsmaske M92 strukturiert. Die Implantationsmaske M92 weist eine Struktur auf, bei der der ersten RESURF-Schicht 21A, der zweiten RESURF-Schicht 22A, der fünften RESURF-Schicht 25A sowie der sechsten RESURF-Schicht 26A entsprechende Bereiche als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M92 eingebracht, wobei die Implantationsenergie niedriger ist als bei dem Implantationsvorgang, der unter Verwendung der Implantationsmaske M91 ausgeführt wird. Dadurch wird eine Implantationsschicht gebildet, die in ihrem Implantationsbetrag und ihrer Tiefe der Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht und der sechsten RESURF-Schicht 26A entspricht.
  • Nach dem Entfernen der Implantationsmaske M92 wird in einem in 30 veranschaulichten Schritt eine Implantationsmaske M93 strukturiert. Die Implantationsmaske M33 weist eine Struktur auf, bei der der ersten RESURF-Schicht 21A, der dritten RESURF-Schicht 23A, der fünften RESURF-Schicht 25A und der siebten RESURF-Schicht 27A entsprechende Bereiche in Form von Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M33 eingebracht, wobei die Implantationsenergie niedriger ist als bei dem Implantationsvorgang, der unter Verwendung der Implantationsmaske M92 ausgeführt wird.
  • Dadurch wird die Dotierstoffschicht 211 innerhalb der ersten RESURF-Schicht im Inneren der Dotierstoffschicht 221 innerhalb der zweiten RESURF-Schicht gebildet, und die Dotierstoffschicht 231 innerhalb der dritten RESURF-Schicht wird innerhalb der Implantationsschicht mit einem Implantationsbetrag und einer Tiefe gebildet, die dem Implantationsbetrag und der Tiefe der vierten RESURF-Schicht 24A entsprechen, und die Dotierstoffschicht 251 innerhalb der fünften RESURF-Schicht wird innerhalb der Implantationsschicht mit einem Implantationsbetrag und einer Tiefe gebildet, die dem Implantationsbetrag und der Tiefe der sechsten RESURF-Schicht 26A entsprechen, und die siebte RESURF-Schicht 27A wird innerhalb des Halbleitersubstrats 1 gebildet.
  • Die zweite RESURF-Schicht 22A, die vierte RESURF-Schicht 24A und die sechste RESURF-Schicht 26A werden gebildet, indem durch die Implantationsmaske M93 eine weitere Implantation von Dotierstoff in diese verhindert ist.
  • C-6. Zweite Modifikation.
  • Bei einer zweiten Modifikation des Ausführungsbeispiels 3 wird unter Bezugnahme auf 31 bis 33 eine Konfiguration beschrieben, bei der die Implantationstiefe innerhalb der einzelnen Implantationsvorgänge in einem Fall geändert wird, in dem Bereiche vorgesehen sind, in denen kleine Bereiche mit unterschiedlichen Implantationsbeträgen einander abwechselnd in einer Vielzahl vorgesehen sind, um die Anzahl der Abstufungen des effektiven Implantationsbetrags zu steigern.
  • Die 31 bis 33 zeigen Schnittdarstellungen, die der Reihe nach einen Vorgang zum Herstellen des Abschlußbereichs veranschaulichen. Eine abschließende Konfiguration des Abschlußbereichs ist als RESURF-Schichtung 122A in 33 dargestellt, die den abschließenden Schritt zeigt.
  • Die in 33 gezeigte RESURF-Schichtung 122A besitzt eine erste RESURF-Schicht 41A, eine zweite RESURF-Schicht 42A, eine dritte RESURF-Schicht 43A, eine vierte RESURF-Schicht 4A, eine fünfte RESURF-Schicht 5A, eine sechste RESURF-Schicht 46A, eine siebte RESURF-Schicht 47A, eine achte RESURF-Schicht 48A, eine neunte RESURF-Schicht 49A, eine zehnte RESURF-Schicht 50A, eine elfte RESURF-Schicht 51A, eine zwölfte RESURF-Schicht 52A, eine dreizehnte RESURF-Schicht 53A und eine vierzehnte RESURF-Schicht 54A, die in der genannten Reihenfolge ausgehend von der Seite der P-leitenden Basis 2 angeordnet sind und die P-leitende Basis 2 umschließen.
  • Unter diesen Schichten handelt es sich bei der zweiten RESURF-Schicht 42A, der vierten RESURF-Schicht 44A, der sechsten RESURF-Schicht 46A, der achten RESURF-Schicht 48A, der zehnten RESURF-Schicht 50A, der zwölften RESURF-Schicht 52A und der vierzehnten RESURF-Schicht 54A um RESURF-Schichten mit effektiven Implantationsbeträgen.
  • Die erste RESURF-Schicht 41A ist derart ausgebildet, dass eine Dotierstoffschicht 411 innerhalb der ersten RESURF-Schicht in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die Dotierstoffschicht 431 innerhalb der dritten RESURF-Schicht aufweist, wie diese in der dritten RESURF-Schicht 43A enthalten ist. Die Dotierstoffschicht 411 innerhalb der ersten RESURF-Schicht weist eine geringere Tiefe als die Dotierstoffschicht 431 innerhalb der vierten RESURF-Schicht auf.
  • Die dritte RESURF-Schicht 43A ist derart ausgebildet, eine Dotierstoffschicht 431 innerhalb der dritten RESURF-Schicht in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die siebte RESURF-Schicht 47A aufweist. Die Dotierstoffschicht 431 innerhalb der dritten RESURF-Schicht hat eine geringere Tiefe als die siebte RESURF-Schicht 47A.
  • Die fünfte RESURF-Schicht 45A ist derart ausgebildet, dass eine Dotierstoffschicht 451 innerhalb der fünften RESURF-Schicht in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die siebte RESURF-Schicht 47A aufweist. Die Dotierstoffschicht 451 innerhalb der fünften RESURF-Schicht hat eine geringere Tiefe als die siebte RESURF-Schicht 47A.
  • Die neunte RESURF-Schicht 49A ist derart ausgebildet, dass eine Dotierstoffschicht 491 innerhalb der neunten RESURF-Schicht in einer Implantationsschicht enthalten ist, die den gleichen Implantationsbetrag und die gleiche Tiefe wie die elfte RESURF-Schicht 51A aufweist. Die Dotierstoffschicht 491 innerhalb der neunten RESURF-Schicht hat eine geringere Tiefe als die elfte RESURF-Schicht 51A.
  • Die zweite RESURF-Schicht 42A ist derart ausgebildet, dass kleine Bereiche 41' und kleine Bereiche 43' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 41' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 411 innerhalb der ersten RESURF-Schicht, wie diese in der ersten RESURF-Schicht 41A enthalten ist. Die kleinen Bereiche 43' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 431 innerhalb der dritten RESURF-Schicht, wie diese in der dritten RESURF-Schicht 43 enthalten ist.
  • Die vierte RESURF-Schicht 44A ist derart ausgebildet, dass kleine Bereiche 43' und kleine Bereiche 45' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 43' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 431 innerhalb der dritten RESURF-Schicht, wie diese innerhalb der dritten RESURF-Schicht 43A enthalten ist. Die kleinen Bereiche 45' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 451 innerhalb der fünften RESURF-Schicht, wie diese in der fünften RESURF-Schicht 45A enthalten ist.
  • Die sechste RESURF-Schicht 46A ist derart ausgebildet, dass kleine Bereiche 45' und kleine Bereiche 47' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 45' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 451 innerhalb der fünften RESURF-Schicht, wie diese innerhalb der fünften RESURF-Schicht 45A enthalten ist. Die kleinen Bereiche 47' entsprechen hinsichtlich Implantationsbetrag und Tiefe der siebten RESURF-Schicht 47A.
  • Die achte RESURF-Schicht 48A ist derart ausgebildet, dass kleine Bereiche 47' und kleine Bereiche 49' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 47' entsprechen hinsichtlich Implantationsbetrag und Tiefe der siebten RESURF-Schicht 47A. Die kleinen Bereiche 49' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 491 innerhalb der neunten RESURF-Schicht, wie diese in der neunten RESURF-Schicht 49A enthalten ist.
  • Die zehnte RESURF-Schicht 50A ist derart ausgebildet, dass kleine Bereiche 49' und kleine Bereiche 51' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 49' entsprechen hinsichtlich Implantationsbetrag und Tiefe der Dotierstoffschicht 491 innerhalb der neunten RESURF-Schicht, wie diese innerhalb der neunten RESURF-Schicht 49A enthalten ist. Die kleinen Bereiche 51' entsprechen hinsichtlich Implantationsbetrag und Tiefe der elften RESURF-Schicht 51A.
  • Die zwölfte RESURF-Schicht 52A ist derart ausgebildet, dass kleine Bereiche 51' und kleine Bereiche 53' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 51' entsprechen hinsichtlich Implantationsbetrag und Tiefe der elften RESURF-Schicht 51A. Die kleinen Bereiche 53' entsprechen hinsichtlich Implantationsbetrag und Tiefe der dreizehnten RESURF-Schicht 53A.
  • Die vierzehnte RESURF-Schicht 54A ist derart ausgebildet, dass kleine Bereiche 53' und kleine Bereiche 19' einander abwechselnd in einer Vielzahl vorgesehen sind. Die kleinen Bereiche 53' entsprechen hinsichtlich Implantationsbetrag und Tiefe der dreizehnten RESURF-Schicht 53A. In den kleinen Bereichen 19' findet keine Ionenimplantation statt.
  • Die Verwendung einer solchen Konfiguration ermöglicht, dass die Änderung in der Konzentration in der ersten bis dritten RESURF-Schicht 41A bis 3A in der Tiefenrichtung sanft ausfällt. Infolgedessen wird die Konzentration eines elektrischen Feldes in der ersten bis dritten RESURF-Schicht 41A bis 43A abgeschwächt. Ferner überlappt die erste RESURF-Schicht 41B die P-leitende Basis 2 in der Breitenrichtung und der Tiefenrichtung.
  • Daher fällt in einem Eckbereich der P-leitenden Basis 2 in der Nähe der ersten RESURF-Schicht 41A die Änderung in der Konzentration in der Tiefenrichtung sanft aus. Infolgedessen wird auch die Konzentration des elektrischen Feldes in dem Eckbereich der P-leitenden Basis 2 in der Nähe der RESURF-Schicht 41A abgeschwächt.
  • Als nächstes wird ein Verfahren zum Bilden der RESURF-Schichtung 122A unter Bezugnahme auf die 31 bis 33 beschrieben. Wie in 31 gezeigt ist, wird als erstes eine Implantationsmaske M101 auf der Hauptfläche strukturiert, auf der der aktive Bereich 2 gebildet ist.
  • Die Implantationsmaske M101 weist eine Struktur auf, bei der Bereiche, die der ersten bis siebten RESURF-Schicht 41A bis 47A entsprechen, sowie Bereiche, die den kleinen Bereichen 47' in der achten RESURF-Schicht 48A entsprechen, als Öffnungen vorliegen. Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M101 eingebracht.
  • Dadurch wird eine Implantationsschicht, die hinsichtlich Implantationsbetrag und Tiefe der siebten RESURF-Schicht 47A entspricht, in einem Bereich gebildet, der der ersten bis siebten RESURF-Schicht 41A bis 47A entspricht, während die kleinen Bereiche 47' in der achten RESURF-Schicht 48A gebildet werden.
  • Anschließend wird die Implantationsmaske M101 entfernt, und in einem in 32 veranschaulichten Schritt wird eine Implantationsmaske M102 strukturiert. Die Implantationsmaske M102 besitzt eine Struktur, bei der Bereiche, die der ersten RESURF-Schicht 41A, der zweiten RESURF-Schicht 42A, der dritten RESURF-Schicht 43A, der neunten RESURF-Schicht 49A, der zehnten RESURF-Schicht 50A sowie der elften RESURF-Schicht 51A entsprechen, Bereiche, die den kleinen Bereichen 41' in der vierten RESURF-Schicht 44A entsprechen, Bereiche, die den kleinen Bereichen 49' in der achten RESURF-Schicht 48A entsprechen, und Bereiche, die den kleinen Bereichen 51' in der zwölften RESURF-Schicht 52A entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M102 eingebracht, und zwar mit einer niedrigeren Implantationsenergie als bei dem unter Verwendung der Implantationsmaske M101 ausgeführten Implantationsvorgang sowie bei gleicher Dotierstoffmenge wie in der elften RESURF-Schicht 51A.
  • Dadurch wird eine Implantationsschicht mit dem gleichen Implantationsbetrag wie bei der dritten RESURF-Schicht 43A in Bereichen gebildet, die der ersten bis dritten RESURF-Schicht 41A bis 43A sowie den kleinen Bereichen 49' in der achten RESURF-Schicht 48A entsprechen, während die kleinen Bereiche 41' in der vierten RESURF-Schicht 44A gebildet werden.
  • Auch wird eine Implantationsschicht mit dem gleichen Implantationsbetrag wie bei der elften RESURF-Schicht 51A in einem Bereich geschaffen, der der neunten bis elften RESURF-Schicht 40A bis 51A entspricht, während die kleinen Bereiche 51' in der zwölften RESURF-Schicht 52A gebildet werden.
  • Nach dem Entfernen der Implantationsmaske M102 wird in einem in 33 veranschaulichten Schritt eine Implantationsmaske M103 strukturiert. Die Implantationsmaske M103 weist eine Struktur auf, bei der Bereiche, die der ersten RESURF-Schicht 41A, der fünften RESURF-Schicht 45A, der neunten RESURF-Schicht 49A und der dreizehnten RESURF-Schicht 53A entsprechen, Bereiche, die den kleinen Bereichen 41' in der zweiten RESURF-Schicht 42A entsprechen, Bereiche, die den kleinen Bereichen 45' in der vierten RESURF-Schicht 44A entsprechen, Bereiche, die den kleinen Bereichen 45' in der sechsten RESURF-Schicht 46A entsprechen, Bereiche, die den kleinen Bereichen 49' in der achten RESURF-Schicht 48A entsprechen, Bereiche, die den kleinen Bereichen 49' in der zehnten RESURF-Schicht 50A entsprechen, Bereiche, die den kleinen Bereichen 51' in der zwölften RESURF-Schicht 52A entsprechen und Bereiche, die den kleinen Bereichen 53' in der vierzehnten RESURF-Schicht 54A entsprechen, als Öffnungen vorliegen.
  • Ein P-leitender Dotierstoff, wie z. B. Al, wird durch Ionenimplantation über die Implantationsmaske M103 eingebracht, wobei die Implantationsenergie niedriger ist als bei dem Implantationsvorgang, der unter Verwendung der Implantationsmaske M102 ausgeführt wird und wobei die Dotierstoffmenge die gleiche ist wie bei der dreizehnten RESURF-Schicht 53A. Dadurch werden die erste RESURF-Schicht 41A, die fünfte RESURF-Schicht 45A, die neunte RESURF-Schicht 49A und die dreizehnte RESURF-Schicht 53A gebildet.
  • Auch werden die kleinen Bereiche 41' in der zweiten RESURF-Schicht 42A, die kleinen Bereiche 45' in der vierten RESURF-Schicht 44A, die kleinen Bereiche 45' in der sechsten RESURF-Schicht 46A, die kleinen Bereiche 49' in der achten RESURF-Schicht 48A, die kleinen Bereiche 49' in der zehnten RESURF-Schicht 50A, die kleinen Bereiche 51' in der zwölften RESURF-Schicht 52A sowie die kleinen Bereiche 53' in der vierzehnte RESURF-Schicht 54A gebildet. Die dritte RESURF-Schicht 43A, die siebte RESURF-Schicht 47A und die elfte RESURF-Schicht 51A werden gebildet, indem die Implantationsmaske M103 eine weitere Implantation von Dotierstoff in diese verhindert.
  • In den vorstehend beschriebenen Ausführungsbeispielen 1 bis 3 sind ferner folgende Effekte zu erwarten. Die RESURF-Schichtung, bei der der Implantationsbetrag von der P-leitenden Basis fortschreitend in Richtung nach außen linear abnimmt, ist im Durchschnitt mit einem relativ geringen Implantationsbetrag gebildet (beispielsweise beträgt die maximale Dotierstoffkonzentration bei einem SiC-Substrat 1,5 × 1013 cm–2), und die Verarmungsschicht wird in gewissem Maß dazu veranlaßt, dass sie sich auch bis zu einem Bereich (erste RESURF-Schicht) erstreckt, in dem eine Vielzahl von Ionenimplantationen einander überlagert sind. Dadurch wird der Krümmungsradius der Grenzfläche der Verarmungsschicht auf der Seite der P-leitenden Basis erhöht, so dass für eine noch ausgezeichnetere Durchbruchspannungsleistung gesorgt ist.
  • Darüber hinaus wird aufgrund des Gefälles bei dem Implantationsbetrag in bezug auf die horizontale Richtung der RESURF-Schichtung Robustheit gegen Störungen erzielt.
  • Ferner ist die Konzentration in der RESURF-Schichtung relativ niedrig, und die Verarmungsschicht kann sich in gewissem Maß bis zu einem Bereich der RESURF-Schichtung erstrecken, die die höchste Konzentration aufweist. Somit kommt es zu keiner exzessiven Konzentration eines elektrischen Feldes in der Grenzfläche der Verarmungsschicht auf der Seite der P-leitenden Basis.
  • Es bestehen keine strengen Einschränkungen hinsichtlich der Tiefe der Implantationsschicht, die unterschiedliche Implantationsbeträge (oder Konzentrationen) aufweist. Z. B. kann die Struktur, bei der die RESURF-Schichten mit unterschiedlichen Tiefen einander überlagert sind, wie dies in 17 gezeigt ist, sogar die Durchbruchspannung verbessern.
  • Bei dem Implantationsvorgang, der mit unterschiedlichen Implantationsbeträgen ausgeführt wird, ist anstelle einer Überlagerung der Dotierstoffimplantationen ein Bereich vorhanden, in dem ein Dotierstoff abwechselnd in separaten Bereichen implantiert wird. Dies kann die Anzahl der Abstufungen in der RESURF-Struktur erhöhen. Wie vorstehend beschrieben, kann in diesem Fall selbst dann, wenn eine Fehlausrichtung der Maske auftritt, der Effekt einer Abschwächung eines elektrischen Feldes, der durch die RESURF-Schichtung erzielt wird, unverändert bestehen bleiben (ein Ausrichtungsfehler der Implantationsmaske hat keinen Einfluß auf die Durchbruchspannungsleistung). Daher entstehen keinerlei Probleme.
  • Bei dem Verfahren, das in bezug auf Ausführungsbeispiel 1 beschrieben worden ist, wird eine RESURF-Schichtung mit effektiv fünf bis sechs Abstufungen von Implantationsbeträgen durch drei Implantationsvorgänge gebildet. Bei dem Verfahren, das in bezug auf Ausführungsbeispiel 2 beschrieben worden ist, wird eine RESURF-Schichtung mit effektiv fünf bis sechs Implantationsbeträgen in zwei Implantationsvorgängen gebildet. Es kann also durch eine geringere Anzahl von Implantationsvorgängen eine größere Anzahl von RESURF-Schichten gebildet werden, und die Durchbruchspannung kann erhöht werden.
  • D. Ausführungsbeispiel 4.
  • In den Ausführungsbeispielen 1 bis 3 ist ein Fall beschrieben worden, bei dem die vorliegende Erfindung bei einer PN-Diode angewendet wird. Die Konzentration eines elektrischen Feldes in dem Abschlußbereich kann jedoch auch abgeschwächt werden, wenn die vorliegende Erfindung nicht nur bei einem MOSFET mit einer P-leitenden Implantationsschicht (P-leitende Wanne) mit einer relativ hohen Konzentration eines P-leitenden Dotierstoffs Anwendung findet, sondern auch bei einer Schottky-Barrierendiode.
  • 34 zeigt eine Schnittdarstellung zur Erläuterung eines Abschlußbereichs einer Schottky-Barrierendiode 200 bei Anwendung der vorliegenden Erfindung an dieser.
  • Die Schottky-Barrierendiode 200 ist auf einem Halbleitersubstrat 1 gebildet, das eine relative geringe Konzentration eines N-leitenden Dotierstoffs enthält. Eine RESURF-Schichtung 102 ist derart gebildet, dass eine erste RESURF-Schicht 11 unter einem peripheren Bereich einer Schottky-Elektrode 81 angeordnet ist, die auf einer Hauptfläche des Halbleitersubstrats 1 vorgesehen ist. Die RESURF-Schichtung 102 weist dieselbe Konfiguration wie die in 9 dargestellte RESURF-Schichtung 102 auf, so dass auf eine redundante Beschreibung verzichtet wird.
  • Im allgemeinen ist bei einer Schottky-Barrierendiode eine P-leitende Implantationsschicht, die eine relativ hohe Konzentration eines P-leitenden Dotierstoffs enthält, unter einem peripheren Bereich einer Schottky-Elektrode vorgesehen, um die Konzentration eines elektrischen Feldes in einem Endbereich der Schottky-Elektrode abzuschwächen.
  • Wenn jedoch der Implantationsbetrag in der ersten RESURF-Schicht mindestens das 1- bis 2-fache des Werts beträgt, der durch die RESURF-Bedingungen des Halbleitermaterials (Bedingungen, unter denen es zu keiner vollständigen Verarmung der ersten RESURF-Schicht 11 kommt) vorgegeben ist, besteht keine besondere Notwendigkeit, eine P-leitende Implantationsschicht vorzusehen.
  • Bei der in 34 dargestellten Schottky-Barrierendiode 200 handelt es sich bei einem zu schützenden Bereich um einen peripheren Bereich (wobei dieser Bereich dem aktiven Bereich entspricht), der sich unterhalb der Schottky-Elektrode 81 befindet. Daher wird die erste RESURF-Schicht 11 derart konfiguriert, dass sie sich bis zu einer Region erstreckt, die sich unter dem peripheren Bereich der Schottky-Elektrode 81 befindet.
  • Bei der Schottky-Barrierendiode 200 konzentriert sich ein elektrisches Feld auch in einem inneren peripheren Bereich der ersten RESURF-Schicht 11. Um einen Einfluß der Konzentration eines elektrischen Felds auf den unterhalb der Schottky-Elektrode 81 befindlichen peripheren Bereich zu vermeiden, ist es wünschenswert, dass die Schottky-Elektrode 81 und die erste RESURF-Schicht 11 sich um mehrere μm oder mehr überlappen.
  • Es kann akzeptabel sein, dass während des Bildens der RESURF-Schichtung 102 eine Implantation in einem Teil des Bereichs (aktiver Bereich) unterhalb der Schottky-Elektrode 81 gleichzeitig stattfindet, so dass eine JBS (Junction-Barrier-Schottky-Diode) oder eine MPS (Merged-pin-Schottky-Diode) geschaffen wird.
  • E. Ausführungsbeispiel 5.
  • In den Ausführungsbeispielen 1 bis 3 ist ein Fall beschrieben worden, bei dem die vorliegende Erfindung bei einer PN-Diode angewendet wird. Im vorliegenden Fall kann die Konzentration eines elektrischen Feldes in dem peripheren Bereich der Implantationsschicht mit hoher Konzentration auch dann abgeschwächt werden, wenn die vorliegende Erfindung bei einem LDMOSFET (lateral diffundierter MOSFET) angewendet wird.
  • 35 zeigt eine Schnittdarstellung eines aktiven Bereichs eines LDMOSFET 300 in einem Fall, in dem die vorliegende Erfindung bei diesem angewendet wird.
  • Der LDMOSFET 300 ist auf einem Halbleitersubstrat 91 gebildet, das einen P-leitenden Dotierstoff mit relativ niedriger Konzentration enthält. Der LDMOSFET 300 besitzt eine P-leitende Implantationsschicht 98 (P-leitende Wanne), eine Gateelektrode 93, eine N-leitende Implantationsschicht 94, eine Sourceelektrode 95, eine N-leitende Implantationsschicht 96, eine Drainelektrode 97 und eine RESURF-Schichtung 101. Die P-leitende Implantationsschicht 98 (P-leitende Wanne) ist in einer Hauptfläche des Halbleitersubstrats 91 vorgesehen und enthält einen P-leitenden Dotierstoff mit einer relativ hohen Konzentration. Die Gateelektrode 93 ist auf dem Halbleitersubstrat 91 unter Zwischenanordnung einer Gateoxidschicht 92 vorgesehen.
  • Die N-leitende Implantationsschicht 94 ist in einer Oberfläche der P-leitenden Wanne 98 vorgesehen und enthält eine relativ hohe Konzentration eines N-leitenden Dotierstoffs, der als Source dient. Die Sourceelektrode 95 ist auf der P-leitenden Wanne 98 und der N-leitenden Implantationsschicht 94 angeordnet.
  • Die N-leitende Implantationsschicht 96 enthält eine relativ hohe Konzentration eines N-leitenden Dotierstoffs, der als Drain dient und von der Source beabstandet ist. Die Drainelektrode 97 ist auf der N-leitenden Implantationsschicht 96 vorgesehen. Die RESURF-Schichtung 101 ist zwischen Gate und Drain vorgesehen und enthält eine relativ niedrige Konzentration eines N-leitenden Dotierstoffs.
  • In der RESURF-Schichtung 101 ist ein Bereich auf der Seite der N-leitenden Implantationsschicht 96 eine erste RESURF-Schicht 11, und der Abschluß einer fünften RESURF-Schicht 15 steht in Kontakt mit einer Seitenfläche der P-leitenden Wanne 98.
  • Es ist akzeptabel, dass ein nicht-implantierter Bereich zwischen dem Abschluß der fünften RESURF-Schicht 15 und der P-leitenden Wanne 98 vorhanden ist, solange die Gateelektrode 95 den Abschluß der fünften RESURF-Schicht 15 auch nur ein wenig überdeckt. Ferner ist es akzeptabel, dass die Implantation derart ausgeführt wird, dass die RESURF-Schicht 15 und die P-leitende Wanne 98 einander überlappen, solange ein unter dem Drain-seitigen Ende der Gateelektrode 95 befindlicher Bereich eine N-leitende Dotierstoffschicht ist. Auch bei einer solchen Konfiguration bleibt eine Gate-Schwellenspannung unverändert, da der LDMOSFET nicht eingeschaltet wird, wenn kein Kanal in einer Oberfläche der P-leitenden Wanne 98 geöffnet wird.
  • Obwohl die Gate- und Drain-Bereiche des LDMOSFET 300 und der Abschlußbereich hinsichtlich der Elektrodenanordnung anders sind, ist der Zweck der Bereitstellung des Abschlußbereichs der gleiche. Die RESURF-Schichtung 101 wird zum Abschwächen der Konzentration eines elektrischen Feldes in einem peripheren Bereich einer Implantationsschicht mit hoher Konzentration vorgesehen, wie dieses beim Anlegen einer hohen Spannung zwischen einer Implantationsschicht mit hoher Konzentration (entsprechend dem Drain in dem aktiven Bereich des LDMOSFET sowie der P-leitenden Basis in dem Abschlußbereich der vertikalen Diode) mit einem anderen Leitfähigkeitstyp als dem des Halbleitersubstrats und einer rückwärtigen Oberfläche des Halbleitersubstrats sowie einem Bereich (entsprechend der Source und der P-leitenden Wanne in dem aktiven Bereich des LDMOSFET und der Trennlinie und dem Kanalanschlag in dem Abschlußbereich einer vertikalen Diode) mit im wesentlichen dem gleichen Potential wie dem der rückwärtigen Oberfläche des Halbleitersubstrats hervorgerufen wird.
  • F. Weitere Anwendungsbeispiele.
  • In den Ausführungsbeispielen 1 bis 3 ist die Anwendung bei einer Vorrichtung vom vertikalen Typ veranschaulicht worden. Eine ähnliche RESURF-Struktur ist jedoch auch bei einer Vorrichtung vom lateralen Typ anwendbar, solange ein Mechanismus erforderlich ist, der der Durchbruchspannung in einem peripheren Bereich (Abschlußbereich) der Vorrichtung standhält.
  • Bei den Ausführungsbeispielen 1 bis 3 ist die Anwendung bei einer PN-Übergangs-Diode mit einem N-leitenden Halbleitersubstrat und einer P-leitenden Implantationsschicht beschrieben worden. Jedoch können die gleichen Effekte auch in einem Fall erzielt werden, in dem alle Leitfähigkeitstypen umgekehrt zu den vorstehend beschriebenen sind.
  • Ferner liefert nicht nur die Anwendung bei der PN-Übergangs-Diode, sondern auch die Anwendung bei einem Transistor, wie z. B. einem MOSFET, einem IGBT und einem BJT (Bipolar-Übergangstransistor) die gleichen Effekte. Es versteht sich von selbst, dass eine Anwendung als Abschlußstruktur des lateralen LDMOSFET gemäß Ausführungsbeispiel 5 möglich ist.
  • Das Material des Halbleitersubstrats ist nicht auf SiC beschränkt. Es kann auch ein Substrat verwendet werden, das aus einem Halbleiter mit großer Bandlücke, wie z. B. Galliumnitridmaterial oder Diamant, besteht. Ein Si-Substrat kann ebenfalls verwendet werden. Der optimale Implantationsbetrag in der RESURF-Schicht wird in erster Linie durch die dielektrische Konstante und das elektrische Durchbruchfeld des verwendeten Materials bestimmt. Die optimale Breite der RESURF-Schichtung wird in erster Linie durch das elektrische Durchbruchfeld und eine erforderliche Durchbruchspannung des Halbleitermaterials bestimmt.
  • Ein Schaltelement oder ein Diodenelement aus einem solchen Halbleiter mit großer Bandlücke weist eine hohe Spannungsbeständigkeit und eine hohe zulässige Stromdichte auf und kann daher im Vergleich zu einem Siliziumhalbleiter kleiner ausgebildet werden. Unter Verwendung des kleineren Schaltelements und des kleineren Diodenelements kann auch ein Halbleitervorrichtungsmodul kleiner ausgebildet werden, in das diese Elemente integriert sind.
  • Die Wärmebeständigkeit ist ebenfalls hoch. Daher ist es möglich, eine Wärmeabführungsrippe einer Wärmesenke kleiner auszubilden, und für die Kühlung kann eine Luftkühlung anstatt einer Wasserkühlung verwendet werden. Dadurch kann das Halbleitervorrichtungsmodul noch kleiner ausgebildet werden.
  • Für die Implantation kann ein beliebiger Dotierstoff verwendet werden, solange der Dotierstoff Atome des Halbleitermaterials ersetzt und aktiviert wird. Beispielsweise sind B (Bor), N (Stickstoff), Al (Aluminium), P (Phosphor), As (Arsen) und In (Indium) verwendbar. Ein Dotierstoff mit einer größeren Diffusionslänge macht jedoch eine Änderung bei dem Implantationsbetrag (oder der Implantationskonzentration) sanfter als in einer Grenzfläche zwischen Bereichen mit unterschiedlichen Implantationsbeträgen, und sorgt somit für eine weitere Abschwächung der Konzentration eines elektrischen Feldes. Daher wird im Fall des N-leitenden Halbleitersubstrats B (Bor) oder Al (Aluminium) zum Bilden einer P-leitenden Implantationsschicht implantiert. Auf diese Weise sind bessere Effekte zu erwarten.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    aktiver Bereich
    3
    Abschlussbereich
    4
    Anodenelektrode
    5
    Kathodenelektrode
    81
    Schottky-Elektrode
    92
    Gateoxidschicht
    93
    Gateelektrode
    95
    Sourceelektrode
    97
    Drainelektrode
    98
    P-leitende Wanne
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 3997551 [0018]
  • Zitierte Nicht-Patentliteratur
    • R. Stengl und U. Gosele, ”VARIATION OF LATERAL DOPING – A NEW CONCEPT TO AVOID HIGH VOLTAGE BREAKDOWN OF PLANAR JUNCTIONS,” IEDM 85, S. 154, 1985 [0019]

Claims (15)

  1. Halbleitervorrichtung, die folgendes aufweist: einen aktiven Bereich, der in einer Oberfläche einer Halbleiterschicht eines ersten Leitfähigkeitstyps gebildet ist; und eine Vielzahl von Feldabschwächungsschichten zur Abschwächung eines elektrischen Feldes, die durch Dotierstoffbereiche eines zweiten Leitfähigkeitstyps gebildet sind, wobei die Vielzahl der elektrischen Feldabschwächungsschichten, ausgehend von einem peripheren Bereich des aktiven Bereichs, in Richtung nach außen sowie den aktiven Bereich umschließend angeordnet ist, wobei die Vielzahl der elektrischen Feldabschwächungsschichten derart ausgebildet ist, dass ein Dotierstoff-Implantationsbetrag ausgehend von der Seite des aktiven Bereichs in Richtung nach außen abnimmt, wobei die Vielzahl der elektrischen Feldabschwächungsschichten folgendes aufweist: – eine erste elektrische Feldabschwächungsschicht, in deren gesamte Region ein Dotierstoff des zweiten Leitfähigkeitstyps mit einer ersten Oberflächendichte implantiert ist; – eine zweite elektrische Feldabschwächungsschicht, in deren gesamte Region ein Dotierstoff des zweiten Leitfähigkeitstyps mit einer zweiten Oberflächendichte implantiert ist; und – eine dritte elektrische Feldabschwächungsschicht, die mit einer Vielzahl von ersten kleinen Bereichen und einer Vielzahl von zweiten kleinen Bereichen in einer sich abwechselnden Anordnung ausgebildet ist, wobei die ersten kleinen Bereiche jeweils eine Breite in einer Ebenenrichtung aufweisen, die kleiner ist als die der ersten elektrischen Feldabschwächungsschicht, wobei in die ersten kleinen Bereiche ein Dotierstoff des zweiten Leitfähigkeitstyp mit der ersten Oberflächendichte implantiert ist, wobei die zweiten kleinen Bereiche jeweils eine Breite in der Ebenenrichtung aufweisen, die kleiner ist als die der zweiten elektrischen Feldabschwächungsschicht, wobei in die zweiten kleinen Bereiche ein Dotierstoff des zweiten Leitfähigkeitstyps mit der zweiten Oberflächendichte implantiert ist, wobei die dritte elektrische Feldabschwächungsschicht in der Ebenenrichtung zwischen der ersten elektrischen Feldabschwächungsschicht und der zweiten elektrischen Feldabschwächungsschicht angeordnet ist und wobei die durchschnittliche Oberflächendichte der dritten elektrischen Feldabschwächungsschicht einen Wert zwischen der ersten Oberflächendichte und der zweiten Oberflächendichte annimmt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei bei der Vielzahl der elektrischen Feldabschwächungsschichten – eine abschließende elektrische Feldabschwächungsschicht, die bei Definition des aktiven Bereichs als Kopf als letzte vorgesehen ist, mit einer Vielzahl von dritten kleinen Bereichen und einer Vielzahl von nicht-implantierten Bereichen in einer sich abwechselnden Anordnung ausgebildet ist, wobei die dritten kleinen Bereiche jeweils eine Breite in der Ebenenrichtung aufweisen, die kleiner ist die Breite einer vor der abschließenden elektrischen Feldabschwächungsschicht befindlichen Feldabschwächungsschicht, die der abschließenden elektrischen Feldabschwächungsschicht unmittelbar vorgeordnet ist, wobei in die dritten kleinen Bereiche ein Dotierstoff des zweiten Leitfähigkeitstyps mit einer Oberflächendichte implantiert ist, die gleich der der elektrischen Feldabschwächungsschicht vor der abschließenden elektrischen Feldabschwächungsschicht ist, wobei der nicht-implantierte Bereich aus der Halbleiterschicht gebildet ist, in die kein Dotierstoff des zweiten Leitfähigkeitstyps implantiert ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei in der zweiten elektrischen Feldabschwächungsschicht – die Implantationstiefe in dem Dotierstoffbereich derselben größer ist als die Implantationstiefe in dem Dotierstoffbereich der ersten elektrischen Feldabschwächungsschicht.
  4. Halbleitervorrichtung nach Anspruch 3, wobei ein Dotierstoffbereich, der gleichzeitig mit dem Dotierstoffbereich der zweiten elektrischen Feldabschwächungsschicht gebildet wird und eine Tiefe und Dotierstoffkonzentration gleich dem Dotierstoffbereich der zweiten elektrischen Feldabschwächungsschicht aufweist, in einer Querschnittrichtung einen Dotierstoffbereich enthält, der gleichzeitig mit dem Dotierstoffbereich der ersten elektrischen Feldabschwächungsschicht gebildet wird und eine Tiefe und Dotierstoffkonzentration gleich dem Dotierstoffbereich der ersten elektrischen Feldabschwächungsschicht aufweist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei in einem Fall, in dem die erste elektrische Feldabschwächungsschicht benachbart dem aktiven Bereich vorgesehen ist, die Implantationstiefe und ein implantierter Bereich des Dotierstoffbereichs derart vorgegeben sind, dass sich der Dotierstoffbereich der ersten elektrischen Feldabschwächungsschicht über den peripheren Bereich des aktiven Bereichs oder den gesamten aktiven Bereich erstreckt.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die erste elektrische Feldabschwächungsschicht auch als aktiver Bereich dient.
  7. Halbleitervorrichtung nach Anspruch 1, wobei die dritte elektrische Feldabschwächungsschicht derart ausgebildet ist, dass die einen von den ersten und zweiten kleinen Bereichen mit einem größeren Implantationsbetrag eine konstante Breite in der Ebenenrichtung aufweisen, während die anderen von den ersten und zweiten kleinen Bereichen mit einem kleineren Implantationsbetrag in ihrer Breite in der Ebenenrichtung von dem aktiven Bereich weg allmählich zunehmen.
  8. Halbleitervorrichtung nach Anspruch 1, wobei die dritte elektrische Feldabschwächungsschicht derart ausgebildet ist, dass die einen von den ersten und zweiten kleinen Bereichen mit einem größeren Implantationsbetrag in ihrer Breite in der Ebenenrichtung von dem aktiven Bereich weg allmählich abnehmen, während die anderen von den ersten und zweiten kleinen Bereichen mit einem kleineren Implantationsbetrag in ihrer Breite in der Ebenenrichtung von dem aktiven Bereich weg allmählich zunehmen.
  9. Halbleitervorrichtung nach Anspruch 1, wobei der aktive Bereich einem Anodenbereich einer PN-Übergangs-Diode entspricht.
  10. Halbleitervorrichtung nach Anspruch 1, wobei der aktive Bereich einem Bereich entspricht, der sich unterhalb einer Schottky-Elektrode einer Schottky-Barrierendiode befindet.
  11. Halbleitervorrichtung nach Anspruch 1, wobei der aktive Bereich einem Teilbereich eines Transistors entspricht, der einen MOSFET, einen IGBT und einen BJT aufweist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der aktive Bereich einem Drainbereich eines LDMOSFET (lateral diffundierter MOSFET) mit einer Sourceelektrode, einer Gateelektrode und einer Drainelektrode entspricht, die in der Ebenenrichtung auf einer Hauptfläche der Halbleiterschicht angeordnet sind, wobei die Vielzahl der elektrischen Feldabschwächungsschichten zwischen dem Drainbereich und einem Wannenbereich angeordnet ist, der einen Sourcebereich besitzt.
  13. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht aus einem Halbleiter mit großer Bandlücke gebildet ist.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei das Verfahren folgende Schritte aufweist: (a) Bilden einer ersten Implantationsmaske auf der Halbleiterschicht und Ionenimplantation des Dotierstoffs des zweiten Leitfähigkeitstyps mit der ersten Oberflächendichte, um dadurch die erste elektrische Feldabschwächungsschicht und die ersten kleinen Bereiche zu bilden; und (b) nach dem Schritt (a), Bilden einer zweiten Implantationsmaske auf der Halbleiterschicht und Ionenimplantation des Dotierstoffs des zweiten Leitfähigkeitstyps mit der zweiten Oberflächendichte, um dadurch die zweite elektrische Feldabschwächungsschicht und die zweiten kleinen Bereiche zu bilden.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei das Verfahren folgende Schritte aufweist: (a) Bilden einer ersten Implantationsmaske auf der Halbleiterschicht und Ionenimplantation des Dotierstoffs des zweiten Leitfähigkeitstyps mit der zweiten Oberflächendichte, so dass eine mit der zweiten elektrischen Feldabschwächungsschicht identische Dotierstoffschicht in einem Bereich gebildet wird, in dem die erste elektrische Feldabschwächungsschicht gebildet ist, und auch die zweiten kleinen Bereiche gebildet werden; und (b) nach dem Schritt (a) auf der Halbleiterschicht erfolgendes Bilden einer zweiten Implantationsmaske, die zumindest die zweite elektrische Feldabschwächungsschicht bedeckt, und Ionenimplantation des Dotierstoffs des zweiten Leitfähigkeitstyps mit einer Oberflächendichte, die bei Addition derselben zu der zweiten Oberflächendichte die erste Oberflächendichte ergibt, um dadurch die erste elektrische Feldabschwächungsschicht und die ersten kleinen Bereiche zu bilden.
DE112011103469.5T 2010-10-15 2011-04-15 Halbleitervorrichtung Active DE112011103469B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-232174 2010-10-15
JP2010232174 2010-10-15
PCT/JP2011/059397 WO2012049872A1 (ja) 2010-10-15 2011-04-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112011103469T5 true DE112011103469T5 (de) 2013-08-01
DE112011103469B4 DE112011103469B4 (de) 2023-01-19

Family

ID=45938111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103469.5T Active DE112011103469B4 (de) 2010-10-15 2011-04-15 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8716717B2 (de)
JP (1) JP5554415B2 (de)
KR (1) KR101379162B1 (de)
CN (1) CN103125024B (de)
DE (1) DE112011103469B4 (de)
WO (1) WO2012049872A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012006039B4 (de) * 2012-03-16 2021-07-01 Mitsubishi Electric Corp. Verfahren zum herstellen eines halbleiterbauteils
DE112013004981B4 (de) 2012-10-11 2024-05-29 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
CN104205335B (zh) * 2012-05-28 2017-05-17 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP5972058B2 (ja) * 2012-06-13 2016-08-17 三菱電機株式会社 半導体装置の製造方法
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP5800095B2 (ja) * 2012-09-21 2015-10-28 三菱電機株式会社 半導体装置
JP6090988B2 (ja) 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
JP6091395B2 (ja) * 2013-10-07 2017-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR101539880B1 (ko) 2014-01-02 2015-07-27 삼성전기주식회사 전력 반도체 소자
US9515136B2 (en) 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
JP6200864B2 (ja) * 2014-07-24 2017-09-20 株式会社日立製作所 高耐圧半導体装置
JP6265274B2 (ja) 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
EP3012870A1 (de) * 2014-10-20 2016-04-27 ABB Technology AG Randabschluss für Hochspannungs-Halbleitervorrichtungen
JP6323570B2 (ja) 2014-12-25 2018-05-16 富士電機株式会社 半導体装置
CN106158584A (zh) * 2015-04-02 2016-11-23 北大方正集团有限公司 一种沟槽型功率器件及其制作方法
JP6592083B2 (ja) * 2015-06-05 2019-10-16 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール
WO2017043608A1 (ja) * 2015-09-09 2017-03-16 住友電気工業株式会社 半導体装置
JP6523886B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP2017063079A (ja) 2015-09-24 2017-03-30 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6672764B2 (ja) 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7294467B2 (ja) * 2017-11-07 2023-06-20 富士電機株式会社 半導体装置
JP7039937B2 (ja) 2017-11-07 2022-03-23 富士電機株式会社 半導体装置
JP7297654B2 (ja) 2019-12-11 2023-06-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360036B1 (de) 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
JP3997551B2 (ja) 1995-12-08 2007-10-24 株式会社日立製作所 プレーナ型半導体装置
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US8106451B2 (en) * 2006-08-02 2012-01-31 International Rectifier Corporation Multiple lateral RESURF LDMOST
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP4367508B2 (ja) 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP4797203B2 (ja) 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8120108B2 (en) * 2010-01-27 2012-02-21 Texas Instruments Incorporated High voltage SCRMOS in BiCMOS process technologies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R. Stengl und U. Gosele, "VARIATION OF LATERAL DOPING - A NEW CONCEPT TO AVOID HIGH VOLTAGE BREAKDOWN OF PLANAR JUNCTIONS," IEDM 85, S. 154, 1985

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012006039B4 (de) * 2012-03-16 2021-07-01 Mitsubishi Electric Corp. Verfahren zum herstellen eines halbleiterbauteils
DE112013004981B4 (de) 2012-10-11 2024-05-29 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JPWO2012049872A1 (ja) 2014-02-24
CN103125024B (zh) 2016-04-13
US8716717B2 (en) 2014-05-06
CN103125024A (zh) 2013-05-29
KR101379162B1 (ko) 2014-03-28
WO2012049872A1 (ja) 2012-04-19
DE112011103469B4 (de) 2023-01-19
JP5554415B2 (ja) 2014-07-23
US20130140582A1 (en) 2013-06-06
KR20130063002A (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
DE112011103469T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE102011086854B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE112013004846T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE112010005272B4 (de) Pin-diode
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE112015001751B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112010005626T5 (de) Halbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102015101109B4 (de) Finfet-struktur und verfahren zu ihrer herstellung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final