JP6323570B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6323570B2 JP6323570B2 JP2016565966A JP2016565966A JP6323570B2 JP 6323570 B2 JP6323570 B2 JP 6323570B2 JP 2016565966 A JP2016565966 A JP 2016565966A JP 2016565966 A JP2016565966 A JP 2016565966A JP 6323570 B2 JP6323570 B2 JP 6323570B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- small
- small region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 326
- 239000012535 impurity Substances 0.000 claims description 493
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 47
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 230000005684 electric field Effects 0.000 description 403
- 230000015556 catabolic process Effects 0.000 description 77
- 238000009826 distribution Methods 0.000 description 77
- 238000010586 diagram Methods 0.000 description 75
- 239000010410 layer Substances 0.000 description 49
- 238000005468 ion implantation Methods 0.000 description 45
- 230000000694 effects Effects 0.000 description 29
- 238000000034 method Methods 0.000 description 29
- 230000007423 decrease Effects 0.000 description 24
- 230000002829 reductive effect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 230000003247 decreasing effect Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
実施の形態1にかかる半導体装置の構造について、ショットキーバリアダイオード(SBD)を例に説明する。図1は、実施の形態1にかかる半導体装置の構造を示す説明図である。図1(a)には平面レイアウトを示し、図1(b)には図1(a)の切断線A−A’における断面構造を示す。図2は、図1のJTE構造の一部(後述する電界緩和領域20)を拡大して示す説明図である。図2(a),2(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。図3は、図1のJTE構造の一部の不純物濃度分布を示す特性図である。図3(a)には、電界緩和領域20の平面レイアウトを示す。図3(b)には、図3(a)の切断線B−B’におけるp型不純物濃度分布を示す。図3(c)には、電界緩和領域20の不純物濃度分布を示す。
次に、実施の形態2にかかる半導体装置の構造について説明する。図4は、実施の形態2にかかる半導体装置のJTE構造の一部を示す説明図である。図4(a),4(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。実施の形態2にかかる半導体装置の電界緩和領域20以外の構成は、実施の形態1にかかる半導体装置(図1)と同様である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、電界緩和領域20の最も外側の第1小領域21(すなわち第2JTE領域5の内側に接する第1小領域21)の内部に、第1小領域21よりも不純物濃度の低い第1小領域部31を選択的に設けている点である。すなわち、電界緩和領域20の最も外側の小領域(以下、第3小領域とする)20aは、第1小領域21および第1小領域部31で構成されている。このため、第3小領域20aの平均不純物濃度は、第1小領域21の不純物濃度よりも低く、かつ第2JTE領域5の不純物濃度よりも高い。
次に、実施の形態3にかかる半導体装置の構造について説明する。図5は、実施の形態3にかかる半導体装置のJTE構造の一部を示す説明図である。図5(a),5(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。実施の形態3にかかる半導体装置の電界緩和領域20以外の構成は、実施の形態1にかかる半導体装置(図1)と同様である。実施の形態3にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、電界緩和領域20の最も内側の第2小領域22(すなわち第1JTE領域4の外側に接する第2小領域22)の内部に、第2小領域22よりも不純物濃度の高い第2小領域部32を選択的に設けている点である。すなわち、電界緩和領域20の最も内側の小領域(以下、第4小領域とする)20bは、第2小領域22および第2小領域部32で構成されている。このため、第4小領域20bの平均不純物濃度は、第1JTE領域4よりも低く、かつ第2小領域22の不純物濃度よりも高い。
次に、実施の形態4にかかる半導体装置の構造について説明する。図6は、実施の形態4にかかる半導体装置の構造を示す説明図である。図6(a),6(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示し、図6(c)には電界緩和領域20の不純物濃度分布を示す。実施の形態4にかかる半導体装置の電界緩和領域20以外の構成は、実施の形態1にかかる半導体装置(図1)と同様である。実施の形態4にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第1小領域21と当該第1小領域21の外側に隣接する第2小領域22との境界20c付近において、第1小領域21の内部に、第1小領域21よりも不純物濃度の低い第3小領域部33を選択的に設けている点である。
次に、実施の形態5にかかる半導体装置の構造について説明する。図7は、実施の形態5にかかる半導体装置の構造を示す説明図である。図7(a)〜7(c)には、それぞれ電界緩和領域20の断面構造の異なる一例を拡大して示す。図7では、左側が活性領域11側であり、右側がチップ端部である(図21においても同様)。実施の形態5にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第2JTE領域5よりも外側に、さらに1つ以上の電界緩和領域を設けている点である。各電界緩和領域の不純物濃度分布は、実施の形態1と同様に、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布となっている。
次に、実施の形態6にかかる半導体装置の製造方法として、実施の形態1にかかる半導体装置の製造方法について図1,8,9を参照しながら説明する。図8,9は、実施の形態6にかかる半導体装置の製造途中の状態を示す断面図である。図8,9には、(a)に製造途中の平面レイアウトを示し、(b)に製造途中の断面構造を示す。図8,9では、左側が活性領域11側であり、右側がウエハ端部である。
次に、終端構造部12の耐圧について検証した。図10は、実施例1にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図10の横軸は第1JTE領域4を形成するための第1イオン注入のドーズ量であり、縦軸は終端構造部12の耐圧である。まず、実施の形態6にかかる半導体装置の製造方法にしたがい、2層構造のJTE構造を構成する第1,2JTE領域4,5間に電界緩和領域20を備えたSiC−SBD(図1,2参照)を作製した(以下、実施例1とする)。実施例1においては、第1JTE領域4と第2JTE領域5との不純物濃度比を1:0.5と固定し、第1JTE領域4を形成するための第1イオン注入のアルミニウムのドーズ量を種々変更して複数の試料を作製し、各試料の耐圧を測定した。その結果を図10に示す。また、図10には、比較として、電界緩和領域20を設けない従来のJTE構造からなるSiC−SBD(図15参照。以下、従来例1とする)の耐圧特性を示す。従来例1の、電界緩和領域20を備えていないこと以外の構成は、実施例1と同様である。
次に、エッジ長(終端構造部12の幅)について検証した。図11は、実施例2にかかる半導体装置のJTE構造の平面レイアウトを示す平面図である。図11には、(a)に実施の形態1にかかる半導体装置(図1参照)の構成を備えたSiC−SBDのJTE構造を示し(以下、実施例2とする)、(b),(c)に従来のSiC−SBD(図16参照)のJTE構造を示す(以下、従来例2,3とする)。実施例2は、第1JTE領域4と第2JTE領域5との間に電界緩和領域20を備える。実施例2の電界緩和領域20は、外側に配置されるほど幅x1を狭くした第1小領域21と、配置位置によらず一定の幅x2を有する第2小領域22とを交互に繰り返し配置してなる。
次に、実施の形態7にかかる半導体装置の構造について説明する。図20は、実施の形態7にかかる半導体装置の構造を示す説明図である。図20には、図1のJTE構造の一部を拡大して示す。図20(a),20(b)にはそれぞれ電界緩和領域20の平面レイアウトおよび断面構造を示し、図20(c)には電界緩和領域20の不純物濃度分布を示す。実施の形態7にかかる半導体装置は、電界緩和領域20の第1,2小領域21,22の繰り返しピッチが実施の形態1にかかる半導体装置と異なる。第1,2小領域21,22の不純物濃度、電界緩和領域20の配置、電界緩和領域20と隣接する第1,2JTE領域4,5との平均不純物濃度差、および活性領域11の構成は、実施の形態1と同様である。
次に、実施の形態7にかかる半導体装置の終端構造部12の耐圧について検証した。図22は、実施例3にかかる半導体装置のJTE構造の一部を示す説明図である。図23は、従来例4にかかる半導体装置のJTE構造の一部を示す説明図である。図22,23において、(a),(b)にはそれぞれ電界緩和領域20,120の平面レイアウトおよび不純物濃度分布を示す。図24は、実施例3にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図22に示す実施例3の電界緩和領域20を3ゾーンJTE構造に設けた第1〜3電界緩和領域20,41,42(図21参照)に適用したときの終端構造部12の耐圧のシミュレーション結果を図24に示す。また、図24には、比較として、図23に示す従来例4の電界緩和領域120を従来の3ゾーンJTE構造に設けた第1〜3電界緩和領域120,141,142(図19参照)に適用したときの終端構造部112の耐圧のシミュレーション結果を示す。図24の横軸は第1JTE領域4,104を形成するための第1イオン注入のドーズ量であり、縦軸は終端構造部12,112の耐圧である。すなわち、図24は、第1JTE領域4,104を形成するためのイオン注入のドーズ量が変動したときの終端構造部12,112の耐圧依存性を示している。
次に、実施の形態8にかかる半導体装置の構造について説明する。図26は、実施の形態8にかかる半導体装置の構造を示す説明図である。図26(a)には電界緩和領域20の平面レイアウトを示し、図26(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態8にかかる半導体装置は、実施の形態7に実施の形態2を適用した構成を備える。
次に、実施の形態9にかかる半導体装置の構造について説明する。図27は、実施の形態9にかかる半導体装置の構造を示す説明図である。図27(a)には電界緩和領域20の平面レイアウトを示し、図27(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態9にかかる半導体装置は、実施の形態7に実施の形態3を適用した構成を備える。
次に、実施の形態10にかかる半導体装置の構造について説明する。図28は、実施の形態10にかかる半導体装置の構造を示す説明図である。図28(a)には電界緩和領域20の平面レイアウトを示し、図28(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態10にかかる半導体装置は、実施の形態8と実施の形態9とを組み合わせた構成を備える。
次に、実施の形態11にかかる半導体装置の構造について説明する。図29は、実施の形態11にかかる半導体装置の構造を示す説明図である。図29(a)には電界緩和領域20の平面レイアウトを示し、図29(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態11にかかる半導体装置が実施の形態8にかかる半導体装置と異なる点は、内側から3つ目の第1小領域21から最も外側の第1小領域21までのすべての第1小領域21の内部に、接線方向Yに所定の間隔で第1小領域部31が選択的に設けられている点である。具体的には、第1JTE領域4を囲む同心円状に、1組の隣接する第1小領域21および第2小領域22からなる2つの等価濃度領域30が配置されている(符号30を付し左側から法線方向Xに連続する2個の横向きの両矢印で示す)。そして、この等価濃度領域30を囲む同心円状に、1組の隣接する第3小領域20aおよび第2小領域22からなる複数の等価濃度領域30aが配置されている(符号30aを付し右側から法線方向Xに連続する11個の横向きの両矢印で示す)。
次に、実施の形態12にかかる半導体装置の構造について説明する。図30は、実施の形態12にかかる半導体装置の構造を示す説明図である。図30(a)には電界緩和領域20の平面レイアウトを示し、図30(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態12にかかる半導体装置が実施の形態9にかかる半導体装置と異なる点は、ほぼすべての第2小領域22の内部に、接線方向Yに所定の間隔で第2小領域部32が選択的に設けられている点である。具体的には、第1JTE領域4を囲む同心円状に、1組の隣接する第4小領域20bおよび第1小領域21からなる複数の等価濃度領域30bが配置されている(符号30bを付した法線方向Xに連続する13個の横向きの両矢印で示す)。
次に、実施の形態13にかかる半導体装置の構造について説明する。図31は、実施の形態13にかかる半導体装置の構造を示す説明図である。図31には、図1の電界緩和領域20を拡大して示す。図31(a),31(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。図31(c)には、図31(a)の切断線C−C’におけるp型不純物濃度分布を示す。図32,33は、図31の各区分の第1,2小領域の幅の一例を示す説明図である。図32には、横軸の1メモリを1つの等価濃度領域30(1組の隣接する第1,2小領域21,22を含む領域)とし、縦軸に等価濃度領域30ごとの第1,2小領域21,22の幅x1,x2をプロットする(図35,37,39,41,45においても同様)。
次に、実施の形態14にかかる半導体装置の構造について説明する。図36は、実施の形態14にかかる半導体装置の構造を示す説明図である。図36には、図1の電界緩和領域20を拡大して示す。図36(a),36(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。図36(c)には、図36(a)の切断線E−E’におけるp型不純物濃度分布を示す。図37は、図36の各区分の第1,2小領域の幅の一例を示す説明図である。
次に、実施の形態15にかかる半導体装置の構造について説明する。実施の形態15にかかる半導体装置は、実施の形態13にかかる半導体装置の電界緩和領域20(図31〜33参照)を、実施の形態7の別の一例(図21参照)と同様に3ゾーンJTE構造の第1〜3電界緩和領域20,41,42に適用した半導体装置である。第1〜3電界緩和領域20,41,42の配置および隣接するJTE領域との平均不純物濃度差は、例えば実施の形態7の別の一例と同様であってもよい。
次に、実施の形態15にかかる半導体装置の終端構造部12の耐圧について検証した。図40は、従来例5にかかる半導体装置のJTE構造の一部を示す説明図である。図40(a),40(b)にはそれぞれ電界緩和領域120の平面レイアウトおよび不純物濃度分布を示す。図40(c)には、図40(a)の切断線CC−CC’におけるp型不純物濃度分布を示す。図41は、図40の各区分の第1,2小領域の幅の一例を示す説明図である。図42は、実施例4にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図42には、実施例4の電界緩和領域20を3ゾーンJTE構造の第1〜3電界緩和領域20,41,42(図21参照)に適用したときの終端構造部12の耐圧のシミュレーション結果を示す。また、図42には、比較として、図40に示す従来例5の電界緩和領域120を従来の3ゾーンJTE構造の第1〜3電界緩和領域120,141,142(図19参照)に適用したときの終端構造部112の耐圧のシミュレーション結果を示す。図42の横軸は第1JTE領域4,104を形成するための第1イオン注入のドーズ量であり、縦軸は終端構造部12,112の耐圧である。すなわち、図42は、第1JTE領域4,104を形成するためのイオン注入のドーズ量が変動したときの終端構造部12,112の耐圧依存性を示している。
次に、実施の形態16にかかる半導体装置の構造について説明する。図44は、実施の形態16にかかる半導体装置の構造を示す説明図である。図44には、図1の電界緩和領域20を拡大して示す。図44(a),44(b)には、それぞれ電界緩和領域20の平面レイアウトおよび断面構造を拡大して示す。図44(c)には、図44(a)の切断線H−H’におけるp型不純物濃度分布を示す。図45は、図44の各区分の第1,2小領域の幅の一例を示す説明図である。実施の形態16にかかる半導体装置は、実施の形態13に実施の形態14を適用した半導体装置である。
次に、実施の形態17にかかる半導体装置の構造について説明する。図46は、実施の形態17にかかる半導体装置の構造を示す説明図である。図46(a)には電界緩和領域20の平面レイアウトを示し、図46(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態17にかかる半導体装置は、実施の形態13〜16に実施の形態3を適用した構成を備える。図46には、実施の形態14に実施の形態3を適用した場合を示す。
次に、実施の形態18にかかる半導体装置の構造について説明する。図47は、実施の形態18にかかる半導体装置の平面レイアウトを示す平面図である。図47(a)には電界緩和領域20の平面レイアウトを示し、図47(b)には電界緩和領域20の不純物濃度分布を示す。実施の形態18にかかる半導体装置は、実施の形態16に実施の形態2を適用した構成を備える。
2 n-型ドリフト層
3 p型ガードリング
4 第1JTE領域
5 第2JTE領域
6 第3JTE領域
7 層間絶縁膜
8 アノード電極
9 カソード電極
10 炭化珪素基体
11 活性領域
12 終端構造部
20,41,42 電界緩和領域
20a 第3小領域
20b 第4小領域
20c 第1小領域と当該第1小領域の外側に隣接する第2小領域との境界
20d 第5小領域
20e 第1小領域と当該第1小領域の内側に隣接する第2小領域との境界
21,23,25 第1小領域
22,24,26 第2小領域
30 等価濃度領域
30a 電界緩和領域の最も外側の等価濃度領域
30b 電界緩和領域の最も内側の等価濃度領域
31 第1小領域部
32 第2小領域部
33 第3小領域部
61〜64,71〜84 電界緩和領域の区分
Np 等価濃度領域の平均不純物濃度
x1 第1小領域の幅
x1max 第1小領域の最大幅
x1min プロセス限界で決まる第1小領域の最小幅
x2 第2小領域の幅
x2min プロセス限界で決まる第2小領域の最小幅
ΔNp 隣接する区分間のp型不純物濃度差
Δnp 隣接する第1小領域と第2小領域とのp型不純物濃度差
Δnph 第1JTE領域と電界緩和領域の最も内側の等価濃度領域とのp型不純物濃度差
Δnpl 第2JTE領域と電界緩和領域の最も外側の等価濃度領域とのp型不純物濃度差
Δx 区分の幅
Claims (37)
- 炭化珪素半導体からなる第1導電型の半導体基板と、
前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
前記活性領域の周囲を囲む終端構造部と、
を備え、
前記終端構造部は、
前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第2導電型半導体領域と、
少なくとも1組の隣り合う前記第2導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第2導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第2導電型半導体領域よりも不純物濃度が高い第2導電型中間領域と、
を有し、
前記第2導電型中間領域は、内側に隣接する前記第2導電型半導体領域の周囲を囲む同心円状に、第2導電型の第1小領域と、前記第1小領域よりも不純物濃度の低い第2導電型の第2小領域とを交互に繰り返し配置してなり、
複数の前記第2小領域は同じ幅で設けられ、
複数の前記第1小領域は外側に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。 - 前記第2導電型中間領域の最も外側に、前記第1小領域よりも不純物濃度が低く、かつ外側に隣接する前記第2導電型半導体領域よりも不純物濃度が高い第3小領域が設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記第3小領域は、前記第2導電型中間領域の最も外側に配置された前記第1小領域の内部に、前記第1小領域よりも不純物濃度の低い第2導電型の第1小領域部が選択的に設けられてなることを特徴とする請求項2に記載の半導体装置。
- 前記第3小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第1小領域と前記第1小領域部とを交互に繰り返し配置してなることを特徴とする請求項3に記載の半導体装置。
- 前記第2導電型中間領域の最も内側に、内側に隣接する前記第2導電型半導体領域よりも不純物濃度が低く、かつ前記第2小領域よりも不純物濃度が高い第4小領域が設けられていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記第4小領域は、前記第2導電型中間領域の最も内側に配置された前記第2小領域の内部に、前記第2小領域よりも不純物濃度の高い第2導電型の第2小領域部が選択的に設けられてなることを特徴とする請求項5に記載の半導体装置。
- 前記第4小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第2小領域と前記第2小領域部とを交互に繰り返し配置してなることを特徴とする請求項6に記載の半導体装置。
- 前記第2導電型中間領域の最も内側に前記第2小領域が配置され、
前記第2導電型中間領域の最も外側に前記第1小領域が配置されていることを特徴とする請求項1に記載の半導体装置。 - 隣り合う前記第1小領域と前記第2小領域との間に、前記第1小領域よりも不純物濃度が低く、かつ前記第2小領域よりも不純物濃度が高い第5小領域が設けられていることを特徴とする請求項1または8に記載の半導体装置。
- 前記第5小領域は、前記第1小領域の内部に、前記第1小領域よりも不純物濃度の低い第2導電型の第3小領域部が選択的に設けられてなることを特徴とする請求項9に記載の半導体装置。
- 前記第5小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第1小領域と前記第3小領域部とを交互に繰り返し配置してなることを特徴とする請求項10に記載の半導体装置。
- 前記第3小領域部は、前記第1小領域の、当該第1小領域の外側に隣接する前記第2小領域との境界付近に設けられていることを特徴とする請求項10または11に記載の半導体装置。
- 炭化珪素半導体からなる第1導電型の半導体基板と、
前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
前記活性領域の周囲を囲む終端構造部と、
を備え、
前記終端構造部は、
前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第2導電型半導体領域と、
少なくとも1組の隣り合う前記第2導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第2導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第2導電型半導体領域よりも不純物濃度が高い第2導電型中間領域と、
を有し、
前記第2導電型中間領域は、内側に隣接する前記第2導電型半導体領域の周囲を囲む同心円状に複数に区分され、
前記区分には、内側から外側に向って同心円状に、第2導電型の第1小領域と、前記第1小領域よりも不純物濃度の低い第2導電型の第2小領域とが交互に1組以上配置され、
1組の隣り合う前記第1小領域および前記第2小領域を含む微小領域は、同一の前記区分には同一の幅で設けられ、かつ外側に位置する前記区分に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。 - 前記第1小領域の幅および不純物濃度をそれぞれx1およびnp1とし、前記第2小領域の幅および不純物濃度をそれぞれx2およびnp2としたときに、前記微小領域の平均不純物濃度Npは下記(1)式を満たすことを特徴とする請求項13に記載の半導体装置。
Np=((x1×np1)+(x2×np2))/(x1+x2) ・・・(1) - 複数の前記第2小領域は同じ幅で設けられていることを特徴とする請求項13または14に記載の半導体装置。
- 複数の前記第1小領域は、外側に配置されるほど狭い幅で設けられていることを特徴とする請求項13〜15のいずれか一つに記載の半導体装置。
- 最も外側に配置される前記第1小領域の幅は、製造プロセスで形成可能な最小寸法であることを特徴とする請求項13〜16のいずれか一つに記載の半導体装置。
- 最も外側に位置する前記区分に配置された前記第1小領域の内部に、前記第1小領域よりも不純物濃度の低い第2導電型の第1小領域部が選択的に設けられていることを特徴とする請求項13〜17のいずれか一つに記載の半導体装置。
- 前記第1小領域の内部に、前記第1小領域よりも不純物濃度の低い第2導電型の第1小領域部が選択的に設けられており、
前記第1小領域の内部の前記第1小領域部の比率は、外側に配置された前記第1小領域ほど高いことを特徴とする請求項13〜17のいずれか一つに記載の半導体装置。 - 前記第1小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項18または19に記載の半導体装置。
- 最も内側に位置する前記区分に配置された前記第2小領域の内部に、前記第2小領域よりも不純物濃度の高い第2導電型の第2小領域部が選択的に設けられていることを特徴とする請求項13〜20のいずれか一つに記載の半導体装置。
- 前記第2小領域の内部に、前記第2小領域よりも不純物濃度の高い第2導電型の第2小領域部が選択的に設けられており、
前記第2小領域の内部の前記第2小領域部の比率は、外側に配置された前記第2小領域ほど低いことを特徴とする請求項13〜20のいずれか一つに記載の半導体装置。 - 前記第2小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項21または22に記載の半導体装置。
- 炭化珪素半導体からなる第1導電型の半導体基板と、
前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
前記活性領域の周囲を囲む終端構造部と、
を備え、
前記終端構造部は、
前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第2導電型半導体領域と、
少なくとも1組の隣り合う前記第2導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第2導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第2導電型半導体領域よりも不純物濃度が高い第2導電型中間領域と、
を有し、
前記第2導電型中間領域は、内側に隣接する前記第2導電型半導体領域の周囲を囲む同心円状に同じ幅で複数に区分され、
前記区分には、内側から外側に向って同心円状に、第2導電型の第1小領域と、前記第1小領域よりも不純物濃度の低い第2導電型の第2小領域とが交互に1組以上配置され、
前記区分は、当該区分に配置された前記第1小領域および前記第2小領域の幅に基づいて平均不純物濃度が決定され、かつ外側に配置されるほど平均不純物濃度が低く、
隣接するすべての前記区分間で平均不純物濃度差が等しく、
1組の隣り合う前記第1小領域および前記第2小領域からなる微小領域の平均不純物濃度は、当該微小領域の配置された前記区分の平均不純物濃度に等しく、
前記微小領域は、すべての前記区分にそれぞれ1つ以上配置され、かつ少なくとも1つの前記区分に2つ以上配置され、
同一の前記区分に配置されたすべての前記微小領域で、前記第1小領域の幅が等しく、かつ前記第2小領域の幅が等しいことを特徴とする半導体装置。 - 前記第1小領域の幅および不純物濃度をそれぞれx 1 およびn p1 とし、前記第2小領域の幅および不純物濃度をそれぞれx 2 およびn p2 としたときに、前記微小領域の平均不純物濃度N p は下記(2)式を満たすことを特徴とする請求項24に記載の半導体装置。
Np=((x1×np1)+(x2×np2))/(x1+x2) ・・・(2) - 最も内側の前記区分の平均不純物濃度は、当該区分の内側に隣接する前記第2導電型半導体領域の平均不純物濃度の9割以上であることを特徴とする請求項24または25に記載の半導体装置。
- 前記第2導電型中間領域の平均不純物濃度勾配は、前記第2導電型中間領域の全域にわたって一定であることを特徴とする請求項24〜26のいずれか一つに記載の半導体装置。
- 最も外側に位置する前記区分に配置された前記第1小領域の内部に、前記第1小領域よりも不純物濃度の低い第2導電型の第1小領域部が選択的に設けられていることを特徴とする請求項24〜27のいずれか一つに記載の半導体装置。
- 前記第1小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項28に記載の半導体装置。
- 最も内側に位置する前記区分に配置された前記第2小領域の内部に、前記第2小領域よりも不純物濃度の高い第2導電型の第2小領域部が選択的に設けられていることを特徴とする請求項24〜29のいずれか一つに記載の半導体装置。
- 前記第2小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項30に記載の半導体装置。
- 前記第1小領域部は、外側に隣接する前記第2導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項3、4、18〜20、28、29のいずれか一つに記載の半導体装置。
- 前記第2小領域部は、内側に隣接する前記第2導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項6、7、21〜23、30、31のいずれか一つに記載の半導体装置。
- 前記第3小領域部は、外側に隣接する前記第2導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項10〜12のいずれか一つに記載の半導体装置。
- 前記第1小領域は、内側に隣接する前記第2導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項1〜34のいずれか一つに記載の半導体装置。
- 前記第2小領域は、外側に隣接する前記第2導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項1〜35のいずれか一つに記載の半導体装置。
- 前記第2導電型中間領域の平均不純物濃度は、内側に隣接する前記第2導電型半導体領域と外側に隣接する前記第2導電型半導体領域との中間の不純物濃度であることを特徴とする請求項1〜36のいずれか一つに記載の半導体装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014263509 | 2014-12-25 | ||
JP2014263509 | 2014-12-25 | ||
JP2015122451 | 2015-06-17 | ||
JP2015122451 | 2015-06-17 | ||
PCT/JP2015/076369 WO2016103814A1 (ja) | 2014-12-25 | 2015-09-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016103814A1 JPWO2016103814A1 (ja) | 2017-05-25 |
JP6323570B2 true JP6323570B2 (ja) | 2018-05-16 |
Family
ID=56149853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016565966A Active JP6323570B2 (ja) | 2014-12-25 | 2015-09-16 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10374043B2 (ja) |
JP (1) | JP6323570B2 (ja) |
CN (1) | CN106463547B (ja) |
DE (1) | DE112015002153T5 (ja) |
WO (1) | WO2016103814A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI704304B (zh) | 2016-02-02 | 2020-09-11 | 日商和諧驅動系統股份有限公司 | 諧波齒輪裝置及致動器 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6745458B2 (ja) * | 2015-04-15 | 2020-08-26 | パナソニックIpマネジメント株式会社 | 半導体素子 |
JP6741010B2 (ja) * | 2015-09-09 | 2020-08-19 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
CN108475704B (zh) * | 2016-07-15 | 2021-10-22 | 富士电机株式会社 | 碳化硅半导体装置 |
JP2018156987A (ja) * | 2017-03-15 | 2018-10-04 | 住友電気工業株式会社 | 半導体装置 |
JP2019054170A (ja) | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
DE102018123596A1 (de) | 2017-10-27 | 2019-05-02 | Infineon Technologies Ag | Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren |
CN111106181B (zh) * | 2018-10-26 | 2021-09-10 | 比亚迪半导体股份有限公司 | 快恢复二极管及其制备方法 |
RU188679U1 (ru) * | 2018-12-25 | 2019-04-22 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Полупроводниковый прибор |
CN113544857A (zh) * | 2019-09-11 | 2021-10-22 | 富士电机株式会社 | 半导体装置以及制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3581348D1 (de) * | 1984-09-28 | 1991-02-21 | Siemens Ag | Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung. |
JP4921880B2 (ja) | 2006-07-28 | 2012-04-25 | 株式会社東芝 | 高耐圧半導体装置 |
JP5223773B2 (ja) * | 2009-05-14 | 2013-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP5601849B2 (ja) | 2010-02-09 | 2014-10-08 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP5072991B2 (ja) | 2010-03-10 | 2012-11-14 | 株式会社東芝 | 半導体装置 |
JP5515922B2 (ja) | 2010-03-24 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
JP5554415B2 (ja) | 2010-10-15 | 2014-07-23 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2012195519A (ja) * | 2011-03-18 | 2012-10-11 | Kyoto Univ | 半導体素子及び半導体素子の製造方法 |
US9478621B2 (en) * | 2011-09-27 | 2016-10-25 | Denso Corporation | Semiconductor device |
CN104221151B (zh) * | 2012-03-16 | 2017-02-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP2014038937A (ja) | 2012-08-16 | 2014-02-27 | Mitsubishi Electric Corp | 半導体装置 |
JP6064547B2 (ja) * | 2012-11-28 | 2017-01-25 | サンケン電気株式会社 | 半導体装置 |
CN105493293B (zh) | 2013-09-09 | 2018-08-24 | 株式会社日立制作所 | 半导体装置及其制造方法 |
-
2015
- 2015-09-16 DE DE112015002153.1T patent/DE112015002153T5/de active Pending
- 2015-09-16 WO PCT/JP2015/076369 patent/WO2016103814A1/ja active Application Filing
- 2015-09-16 JP JP2016565966A patent/JP6323570B2/ja active Active
- 2015-09-16 CN CN201580029244.5A patent/CN106463547B/zh active Active
-
2016
- 2016-12-01 US US15/367,065 patent/US10374043B2/en active Active
-
2019
- 2019-06-19 US US16/446,043 patent/US10727304B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI704304B (zh) | 2016-02-02 | 2020-09-11 | 日商和諧驅動系統股份有限公司 | 諧波齒輪裝置及致動器 |
Also Published As
Publication number | Publication date |
---|---|
CN106463547A (zh) | 2017-02-22 |
DE112015002153T5 (de) | 2017-01-26 |
US20170084701A1 (en) | 2017-03-23 |
WO2016103814A1 (ja) | 2016-06-30 |
CN106463547B (zh) | 2019-10-18 |
US10727304B2 (en) | 2020-07-28 |
JPWO2016103814A1 (ja) | 2017-05-25 |
US10374043B2 (en) | 2019-08-06 |
US20190305089A1 (en) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6323570B2 (ja) | 半導体装置 | |
US11728377B2 (en) | Semiconductor device | |
JP6501331B2 (ja) | トレンチゲート型mos半導体装置 | |
JP3908572B2 (ja) | 半導体素子 | |
US10964809B2 (en) | Semiconductor device and manufacturing process therefor | |
JP2007116190A (ja) | 半導体素子およびその製造方法 | |
JP2017005140A (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
TW200947701A (en) | Improved sawtooth electric field drift region structure for power semiconductor devices | |
US20180061951A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP7144329B2 (ja) | 半導体装置 | |
JP6305547B2 (ja) | SiCトレンチトランジスタ及びその製造方法 | |
US10032866B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6910944B2 (ja) | 半導体装置 | |
JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
JP6129117B2 (ja) | 半導体装置及びその製造方法 | |
KR101454470B1 (ko) | 슈퍼정션 반도체 및 제조방법 | |
TWI798254B (zh) | 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法 | |
JP6771433B2 (ja) | 半導体装置 | |
US20230155020A1 (en) | Semiconductor device | |
JP2019169563A (ja) | 半導体装置の製造方法、および半導体装置 | |
WO2013181043A9 (en) | High-voltage monolithic schottky device structure | |
US8872261B2 (en) | Semiconductor device and manufacturing method of the same | |
CN109075200A (zh) | 半导体装置 | |
JP2008277400A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2020533810A (ja) | グリッドを製造するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6323570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |