JPWO2016103814A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016103814A1
JPWO2016103814A1 JP2016565966A JP2016565966A JPWO2016103814A1 JP WO2016103814 A1 JPWO2016103814 A1 JP WO2016103814A1 JP 2016565966 A JP2016565966 A JP 2016565966A JP 2016565966 A JP2016565966 A JP 2016565966A JP WO2016103814 A1 JPWO2016103814 A1 JP WO2016103814A1
Authority
JP
Japan
Prior art keywords
region
impurity concentration
small region
small
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016565966A
Other languages
English (en)
Other versions
JP6323570B2 (ja
Inventor
祥司 北村
祥司 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016103814A1 publication Critical patent/JPWO2016103814A1/ja
Application granted granted Critical
Publication of JP6323570B2 publication Critical patent/JP6323570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

終端構造部には、活性領域の周囲を囲む同心円状に第１，２ＪＴＥ領域が設けられる。第１，２ＪＴＥ領域間には、ｐ型の電界緩和領域（２０が設けられる。電界緩和領域（２０）は、第１小領域（２１）と第２小領域（２２）とを第１ＪＴＥ領域の周囲を囲む同心円状に交互に繰り返し配置してなる。電界緩和領域（２０）の平均不純物濃度は、内側に隣接する第１ＪＴＥ領域の不純物濃度よりも高く、かつ外側に隣接する第２ＪＴＥ領域の不純物濃度よりも低い。第１小領域（２１）は、外側に配置されるほど狭い幅（ｘ1）で設けられる。第２小領域（２２）は、配置位置によらずほぼ同じ幅（ｘ2）で設けられる。第１小領域（２１）の不純物濃度は、第１ＪＴＥ領域の不純物濃度と等しい。第２小領域（２２）の不純物濃度は、第２ＪＴＥ領域の不純物濃度と等しい。コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる。

Description

この発明は、半導体装置に関する。
炭化珪素（ＳｉＣ）半導体を用いた半導体装置（以下、炭化珪素半導体装置）は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える素子として注目されている。特に、炭化珪素半導体は、シリコン半導体に比べて破壊電界強度が高い、熱伝導率が高いという特長を活かして高耐圧素子への応用が期待されている。しかし、実用的な炭化珪素半導体装置を作製（製造）するには、高耐圧を安定して得られる終端構造の形成が重要な課題となっている。終端構造部は、活性領域の周囲を囲み、活性領域の基板おもて面側の電界を緩和して耐圧を保持する領域である。活性領域は、オン状態のときに電流が流れる領域である。
通常、素子の耐圧は、ｎ-型ドリフト層となるｎ-型半導体基板（半導体チップ）のおもて面側に形成され、かつ活性領域から活性領域と終端構造部との境界付近まで延在するｐ型高濃度領域の外周部における電界集中によって制限される。このｐ型高濃度領域は、例えばｐｎ接合ダイオードの場合、ｎ-型ドリフト層との間のｐｎ接合を形成するｐ型アノード領域である。そこで、ｐ型高濃度領域の外側（チップ外周部側）の端部に隣接して、ｐ型高濃度領域よりも不純物濃度の低いｐ-型低濃度領域を形成することで、終端構造部における電界を緩和する接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造が公知である。
ＪＴＥ構造では、ｐ型高濃度領域とｎ-型ドリフト層との間のｐｎ接合から外側に伸びる空乏層はｐ型高濃度領域およびｐ-型低濃度領域の両方に広がる。これによって、ｐ型高濃度領域の外周部での電界が緩和されるため、耐圧を向上させることができる。このＪＴＥ構造をさらに高耐圧な素子に適用する場合、ｐ-型低濃度領域の外周部にも電界が集中し、その結果、ＪＴＥ構造を構成するｐ-型低濃度領域の外周部でのアバランシェ降伏によって耐圧が制限されてしまう。このような問題は、ｐ-型低濃度領域の不純物濃度を内側（活性領域側）から外側に向う方向に緩やかに減少させることで回避することができる。
このように内側から外側に向う方向に緩やかに減少する不純物濃度分布を有するｐ-型低濃度領域からなるＪＴＥ構造は、ＶＬＤ（Ｖａｒｉａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ Ｄｏｐｉｎｇ）構造と称される。ＶＬＤ構造では、電界集中点が複数個所に分散されるため、最大電界強度が大幅に低減される。ところで、不純物の熱拡散が非常に小さく、かつ不純物導入のために高加速電圧のイオン注入を行う炭化珪素半導体では、ＶＬＤ構造を適用してｐ-型低濃度領域の不純物濃度を内側から外側に向う方向に減少させることは難しい。このため、外側に配置されるほど不純物濃度を低くしたまたは厚さを薄くした複数のｐ-型低濃度領域を隣接して形成してＪＴＥ構造を構成する必要がある。
不純物濃度または厚さの異なる複数のｐ-型低濃度領域からなるＪＴＥ構造を構成する場合、素子の耐圧性能の観点から、ｐ-型低濃度領域の個数を増やし、隣り合うｐ-型低濃度領域同士の不純物濃度差を可能な限り小さくすることが好ましい。しかしながら、工程数が増加するため、製造コストの低減を妨げる要因となっている。現在、炭化珪素半導体装置では、２段階または３段階で不純物濃度または厚さを変えた複数のｐ-型低濃度領域からなるＪＴＥ構造を形成することが一般的である。炭化珪素半導体装置の一般的なＪＴＥ構造について、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）を例に説明する。
図１５は、従来のＳｉＣ−ＳＢＤの構造を示す説明図である。図１５（ａ）には平面レイアウトを示し、図１５（ｂ）には図１５（ａ）の切断線ＡＡ−ＡＡ’における断面構造を示す。図１５に示すように、例えば６００Ｖや１２００Ｖの耐圧クラスでは、一般的に、活性領域１１１の周囲を囲む終端構造部１１２には、不純物濃度の異なる２つのｐ型領域（ｐ-型領域１０４およびｐ--型領域１０５）からなるＪＴＥ構造が設けられる。具体的には、ｎ+型炭化珪素基板１０１のおもて面に、ｎ-型ドリフト層１０２となる炭化珪素エピタキシャル層が堆積されている。以下、ｎ+型炭化珪素基板１０１およびｎ-型ドリフト層１０２からなるエピタキシャル基板を炭化珪素基体（半導体チップ）とする。
炭化珪素基体のおもて面（ｎ-型ドリフト層１０２側の表面）の表面層には、活性領域１１１と終端構造部１１２との境界に、活性領域１１１から終端構造部１１２にわたってｐ型ガードリング１０３が選択的に設けられている。ｐ型ガードリング１０３は、活性領域１１１におけるｎ-型ドリフト層１０２とアノード電極１０８とのショットキー接合の周囲を囲む。また、終端構造部１１２において、炭化珪素基体のおもて面の表面層には、ｐ型ガードリング１０３よりも外側に、ｐ型ガードリング１０３の周囲を囲むようにＪＴＥ構造が設けられている。ＪＴＥ構造は、ｐ-型領域１０４およびｐ--型領域１０５（以下、第１ＪＴＥ領域１０４および第２ＪＴＥ領域１０５とする）からなる。
第１ＪＴＥ領域１０４は、ｐ型ガードリング１０３の周囲を囲み、かつｐ型ガードリング１０３の外側の端部に接する。第１ＪＴＥ領域１０４の不純物濃度は、ｐ型ガードリング１０３の不純物濃度よりも低い。第２ＪＴＥ領域１０５は、第１ＪＴＥ領域１０４よりも外側に配置され、第１ＪＴＥ領域１０４の周囲を囲み、かつ第１ＪＴＥ領域１０４の外側の端部に接する。第２ＪＴＥ領域１０５の不純物濃度は、第１ＪＴＥ領域１０４の不純物濃度よりも低い。また、第１，２ＪＴＥ領域１０４，１０５は、ともに一様な不純物濃度分布を有する。符号１０７，１０９は、それぞれ層間絶縁膜およびカソード電極である。
発明者の鋭意研究により、１２００Ｖ耐圧クラスまでは、図１５に示すＪＴＥ構造によって耐圧を確保可能であるが、さらに高耐圧クラスでは、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との境界における電界集中が顕著になる傾向があることが確認されている。この第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との境界における電界集中が生じることにより、終端構造部１１２の所定耐圧を確保するために必要な製造プロセスのマージンが低減するという問題がある。終端構造部の所定耐圧を確保するために必要な製造プロセスのマージンとは、ＪＴＥ構造を構成するｐ型領域を形成する際のイオン注入精度（ドーズ量や拡散深さ）、電気的活性化率に対する終端構造部の耐圧のマージンである。
このような製造プロセスのマージンについての問題は、ＪＴＥ構造を構成するｐ型領域の個数を増やして、不純物濃度差の小さいｐ型領域同士が隣接するように複数のｐ型領域を配置し、内側から外側に向ってより段階的に不純物濃度を減少させることで改善可能である。しかしながら、ＪＴＥ構造を構成するｐ型領域の個数を増やした分だけフォトリソグラフィおよびイオン注入の工程数が増えることとなり、コストの増大につながるという新たな問題が生じる。そこで、炭化珪素半導体装置のＪＴＥ構造に関して、ＪＴＥ構造の電界を緩和するための種々の提案がなされている。
ＪＴＥ構造の電界を緩和した装置として、第２ＪＴＥ領域の、第１ＪＴＥ領域側の部分に、第１ＪＴＥ領域と同じ不純物濃度を有する複数のｐ型小領域を、第１ＪＴＥ領域の周囲を囲むリング状に設けた装置が提案されている（例えば、下記特許文献１（第００３３段落、第１１図）参照。）。また、ＪＴＥ構造の電界を緩和した別の装置として、下記特許文献１のＪＴＥ構造をさらに最適化した装置が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、さらに第２ＪＴＥ領域の周囲を囲む第３ＪＴＥ領域を備え、第３ＪＴＥ領域の、第２ＪＴＥ領域側の部分に、第２ＪＴＥ領域と同じ不純物濃度を有する複数のｐ型小領域が設けられている。
図１５の第１，２ＪＴＥ領域１０４，１０５の２層構造のＪＴＥ構造に下記特許文献１，２のＪＴＥ構造を付加した構造を図１６に示す。図１６は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す説明図である。図１６（ａ）にはＪＴＥ構造の平面レイアウトを示し、図１６（ｂ）にはＪＴＥ構造の断面構造を示す。図１６に示すＪＴＥ構造では、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との間に、ｐ-型小領域１２１およびｐ--型小領域１２２からなる電界緩和領域１２０が設けられている。ｐ--型小領域１２２とｐ-型小領域１２１とは、内側（活性領域１１１側）から外側に向う方向に、内側に隣接するｐ型小領域の周囲を囲むように交互に繰り返し配置されている。
ｐ-型小領域１２１の不純物濃度は、第１ＪＴＥ領域１０４の不純物濃度と等しい。ｐ-型小領域１２１の幅（内側から外側に向う方向の幅、以下、単に幅とする）ｘ11は、第１ＪＴＥ領域１０４の幅よりも狭く、かつ外側に配置されたｐ-型小領域１２１ほど狭い幅となっている。ｐ--型小領域１２２の不純物濃度は、第２ＪＴＥ領域１０５の不純物濃度と等しい。ｐ--型小領域１２２の幅ｘ12は、第２ＪＴＥ領域１０５の幅よりも狭く、かつ外側に配置されたｐ--型小領域１２２ほど広い幅となっている。このようにｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12をそれぞれ外側に向けて変えることで、第１ＪＴＥ領域１０４から第２ＪＴＥ領域１０５へ向う方向に不純物濃度を徐々に減少させた構成となっている。
下記特許文献１，２では、活性領域の周囲を囲む同心円状に各ＪＴＥ領域を形成しており、各ＪＴＥ領域の不純物濃度はイオン注入のドーズ量で制御されている。また、このようにＪＴＥ領域の不純物濃度を制御する方法以外に、ＪＴＥ領域の平面パターンをＪＴＥ領域ごとに変えることで各ＪＴＥ領域の不純物濃度を制御する方法も報告されている。例えば、第１ＪＴＥ領域と同一の不純物濃度および同一の深さを有するｐ-型領域をメッシュ形状（格子状）に配置してｎ-型ドリフト層をマトリクス状に残した第２ＪＴＥ領域を備えた装置が提案されている（例えば、下記特許文献３参照。）。下記特許文献３のＪＴＥ構造を図１７，１８に示す。
図１７は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す説明図である。図１７（ａ）には平面レイアウトを示し、図１７（ｂ）には図１７（ａ）の切断線ＢＢ−ＢＢ’における断面構造を示す。図１８は、図１７の要部を拡大して示す平面図である。図１８には、図１７の矩形枠１３０で囲む部分を拡大して示す。図１７，１８に示すように、下記特許文献３では、第１ＪＴＥ領域１３１と同一の不純物濃度および同一の深さを有する第２ＪＴＥ領域１３２の内部にｎ-型ドリフト層１０２を選択的に残すことによって、第１ＪＴＥ領域１３１の外側に第１ＪＴＥ領域１３１よりも不純物濃度の低いＪＴＥ領域を設けたことと等価となる。
また、下記特許文献３には、マトリクス状に残したｎ-型ドリフト層１０２の幅や配置密度を変えて、第２ＪＴＥ領域１３２の内部に占めるｎ-型ドリフト層１０２の割合を変えることで所定の不純物濃度分布を得ることが記載されている。また、下記特許文献１〜３に示すＪＴＥ構造は、炭化珪素半導体装置のＪＴＥ構造に限らず、上述したＶＬＤ構造の改良項目として知られている。例えば、メッシュ状またはマトリクス状のパターンに開口した酸化膜をマスクとしてイオン注入により所定の平面パターンのｐ-型領域を形成することで、ＪＴＥ領域の所定の不純物濃度分布を得る方法が提案されている（例えば、下記特許文献４（第００５０段落、第３図）参照。）。また、円形状、長方形形状または十字形状の単位マスクよりなるイオン注入用マスクを形成する方法が提案されている（例えば、下記特許文献５参照。）。下記特許文献５では、各ＪＴＥ領域の形成領域において、それぞれ、単位マスクの寸法と配置間隔が異なるようにイオン注入用マスクを形成している。
また、ＪＴＥ構造の別の形成方法として、第１ＪＴＥ領域と、第１ＪＴＥ領域よりも外側に設けられた、第１ＪＴＥ領域よりも不純物濃度の低い第２ＪＴＥ領域と、第１ＪＴＥ領域と第２ＪＴＥ領域との間に設けられた不純物濃度の異なる第１，２ｐ型小領域からなり、第１ＪＴＥ領域と第２ＪＴＥ領域との間の平均不純物濃度を有する第３ＪＴＥ領域と、からなるＪＴＥ構造を形成するにあたって、次の方法が提案されている。第１マスクを用いてイオン注入し、第２ＪＴＥ領域と同じ不純物層を第１ＪＴＥ領域の形成領域におよぶように形成するとともに第２小領域を形成する。その後、少なくとも第２ＪＴＥ領域を覆う第２マスクを用いてイオン注入し、第１ＪＴＥ領域および第１小領域を形成する（例えば、下記特許文献２参照。）。
特開２００８−０３４６４６号公報 国際公開第２０１２／０４９８７２号 特開２０１１−１８７７６７号公報 特開２０１４−０３８９３７号公報 特開２０１１−１６５８５６号公報
しかしながら、上述したように、炭化珪素半導体では、ＪＴＥ構造の外周部での破壊電界強度で決まる耐圧を向上させるために、外側に配置されるほど不純物濃度を低くした複数のＪＴＥ領域を隣接して形成する必要があるが、ＪＴＥ領域間の境界では不純物濃度勾配が不連続となるため、電界が集中する。この問題に対して、上記特許文献１，２では、第１，２ＪＴＥ領域１０４，１０５間に、第１，２ＪＴＥ領域１０４，１０５よりも狭い幅で、第１ＪＴＥ領域１０４と同じ不純物濃度を有するｐ-型小領域１２１と、第２ＪＴＥ領域１０５と同じ不純物濃度を有するｐ--型小領域１２２とを同心円状に交互に繰り返し配置している。これによって、第１，２ＪＴＥ領域１０４，１０５間に、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との中間の不純物濃度を有する電界緩和領域１２０を配置したことと等価になるため、ＪＴＥ構造の、内側から外側に向って減少する不純物濃度勾配が緩やかになると推測される。
電界緩和領域１２０全体における空間的な不純物濃度分布は、交互に配置されるｐ-型小領域１２１およびｐ--型小領域１２２それぞれの不純物濃度勾配の幅と、ｐ-型小領域１２１とｐ--型小領域１２２との不純物濃度比で決まる。例えば、１組の隣接するｐ-型小領域１２１およびｐ--型小領域１２２において、ｐ-型小領域１２１の幅および不純物濃度をそれぞれｘ11およびｎp11とし、ｐ--型小領域１２２の幅および不純物濃度をそれぞれｘ12およびｎp12とする。この場合、電界緩和領域１２０において、１組の隣接するｐ-型小領域１２１およびｐ--型小領域１２２が配置された部分の平均不純物濃度Ｎは下記（１）式であらわされる。このため、隣接するｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12および各不純物濃度ｎp11，ｎp12を外側に向って連続的に変化させ、電界緩和領域１２０の不純物濃度分布を内側から外側に向って徐々に減少する不純物濃度分布に可能な限り近づけることが望ましい。
Ｎ＝（（ｘ11×ｎp11）＋（ｘ12×ｎp12））／（ｘ11＋ｘ12） ・・・（１）
しかしながら、上記（１）式を満たす構成で電界緩和領域１２０の不純物濃度分布を可能な限り理想的な状態に近づける場合、空乏層の幅が広くなり、最終的には電界緩和領域１２０の幅が広くなり、チップサイズが大きくなるという問題がある。このため、空乏層の幅を大幅に広げることなく、電界緩和領域１２０の不純物濃度分布を内側から外側へ向って徐々に減少させるために、素子設計において、ｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12および各不純物濃度ｎp11，ｎp12をそれぞれ適宜選択することが重要となる。特に、上記特許文献２では、ｐ-型小領域１２１は一定の幅ｘ11または外側に配置されるほど幅ｘ11を狭くし、かつｐ--型小領域１２２は外側に配置されるほど幅ｘ12を広くすることが開示されている。このため、すべてのｐ-型小領域１２１およびｐ--型小領域１２２を同じ幅で配置する場合に比べて、電界緩和領域１２０の不純物濃度分布を外側に向って緩やかに減少させることができ電界緩和効果が大きくなるが、電界緩和領域１２０の幅が広くなってしまう。
電界緩和領域１２０の幅について、上記特許文献２のＪＴＥ構造を例に検証した。図１９は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す断面図である。図１９は、上記特許文献２の図１１に相当する。図１９では、左側が活性領域１１１側であり、右側がチップ端部である。一般的に３０００Ｖ以上の耐圧クラスを有するＳＢＤでは、活性領域１１１の周囲を囲むｐ型ガードリング１０３の外側に不純物濃度の異なる３つのｐ型領域を同心円状に配置した３ゾーンＪＴＥ構造が用いられる。図１９には、ＳＢＤに用いるＪＴＥ構造の一例として、不純物濃度の異なる３つのｐ型領域（以下、高不純物濃度側（すなわちｐ型ガードリング１０３側）から外側に順に第１〜３ＪＴＥ領域とする）１０４〜１０６からなる３ゾーンＪＴＥ構造を示す。第１〜３ＪＴＥ領域１０４〜１０６の隣接するＪＴＥ領域間には、それぞれ電界緩和領域（以下、第１〜３電界緩和領域とする）１２０，１４１，１４２が配置されている（第３電界緩和領域１４２については、第３ＪＴＥ領域１０６とｎ-型ドリフト層１０２との間）。
本検証において、ｎ-型ドリフト層１０２の不純物濃度および厚さをそれぞれ３×１０15／ｃｍ3および３０μｍとした。第１〜３ＪＴＥ領域１０４〜１０６の不純物濃度比を、第１ＪＴＥ領域１０４：第２ＪＴＥ領域１０５：第３ＪＴＥ領域１０６＝１：０．６：０．４とした。第１〜３電界緩和領域１２０，１４１，１４２には、それぞれ、内側に隣接するＪＴＥ領域と同じ不純物濃度を有する高濃度小領域と、外側に隣接するＪＴＥ領域（第３電界緩和領域１４２ではｎ-型ドリフト層１０２）と同じ不純物濃度を有する低濃度小領域とが同心円状に交互に繰り返し配置されている。また、第１〜３電界緩和領域１２０，１４１，１４２ともに、高濃度小領域は外側に配置されるほど幅を狭く、低濃度小領域は外側に配置されるほど幅を広くしている。第１〜３電界緩和領域１２０，１４１，１４２に電界集中が生じないように高濃度小領域および低濃度小領域の幅をシミュレーションし最適化した結果の一例を図１９に示す。図１９では、不純物濃度が同じ領域を同じハッチングで示す。
図１９に示すように、第１〜３電界緩和領域１２０，１４１，１４２には、それぞれ高濃度小領域および低濃度小領域を４つずつ配置した。第１電界緩和領域１２０の各高濃度小領域（第１ＪＴＥ領域１０４と同じ不純物濃度を有するｐ-型小領域１２１）の幅は、内側から順に１２．５μｍ、１１．０μｍ、９．５μｍおよび８．０μｍであった。第１電界緩和領域１２０の各低濃度小領域（第２ＪＴＥ領域１０５と同じ不純物濃度を有するｐ--型小領域１２２）の幅は、内側から順に１．５μｍ、３．０μｍ、４．５μｍおよび６．０μｍであった。第２，３電界緩和領域１４１，１４２の高濃度小領域および低濃度小領域の幅は、第１電界緩和領域１２０の高濃度小領域および低濃度小領域と同じ寸法である（不図示）。したがって、この一例では、１つの電界緩和領域の幅が５６μｍとなり、第１〜３電界緩和領域１０４〜１０６の総幅１６８μｍ（＝３×５６μｍ）分だけＪＴＥ構造の幅が広くなる。当然、ＪＴＥ構造の幅が広くなった分だけ終端構造部１１２の幅も広くなってしまう。
例えば、炭化珪素半導体はシリコン半導体に比べて高価であり、そのコスト差は大きい。具体的には、同一のウエハ径とした場合、炭化珪素半導体ウエハはシリコン半導体ウエハに比べて２０倍以上高価である。また、炭化珪素半導体は、シリコン半導体に比べて欠陥密度も大幅に大きい。したがって、チップサイズを小さくすることは、チップコスト低減や品質向上に大きく寄与する。したがって、電界緩和領域の幅は、所定の電気的特性（耐圧確保等）を満たす範囲内で可能な限り狭くすることが好ましい。
この発明は、上述した従来技術による問題点を解消するため、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とを交互に繰り返し配置してなる。複数の前記第２小領域は同じ幅で設けられている。複数の前記第１小領域は外側に配置されるほど狭い幅で設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も外側に、前記第１小領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第３小領域が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域は、前記第２導電型中間領域の最も外側に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられてなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第１小領域部とを交互に繰り返し配置してなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も内側に、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第４小領域が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第４小領域は、前記第２導電型中間領域の最も内側に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられてなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第４小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第２小領域と前記第２小領域部とを交互に繰り返し配置してなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も内側に前記第２小領域が配置される。前記第２導電型中間領域の最も外側に前記第１小領域が配置されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、隣り合う前記第１小領域と前記第２小領域との間に、前記第１小領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第５小領域が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第５小領域は、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第３小領域部が選択的に設けられてなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第５小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第３小領域部とを交互に繰り返し配置してなることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域部は、前記第１小領域の、当該第１小領域の外側に隣接する前記第２小領域との境界付近に設けられていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。そして、前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に複数に区分されている。前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置されている。１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域は、同一の前記区分には同一の幅で設けられ、かつ外側に位置する前記区分に配置されるほど狭い幅で設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（２）式を満たすことを特徴とする。
Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2） ・・・（２）
また、この発明にかかる半導体装置は、上述した発明において、複数の前記第２小領域は同じ幅で設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、複数の前記第１小領域は、外側に配置されるほど狭い幅で設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も外側に配置される前記第１小領域の幅は、製造プロセスで形成可能な最小寸法であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられている。前記第１小領域の内部の前記第１小領域部の比率は、外側に配置された前記第１小領域ほど高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられている。前記第２小領域の内部の前記第２小領域部の比率は、外側に配置された前記第２小領域ほど低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。そして、前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に同じ幅で複数に区分されている。前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置されている。前記区分は、当該区分に配置された前記第１小領域および前記第２小領域の幅に基づいて平均不純物濃度が決定され、かつ外側に配置されるほど平均不純物濃度が低い。隣接するすべての前記区分間で平均不純物濃度差が等しい。
また、この発明にかかる半導体装置は、上述した発明において、１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域の平均不純物濃度は、当該微小領域の配置された前記区分の平均不純物濃度に等しいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは上記（２）式を満たすことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記微小領域は、同一の前記区分には同一の幅で設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も内側の前記区分の平均不純物濃度は、当該区分の内側に隣接する前記第２導電型半導体領域の平均不純物濃度の９割以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の平均不純物濃度勾配は、前記第２導電型中間領域の全域にわたって一定であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の平均不純物濃度は、内側に隣接する前記第２導電型半導体領域と外側に隣接する前記第２導電型半導体領域との中間の不純物濃度であることを特徴とする。
上述した発明によれば、隣り合う第２導電型半導体領域間に第２導電型中間領域を設けることで、隣り合う第２導電型半導体領域間の不純物濃度勾配を、第２導電型中間領域を設けない場合に比べて小さくすることができる。これにより、隣り合う第２導電型半導体領域間の電界を緩和することができるため、終端構造部の外周部での絶縁破壊強度を高くすることができる。また、上述した発明によれば、第２小領域は一定の幅とし、第１小領域は外側に配置されるほど幅を狭くすることで、第２導電型中間領域の幅を狭くすることができるため、エッジ長（終端構造部の幅）を短縮することができる。
本発明にかかる半導体装置によれば、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の構造を示す説明図である。 図２は、図１のＪＴＥ構造の一部を拡大して示す説明図である。 図３は、図１のＪＴＥ構造の一部の不純物濃度分布を示す特性図である。 図４は、実施の形態２にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図５は、実施の形態３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図６は、実施の形態４にかかる半導体装置の構造を示す説明図である。 図７は、実施の形態５にかかる半導体装置の構造を示す説明図である。 図８は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 図９は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 図１０は、実施例１にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図１１は、実施例２にかかる半導体装置のＪＴＥ構造の平面レイアウトを示す平面図である。 図１２は、実施例２にかかる半導体装置の電界強度分布を示す特性図である。 図１３は、従来例２の半導体装置の電界強度分布を示す特性図である。 図１４は、従来例３の半導体装置の電界強度分布を示す特性図である。 図１５は、従来のＳｉＣ−ＳＢＤの構造を示す説明図である。 図１６は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す説明図である。 図１７は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す説明図である。 図１８は、図１７の要部を拡大して示す平面図である。 図１９は、従来のＳｉＣ−ＳＢＤの構造の別の一例を示す断面図である。 図２０は、実施の形態７にかかる半導体装置の構造を示す説明図である。 図２１は、実施の形態７にかかる半導体装置の別の一例の構造を示す断面図である。 図２２は、実施例３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図２３は、従来例４にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図２４は、実施例３にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図２５は、実施例３にかかる半導体装置の電界強度分布を示す特性図である。 図２６は、実施の形態８にかかる半導体装置の構造を示す説明図である。 図２７は、実施の形態９にかかる半導体装置の構造を示す説明図である。 図２８は、実施の形態１０にかかる半導体装置の構造を示す説明図である。 図２９は、実施の形態１１にかかる半導体装置の構造を示す説明図である。 図３０は、実施の形態１２にかかる半導体装置の構造を示す説明図である。 図３１は、実施の形態１３にかかる半導体装置の構造を示す説明図である。 図３２は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。 図３３は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。 図３４は、実施の形態１３にかかる半導体装置の構造の別の一例を示す説明図である。 図３５は、図３４の各区分の第１，２小領域の幅の一例を示す説明図である。 図３６は、実施の形態１４にかかる半導体装置の構造を示す説明図である。 図３７は、図３６の各区分の第１，２小領域の幅の一例を示す説明図である。 図３８は、実施の形態１４にかかる半導体装置の構造の別の一例を示す説明図である。 図３９は、図３８の各区分の第１，２小領域の幅の一例を示す説明図である。 図４０は、従来例５にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図４１は、図４０の各区分の第１，２小領域の幅の一例を示す説明図である。 図４２は、実施例４にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図４３は、実施例４の半導体装置の電界強度分布を示す特性図である。 図４４は、実施の形態１６にかかる半導体装置の構造を示す説明図である。 図４５は、図４４の各区分の第１，２小領域の幅の一例を示す説明図である。 図４６は、実施の形態１７にかかる半導体装置の構造を示す説明図である。 図４７は、実施の形態１８にかかる半導体装置の平面レイアウトを示す平面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の構造について、ショットキーバリアダイオード（ＳＢＤ）を例に説明する。図１は、実施の形態１にかかる半導体装置の構造を示す説明図である。図１（ａ）には平面レイアウトを示し、図１（ｂ）には図１（ａ）の切断線Ａ−Ａ’における断面構造を示す。図２は、図１のＪＴＥ構造の一部（後述する電界緩和領域２０）を拡大して示す説明図である。図２（ａ），２（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３は、図１のＪＴＥ構造の一部の不純物濃度分布を示す特性図である。図３（ａ）には、電界緩和領域２０の平面レイアウトを示す。図３（ｂ）には、図３（ａ）の切断線Ｂ−Ｂ’におけるｐ型不純物濃度分布を示す。図３（ｃ）には、電界緩和領域２０の不純物濃度分布を示す。
図１（ａ）に示すように、実施の形態１にかかる半導体装置は、オン状態のときに電流が流れる活性領域１１と、活性領域１１の基体おもて面側の電界を緩和して耐圧を保持する終端構造部１２と、を備える。活性領域１１には、ＳＢＤの素子構造（不図示）が設けられている。活性領域１１と終端構造部１２との境界には、活性領域１１の周囲を囲むようにｐ型ガードリング３が設けられている。終端構造部１２は、活性領域１１の周囲を囲む。終端構造部１２には、不純物濃度の異なる２つのｐ型領域（第２導電型半導体領域（ｐ-型領域４およびｐ--型領域５））と、ｐ-型領域４とｐ--型領域５との間に設けられたｐ型の電界緩和領域（第２導電型中間領域）２０と、からなるＪＴＥ構造が設けられている。
ｐ型ガードリング３、ｐ-型領域（以下、第１ＪＴＥ領域とする）４、電界緩和領域２０およびｐ--型領域（以下、第２ＪＴＥ領域とする）５は、内側（活性領域側）から順に、活性領域１１（例えば半導体チップの中心）を中心とした同心円状に配置されている。第１ＪＴＥ領域４の不純物濃度は、ｐ型ガードリング３の不純物濃度よりも低い。第２ＪＴＥ領域５の不純物濃度は、第１ＪＴＥ領域４の不純物濃度よりも低い。電界緩和領域２０の平均不純物濃度は、第１ＪＴＥ領域４の不純物濃度よりも低く、かつ第２ＪＴＥ領域５の不純物濃度よりも高い。電界緩和領域２０の単位面積あたりの平均不純物濃度は、第１ＪＴＥ領域４と第２ＪＴＥ領域５との中間の不純物濃度である。電界緩和領域２０の詳細な説明については後述する。
図１（ｂ）に示すように、ｐ型ガードリング３、第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５は、それぞれ、炭化珪素基体（半導体チップ）１０のおもて面（ｎ-型ドリフト層２側の表面）の表面層に選択的に設けられている。炭化珪素基体１０とは、ｎ+型炭化珪素基板１のおもて面にｎ-型ドリフト層２となる炭化珪素エピタキシャル層を積層してなるエピタキシャル基板である。ｐ型ガードリング３は、活性領域１１と終端構造部１２との境界に、活性領域１１から終端構造部１２にわたって選択的に設けられている。ｐ型ガードリング３は、活性領域１１におけるｎ-型ドリフト層２とアノード電極８とのショットキー接合の周囲を囲む。
ＪＴＥ構造は、ｐ型ガードリング３よりも外側に設けられている。具体的には、ＪＴＥ構造を構成する各領域のうち、最も内側に配置された第１ＪＴＥ領域４は、ｐ型ガードリング３の外側の端部に接する。電界緩和領域２０は、第１ＪＴＥ領域４よりも外側に配置され、かつ第１ＪＴＥ領域４の外側の端部に接する。第２ＪＴＥ領域５は、電界緩和領域２０よりも外側に配置され、かつ電界緩和領域２０の外側の端部に接する。ｐ型ガードリング３、第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５の深さは、ともに等しくてもよいし、隣接する領域との上記不純物濃度差を満たすように種々調整されていてもよい。
層間絶縁膜７は、終端構造部１２のＪＴＥ構造（すなわち第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５）を覆う。すなわち、終端構造部１２のＪＴＥ構造は、層間絶縁膜７によって、アノード電極８と電気的に絶縁されている。層間絶縁膜７の内側端部は、ｐ型ガードリング３上に延在している。アノード電極８は、炭化珪素基体１０のおもて面上に設けられ、ｎ-型ドリフト層２にショットキー接合するとともにｐ型ガードリング３に接する。アノード電極８の端部は、層間絶縁膜７上に延在している。カソード電極９は、炭化珪素基体１０の裏面（ｎ+型カソード層となるｎ+型炭化珪素基板１の裏面）に設けられている。
次に、電界緩和領域２０について詳細に説明する。図２に示すように、電界緩和領域２０は、ｐ-型領域（以下、第１小領域とする）２１とｐ--型領域（以下、第２小領域とする）２２とを、第１ＪＴＥ領域４の周囲を囲む同心円状に交互に繰り返し配置してなる。図２では、左側が活性領域１１側（すなわち第１ＪＴＥ領域４側）であり、右側がチップ外周部側（すなわち第２ＪＴＥ領域５側）である（図３〜６，１１，２０，２２，２３，２６〜３１，３４，３６，３８，４０，４４，４６，４７においても同様）。電界緩和領域２０の、最も内側には、第１ＪＴＥ領域４に接するように第２小領域２２が配置され、最も外側に、第２ＪＴＥ領域５に接するように第１小領域２１が配置される。第１小領域２１は、外側に配置されるほど狭い幅（内側から外側に向う方向の幅）ｘ1で設けられている。第２小領域２２は、配置位置によらずほぼ同じ（一定の）幅ｘ2で設けられている。第１小領域２１の不純物濃度は、例えば、第１ＪＴＥ領域４の不純物濃度とほぼ等しい。第２小領域２２の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。
図３（ｂ）に示すように、隣接する第１小領域２１と第２小領域２２との間には、ｐ型不純物濃度差Δｎpが存在する。例えば、１組の隣接する第１小領域２１および第２小領域２２において、第１小領域２１の幅および不純物濃度をそれぞれｘ1およびｎp1とし、第２小領域２２の幅および不純物濃度をそれぞれｘ2およびｎp2とする。この場合、電界緩和領域２０において、１組の隣接する第１小領域２１および第２小領域２２を含む領域（以下、等価濃度領域とする）３０の平均不純物濃度Ｎpは下記（３）式であらわされる。また、電界緩和領域２０は、内側から外側へ向う方向に複数の等価濃度領域３０を隣接して並べた構成と仮定することができる。
Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2） ・・・（３）
したがって、図３（ｃ）に示すように、マクロな視点から見れば、上述したように第１，２小領域２１，２２の幅ｘ1，ｘ2を設定することで、外側に配置されるほど等価濃度領域３０の平均不純物濃度Ｎp（第１，２小領域２１，２２間を横切る点線で示す）が小さくなる。すなわち、隣接する第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを内側から外側に向うにしたがって徐々に減少させることができ、当該ｐ型不純物濃度差Δｎpの減少に伴ってその部分での電界強度を低減することができると推測される。このため、電界緩和領域２０の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布に近づけることができる。図２，３（ａ）では、不純物濃度のほぼ等しい領域（第１ＪＴＥ領域４と第１小領域２１、および、第２ＪＴＥ領域５と第２小領域２２）を同じハッチングで示す（図４〜９，１１，２０（ａ），２０（ｂ），２１，２２（ａ），２３（ａ）、図２６〜３０，４６，４７の（ａ）、図３１，３４，３６，３８，４０，４４の（ａ），（ｂ）においても同様）。
以上、説明したように、実施の形態１によれば、第１ＪＴＥ領域と第２ＪＴＥ領域との間に、第１，２ＪＴＥ領域それぞれと略同じ不純物濃度の第１，２小領域を第１ＪＴＥ領域の周囲を囲む同心円状に交互に繰り返し配置してなる電界緩和領域を設けることで、第１ＪＴＥ領域と第２ＪＴＥ領域との間の不純物濃度勾配を、電界緩和領域を設けない場合に比べて小さくすることができる。これにより、第１ＪＴＥ領域と第２ＪＴＥ領域との間の電界を緩和することができ、終端構造部の外周部での絶縁破壊強度を高くすることができる。さらに、実施の形態１によれば、相対的に低不純物濃度の第２小領域は一定の幅とし、相対的に高不純物濃度の第１小領域は外側に配置されるほど幅を狭くすることで、電界緩和領域の幅を狭くすることができる。したがって、終端構造部全体の幅（エッジ長）を長くすることなく、終端構造部の耐圧を向上させることができる。これにより、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる。例えば、炭化珪素半導体装置として用いられるＳＢＤやＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）においては、活性領域と終端構造部との耐圧差は終端構造部の耐圧が大きいほど動作が安定し、実使用上に信頼性が向上する。このため、可能な限り終端構造部の耐圧を高くすることが好ましい。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図４は、実施の形態２にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図４（ａ），４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。実施の形態２にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、電界緩和領域２０の最も外側の第１小領域２１（すなわち第２ＪＴＥ領域５の内側に接する第１小領域２１）の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１を選択的に設けている点である。すなわち、電界緩和領域２０の最も外側の小領域（以下、第３小領域とする）２０ａは、第１小領域２１および第１小領域部３１で構成されている。このため、第３小領域２０ａの平均不純物濃度は、第１小領域２１の不純物濃度よりも低く、かつ第２ＪＴＥ領域５の不純物濃度よりも高い。
具体的には、第１小領域部３１は、活性領域１１と終端構造部１２との境界に沿った接線方向Ｙに所定の間隔で配置されている。図４において、Ｘは活性領域１１と終端構造部１２との境界から外側に向う法線方向Ｘであり、接線方向Ｙと直交する方向である。第１小領域部３１は、内側に隣接する第２小領域２２と、外側に隣接する第２ＪＴＥ領域５とに接する。すなわち、第３小領域２０ａは、第１小領域２１と第１小領域部３１とが接線方向Ｙに交互に繰り返し配置された構成となっている。第１小領域部３１の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。この第１小領域２１および第１小領域部３１の面積比を適宜変更することで、第３小領域２０ａの平均不純物濃度を制御することができる。このため、第３小領域２０ａおよび第３小領域２０ａの内側に隣接する第２小領域２２からなる等価濃度領域３０ａの平均不純物濃度を、第２ＪＴＥ領域５の不純物濃度に近づけることができる。
例えば、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の等価濃度領域３０ａとの間には、第１，２小領域２１，２２の形成工程のプロセス限界に起因するｐ型不純物濃度差Δｎplが存在する（図３（ｃ）参照）。具体的には、電界緩和領域２０の最も外側の第１小領域２１の幅ｘ1の限界値は、第１小領域２１を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ1minとなる。また、第２小領域２２の幅（一定幅）ｘ2の限界値は、第２小領域２２を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ2minとなる。このため、最小幅ｘ1minの第１小領域２１と、当該第１小領域２１の内側に隣接する最小幅ｘ2minの第２小領域２２からなる等価濃度領域３０ａの平均不純物濃度にも限界値が存在する。したがって、上述したように電界緩和領域２０の最も外側の第１小領域２１の内部に第１小領域部３１を設けて、電界緩和領域２０の最も外側の等価濃度領域３０ａの平均不純物濃度を第２ＪＴＥ領域５の不純物濃度に近づける。これにより、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の等価濃度領域３０ａとのｐ型不純物濃度差Δｎplを低減させることができるため、このｐ型不純物濃度差Δｎplに起因する電界集中による耐圧の低下を回避することができる。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、電界緩和領域の最も外側の第１小領域の内部に第１小領域よりも不純物濃度の低い第１小領域部を設けることで、電界緩和領域の最も外側の等価濃度領域の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができる。このため、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。これにより、電界緩和領域と第２ＪＴＥ領域との境界付近での不純物濃度差によって生じる電界集中を緩和することができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の構造について説明する。図５は、実施の形態３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図５（ａ），５（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。実施の形態３にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態３にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、電界緩和領域２０の最も内側の第２小領域２２（すなわち第１ＪＴＥ領域４の外側に接する第２小領域２２）の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２を選択的に設けている点である。すなわち、電界緩和領域２０の最も内側の小領域（以下、第４小領域とする）２０ｂは、第２小領域２２および第２小領域部３２で構成されている。このため、第４小領域２０ｂの平均不純物濃度は、第１ＪＴＥ領域４よりも低く、かつ第２小領域２２の不純物濃度よりも高い。
具体的には、第２小領域部３２は、接線方向Ｙに所定の間隔で配置されている。第２小領域部３２は、内側に隣接する第１ＪＴＥ領域４と、外側に隣接する第１小領域２１とに接する。すなわち、第４小領域２０ｂは、第２小領域２２と第２小領域部３２とが接線方向Ｙに交互に繰り返し配置された構成となっている。第２小領域部３２の不純物濃度は、例えば、第１ＪＴＥ領域４の不純物濃度とほぼ等しい。この第２小領域２２および第２小領域部３２の面積比を適宜変更することで、第４小領域２０ｂの平均不純物濃度を制御することができる。このため、第４小領域２０ｂおよび当該第４小領域２０ｂの外側に隣接する第１小領域２１からなる等価濃度領域３０ｂの平均不純物濃度を、第１ＪＴＥ領域４の不純物濃度に近づけることができる。
例えば、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の等価濃度領域３０ｂとの間には、第２小領域２２の形成工程のプロセス限界に起因するｐ型不純物濃度差Δｎphが存在する（図３（ｃ）参照）。具体的には、上述したように第２小領域２２の幅ｘ2の限界値は、第２小領域２２を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ2minとなる。このため、最小幅ｘ2minの第２小領域２２と、当該第２小領域２２の外側に隣接する最大幅ｘ1maxの第１小領域２１からなる等価濃度領域３０ｂの平均不純物濃度にも限界値が存在する。したがって、上述したように電界緩和領域２０の最も内側の第２小領域２２の内部に第２小領域部３２を設けて、電界緩和領域２０の最も内側の等価濃度領域３０ｂの平均不純物濃度を第１ＪＴＥ領域４の不純物濃度に近づける。これにより、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の等価濃度領域３０ｂとのｐ型不純物濃度差Δｎphを低減させることができるため、このｐ型不純物濃度差Δｎphに起因する電界集中による耐圧の低下を回避することができる。
また、実施の形態３に実施の形態２を適用し、第４小領域２０ｂの平均不純物濃度を制御するとともに、電界緩和領域２０の最も外側の小領域（第３小領域）の平均不純物濃度を制御してもよい。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、電界緩和領域の最も内側の第２小領域の内部に第２小領域よりも不純物濃度の高い第２小領域部を設けることで、電界緩和領域の最も内側の等価濃度領域の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができる。このため、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。これにより、電界緩和領域と第１ＪＴＥ領域との境界付近での不純物濃度差によって生じる電界集中を緩和することができる。
（実施の形態４）
次に、実施の形態４にかかる半導体装置の構造について説明する。図６は、実施の形態４にかかる半導体装置の構造を示す説明図である。図６（ａ），６（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示し、図６（ｃ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態４にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態４にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近において、第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第３小領域部３３を選択的に設けている点である。
すなわち、第１小領域２１の、当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近に、第１小領域２１および第３小領域部３３からなる小領域（以下、第５小領域とする）２０ｄが設けられている。この第５小領域２０ｄの平均不純物濃度は、第１小領域２１の不純物濃度よりも低く、かつ第２小領域２２の不純物濃度よりも高い。具体的には、第３小領域部３３は、接線方向Ｙに所定の間隔で配置されている。第３小領域部３３は、外側に隣接する第２小領域２２に接する。すなわち、第３小領域部３３と第１小領域２１とは、例えば、接線方向Ｙに所定の間隔で交互に繰り返し配置されている。第３小領域部３３の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。
この第２小領域２２および第３小領域部３３の面積比を適宜変更することで、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近の平均不純物濃度を制御し、例えば第１小領域２１と第２小領域２２との中間の不純物濃度にすることができる。このため、第１小領域２１から当該第１小領域２１の外側に隣接する第２小領域２２に至る部分において、第１小領域２１と第２小領域２２との間に生じるｐ型不純物濃度差Δｎpを（図６（ｃ）参照）、内側から外側に向って第１小領域２１の不純物濃度から第２小領域２２の不純物濃度に段階的に近づけることができる。これにより、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２とのすべての境界２０ｃにおいて、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを低減させることができる。
また、第１小領域２１と当該第１小領域２１の内側に隣接する第２小領域２２との境界２０ｅ付近において、第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第４小領域部（不図示）を選択的に設けてもよい。この場合、第２小領域２２から当該第２小領域２２の外側に隣接する第１小領域２１に至る部分において、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを、内側から外側に向って第２小領域２２の不純物濃度から第１小領域２１の不純物濃度に段階的に近づけることができる。これにより、第１小領域２１と当該第１小領域２１の内側に隣接する第２小領域２２との境界２０ｅにおいて、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを低減させることができる。
また、実施の形態４に実施の形態３，２を適用し、電界緩和領域２０の最も内側の小領域（第４小領域）や、電界緩和領域２０の最も外側の小領域（第３小領域）の平均不純物濃度を制御してもよい。
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。また、実施の形態４によれば、第１小領域の内部の、第２小領域との境界付近に、第１小領域よりも不純物濃度の低い第３小領域部または第４小領域部、もしくはその両方を選択的に設けることで、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。
（実施の形態５）
次に、実施の形態５にかかる半導体装置の構造について説明する。図７は、実施の形態５にかかる半導体装置の構造を示す説明図である。図７（ａ）〜７（ｃ）には、それぞれ電界緩和領域２０の断面構造の異なる一例を拡大して示す。図７では、左側が活性領域１１側であり、右側がチップ端部である（図２１においても同様）。実施の形態５にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第２ＪＴＥ領域５よりも外側に、さらに１つ以上の電界緩和領域を設けている点である。各電界緩和領域の不純物濃度分布は、実施の形態１と同様に、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布となっている。
具体的には、例えば、図７（ａ）に示すように、第２ＪＴＥ領域５よりも外側にさらに１つの電界緩和領域（以下、第２電界緩和領域とする）４１が設けられている。第２電界緩和領域４１は、第２ＪＴＥ領域５の外側の端部に接し、かつ第２ＪＴＥ領域５の周囲を囲む。第２電界緩和領域４１は、第１小領域２３と第２小領域２４とを、第２ＪＴＥ領域５の周囲を囲む同心円状に交互に繰り返し配置してなる。第２電界緩和領域４１の第１小領域２３の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。第２電界緩和領域４１の第２小領域２４はｎ-型領域であり、その不純物濃度はｎ-型ドリフト層２の不純物濃度とほぼ等しい。第２電界緩和領域４１の平均不純物濃度は、第２ＪＴＥ領域５の不純物濃度よりも低い。第２電界緩和領域４１の第１，２小領域２３，２４の各幅および平面レイアウトは、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間に配置された電界緩和領域（以下、第１電界緩和領域とする）２０と同様である。第１電界緩和領域２０の構成は、実施の形態１の電界緩和領域と同様である。
また、図７（ｂ）に示すように、第２電界緩和領域４１の外側にさらに第３ＪＴＥ領域（ｐ---型領域）６を設けてもよい。すなわち第１〜３ＪＴＥ領域４〜６からなる３ゾーンＪＴＥ構造としてもよい。第３ＪＴＥ領域６は、第２電界緩和領域４１の外側の端部に接し、かつ第２電界緩和領域４１の周囲を囲む。この場合、第２電界緩和領域４１の第２小領域２４はｐ型領域であり、その不純物濃度は例えば第３ＪＴＥ領域６の不純物濃度とほぼ等しい。第３ＪＴＥ領域６の不純物濃度は、第２電界緩和領域４１の平均不純物濃度よりも低い。
また、図７（ｃ）に示すように、第３ＪＴＥ領域６の外側にさらに電界緩和領域（以下、第３電界緩和領域とする）４２を設けてもよい。第３電界緩和領域４２は、第３ＪＴＥ領域６の外側の端部に接し、かつ第３ＪＴＥ領域６の周囲を囲む。第３電界緩和領域４２は、第１小領域２５と第２小領域２６とを、第３ＪＴＥ領域６の周囲を囲む同心円状に交互に繰り返し配置してなる。第３電界緩和領域４２の第１小領域２５の不純物濃度は、例えば、第３ＪＴＥ領域６の不純物濃度とほぼ等しい。第３電界緩和領域４２の第２小領域２６はｎ-型領域であり、その不純物濃度はｎ-型ドリフト層２の不純物濃度とほぼ等しい。第３電界緩和領域４２の平均不純物濃度は、第３ＪＴＥ領域６の不純物濃度よりも低い。第３電界緩和領域４２の第１，２小領域２５，２６の各幅および平面レイアウトは、第１電界緩和領域２０と同様である。
第３電界緩和領域４２の外側にさらにＪＴＥ領域および電界緩和領域を交互に繰り返し配置することでさらにＪＴＥ構造での電界集中を緩和させることができるが、その分、フォトリソグラフィやイオン注入の工程を追加することとなり、コストの増大につながる。このため、上述した図７（ａ）〜７（ｃ）に示すＪＴＥ構造が現実的な構成であると推測される。また、実施の形態５に実施の形態２〜４を適用し、各電界緩和領域２０，４１，４２の最も内側の小領域（第４小領域）や、各電界緩和領域２０，４１，４２の最も外側の小領域（第３小領域）、各電界緩和領域２０，４１，４２の第１，２小領域間の小領域（第５小領域）の平均不純物濃度を制御してもよい。
以上、説明したように、実施の形態５によれば、実施の形態１〜４と同様の効果を得ることができる。また、実施の形態５によれば、第２ＪＴＥ領域の外側にさらに電界緩和領域やＪＴＥ領域を交互に繰り返し配置することにより、第２ＪＴＥ領域の外側における電界集中を緩和させることができる。このため、終端構造部での電界集中をさらに緩和させることができる。
（実施の形態６）
次に、実施の形態６にかかる半導体装置の製造方法として、実施の形態１にかかる半導体装置の製造方法について図１，８，９を参照しながら説明する。図８，９は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。図８，９には、（ａ）に製造途中の平面レイアウトを示し、（ｂ）に製造途中の断面構造を示す。図８，９では、左側が活性領域１１側であり、右側がウエハ端部である。
まず、所定の不純物濃度を有する所定厚さのｎ+型炭化珪素基板（半導体ウエハ）１を用意する。次に、ｎ+型炭化珪素基板１のおもて面にｎ-型ドリフト層２となる炭化珪素エピタキシャル層を成長させることによりエピタキシャルウエハ（炭化珪素基体１０）を作製する。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、活性領域１１の周囲を囲む終端構造部１２において、炭化珪素基体１０のおもて面（ｎ-型ドリフト層２側の表面）の表面層に、活性領域１１の周囲を囲む例えば環状の平面形状でｐ型ガードリング３を選択的に形成する。
次に、図８に示すように、炭化珪素基体１０のおもて面に、第１ＪＴＥ領域４および第１小領域２１の形成領域が開口した例えばレジスト材または酸化膜（ＳｉＯ2）からなる第１イオン注入用マスク５１を形成する。次に、第１イオン注入用マスク５１をマスクとして例えばアルミニウム（Ａｌ）などのｐ型不純物を第１イオン注入することにより、ｎ-型ドリフト層２の表面層に、第１ＪＴＥ領域４および第１小領域２１をそれぞれ選択的に形成する。このとき、第２ＪＴＥ領域５および第２小領域２２の形成領域は第１イオン注入用マスク５１によって覆われているため、ｐ型不純物は注入されない。次に、第１イオン注入用マスク５１を除去する。
次に、図９に示すように、ｎ-型ドリフト層２の表面に、第１，２ＪＴＥ領域４，５および第１，２小領域２１，２２の形成領域が開口した例えばレジスト材または酸化膜からなる第２イオン注入用マスク５２を形成する。次に、第２イオン注入用マスク５２をマスクとして例えばアルミニウムなどのｐ型不純物を第２イオン注入することにより、ｎ-型ドリフト層２の表面層に、第２ＪＴＥ領域５および第２小領域２２をそれぞれ選択的に形成する。また、この第２イオン注入により、すでに形成されている第１ＪＴＥ領域４および第１小領域２１が高不純物濃度化される。
このように第１イオン注入用マスク５１によって第２小領域２２の形成領域を覆うことで、第１，２小領域２１，２２を容易に形成することができる。また、２回のイオン注入（第１，２イオン注入）により、２段階に不純物濃度が減少した２層構造（第１，２ＪＴＥ領域４，５）のＪＴＥ構造が形成されるとともに、所定の平面レイアウトで配置された不純物濃度の異なる第１，２小領域２１，２２からなる電界緩和領域２０を形成することができる。すなわち、活性領域１１側から外側に向う方向に一定の割合で減少する平均不純物濃度分布を有する電界緩和領域２０が形成される。
次に、第２イオン注入用マスク５２を除去した後、その後の一般的な製造プロセス工程（例えば層間絶縁膜７、アノード電極８およびカソード電極９の形成）を行う。その後、半導体ウエハをチップ状に切断（ダイシング）することにより、図１に示すＳＢＤが完成する。
上述した実施の形態６にかかる半導体装置の製造方法において、電界緩和領域２０を構成する第１，２小領域の平面レイアウトは、第１イオン注入用マスク５１のパターンによって種々変更可能である。すなわち、実施の形態６に実施の形態２，４を適用して、第２ＪＴＥ領域５とほぼ同じ不純物濃度を有する第１小領域部３１（図４参照）や第３小領域部３３（図６参照）、第４小領域部（不図示）を形成することにより、実施の形態２，４にかかる半導体装置を作製することができる。また、実施の形態６に実施の形態３を適用して、第１ＪＴＥ領域４とほぼ同じ不純物濃度を有する第２小領域部３２（図５参照）を形成することにより、実施の形態３にかかる半導体装置を作製することができる。
以上、説明したように、実施の形態６によれば、実施の形態１〜５と同様の効果を得ることができる。
（実施例１）
次に、終端構造部１２の耐圧について検証した。図１０は、実施例１にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図１０の横軸は第１ＪＴＥ領域４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２の耐圧である。まず、実施の形態６にかかる半導体装置の製造方法にしたがい、２層構造のＪＴＥ構造を構成する第１，２ＪＴＥ領域４，５間に電界緩和領域２０を備えたＳｉＣ−ＳＢＤ（図１，２参照）を作製した（以下、実施例１とする）。実施例１においては、第１ＪＴＥ領域４と第２ＪＴＥ領域５との不純物濃度比を１：０．５と固定し、第１ＪＴＥ領域４を形成するための第１イオン注入のアルミニウムのドーズ量を種々変更して複数の試料を作製し、各試料の耐圧を測定した。その結果を図１０に示す。また、図１０には、比較として、電界緩和領域２０を設けない従来のＪＴＥ構造からなるＳｉＣ−ＳＢＤ（図１５参照。以下、従来例１とする）の耐圧特性を示す。従来例１の、電界緩和領域２０を備えていないこと以外の構成は、実施例１と同様である。
図１０に示す結果より、従来例１では、第１ＪＴＥ領域４の不純物濃度（第１イオン注入のドーズ量）によって耐圧が低下する場合があることが確認された。一方、実施例１においては、第１ＪＴＥ領域４の不純物濃度によらず、耐圧をほぼ一定に確保することができ、従来例１で生じた耐圧の落ち込みが改善されていることがわかる。半導体装置の最大耐圧は、終端構造部１２におけるＪＴＥ構造の外側の耐圧で決定される。実施例１においては、電界緩和領域２０を設けることにより、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間の電界が緩和され、電界集中点が分散されるため、耐圧の落ち込みが生じないと推測される。
（実施例２）
次に、エッジ長（終端構造部１２の幅）について検証した。図１１は、実施例２にかかる半導体装置のＪＴＥ構造の平面レイアウトを示す平面図である。図１１には、（ａ）に実施の形態１にかかる半導体装置（図１参照）の構成を備えたＳｉＣ−ＳＢＤのＪＴＥ構造を示し（以下、実施例２とする）、（ｂ），（ｃ）に従来のＳｉＣ−ＳＢＤ（図１６参照）のＪＴＥ構造を示す（以下、従来例２，３とする）。実施例２は、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間に電界緩和領域２０を備える。実施例２の電界緩和領域２０は、外側に配置されるほど幅ｘ1を狭くした第１小領域２１と、配置位置によらず一定の幅ｘ2を有する第２小領域２２とを交互に繰り返し配置してなる。
従来例２，３は、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との間に電界緩和領域１２０を備える。従来例２の電界緩和領域１２０は、配置位置によらず一定の幅ｘ11を有する第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１０に相当）。従来例３の電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１１に相当）。実施例２および従来例２，３ともに、第１小領域および第２小領域を４つずつ配置している。
図１１に示すように、実施例２の電界緩和領域２０には、従来例２，３のように外側に配置されるほど幅を広くした領域が存在しない。このため、実施例２は、従来例２，３に比べて電界緩和領域２０の幅を狭くすることができ、エッジ長を短縮することができることがわかる。したがって、本発明においては、終端構造部１２に電界緩和領域２０を設けることによるエッジ長の拡大を最小限に抑制することができ、コストの増大を抑制することができることが確認された。
次に、３ゾーンＪＴＥ構造を備えた終端構造部１２の耐圧および電界強度分布について検証した。図１２は、実施例２にかかる半導体装置の電界強度分布を示す特性図である。図１３は、従来例２の半導体装置の電界強度分布を示す特性図である。図１４は、従来例３の半導体装置の電界強度分布を示す特性図である。図１２〜１４の横軸はｐ型ガードリングと第１ＪＴＥ領域との境界（０μｍ）から外側に向う方向の距離であり、縦軸は電界強度である。基体おもて面から１μｍの深さにおいて最大電界強度を示す部分の電界強度を算出している（図２５，４３においても同様）。実施例２の電界緩和領域２０を３ゾーンＪＴＥ構造の第１〜３電界緩和領域２０，４１，４２（図７（ｃ）参照）に適用した場合の終端構造部１２の電界強度分布を図１２に示す。従来例２，３の電界緩和領域１２０を３ゾーンＪＴＥ構造の第１〜３電界緩和領域１２０，１４１，１４２（図１９参照）に適用した場合の終端構造部１１２の電界強度分布をそれぞれ図１３，１４に示す。
図１２〜１４は、それぞれ、実施例２および従来例２，３を適用した３ゾーンＪＴＥ構造のＳｉＣ−ＳＢＤに一定電圧３３００Ｖを印加した場合の逆方向回復時における終端構造部１２，１１２の電界強度分布をシミュレーションした結果である。実施例２において、ｎ-型ドリフト層２の厚さおよび不純物濃度をそれぞれ３０μｍおよび３×１０15／ｃｍ3とした。第１〜３ＪＴＥ領域４〜６の不純物濃度比を、第１ＪＴＥ領域４：第２ＪＴＥ領域５：第３ＪＴＥ領域６＝１：０．６：０．４とした。第１〜３ＪＴＥ領域４〜６のドーズ量を、それぞれ２．１×１０13／ｃｍ2、１．２６×１０13／ｃｍ2および０．８４×１０13／ｃｍ2とした。従来例２，３の第１〜３ＪＴＥ領域１０４〜１０６の構成は、実施例２の第１〜３ＪＴＥ領域４〜６と同様である。
これら実施例２および従来例２，３を適用した３ゾーンＪＴＥ構造のＳｉＣ−ＳＢＤの耐圧をそれぞれ算出した。その結果、実施例２は、耐圧４２５３Ｖであり、従来例２，３に比べて電界緩和領域２０の幅を狭くしたとしても、従来例２（耐圧４２５２Ｖ）および従来例３（耐圧４２３４Ｖ）とほぼ同じ耐圧が得られることが確認された。また、図１２に示すように、実施例２おいて、第１〜３ＪＴＥ領域４〜６の隣接するＪＴＥ領域間（第１〜３電界緩和領域２０，４１，４２）での電界集中が、従来例２，３（図１３，１４）と同様に緩和されていることが確認された。これらの結果から、本発明の構成を有する電界緩和領域２０を用いてエッジ長を短縮した終端構造部１２においても、従来の終端構造部１１２と同様の耐圧を得ることができ、かつ終端構造部１２の電界強度分布も良好であることが確認された。
（実施の形態７）
次に、実施の形態７にかかる半導体装置の構造について説明する。図２０は、実施の形態７にかかる半導体装置の構造を示す説明図である。図２０には、図１のＪＴＥ構造の一部を拡大して示す。図２０（ａ），２０（ｂ）にはそれぞれ電界緩和領域２０の平面レイアウトおよび断面構造を示し、図２０（ｃ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態７にかかる半導体装置は、電界緩和領域２０の第１，２小領域２１，２２の繰り返しピッチが実施の形態１にかかる半導体装置と異なる。第１，２小領域２１，２２の不純物濃度、電界緩和領域２０の配置、電界緩和領域２０と隣接する第１，２ＪＴＥ領域４，５との平均不純物濃度差、および活性領域１１の構成は、実施の形態１と同様である。
具体的には、実施の形態７にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、次の２点である。１つ目の相違点は、等価濃度領域３０（１組の隣接する第１，２小領域２１，２２を含む微小領域）を１つ以上周期的に配置した１区分を複数（ここでは例えば４つの区分６１〜６４）隣接して配置して電界緩和領域２０を構成している点である。例えば、図２０には、第１区分６１に２つの等価濃度領域３０を配置し、第２区分６２に３つの等価濃度領域３０を配置し、第３区分６３に４つの等価濃度領域３０を配置し、第４区分６４に６つの等価濃度領域３０を配置した電界緩和領域２０を示す。図２０（ｃ）に示す活性領域側からチップ外周部側へ向う向き（横向き）の両矢印はそれぞれ１つの等価濃度領域３０を示している。
２つ目の相違点は、各区分６１〜６４ごとに第１小領域２１の幅ｘ1を変えて、かつ外側の区分６２〜６４に配置されるほど第１小領域２１の幅ｘ1を狭くする点である。すなわち、１つの区分内に配置された複数の第１小領域２１はすべて同じ幅ｘ1であり、各区分６１〜６４に配置された第１小領域２１のうち、第１区分６１の第１小領域２１の幅ｘ1が最も広く、第４区分６４の第１小領域２１の幅ｘ1が最も狭い。第２小領域２２が配置位置によらずほぼ同じ幅ｘ2で設けられている点は、実施の形態１と同様である。すなわち、区分６１〜６４は外側に配置されるほど平均不純物濃度が低くなり、電界緩和領域２０平均不純物濃度分布（傾斜）は内側から外側へ向って４段階で減少している。
等価濃度領域３０の平均不純物濃度Ｎpを決める第１，２小領域２１，２２の幅ｘ1，ｘ2の組み合わせは、最も平均不純物濃度の低い第４区分６４の第１小領域２１の幅ｘ1が可能な限りイオン注入工程のプロセス限界で決まる最小寸法になるように設定することが好ましい。すなわち、第４区分６４の第１小領域２１の幅ｘ1がプロセス限界となるように第１〜４区分６１〜６４の各第１小領域２１の幅ｘ1を決定することで、第１〜４区分６１〜６４の各等価濃度領域３０の平均不純物濃度を決定する。そして、第１〜４区分６１〜６４の各等価濃度領域３０の周期的な組み合わせにより、第１〜４区分６１〜６４にそれぞれ配置される等価濃度領域３０の個数が決定される。
このように同一区分内に配置する等価濃度領域３０はすべて同一構成であるため、各区分６１〜６４の平均不純物濃度はそれぞれに配置された等価濃度領域３０の平均不純物濃度Ｎp（上記（３）式参照）と同じになるが、各区分６１〜６４内それぞれの不純物濃度勾配が緩やかになる。これにより、各区分６１〜６４内において、第１小領域２１と第２小領域２２との境界での電界集中が緩和される。その理由は、次の通りである。１つの等価濃度領域３０の不純物濃度勾配を緩やかにするには、等価濃度領域３０の幅（＝ｘ1＋ｘ2）がある程度必要となる。例えば、３３００Ｖ耐圧クラスの終端構造部１２を設計する場合、等価濃度領域３０の幅は１０μｍ以上２０μｍ以下程度必要である。等価濃度領域３０の幅は外側に配置されるほど狭くなるため、外側に配置された等価濃度領域３０ほど不純物濃度勾配を緩やかにしにくい。例えば、第１小領域２１の幅ｘ1を１０μｍ程度とし、第２小領域２２の幅ｘ2をイオン注入工程のプロセス限界で決まる最小寸法（１μｍ〜２μｍ程度）とした等価濃度領域３０を仮定する。この寸法の等価濃度領域３０であっても、電荷印加時に、当該等価濃度領域３０を構成する１組の隣り合う第１小領域２１と第２小領域２２との境界に電界が集中することが発明者によるシミュレーションにより確認されている。実施の形態７においては、上述したように同一区分内に配置された等価濃度領域３０はすべて同一構成とすることで、各区分６１〜６４内での平均不純物濃度をそれぞれほぼ一定とすることができる。すなわち、電界緩和領域２０の平均不純物濃度分布は、１区分に相当する幅の広い等価濃度領域３０を、電界緩和領域２０を区分した分（すなわち４つ）だけ配置したことと等価な平均不純物濃度分布とすることができるからである（図２０（ｃ）に点線で示す）。この場合、電界緩和領域２０の平均不純物濃度分布は隣接する区分６１〜６４の境界で段差状に減少するが、平均不純物濃度の異なる等価濃度領域３０間の不純物濃度差は実施の形態１と同様に内側から外側に向って徐々に減少するように設定される。このため、電界緩和領域２０の電界強度分布は、内側から外側に向って徐々に減少する不純物濃度分布となる。
このように、電界緩和領域２０には、隣接する第１，２ＪＴＥ領域４，５との所定の平均不純物濃度差を満たすように、かつ各区分６１〜６４ごとに異なる繰り返しピッチで、内側のＪＴＥ領域を囲む同心円状に第１，２小領域２１，２２が交互に繰り返し配置される。この電界緩和領域２０は、例えば３ゾーンＪＴＥ構造に配置する複数の電界緩和領域にそれぞれ適用可能である。図２１は、実施の形態７にかかる半導体装置の別の一例の構造を示す断面図である。図２１には、実施の形態５と同様に（図７（ｃ）参照）、第１〜３電界緩和領域２０，４１，４２を配置した場合を示す。第１〜３電界緩和領域２０，４１，４２の配置および隣接するＪＴＥ領域との平均不純物濃度差は、実施の形態５と同様である。
この場合、第１，２ＪＴＥ領域４，５間に配置される第１電界緩和領域２０の第１，２小領域２１，２２の構成は、上述した電界緩和領域２０と同様である（図２０参照）。また、第２，３電界緩和領域４１，４２の第１，２小領域（図示省略）においても第１電界緩和領域２０と同様に、第２，３電界緩和領域４１，４２の所定の平均不純物濃度を満たすように、各区分６１〜６４の各等価濃度領域３０の周期的な組み合わせを決定すればよい。すなわち、第１〜３電界緩和領域２０，４１，４２は、同一の構造となっている。これにより、第２，３電界緩和領域４１，４２においても、第１，２小領域間での電界集中を緩和して、第２，３電界緩和領域４１，４２の電界分布がさらになだらかになるという効果が得られる。
上述した実施の形態７にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において上述した各電界緩和領域２０，４１，４２の各区分６１〜６４における第１，２小領域２１，２２の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
（実施例３）
次に、実施の形態７にかかる半導体装置の終端構造部１２の耐圧について検証した。図２２は、実施例３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図２３は、従来例４にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図２２，２３において、（ａ），（ｂ）にはそれぞれ電界緩和領域２０，１２０の平面レイアウトおよび不純物濃度分布を示す。図２４は、実施例３にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図２２に示す実施例３の電界緩和領域２０を３ゾーンＪＴＥ構造に設けた第１〜３電界緩和領域２０，４１，４２（図２１参照）に適用したときの終端構造部１２の耐圧のシミュレーション結果を図２４に示す。また、図２４には、比較として、図２３に示す従来例４の電界緩和領域１２０を従来の３ゾーンＪＴＥ構造に設けた第１〜３電界緩和領域１２０，１４１，１４２（図１９参照）に適用したときの終端構造部１１２の耐圧のシミュレーション結果を示す。図２４の横軸は第１ＪＴＥ領域４，１０４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２，１１２の耐圧である。すなわち、図２４は、第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が変動したときの終端構造部１２，１１２の耐圧依存性を示している。
実施例３の第１電界緩和領域２０は、実施の形態７にかかる半導体装置の電界緩和領域２０に相当し（図２０）、第１〜４区分６１〜６４に区分している。第１区分６１を構成する第１小領域２１の幅ｘ1を１１μｍとした。第２区分６２を構成する第１小領域２１の幅ｘ1を３．３μｍとした。第３区分６３を構成する第１小領域２１の幅ｘ1を１．６μｍとした。第４区分６４を構成する第１小領域２１の幅ｘ1を１．０μｍとした。第２小領域２２の幅ｘ2は第１〜４区分６１〜６４ともに同じ１．８μｍとした。第１〜４区分６１〜６４の平均不純物濃度（等価濃度領域３０の平均不純物濃度）比を、第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときに、第１区分６１：第２区分６２：第３区分６３：第４区分６４＝０．８６：０．６５：０．４７：０．３６とした。各区分６１〜６４の等価濃度領域３０の周期的な配置は、次の通りである。第１区分６１に１つの等価濃度領域３０を配置した（１周期）。第２区分６２に３つの等価濃度領域３０を配置した（３周期）。第３区分６３に４つの等価濃度領域３０を配置した（４周期）。第４区分６４に５つの等価濃度領域３０を配置した（５周期）。すなわち、第１電界緩和領域２０の総幅は５５．７μｍ（＝１２．８μｍ×１周期＋５．１μｍ×３周期＋３．４μｍ×４周期＋２．８μｍ×５周期）である。第２，３電界緩和領域４１，４２の構成は、第１電界緩和領域２０と同様である。第２電界緩和領域４１における第１〜４区分６１〜６４の平均不純物濃度比は、第２ＪＴＥ領域５の不純物濃度の比率を１とし、第３ＪＴＥ領域６の不純物濃度の比率を０としたときの比率となる。第３電界緩和領域４２における第１〜４区分６１〜６４の平均不純物濃度比は、第３ＪＴＥ領域６の不純物濃度の比率を１とし、ｎ-型ドリフト層２の不純物濃度の比率を０としたときの比率となる。第１〜３ＪＴＥ領域４〜６の幅をすべて４０μｍとした。第１〜３ＪＴＥ領域４〜６の不純物濃度比を、第１ＪＴＥ領域４：第２ＪＴＥ領域５：第３ＪＴＥ領域６＝１：０．５：０．３とした。活性領域１１にはＳＢＤの素子構造を設けた。ｎ-型ドリフト層２はＳｉＣエピタキシャル層とし、その不純物濃度および厚さをそれぞれ３×１０15／ｃｍ3および３０μｍとした。層間絶縁膜７の厚さを０．５μｍとした。アノード電極８の材料をチタン（Ｔｉ）とした。アノード電極８を覆うように設けられた電極パッド１８の材料をアルミニウム（Ａｌ）とした。
従来例４の第１電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１１に相当）。従来例４には、第１小領域１２１および第２小領域１２２を４つずつ配置した。１組の隣接する第１小領域１２１および第２小領域１２２を含む各等価濃度領域を内側（第１ＪＴＥ領域１０４側）から順に第１〜４等価濃度領域１６１〜１６４とする。第１〜４等価濃度領域１６１〜１６４の平均不純物濃度をそれぞれ実施例３の第１〜４区分６１〜６４の平均不純物濃度と同じにし、第１電界緩和領域１２０の総幅を実施例３の第１電界緩和領域２０の総幅と同じに５５．７μｍとした。第２，３電界緩和領域１４１，１４２の構成は、第１電界緩和領域１２０と同様である。第２電界緩和領域１４１における第１〜４等価濃度領域１６１〜１６４の平均不純物濃度比は、第２ＪＴＥ領域１０５の不純物濃度の比率を１とし、第３ＪＴＥ領域１０６の不純物濃度の比率を０としたときの比率となる。第３電界緩和領域１４２における第１〜４等価濃度領域１６１〜１６４の平均不純物濃度比は、第３ＪＴＥ領域１０６の不純物濃度の比率を１とし、ｎ-型ドリフト層１０２の不純物濃度の比率を０としたときの比率となる。第１〜３ＪＴＥ領域１０４〜１０６の幅および不純物濃度比は、実施例３の第１〜３ＪＴＥ領域４〜６と同様である。活性領域１１１、ｎ-型ドリフト層１０２、層間絶縁膜１０７、アノード電極１０８および電極パッド１１８の構成は、それぞれ実施例３の活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８と同様である。
図２４に示す結果より、実施例３は、特に第１ＪＴＥ領域４を形成するためのイオン注入のドーズ量が１．５×１０13／ｃｍ3以上２．０×１０13／ｃｍ3以下程度であるときに、従来例４よりも耐圧を高くすることができることが確認された。また、一般的に、素子の破壊耐圧を高めるために、終端構造部１２，１１２の耐圧は活性領域１１，１１１の耐圧よりも大きくする（終端構造部１２，１１２の耐圧＞活性領域１１，１１１の耐圧）。図２４には、実施例３および従来例４において、終端構造部１２，１１２の耐圧が活性領域１１，１１１の耐圧よりも大きい範囲１３，１１３をそれぞれ矢印で示す。実施例３および従来例４ともに上記諸条件の場合の活性領域１１，１１１の耐圧は４１５０Ｖであり、終端構造部１２，１１２の耐圧が活性領域１１，１１１の耐圧よりも大きい範囲１３，１１３を、製造プロセスにおいて第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量のマージン（以下、ドーズ量マージンとする）とすることができる。すなわち、実施例３のドーズ量マージンは従来例のドーズ量マージンよりも１．５倍程度大きいことがわかる。
次に、実施の形態７にかかる半導体装置の終端構造部１２の電界強度分布について検証した。図２５は、実施例３にかかる半導体装置の電界強度分布を示す特性図である。実施例３および従来例４の第１ＪＴＥ領域４，１０４および第１電界緩和領域２０，１２０付近の電界強度分布をシミュレーションした結果を図２５に示す。第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量を２×１０13／ｃｍ3とした（図２４の点線Ｃ）。図２５に示す結果より、実施例３の終端構造部１２の耐圧が従来例４の終端構造部１１２の耐圧よりも高くなっていることに応じて、実施例３の終端構造部１２の電界強度が従来例４の終端構造部１１２の電界強度よりも低減されていることが確認された。第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が２×１０13／ｃｍ3以外の場合については図示省略するが、図２４，２５の結果より、終端構造部１２の耐圧が高くなることで図２５に示す結果と同様の結果となることがわかる。
以上、説明したように、実施の形態７によれば、実施の形態１，５，６と同様の効果を得ることができる。また、実施の形態７によれば、同一区分内に配置する等価濃度領域をすべて同一構成とすることで、電界緩和領域の各区分内において、第１小領域と第２小領域との境界での電界集中が緩和される。これにより、終端構造部の耐圧や、第１，２小領域を形成するためのイオン注入のドーズ量のばらつきに対するマージンを大きくすることができる。
（実施の形態８）
次に、実施の形態８にかかる半導体装置の構造について説明する。図２６は、実施の形態８にかかる半導体装置の構造を示す説明図である。図２６（ａ）には電界緩和領域２０の平面レイアウトを示し、図２６（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態８にかかる半導体装置は、実施の形態７に実施の形態２を適用した構成を備える。
具体的には、電界緩和領域２０の最も外側の第４区分６４内に配置されたすべての第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も外側の第４区分６４には、第１小領域２１および第１小領域部３１で構成された第３小領域２０ａと、第２小領域２２とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置される（符号３０ａを付した法線方向Ｘに連続する５つの横向きの両矢印で示す（図２８においても同様））。これにより、実施の形態２と同様に、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第４区分６４（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減される。例えば、第１，２ＪＴＥ領域４，５および第１〜３区分６１〜６３を実施の形態７に記載の上記諸条件と同様に設定し、第４区分６４の第１小領域２１と第１小領域部３１の不純物濃度の比率を１：１で構成した場合、第４区分６４の平均不純物濃度の比率を０．２程度まで低減させることができる。
以上、説明したように、実施の形態８によれば、実施の形態１，５〜７と同様の効果を得ることができる。また、実施の形態８によれば、電界緩和領域の最も外側の区分内のすべての第１小領域に第１小領域部を選択的に設けることで、電界緩和領域の最も外側の区分の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができるため、実施の形態２と同様の効果を得ることができる。また、電界緩和領域の最も外側の区分内のすべての第１小領域に第１小領域部を選択的に設けることで、電界緩和領域の最も外側の区分内のすべての等価濃度領域の平均不純物濃度が同じになるため、実施の形態７と同様の効果が維持される。
（実施の形態９）
次に、実施の形態９にかかる半導体装置の構造について説明する。図２７は、実施の形態９にかかる半導体装置の構造を示す説明図である。図２７（ａ）には電界緩和領域２０の平面レイアウトを示し、図２７（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態９にかかる半導体装置は、実施の形態７に実施の形態３を適用した構成を備える。
具体的には、電界緩和領域２０の最も内側の第１区分６１内に配置されたすべての第２小領域２２の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も内側の第１区分６１には、第２小領域２２および第２小領域部３２で構成された第４小領域２０ｂと、第１小領域２１とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置される。これにより、実施の形態３と同様に、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分６１（等価濃度領域３０ｂ）とのｐ型不純物濃度差Δｎph（図３（ｃ）参照）が低減される。例えば、第１，２ＪＴＥ領域４，５および第２〜４区分６２〜６４を実施の形態７に記載の上記諸条件と同様に設定し、第１区分６１の第２小領域２２と第２小領域部３２の不純物濃度の比率を１：１で構成した場合、第１区分６１の平均不純物濃度の比率を０．８６４程度まで増加させることができる。
以上、説明したように、実施の形態９によれば、実施の形態１，５〜７と同様の効果を得ることができる。また、実施の形態９によれば、電界緩和領域の最も内側の区分内のすべての第２小領域に第２小領域部を選択的に設けることで、電界緩和領域の最も内側の区分の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができるため、実施の形態３と同様の効果を得ることができる。また、電界緩和領域の最も内側の区分内のすべての第２小領域に第２小領域部を選択的に設けることで、電界緩和領域の最も内側の区分内のすべての等価濃度領域の平均不純物濃度が同じになるため、実施の形態７と同様の効果が維持される。
（実施の形態１０）
次に、実施の形態１０にかかる半導体装置の構造について説明する。図２８は、実施の形態１０にかかる半導体装置の構造を示す説明図である。図２８（ａ）には電界緩和領域２０の平面レイアウトを示し、図２８（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１０にかかる半導体装置は、実施の形態８と実施の形態９とを組み合わせた構成を備える。
すなわち、実施の形態１０においては、実施の形態８と同様に、電界緩和領域２０の最も外側の第４区分６４に、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置され、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第４区分６４（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減されている。かつ、実施の形態９と同様に、電界緩和領域２０の最も内側の第１区分６１に、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置され、第１ＪＴＥ領域４と電界緩和領域２０とのｐ型不純物濃度差Δｎphが低減されている。
以上、説明したように、実施の形態１０によれば、実施の形態１〜３，５〜９と同様の効果を得ることができる。
（実施の形態１１）
次に、実施の形態１１にかかる半導体装置の構造について説明する。図２９は、実施の形態１１にかかる半導体装置の構造を示す説明図である。図２９（ａ）には電界緩和領域２０の平面レイアウトを示し、図２９（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１１にかかる半導体装置が実施の形態８にかかる半導体装置と異なる点は、内側から３つ目の第１小領域２１から最も外側の第１小領域２１までのすべての第１小領域２１の内部に、接線方向Ｙに所定の間隔で第１小領域部３１が選択的に設けられている点である。具体的には、第１ＪＴＥ領域４を囲む同心円状に、１組の隣接する第１小領域２１および第２小領域２２からなる２つの等価濃度領域３０が配置されている（符号３０を付し左側から法線方向Ｘに連続する２個の横向きの両矢印で示す）。そして、この等価濃度領域３０を囲む同心円状に、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる複数の等価濃度領域３０ａが配置されている（符号３０ａを付し右側から法線方向Ｘに連続する１１個の横向きの両矢印で示す）。
各第３小領域２０ａは、外側に配置されるほど第１小領域２１に対する第１小領域部３１の比率が高くなっている。すなわち、外側に配置されるほど第３小領域２０ａの平均不純物濃度が低くなるようにピッチまたは接線方向Ｙの幅を変えて第１小領域２１に第１小領域部３１を設けて、外側に配置されるほど等価濃度領域３０ａの平均不純物濃度が減少するように調整されている。各等価濃度領域３０，３０ａの平均不純物濃度分布を図２９（ｂ）に点線で示す。これにより、第１〜４区分６１〜６４内での平均不純物濃度を内側から外側に向う方向に徐々に減少させることができ、各区分６１〜６４内の隣接する等価濃度領域３０ａの境界での電界強度を低減させることができる。また、第１〜４区分６１〜６４内の各平均不純物濃度を内側から外側に向う方向に徐々に減少させることができるため、電界緩和領域２０の不純物濃度分布を内側から外側に向って徐々に減少する理想的な不純物濃度分布にさらに近づけることができる。第１〜４区分６１〜６４の平均不純物濃度を内側から外側に向う方向に所定の傾斜で徐々に減少させることができればよく、第１小領域部３１を設けない第１小領域２１が存在してもよい。
以上、説明したように、実施の形態１１によれば、実施の形態１，２，５〜８と同様の効果を得ることができる。
（実施の形態１２）
次に、実施の形態１２にかかる半導体装置の構造について説明する。図３０は、実施の形態１２にかかる半導体装置の構造を示す説明図である。図３０（ａ）には電界緩和領域２０の平面レイアウトを示し、図３０（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１２にかかる半導体装置が実施の形態９にかかる半導体装置と異なる点は、ほぼすべての第２小領域２２の内部に、接線方向Ｙに所定の間隔で第２小領域部３２が選択的に設けられている点である。具体的には、第１ＪＴＥ領域４を囲む同心円状に、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる複数の等価濃度領域３０ｂが配置されている（符号３０ｂを付した法線方向Ｘに連続する１３個の横向きの両矢印で示す）。
各第４小領域２０ｂは、外側に配置されるほど第２小領域２２に対する第２小領域部３２の比率が低くなっている。すなわち、内側に配置されるほど第４小領域２０ｂの平均不純物濃度が高くなるようにピッチまたは接線方向Ｙの幅を変えて第２小領域２２に第２小領域部３２を設けて、外側に配置されるほど等価濃度領域３０ｂの平均不純物濃度が減少するように調整されている。各等価濃度領域３０ｂの平均不純物濃度分布を図３０（ｂ）に点線で示す。これにより、第１〜４区分６１〜６４内での平均不純物濃度を内側から外側に向う方向に徐々に減少させることができ、各区分６１〜６４内の隣接する等価濃度領域３０ｂの境界での電界強度を低減させることができる。また、第１〜４区分６１〜６４内の各平均不純物濃度を内側から外側に向う方向に徐々に減少させることができるため、電界緩和領域２０の不純物濃度分布を内側から外側に向って徐々に減少する理想的な不純物濃度分布にさらに近づけることができる。第１〜４区分６１〜６４の平均不純物濃度を内側から外側に向う方向に所定の傾斜で徐々に減少させることができればよく、第２小領域部３２を設けない第２小領域２２が存在してもよい。
以上、説明したように、実施の形態１２によれば、実施の形態１，３，５〜７，９と同様の効果を得ることができる。
（実施の形態１３）
次に、実施の形態１３にかかる半導体装置の構造について説明する。図３１は、実施の形態１３にかかる半導体装置の構造を示す説明図である。図３１には、図１の電界緩和領域２０を拡大して示す。図３１（ａ），３１（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３１（ｃ）には、図３１（ａ）の切断線Ｃ−Ｃ’におけるｐ型不純物濃度分布を示す。図３２，３３は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。図３２には、横軸の１メモリを１つの等価濃度領域３０（１組の隣接する第１，２小領域２１，２２を含む領域）とし、縦軸に等価濃度領域３０ごとの第１，２小領域２１，２２の幅ｘ1，ｘ2をプロットする（図３５，３７，３９，４１，４５においても同様）。
実施の形態１３にかかる半導体装置が実施の形態７にかかる半導体装置と異なる点は、次の３点である。１つ目の相違点は、電界緩和領域２０を構成する各区分（ここでは例えば８つに区分）７１〜７８の幅（内側から外側に向う方向の幅）Δｘがすべてほぼ等しい点である。すなわち、電界緩和領域２０は、等しい幅Δｘで８つの区分７１〜７８に区分されている。各区分７１〜７８は、それぞれ、実施の形態７と同様に、等価濃度領域３０を１つ以上周期的に配置してなる。各区分７１〜７８の幅Δｘは、それぞれの区分を構成する１つ以上の等価濃度領域３０の幅（＝ｘ1＋ｘ2）の合計である。図３１では、各区分に内側から外側に向って順に符号７１〜７８を付している（図３２，３４〜４１においても同様）。
２つ目の相違点は、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐが等しい点である。上述したように各区分７１〜７８の幅Δｘがすべて等しいことで、内側から外側に向って減少する電界緩和領域２０の平均不純物濃度勾配７０ａ（内側から外側に向う方向の平均不純物濃度の減少率＝ΔＮｐ／Δｘ）は電界緩和領域２０全域（すなわちすべての区分７１〜７８）にわたって一定である。図３１（ｃ）には、電界緩和領域２０の平均不純物濃度勾配７０ａをあらわす近似直線を点線で示す（図３４（ｃ），４６（ｂ），４７（ｂ）においても同様）。各区分７１〜７８には、それぞれ、実施の形態７と同様に、同一条件の１つ以上の等価濃度領域３０が配置される。このため、各区分７１〜７８の平均不純物濃度は、それぞれに配置された等価濃度領域３０の平均不純物濃度Ｎｐに等しい。すなわち、各区分７１〜７８の平均不純物濃度は、上記（３）式で算出される。
電界緩和領域２０を形成するにあたって、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐがすべてほぼ一定で、かつ各区分７１〜７８の幅Δｘがすべてほぼ一定となるように、第１，２小領域２１，２２の幅ｘ1，ｘ2を決定する。等価濃度領域３０の最小構造は第１，２小領域２１，２２の幅ｘ1，ｘ2をともにプロセス限界で決まる最小寸法とした場合であるが、等価濃度領域３０の最小構造を配置しなくてもよい。すなわち、電界緩和領域２０の平均不純物濃度勾配７０ａが電界緩和領域２０全域にわたって一定となるように所定の幅ｘ1，ｘ2で第１，２小領域２１，２２が周期的に配置されていればよい。
さらに、電界緩和領域２０の平均不純物濃度勾配７０ａを電界緩和領域２０全域にわたって一定にしたとしても、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆに、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第８区分７８（等価濃度領域３０）とのｐ型不純物濃度差Δｎplが生じる。この第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplは、電界緩和領域２０の幅を広くして低減させることが好ましい。その理由は、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆ付近の電界集中が緩和され、第２ＪＴＥ領域５の耐圧が向上するからである。
同様に、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇにも、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分７１（等価濃度領域３０）とのｐ型不純物濃度差Δｎphが生じる。このｐ型不純物濃度差Δｎphも、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇ付近の電界強度に影響を及ぼし、第１ＪＴＥ領域４の耐圧を左右する。このため、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphも可能な限り小さくし、第１ＪＴＥ領域４の耐圧を向上させることが好ましい。
第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphの最小値は、電界緩和領域２０の区分数で決まる各区分７１〜７８の幅Δｘと、プロセス限界で決まる第２小領域２２の幅ｘ2の最小寸法と、で一意に決まる。第１区分７１の平均不純物濃度は、第１ＪＴＥ領域４の平均不純物濃度に近い値であることが好ましく、好適には第１ＪＴＥ領域４の平均不純物濃度の９割以上であることがよい。すなわち、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphは、第１ＪＴＥ領域４の平均不純物濃度の１割未満であることが好ましい。
特に限定しないが、例えば、電界緩和領域２０の幅を６０μｍとし、電界緩和領域２０を８つに区分して各区分７１〜７８の幅Δｘを７．５μｍとした場合の電界緩和領域２０の各区分７１〜７８の条件は次のとおりである。第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときの、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐの比率を０．１１とする。すなわち、外側に配置されるほど第１，２小領域２１，２２の不純物濃度ｎp1，ｎp2がそれぞれ１１％ずつ低くなることと等価である。
この条件において、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphを０．９１としたときの各区分７１〜７８の第１，２小領域２１，２２の幅ｘ1，ｘ2を図３２に示す。図３２に図示した第１，２小領域２１，２２の幅ｘ1，ｘ2のうち、第１〜４区分７１〜７４における第１，２小領域２１，２２の幅ｘ1，ｘ2の詳細な数値を図３３に示す。なお、第１，２小領域２１，２２の幅ｘ1，ｘ2の最小寸法は、プロセス限界で決まる例えば０．７μｍとする。
図３２，３３に示すように、第１区分７１には１つの等価濃度領域３０が配置される（１周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ６．８μｍおよび０．７μｍである。第１区分７１の幅Δｘは、第１区分７１を構成する１つの等価濃度領域３０の幅と等しく７．５μｍである。第１区分７１の平均不純物濃度の比率は、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphと同じ０．９１である。
第２区分７２には２つの等価濃度領域３０が配置される（２周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ３．０１μｍおよび０．７４μｍであり、その合計（等価濃度領域３０の幅）は３．７５μｍである。第２区分７２の幅Δｘは、第２区分７２を構成する２つの等価濃度領域３０の幅の合計（３．７５μｍ×２＝７．５μｍ）である。第２区分７２の平均不純物濃度の比率は、第１区分７１の平均不純物濃度の比率よりも０．１１だけ低い０．８０（＝０．９１−０．１１）である。
第３区分７３には２つの等価濃度領域３０が配置される（２周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ２．６０μｍおよび１．１５μｍであり、その合計は３．７５μｍである。第３区分７３の幅Δｘは、第３区分７３を構成する２つの等価濃度領域３０の幅の合計（３．７５μｍ×２＝７．５μｍ）である。第３区分７３の平均不純物濃度の比率は、第２区分７２の平均不純物濃度の比率よりも０．１１だけ低い０．６９（＝０．８０−０．１１）である。
第４区分７４には４つの等価濃度領域３０が配置される（４周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ０．７９５μｍおよび１．０８０μｍであり、その合計は１．８７５μｍである。第４区分７４の幅Δｘは、第４区分７４を構成する４つの等価濃度領域３０の幅の合計（１．８７５μｍ×４＝７．５μｍ）である。第４区分７４の平均不純物濃度の比率は、第３区分７３の平均不純物濃度の比率よりも０．１１だけ低い０．５８（＝０．６９−０．１１）である。
同様に、第５区分７５には４つの等価濃度領域３０が配置される（４周期）。第６，７区分７６，７７にはそれぞれ２つの等価濃度領域３０が配置される（２周期）。第８区分７８に１つの等価濃度領域３０が配置される（１周期）。すなわち、この一例においては、電界緩和領域２０に第１，２小領域２１，２２が１８個ずつ配置される。第５〜８区分７５〜７８における第１，２小領域２１，２２の幅ｘ1，ｘ2の詳細な数値は説明を省略する。第５〜８区分７５〜７８の平均不純物濃度の比率は外側に配置されるほどさらに０．１１ずつ低くなり、それぞれ０．４７、０．３６、０．２５および０．１４である。第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplは０．１４となる。
第１，２小領域２１，２２の幅ｘ1，ｘ2は、当該第１，２小領域２１，２２で構成される等価濃度領域３０の幅および平均不純物濃度Ｎpに基づいて決定される。具体的には、等価濃度領域３０の幅は、当該等価濃度領域３０の配置された区分７１〜７８の幅Δｘを当該区分７１〜７８における等価濃度領域３０の個数（周期）で割った値となる。第１区分７１の平均不純物濃度は、第１ＪＴＥ領域４の不純物濃度から第１ＪＴＥ領域４との所定のｐ型不純物濃度差Δｎphを引いた値である。第２〜８区分７２〜７８の平均不純物濃度は、それぞれの内側に隣接する区分７１〜７７の平均不純物濃度から、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐを引いた値である。第１，２小領域２１，２２の幅ｘ1，ｘ2は、合計値（＝ｘ1＋ｘ2）が当該第１，２小領域２１，２２で構成される等価濃度領域３０の幅とほぼ等しくなり、かつ当該等価濃度領域３０の平均不純物濃度Ｎpが当該等価濃度領域３０の配置された区分７１〜７８の平均不純物濃度とほぼ等しくなる値であり、上記（３）式を用いて算出される。
第１，２小領域２１，２２の幅ｘ1，ｘ2を決定するにあたって、さらに実施の形態７との３つ目の相違点として、外側に向うほど第１小領域２１の幅ｘ1が狭くなっていなくてもよいし、すべての第２小領域２２の幅ｘ2が一定でなくてもよい。例えば、図３２に示すように、第６，８区分７６，７８の第１小領域２１の幅ｘ1を（矢印７６ａ，７８ａで示す部分）、それぞれ内側の第５，７区分７５，７７の第１小領域２１の幅ｘ1よりも広くしてもよい。また、外側に配置されるほど第２小領域２２の幅ｘ2を広くしてもよいし、この場合において、図３２に示すように、第３区分７３の第２小領域２２の幅ｘ2を（矢印７３ａで示す部分）、外側の第４区分７４の第２小領域２２の幅ｘ2よりも広くしてもよい。すなわち、第１，２小領域２１，２２の幅ｘ1，ｘ2は、内側または外側にそれぞれ隣り合う第１，２小領域２１，２２の幅ｘ1，ｘ2に対して規則性を有していなくてもよい。
また、各区分内の等価濃度領域３０の周期を種々変更してもよい。図３４は、実施の形態１３にかかる半導体装置の構造の別の一例を示す説明図である。図３４（ａ），３４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３４（ｃ）には、図３４（ａ）の切断線Ｄ−Ｄ’におけるｐ型不純物濃度分布を示す。図３５は、図３４の各区分の第１，２小領域の幅の一例を示す説明図である。図３４，３５には、例えば、第４，５区分７４，７５にそれぞれ２つの等価濃度領域３０を配置した場合（２周期）を示す。図３４に示す電界緩和領域２０の第４，５区分７４，７５以外の条件は、図３１に示す電界緩和領域２０と同様である。図３４（ｃ）と図３１（ｃ）とで、電界緩和領域２０の平均不純物濃度勾配７０ａは変わらないことがわかる。すなわち、電界緩和領域２０の平均不純物濃度勾配７０ａは、各区分７１〜７８における等価濃度領域３０の周期によらず、区分７１〜７８の幅および隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐで設定可能である。
以上、説明したように、実施の形態１３によれば、実施の形態１，７と同様の効果を得ることができる。また、実施の形態１３によれば、所定の電気的特性（耐圧確保等）を満たす平均不純物濃度で、電界緩和領域の平均不純物濃度勾配を電界緩和領域全域にわたって一定とすることができる。これにより、第１ＪＴＥ領域と第２ＪＴＥ領域との間の電界をさらに緩和させることができる。また、実施の形態１３によれば、電界緩和領域の幅に合わせて電界緩和領域の平均不純物濃度勾配を決定することができるため、可能な範囲で電界緩和領域の幅を狭くすることができる。したがって、終端構造部の幅を広げることなく、終端構造部の耐圧を向上させることができる。
（実施の形態１４）
次に、実施の形態１４にかかる半導体装置の構造について説明する。図３６は、実施の形態１４にかかる半導体装置の構造を示す説明図である。図３６には、図１の電界緩和領域２０を拡大して示す。図３６（ａ），３６（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３６（ｃ）には、図３６（ａ）の切断線Ｅ−Ｅ’におけるｐ型不純物濃度分布を示す。図３７は、図３６の各区分の第１，２小領域の幅の一例を示す説明図である。
実施の形態１４にかかる半導体装置が実施の形態１３にかかる半導体装置と異なる点は、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐを低くして、電界緩和領域２０の平均不純物濃度勾配７０ｂを緩やかにした点である。図３６（ｃ）には、電界緩和領域２０の平均不純物濃度勾配７０ｂをあらわず近似直線を点線で示す（図３８（ｃ）、４４（ｃ）においても同様）。例えば、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐを０．０５５とした場合の電界緩和領域２０の平均不純物濃度勾配７０ｂを図３６（ｃ）に示す。ここでは、図３６，３７に示すように、第１，２区分７１，７２にそれぞれ１つの等価濃度領域３０を配置し（１周期）、第３〜６区分７３〜７６にそれぞれ２つの等価濃度領域３０を配置し（２周期）、第７，８区分７７，７８に４つの等価濃度領域３０を配置している（４周期）。
実施の形態１４においては、電界緩和領域２０の平均不純物濃度勾配７０ｂが緩やかになることで、電界緩和領域２０での電界緩和効果を高めることができる。また、外側の第７，８区分７７，７８における等価濃度領域３０の周期を増やすことで、電界緩和領域２０での電界緩和効果を高めることができる。一方、電界緩和領域２０の平均不純物濃度勾配７０ｂが緩やかになることで、第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplが大きくなる。このため、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆでの電界集中が懸念されるが、この点については例えば後述する実施の形態１６，１８で解消可能である。また、第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplを小さくすることで、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphが大きくなる場合には、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇでの電界集中が懸念される。この点については例えば後述する実施の形態１６，１７で解消可能である。
各区分７１〜７８の第１，２小領域２１，２２の幅ｘ1，ｘ2は、実施の形態１３と同様に、電界緩和領域２０の区分数および隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐに基づいて種々変更可能である。図３７には、第２小領域２２の幅ｘ2をほぼ一定とし、第３，７区分７３，７７の第２小領域２２の幅ｘ2をそれぞれ外側の第４，８区分７４，７８の第２小領域２２の幅ｘ2よりも広くした一例を示す。
また、各区分内の等価濃度領域３０の周期を種々変更してもよい。図３８は、実施の形態１４にかかる半導体装置の構造の別の一例を示す説明図である。図３８（ａ），３８（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３８（ｃ）には、図３８（ａ）の切断線Ｆ−Ｆ’におけるｐ型不純物濃度分布を示す。図３９は、図３８の各区分の第１，２小領域の幅の一例を示す説明図である。図３８，３９には、例えば、第７区分７７に１つの等価濃度領域３０を配置し（１周期）、第８区分７８に２つの等価濃度領域３０を配置した（２周期）場合を示す。図３８に示す電界緩和領域２０の第４，５区分７４，７５以外の条件は、図３６に示す電界緩和領域２０と同様である。実施の形態１３の別の一例（図３４，３５参照）と同様に、図３８（ｃ）と図３６（ｃ）とで、電界緩和領域２０の平均不純物濃度勾配７０ｂは変わらない。
以上、説明したように、実施の形態１４によれば、実施の形態７，１３と同様の効果を得ることができる。実施の形態１４によれば、電界緩和領域の平均不純物濃度勾配を緩やかにすることで、終端構造部の内側の部分（第１ＪＴＥ領域側の部分）の耐圧をさらに向上させることができる。
（実施の形態１５）
次に、実施の形態１５にかかる半導体装置の構造について説明する。実施の形態１５にかかる半導体装置は、実施の形態１３にかかる半導体装置の電界緩和領域２０（図３１〜３３参照）を、実施の形態７の別の一例（図２１参照）と同様に３ゾーンＪＴＥ構造の第１〜３電界緩和領域２０，４１，４２に適用した半導体装置である。第１〜３電界緩和領域２０，４１，４２の配置および隣接するＪＴＥ領域との平均不純物濃度差は、例えば実施の形態７の別の一例と同様であってもよい。
（実施例４）
次に、実施の形態１５にかかる半導体装置の終端構造部１２の耐圧について検証した。図４０は、従来例５にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図４０（ａ），４０（ｂ）にはそれぞれ電界緩和領域１２０の平面レイアウトおよび不純物濃度分布を示す。図４０（ｃ）には、図４０（ａ）の切断線ＣＣ−ＣＣ’におけるｐ型不純物濃度分布を示す。図４１は、図４０の各区分の第１，２小領域の幅の一例を示す説明図である。図４２は、実施例４にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図４２には、実施例４の電界緩和領域２０を３ゾーンＪＴＥ構造の第１〜３電界緩和領域２０，４１，４２（図２１参照）に適用したときの終端構造部１２の耐圧のシミュレーション結果を示す。また、図４２には、比較として、図４０に示す従来例５の電界緩和領域１２０を従来の３ゾーンＪＴＥ構造の第１〜３電界緩和領域１２０，１４１，１４２（図１９参照）に適用したときの終端構造部１１２の耐圧のシミュレーション結果を示す。図４２の横軸は第１ＪＴＥ領域４，１０４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２，１１２の耐圧である。すなわち、図４２は、第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が変動したときの終端構造部１２，１１２の耐圧依存性を示している。
実施例４の第１電界緩和領域２０は、実施の形態１５にかかる半導体装置の構成を備えたＳｉＣ−ＳＢＤのＪＴＥ構造である。具体的には、実施例４の第１電界緩和領域２０は、実施の形態１３に例示したように８つに区分され、各区分７１〜７８に１つ以上の等価濃度領域３０を配置した、計１８個ずつの第１，２小領域２１，２２で構成される（図３１〜３３参照）。第１電界緩和領域２０の幅を６０μｍとし、区分７１〜７８の幅Δｘをそれぞれ７．５μｍとした。第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphを０．９１とした。第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときの、隣接する区分７１〜７８間の平均不純物濃度差ΔＮｐの比率を０．１１とし、第１電界緩和領域２０の平均不純物濃度を外側に向って一定の濃度勾配７０ａで減少させた。第２，３電界緩和領域４１，４２の構成は、第１電界緩和領域２０と同様である。第１〜３ＪＴＥ領域４〜６の幅および第１〜３ＪＴＥ領域４〜６の不純物濃度比は、実施例３と同様である。活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８の構成は、実施例３と同様である。
図４０，４１に示すように、従来例５の第１電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる。従来例５では、１組の隣接する第１，２小領域１２１，１２２を含む等価濃度領域を複数（ここでは８つ）配置し、内側から順に第１〜８等価濃度領域１７１〜１７８とする。第１電界緩和領域１２０の総幅を実施例４の第１電界緩和領域２０の総幅と同じ６０μｍとし、各等価濃度領域１７１〜１７８の幅をすべて７．５μｍとした。第１ＪＴＥ領域１０４と第１等価濃度領域１７１とのｐ型不純物濃度差を０．９１とした。第１〜８等価濃度領域１７１〜１７８の平均不純物濃度は、それぞれ実施例４の第１〜８区分７１〜７８の平均不純物濃度と同じであり、外側に向って一定の濃度勾配で減少する。第２，３電界緩和領域１４１，１４２の構成は、第１電界緩和領域１２０と同様である。第１〜３ＪＴＥ領域１０４〜１０６の幅および不純物濃度比は、実施例４の第１〜３ＪＴＥ領域４〜６と同様である。活性領域１１１、ｎ-型ドリフト層１０２、層間絶縁膜１０７、アノード電極１０８および電極パッド１１８の構成は、それぞれ実施例４の活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８と同様である。符号１７０は、電界緩和領域１２０の平均不純物濃度勾配である。
これら実施例４および従来例５の終端構造部１２，１１２の耐圧をシミュレーションした結果、図４２に示すように、実施例４においては、終端構造部１２のほぼ全域にわたって、従来例５よりも耐圧が高いことが確認された。実施例４および従来例５の第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量を１．６５×１０13／ｃｍ3としたシミュレーション点Ｇ１，Ｇ２の状態の終端構造部１２，１１２の電界強度分布を図４３に示す。図４３は、実施例４の半導体装置の電界強度分布を示す特性図である。図４３に示す結果より、実施例４および従来例５ともに、ｐ型ガードリング３と第１ＪＴＥ領域４との境界Ｘ０（０μｍ）から外側に５０μｍ程度離れた地点Ｘ１付近での電界強度がほぼ同程度の最大値を示すことが確認された。この地点Ｘ１付近で最大電界強度を示すことにより、さらに外側の第２ＪＴＥ領域５，１０５および第３ＪＴＥ領域６，１０６の電界強度も高くなると推測される。そして、実施例４においては、従来例５に比べて第１〜３電界緩和領域２０，４１，４２における電界の振幅（電界強度の振れ幅）が小さいことが確認された。すなわち、実施例４の第１〜３電界緩和領域２０，４１，４２における電界強度の最小値は、従来例５の同電界強度の最小値に比べて高い。これにより、実施例４においては、第１電界緩和領域２０よりも外側の地点Ｘ２付近の電界強度や、さらに第２電界緩和領域４１よりも外側での電界強度が従来例５に比べて高くなると推測される。したがって、実施例４においては、終端構造部１２の全域にわたって、従来例５よりも電界強度を高くすることができ、従来例５よりも耐圧を高くすることができることが確認された。
以上、説明したように、実施の形態１５によれば、実施の形態７，１３，１４と同様の効果を得ることができる。
（実施の形態１６）
次に、実施の形態１６にかかる半導体装置の構造について説明する。図４４は、実施の形態１６にかかる半導体装置の構造を示す説明図である。図４４には、図１の電界緩和領域２０を拡大して示す。図４４（ａ），４４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図４４（ｃ）には、図４４（ａ）の切断線Ｈ−Ｈ’におけるｐ型不純物濃度分布を示す。図４５は、図４４の各区分の第１，２小領域の幅の一例を示す説明図である。実施の形態１６にかかる半導体装置は、実施の形態１３に実施の形態１４を適用した半導体装置である。
具体的には、実施の形態１６にかかる半導体装置は、実施の形態１４と同様に電界緩和領域２０の平均不純物濃度勾配７０ｂを緩やかにし、かつ実施の形態１３と同様に第１，２ＪＴＥ領域４，５と電界緩和領域２０とのｐ型不純物濃度差Δｎph，Δｎplを小さくした構成を備える。より具体的には、電界緩和領域２０の所定の平均不純物濃度勾配７０ｂと、第１，２ＪＴＥ領域４，５と電界緩和領域２０との所定のｐ型不純物濃度差Δｎph，Δｎplとが得られるように、電界緩和領域２０の区分数および隣接する区分間の平均不純物濃度差ΔＮｐを決定する。
例えば、図４４，４５には、電界緩和領域２０を１４に区分して各区分７１〜８４の幅Δｘを５．５μｍとし、隣接する区分間の平均不純物濃度差ΔＮｐを０．０５５とした場合を示す。各区分には内側から外側に向って順に符号７１〜８４を付している。第１〜３，１３，１４区分７１〜７３，８３，８４にそれぞれ１つの等価濃度領域３０を配置し（１周期）、第４〜１２区分７４〜８２にそれぞれ２つの等価濃度領域３０を配置している（２周期）。各区分７１〜８４の第１，２小領域２１，２２の幅ｘ1，ｘ2は、実施の形態１３と同様に、電界緩和領域２０の区分数および隣接する区分７１〜８４間の平均不純物濃度差ΔＮｐに基づいて種々変更可能である。ここでは、内側から外側に向って、実施の形態１３とほぼ同様に第１，２小領域２１，２２の幅ｘ1，ｘ2を異ならせた状態を示す。この場合、電界緩和領域２０の幅は７７μｍとなる。
以上、説明したように、実施の形態１６によれば、実施の形態７，１３，１４と同様の効果を得ることができる。また、実施の形態１６によれば、電界緩和領域の幅が長くなるものの、終端構造部の耐圧を向上させることができ、かつ第１ＪＴＥ領域を形成するためのドーズ量マージンを拡大することができる。
（実施の形態１７）
次に、実施の形態１７にかかる半導体装置の構造について説明する。図４６は、実施の形態１７にかかる半導体装置の構造を示す説明図である。図４６（ａ）には電界緩和領域２０の平面レイアウトを示し、図４６（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１７にかかる半導体装置は、実施の形態１３〜１６に実施の形態３を適用した構成を備える。図４６には、実施の形態１４に実施の形態３を適用した場合を示す。
具体的には、電界緩和領域２０の最も内側の第１区分７１内に配置されたすべての第２小領域２２の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も内側の第１区分７１には、第２小領域２２および第２小領域部３２で構成された第４小領域２０ｂと、第１小領域２１とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置される。これにより、実施の形態３と同様に、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分７１（等価濃度領域３０ｂ）とのｐ型不純物濃度差Δｎph（図３（ｃ）参照）が低減される。例えば、第１区分７１の第２小領域２２と第２小領域部３２の不純物濃度の比率を１：１で構成した場合、第１区分７１の平均不純物濃度の比率を０．９５程度まで増加させることができる。
また、最も内側の第２小領域２２のみを、第２小領域部３２を配置した第４小領域２０ｂとしてもよい。
以上、説明したように、実施の形態１７によれば、実施の形態７と同様の効果を得ることができる。また、実施の形態１７によれば、電界緩和領域の最も内側の区分の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができるため、終端構造部の内側の部分の耐圧をさらに向上させることができる。
（実施の形態１８）
次に、実施の形態１８にかかる半導体装置の構造について説明する。図４７は、実施の形態１８にかかる半導体装置の平面レイアウトを示す平面図である。図４７（ａ）には電界緩和領域２０の平面レイアウトを示し、図４７（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１８にかかる半導体装置は、実施の形態１６に実施の形態２を適用した構成を備える。
具体的には、図４７に示すように、電界緩和領域２０の最も外側の第８区分７８内に配置されたすべての第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も外側の第８区分７８には、第１小領域２１および第１小領域部３１で構成された第３小領域２０ａと、第２小領域２２とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置される（符号３０ａを付した法線方向Ｘに連続する４つの横向きの両矢印で示す）。これにより、実施の形態２と同様に、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第８区分７８（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減される。
また、最も外側の第１小領域２１のみを、第１小領域部３１を配置した第３小領域２０ａとしてもよい。
以上、説明したように、実施の形態１８によれば、実施の形態２，７，１３と同様の効果を得ることができる。実施の形態１８によれば、電界緩和領域の最も外側の区分（または最も外側の等価濃度領域）の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができるため、終端構造部の外側の部分の耐圧をさらに向上させることができる。
上述した実施の形態８〜１２にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において各電界緩和領域２０，４１，４２の各区分６１〜６４における第１，２小領域２１，２２および各小領域部の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
また、実施の形態７〜１２の電界緩和領域２０も、実施の形態１と同様に、外側に配置されるほど幅ｘ1を狭くした第１小領域２１と、配置位置によらず一定の幅ｘ2を有する第２小領域２２とを交互に繰り返し配置してなる。このため、実施の形態７〜１２においても実施例１，２と同様の効果が得られる。また、実施の形態１３〜１８も、実施の形態１と同様に、第１，２ＪＴＥ領域４，５間に電界緩和領域２０を備える。このため、実施の形態７〜１２においても実施例１，２と同様の効果が得られる。
上述した実施の形態１３〜１８にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において各電界緩和領域２０，４１，４２の各区分７１〜７８（または各区分７１〜８４）における第１，２小領域２１，２２および各小領域部の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
また、実施の形態１３，１４，１６〜１８の電界緩和領域２０も、実施の形態１５と同様に、すべての区分の幅Δｘが等しく、かつ電界緩和領域２０全域にわたって一定の濃度勾配で外側に向って平均不純物濃度が減少する構成を有する。このため、実施の形態１３，１４，１６〜１８においても実施例４と同様の効果が得られる。
以上において本発明は、本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、たとえば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、ＳＢＤを例に説明しているが、これに限らず、終端構造部に耐圧構造を形成した様々な半導体装置に適用可能である。具体的には、本発明は、例えば、ＭＯＳＦＥＴや、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などに適用可能である。また、上述した各実施の形態７〜１２では、電界緩和領域を４つに区分した場合を例に説明しているが、これに限らず、電界緩和領域を区分する個数や、各区分に配置する等価濃度領域の個数（周期）および幅、隣接する区分間の平均不純物濃度差、電界緩和領域（区分）の平均不純物濃度勾配等は、電界緩和領域の電界集中を緩和させるのに好ましい個数に種々変更可能である。
また、上述した各実施の形態では、炭化珪素基板上に炭化珪素エピタキシャル層を堆積した炭化珪素エピタキシャル基板を用いた場合を例に説明しているが、これに限らず、例えばデバイスを構成するすべての領域を炭化珪素基板の内部にイオン注入により形成した拡散領域としてもよい。本発明は、シリコン半導体を用いた半導体装置にも適用可能であり、同様の効果を奏する。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置は、ＪＴＥ構造を備えた高耐圧な半導体装置に有用であり、特に１２００Ｖ以上（例えば１７００Ｖまたは３３００Ｖ）の耐圧クラスの炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ-型ドリフト層
３ ｐ型ガードリング
４ 第１ＪＴＥ領域
５ 第２ＪＴＥ領域
６ 第３ＪＴＥ領域
７ 層間絶縁膜
８ アノード電極
９ カソード電極
１０ 炭化珪素基体
１１ 活性領域
１２ 終端構造部
２０，４１，４２ 電界緩和領域
２０ａ 第３小領域
２０ｂ 第４小領域
２０ｃ 第１小領域と当該第１小領域の外側に隣接する第２小領域との境界
２０ｄ 第５小領域
２０ｅ 第１小領域と当該第１小領域の内側に隣接する第２小領域との境界
２１，２３，２５ 第１小領域
２２，２４，２６ 第２小領域
３０ 等価濃度領域
３０ａ 電界緩和領域の最も外側の等価濃度領域
３０ｂ 電界緩和領域の最も内側の等価濃度領域
３１ 第１小領域部
３２ 第２小領域部
３３ 第３小領域部
６１〜６４，７１〜８４ 電界緩和領域の区分
Ｎp 等価濃度領域の平均不純物濃度
ｘ1 第１小領域の幅
ｘ1max 第１小領域の最大幅
ｘ1min プロセス限界で決まる第１小領域の最小幅
ｘ2 第２小領域の幅
ｘ2min プロセス限界で決まる第２小領域の最小幅
ΔＮp 隣接する区分間のｐ型不純物濃度差
Δｎp 隣接する第１小領域と第２小領域とのｐ型不純物濃度差
Δｎph 第１ＪＴＥ領域と電界緩和領域の最も内側の等価濃度領域とのｐ型不純物濃度差
Δｎpl 第２ＪＴＥ領域と電界緩和領域の最も外側の等価濃度領域とのｐ型不純物濃度差
Δｘ 区分の幅

Claims (39)

  1. 炭化珪素半導体からなる第１導電型の半導体基板と、
    前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    前記活性領域の周囲を囲む終端構造部と、
    を備え、
    前記終端構造部は、
    前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    を有し、
    前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とを交互に繰り返し配置してなり、
    複数の前記第２小領域は同じ幅で設けられ、
    複数の前記第１小領域は外側に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。
  2. 前記第２導電型中間領域の最も外側に、前記第１小領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第３小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３小領域は、前記第２導電型中間領域の最も外側に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられてなることを特徴とする請求項２に記載の半導体装置。
  4. 前記第３小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第１小領域部とを交互に繰り返し配置してなることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２導電型中間領域の最も内側に、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第４小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第４小領域は、前記第２導電型中間領域の最も内側に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられてなることを特徴とする請求項５に記載の半導体装置。
  7. 前記第４小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第２小領域と前記第２小領域部とを交互に繰り返し配置してなることを特徴とする請求項６に記載の半導体装置。
  8. 前記第２導電型中間領域の最も内側に前記第２小領域が配置され、
    前記第２導電型中間領域の最も外側に前記第１小領域が配置されていることを特徴とする請求項１に記載の半導体装置。
  9. 隣り合う前記第１小領域と前記第２小領域との間に、前記第１小領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第５小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  10. 前記第５小領域は、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第３小領域部が選択的に設けられてなることを特徴とする請求項９に記載の半導体装置。
  11. 前記第５小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第３小領域部とを交互に繰り返し配置してなることを特徴とする請求項１０に記載の半導体装置。
  12. 前記第３小領域部は、前記第１小領域の、当該第１小領域の外側に隣接する前記第２小領域との境界付近に設けられていることを特徴とする請求項１０に記載の半導体装置。
  13. 炭化珪素半導体からなる第１導電型の半導体基板と、
    前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    前記活性領域の周囲を囲む終端構造部と、
    を備え、
    前記終端構造部は、
    前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    を有し、
    前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に複数に区分され、
    前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置され、
    １組の隣り合う前記第１小領域および前記第２小領域を含む微小領域は、同一の前記区分には同一の幅で設けられ、かつ外側に位置する前記区分に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。
  14. 前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（１）式を満たすことを特徴とする請求項１３に記載の半導体装置。
    Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2） ・・・（１）
  15. 複数の前記第２小領域は同じ幅で設けられていることを特徴とする請求項１３に記載の半導体装置。
  16. 複数の前記第１小領域は、外側に配置されるほど狭い幅で設けられていることを特徴とする請求項１３に記載の半導体装置。
  17. 最も外側に配置される前記第１小領域の幅は、製造プロセスで形成可能な最小寸法であることを特徴とする請求項１３に記載の半導体装置。
  18. 最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする請求項１３に記載の半導体装置。
  19. 前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられており、
    前記第１小領域の内部の前記第１小領域部の比率は、外側に配置された前記第１小領域ほど高いことを特徴とする請求項１３に記載の半導体装置。
  20. 前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項１８に記載の半導体装置。
  21. 最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする請求項１３に記載の半導体装置。
  22. 前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられており、
    前記第２小領域の内部の前記第２小領域部の比率は、外側に配置された前記第２小領域ほど低いことを特徴とする請求項１３に記載の半導体装置。
  23. 前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項２１に記載の半導体装置。
  24. 炭化珪素半導体からなる第１導電型の半導体基板と、
    前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    前記活性領域の周囲を囲む終端構造部と、
    を備え、
    前記終端構造部は、
    前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    を有し、
    前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に同じ幅で複数に区分され、
    前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置され、
    前記区分は、当該区分に配置された前記第１小領域および前記第２小領域の幅に基づいて平均不純物濃度が決定され、かつ外側に配置されるほど平均不純物濃度が低く、
    隣接するすべての前記区分間で平均不純物濃度差が等しいことを特徴とする半導体装置。
  25. １組の隣り合う前記第１小領域および前記第２小領域を含む微小領域の平均不純物濃度は、当該微小領域の配置された前記区分の平均不純物濃度に等しいことを特徴とする請求項２４に記載の半導体装置。
  26. 前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（２）式を満たすことを特徴とする請求項２５に記載の半導体装置。
    Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2） ・・・（２）
  27. 前記微小領域は、同一の前記区分には同一の幅で設けられていることを特徴とする請求項２５に記載の半導体装置。
  28. 最も内側の前記区分の平均不純物濃度は、当該区分の内側に隣接する前記第２導電型半導体領域の平均不純物濃度の９割以上であることを特徴とする請求項２４に記載の半導体装置。
  29. 前記第２導電型中間領域の平均不純物濃度勾配は、前記第２導電型中間領域の全域にわたって一定であることを特徴とする請求項２４に記載の半導体装置。
  30. 最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする請求項２４に記載の半導体装置。
  31. 前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項３０に記載の半導体装置。
  32. 最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする請求項２４に記載の半導体装置。
  33. 前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項３２に記載の半導体装置。
  34. 前記第１小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項３に記載の半導体装置。
  35. 前記第２小領域部は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項６に記載の半導体装置。
  36. 前記第３小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１０に記載の半導体装置。
  37. 前記第１小領域は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
  38. 前記第２小領域は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
  39. 前記第２導電型中間領域の平均不純物濃度は、内側に隣接する前記第２導電型半導体領域と外側に隣接する前記第２導電型半導体領域との中間の不純物濃度であることを特徴とする請求項１〜３８のいずれか一つに記載の半導体装置。
JP2016565966A 2014-12-25 2015-09-16 半導体装置 Active JP6323570B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014263509 2014-12-25
JP2014263509 2014-12-25
JP2015122451 2015-06-17
JP2015122451 2015-06-17
PCT/JP2015/076369 WO2016103814A1 (ja) 2014-12-25 2015-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016103814A1 true JPWO2016103814A1 (ja) 2017-05-25
JP6323570B2 JP6323570B2 (ja) 2018-05-16

Family

ID=56149853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565966A Active JP6323570B2 (ja) 2014-12-25 2015-09-16 半導体装置

Country Status (5)

Country Link
US (2) US10374043B2 (ja)
JP (1) JP6323570B2 (ja)
CN (1) CN106463547B (ja)
DE (1) DE112015002153T5 (ja)
WO (1) WO2016103814A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
JP6741010B2 (ja) * 2015-09-09 2020-08-19 住友電気工業株式会社 炭化珪素半導体装置
CN108496026B (zh) 2016-02-02 2020-12-22 谐波传动系统有限公司 波动齿轮装置以及致动器
CN108475704B (zh) * 2016-07-15 2021-10-22 富士电机株式会社 碳化硅半导体装置
JP2018156987A (ja) * 2017-03-15 2018-10-04 住友電気工業株式会社 半導体装置
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
DE102018123596A1 (de) 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
CN111106181B (zh) * 2018-10-26 2021-09-10 比亚迪半导体股份有限公司 快恢复二极管及其制备方法
RU188679U1 (ru) * 2018-12-25 2019-04-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Полупроводниковый прибор
CN113544857A (zh) * 2019-09-11 2021-10-22 富士电机株式会社 半导体装置以及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184830A (ja) * 1984-09-28 1986-04-30 シーメンス、アクチエンゲゼルシヤフト ｐｎ接合の形成方法
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5072991B2 (ja) 2010-03-10 2012-11-14 株式会社東芝 半導体装置
JP5554415B2 (ja) 2010-10-15 2014-07-23 三菱電機株式会社 半導体装置およびその製造方法
US9478621B2 (en) * 2011-09-27 2016-10-25 Denso Corporation Semiconductor device
JP2014038937A (ja) 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184830A (ja) * 1984-09-28 1986-04-30 シーメンス、アクチエンゲゼルシヤフト ｐｎ接合の形成方法
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Also Published As

Publication number Publication date
CN106463547A (zh) 2017-02-22
DE112015002153T5 (de) 2017-01-26
US20170084701A1 (en) 2017-03-23
WO2016103814A1 (ja) 2016-06-30
CN106463547B (zh) 2019-10-18
US10727304B2 (en) 2020-07-28
JP6323570B2 (ja) 2018-05-16
US10374043B2 (en) 2019-08-06
US20190305089A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6323570B2 (ja) 半導体装置
US11728377B2 (en) Semiconductor device
JP6501331B2 (ja) トレンチゲート型ｍｏｓ半導体装置
JP3908572B2 (ja) 半導体素子
TWI631710B (zh) 超接合半導體裝置之製造方法
US10964809B2 (en) Semiconductor device and manufacturing process therefor
JP2007116190A (ja) 半導体素子およびその製造方法
JP2017005140A (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP7144329B2 (ja) 半導体装置
JP6064547B2 (ja) 半導体装置
JP6305547B2 (ja) ＳｉＣトレンチトランジスタ及びその製造方法
US10032866B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4867131B2 (ja) 半導体装置およびその製造方法
WO2019242036A1 (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
JP6129117B2 (ja) 半導体装置及びその製造方法
KR101454470B1 (ko) 슈퍼정션 반도체 및 제조방법
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
WO2013181043A9 (en) High-voltage monolithic schottky device structure
US8872261B2 (en) Semiconductor device and manufacturing method of the same
JP2020533810A (ja) グリッドを製造するための方法
CN108475704B (zh) 碳化硅半导体装置
TW201234524A (en) Charge balance power device and manufacturing method thereof
KR20130017054A (ko) 반도체 소자 및 그 제조 방법
JP2011119425A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6323570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250