JP2011204710A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011204710A JP2011204710A JP2010067569A JP2010067569A JP2011204710A JP 2011204710 A JP2011204710 A JP 2011204710A JP 2010067569 A JP2010067569 A JP 2010067569A JP 2010067569 A JP2010067569 A JP 2010067569A JP 2011204710 A JP2011204710 A JP 2011204710A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- clip
- semiconductor device
- vld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 230000015556 catabolic process Effects 0.000 claims abstract description 50
- 230000002093 peripheral effect Effects 0.000 claims description 98
- 239000000758 substrate Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 11
- 230000007935 neutral effect Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 499
- 238000009792 diffusion process Methods 0.000 description 121
- 230000005684 electric field Effects 0.000 description 77
- 229920002120 photoresistant polymer Polymers 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 35
- 238000009826 distribution Methods 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 33
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 25
- 108091006146 Channels Proteins 0.000 description 24
- 238000000926 separation method Methods 0.000 description 23
- 238000002955 isolation Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- -1 boron ions Chemical class 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 150000001638 boron Chemical class 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001698 pyrogenic effect Effects 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 101000896027 Rattus norvegicus 3-hydroxyacyl-CoA dehydrogenase Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 101100345318 Arabidopsis thaliana MFP2 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】第1導電型のn型ドリフト層1と、n型ドリフト層1の一方の主面上に設けられた終端構造領域33のチップ内周側に形成され且つn型ドリフト層1より高濃度の第2導電型のVLD領域17と、VLD領域17のチップ外周側にVLD領域17とは離間するように形成され且つn型ドリフト層1より高濃度の第2導電型の第1のクリップ層17eと、第1のクリップ層17eのチップ外周側に第1のクリップ層17eとは離間するように形成され且つn型ドリフト層1より高濃度の第1導電型のチャンネルストッパー層6とを有することとする。
【選択図】 図1
Description
第1導電型の半導体基体の一方の主面に形成された第1の電極と、
前記半導体基体の他方の主面に形成された第2の電極と、
前記第1の電極に接続するように前記半導体基体の一方の主面に形成された第2導電型のベース層と、
前記ベース層の外周側に設けられた第2導電型のVLD領域と、
前記VLD領域の外周側に前記VLD領域とは離間するように設けられた第1導電型もしくは第2導電型のストッパー層とを有する半導体装置において、
前記VLD領域と前記ストッパー層の間に前記VLD領域および前記ストッパー層と離間するように設けられ且つ前記半導体基体よりも高濃度の第2導電型の第1のクリップ層を有することを特徴とする半導体装置、
にある。
前記第1のクリップ層は前記第2のクリップ層よりも深いことが好ましい。
この場合には、空乏層は第2のクリップ層にほとんどあたることなく、第1のクリップ層に達するので、電界強度が緩和される。
この場合には、第1のクリップ層の表面の電位は、第1のフィールドプレートが形成されている領域すべてに渡って固定される。よって外部電荷の飛来による等電位面の変化をさらに小さくすることができる。
第1のクリップ層内部の空乏層の広がりは、チップ内周側の方がチップ外周側よりも大きくなる。そのため、第1のクリップ層のチップ内周側近辺の電界強度が増加する。よって、前記第1のフィールドプレートのチップ内周側の長さをチップ外周側の長さよりも長くすることで、第1のクリップ層のチップ内周側近辺の電界を緩和できる。
第2のクリップ層は前記半導体基体と同じ第1導電型であり且つ前記半導体基体よりも高濃度である。そのため、空乏層が第2のクリップ層に達したとき、電界強度は極めて大きく増加する。第1のフィールドプレートの内周側端部よりも外周側に第2のクリップ層を形成すれば、第2のクリップ層は第1のフィールドプレートで覆われる。そのため、空乏層は第2のクリップ層には達することが無く、前記の局所的な電界強度の増加を防止することができる。
VLD領域の電界緩和は、等電位面をVLD領域の表面に形成された保護用の酸化膜より外部に出すことで得られる。よって第1の電極の外周側端部をVLD領域の外周側端部よりも内周側に設けることが好ましい。
前記離間領域の上面において、第1のフィールドプレートと第2のフィールドプレートを離間させると、等電位面が前記離間領域に分布するようになる。その結果、前述のように空乏層がチップ外周部にシフトしても、この離間領域にて電圧を担うことが可能となる。
さらにウェハーとは、チップに断片化する前のシリコン基板のことである。
図1は、本発明の半導体装置の基本的な構造を示す要部断面図である。
n型の半導体基体であるn型ドリフト層1の上面に、活性領域31と終端構造領域33が形成されている。活性領域31については、本実施例では、例えばトレンチ型の金属(導電性ポリシリコン)-絶縁体(シリコン酸化膜)-半導体のいわゆるMOSゲート構造を記載している。コンタクト抵抗低減のためのp+領域7、7a、7bを介して、活性領域31の上面のエミッタ電極11に接するようにn型ドリフト層1より高濃度のp型ベース層5が設けられている。エミッタ電極11と接するデバイスの表面から、p型ベース層5を貫通してn型ドリフト層1に達するように、トレンチ(溝)が形成されている。前記トレンチの内側にはゲート酸化膜3を介して導電性のゲートポリシリコン4aが埋め込まれている。トレンチの側壁には、エミッタ電極と接するようにn+エミッタ層6bが形成されている。なお前記のMOSゲート構造はトレンチ型に限らず、公知のプレーナー型であっても構わない。また、活性領域31の中で終端構造領域33に近い部分のMOSゲート構造では、適宜n+エミッタ層6bを形成しない領域があっても構わない。また、図1の活性領域31を示す矢印の左端には波線の記号が記載されているが、これは、図1の素子断面図の左端より左側にも、素子の活性領域を構成するMOSゲート構造等が複数形成されていることを意味している。
(作用)
本発明の基本的な構造における作用効果について、図2を用いて説明する。
クリップp層17e近傍の空乏層領域について、図2(d)に示す。図2(d)は、図2(a)の点C近傍を拡大した図に、空乏層端50を記した模式図である。MOSゲートがオフの状態でコレクタ電極14とエミッタ電極11との間に素子のアバランシェ耐圧に相当する電圧を印加したときを想定する。電圧を印加すると、図2(d)に示すように、クリップp層17eの内部に空乏層53が広がる。このとき、クリップp層17e内部の空乏層53の深さm(空乏層幅)が、クリップp層17eの空乏化していない電荷中性領域54の深さnよりも大きいことが好ましい。ここで深さとは、チップ表面に垂直な方向の距離のことを言う。
図3は、本発明の実施例1にかかる半導体装置の要部断面図である。基本構成である図1に示した構造との相違点は、クリップp層17eの活性領域側手前に、n型ドリフト層1よりも高濃度のクリップn層6aを形成していることである。
前記クリップp層17eは前記クリップn層6aよりも深いことが好ましい。
空乏層が終端構造領域33をチップ内周側から外周側に向かって広がるとき、空乏層はクリップn層6aで止められることなく、クリップp層17eに達することができる。
この場合には、空乏層はクリップn層6aにほとんどあたることなくクリップp層17eに達するので、クリップn層6a近傍の電界強度が緩和される。
この場合には、クリップp層17eの表面の電位は、クリップフィールドプレート15aの領域すべてに渡って固定される。よって外部電荷の飛来による等電位面の変化をさらに小さくすることができる。
クリップn層6aはn型であり且つn型ドリフト層1よりも高濃度である。そのため、空乏層がクリップn層6aに達したとき、電界強度は極めて大きく増加する。クリップフィールドプレート15aの内周側端部よりも外周側にクリップn層6aを形成すれば、クリップn層6aは分離用酸化膜2もしくは層間絶縁膜8を介してクリップフィールドプレート15aで覆われる。そのため、空乏層はクリップn層6aには達することが無く、前記の電界強度の増加を防止することができる。
VLD領域17の電界緩和は、VLD領域17の上面にフィードプレートを設けず、ポテンシャル(等電位面)分布を概ね均一にすることで得られる。よってエミッタ電極11のエミッタ端部45をVLD端部44よりもチップ内周側に設け、VLD領域17上面のフィールドプレートに覆われていない部分を広くすることが好ましい。
ここで、ゲートポリシリコンランナー4bとVLD領域17の間に、VLD領域17よりも高濃度のp型ベース層5が形成されていてもよい。つまりVLD領域17の最内周は、VLD領域17の中で最もp型ドーパント濃度が高い所である。よってp型ベース層5を形成しておいても終端構造領域33の等電位面の分布には影響が少ない。むしろ濃度が高い分、外部電荷がゲートポリシリコンランナー4b近傍の電位分布に与える影響も少なくなる。
(図4)(a)n型ドリフト層1の上面に厚さ1.2μm前後の分離用酸化膜2を、熱酸化膜または堆積膜にて形成する。(b)分離用酸化膜2の上にフォトレジスト19を塗布し、フォトリソグラフィを実施する。
図17から図21は、本発明の実施例1における製造方法における変形例について、各工程における要部断面を示した図である。前述の図4および図5の工程では、VLD領域17形成の硼素イオン注入は1回であった。それを本変形例では、複数回に分けたことが相違点である。まず図4(a)から図5(c)までの工程を実行する。
図23は、実施例1と従来例について、デバイス降伏時(アバランシェ耐圧)のSiO2/Si界面のSi表面での電界強度分布である。Qssは−1.0E12/cm2である。従来例ではチャンネルストッパー層6の内側近辺が最大電界強度になり、VLD領域に向かって減少する。一方、実施例1の場合、クリップp層17eからVLD領域までの区間において電界強度が増加している。しかもその分布は横方向距離に対して一様である。さらに、負の外部電荷で空乏層がチップ外周側にシフトしやすいにも関わらず、VLD領域の電界強度が従来例よりも高くなっている。つまり前述のように、クリップp層17eの形成により、(1)VLD領域17、(2)クリップp層17eの近傍、(3)クリップp層17eとチャンネルストッパー層6、の3領域の間で、相互に電位を分担した結果である。
図24は、本発明の実施例2にかかる半導体装置の要部断面図である。実施例2における実施例1(図3)との相違点は、VLD領域17のp型拡散層17dのチップ外周側に、n型ドリフト層1よりも高濃度の表面p型フィールド層16aを設けたことである。この表面p型フィールド層16aは、p型拡散層17dおよびクリップp層17eもしくはクリップn層6aとは離間している。
図25は、本発明の実施例3にかかる半導体装置の要部断面図である。実施例3における実施例2(図24)との相違点は、図24の表面p型フィールド層16aについて、ピーク濃度の位置をチップ表面からn型ドリフト層1の内部にシフトさせて、いわゆる埋め込み層と変更したことである。この埋め込み層を、埋め込みp型フィールド層16bと呼ぶことにする。この埋め込みp型フィールド層16bは、p型拡散層17dおよびクリップp層17eもしくはクリップn層6aとは離間している。図29は、実施例2の表面p型フィールド層16aおよび実施例3の埋め込みp型フィールド層16bの深さ方向におけるドーピング濃度分布を示したグラフである。実施例3については、埋め込みp型フィールド層16bピーク濃度が7.5E15/cm3の方を「構造3−a」とする。構造3−aの埋め込みp型フィールド層16bのドーズ量は7.3E11/cm2である。一方、ピーク濃度が1E16/cm3の埋め込みp型フィールド層16bの方を、「構造3−b」とする。ドーズ量は9.8E11/cm2である。構造3−aおよび構造3−bのいずれも、埋め込みp型フィールド層16bは、p型拡散層17dと約9.3μm離れている。
図31は、本発明の実施例4にかかる半導体装置の要部断面図である。実施例4の実施例1(図3)との相違点は、以下の通りである。p型拡散層17bの表面に形成された分離用酸化膜2および層間絶縁膜8を、紙面の奥行きの方向(以下、長手方向と呼ぶことにする)において部分的に複数開口し、開口部35cを形成する。そして開口部35cに、新たにVLDフィールドプレート11aをコンタクト用のp+領域7cとともに設ける。VLDフィールドプレート11aのチップ外周側の庇の長さをMF3bとする。
図33は、本発明の実施例5にかかる半導体装置の要部断面図である。実施例5の特徴は、埋め込みp型フィールド層16bを有する実施例3(図25)において、実施例4(図31)に示したVLDフィールドプレート11aを設けたことである。なお実施例3ではなく、表面p型フィールド層16aを有する実施例2(図24)においてVLDフィールドプレート11aを設けても、勿論構わない。実施例5の製造は、実施例4のプロセスフローに実施例2、あるいは実施例3のプロセスフローを組み込むことで容易に形成できる。
図34から、正の外部電荷が1E12/cm-2のときには、VLDフィールドプレート11aとp+領域7cを設けることにより、D8C4B8の素子は58V、D8C4B6の素子は55V、耐圧が高くなる。
図35は、本発明の実施例6にかかる半導体装置の要部断面図である。実施例6における実施例1(図3)との相違点は、VLD領域17のp型拡散層17a〜17dのpn接合面が実施例1に示すように波状ではなく、広く重なり合い、包絡線28を形成していることである。この包絡線28は、イオン注入時のフォトレジスト開口部を実施例1などにおける開口部の幅よりも狭めるか、あるいは(図1における)互いに隣接する横方向拡散部分34の重なりが広くなるよう熱拡散の熱バジェットを高くすると良い。熱バジェットは周知の方法において、例えば最大温度を50〜100℃増加させるか、拡散時間を数時間増加させればよい。あるいは、後述するように、VLD領域17のための硼素イオン注入において、厚さにテーパー(山の斜面のようなスロープ形状)を持たせた酸化膜を通してイオン注入する方法によっても得られる。
図36および図37は、本発明の実施例7にかかる半導体装置の製造工程を示す要部断面図である。実施例7における実施例1との相違点は、図5(c)におけるスクリーン酸化膜27に、厚さの分布を持たせたことである。つまり、例えば図35におけるVLD領域17の中で最も濃度の高い部分をp型拡散層17aおよび17bとする。これらのp型拡散層17aおよび17bを形成する領域のスクリーン酸化膜27aの厚さは、実施例1と同じとする。次に濃度の高いp型拡散層を17cの部分を形成する部分のスクリーン酸化膜27bの厚さを、さらに厚くする。最も濃度の低いp型拡散層17dの部分を形成する部分のスクリーン酸化膜27cの厚さを、最も厚くする。このようにすると、図36に示すような複数の厚さを持つスクリーン酸化膜27a〜27cが形成される。そして同じく図36に示すように、硼素をイオン注入する。このとき、スクリーン酸化膜の厚さが厚いほど、イオン注入された硼素のシリコン表面からの飛程が浅くなる。その後のドライブイン工程により、図37に示すようなp型拡散層17a〜17dにて構成されるVLD領域17とクリップp層17eが形成される。
図38および図39は、本発明の実施例8にかかる半導体装置の製造工程を示す要部断面図である。実施例8における実施例1との相違点は、図5における分離用酸化膜2に、厚さの分布を持たせたことである。
2 分離用酸化膜
2a 熱酸化膜領域
2b 犠牲酸化膜
3 ゲート酸化膜
4a ゲートポリシリコン
4b ゲートポリシリコンランナー
5 p型ベース層
6 チャンネルストッパー層
6a クリップn層
6b n+エミッタ層
7,7a,7b,7c, 7d p+領域
8 層間絶縁膜
9 n型フィールドストップ層
10 p型コレクタ層
11 エミッタ電極
11a VLDフィールドプレート
13 パシベーション膜
14 コレクタ電極
15 ストッパーフィールドプレート
15a クリップフィールドプレート
16a 表面p型フィールド層
16b 埋め込みp型フィールド層
17 VLD領域
17a,17b,17c,17d p型拡散層
17e クリップp層
18 バックグラインディングテープ
19 フォトレジスト
20a,20b,20f p+ガードリング
21a,21e フィールドプレート
22 p型チャンネルストッパー層
23 n型チャンネルストッパー層
27,27a,27b,27c スクリーン酸化膜
28 包絡線
31 活性領域
32 活性端部
33 終端構造領域
34 横方向拡散部分
35,35a,35b,35c 開口部
37 テーパー酸化膜
38 RESURF層
40 離間領域
41 正の外部電荷
42 負の外部電荷
43 pn接合
44 VLD端部
45 エミッタ端部
46 チップ外周端
47,47a,47b,47c,47d,47e レジスト開口部
48 化学機械研磨
49 金属膜
50 空乏層端
51a,51b,51c イオン注入開口部
52 トレンチ
53 空乏層
54 電荷中性領域
Claims (15)
- 第1導電型の半導体基体の一方の主面に形成された第1の電極と、
前記半導体基体の他方の主面に形成された第2の電極と、
前記第1の電極に接続するように前記半導体基体の一方の主面に形成された第2導電型のベース層と、
前記ベース層の外周側に設けられた第2導電型のVLD領域と、
前記VLD領域の外周側に前記VLD領域とは離間するように設けられた第1導電型もしくは第2導電型のストッパー層とを有する半導体装置において、
前記VLD領域と前記ストッパー層の間に前記VLD領域および前記ストッパー層と離間するように設けられ且つ前記半導体基体よりも高濃度の第2導電型の第1のクリップ層を有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記第2電極と前記第1電極の間に前記半導体装置のアバランシェ耐圧に相当する電圧を印加したときに、前記第1のクリップ層と前記第1の半導体基体との接合面から前記第1のクリップ層の内部に広がる空乏層の深さが、前記第1のクリップ層の残りの空乏化していない電荷中性領域の深さよりも大きいことを特徴とする半導体装置。
- 請求項1または請求項2に記載の半導体装置において、前記VLD領域の外周側であり且つ前記第1のクリップ層の内周側にて前記VLD領域とは離間するように設けられ且つ前記半導体基体よりも高濃度の第1導電型の第2のクリップ層を有することを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記第2のクリップ層は前記第1のクリップ層よりも浅いことを特徴とする半導体装置。
- 請求項3もしくは請求項4のいずれか一項に記載の半導体装置において、前記第2のクリップ層は前記第1のクリップ層と隣接していることを特徴とする半導体装置。
- 請求項1乃至請求項5のいずれか一項に記載の半導体装置において、前記第1のクリップ層の表面には第1のフィールドプレートが形成されていることを特徴とする半導体装置。
- 請求項1乃至請求項6のいずれか一項に記載の半導体装置において、前記第1のフィールドプレートが、前記第1のクリップ層の外周側に向かう方向の長さよりも内周側に向かう方向の長さが長いことを特徴とする半導体装置。
- 請求項3乃至請求項7のいずれか一項に記載の半導体装置において、前記第2のクリップ層は絶縁幕を介して前記第1のフィールドプレートで覆われていることを特徴とする半導体装置。
- 請求項1乃至請求項8のいずれか一項に記載の半導体装置において、前記VLD領域の外周側の端部は、前記第1の電極の外周側の端部よりも外周側にあることを特徴とする半導体装置。
- 請求項1乃至請求項9のいずれか一項に記載の半導体装置において、前記ストッパー層には第2のフィールドプレートが備えられ、且つ前記第1のフィールドプレートは前記第2のフィールドプレートとは離間していることを特徴とする半導体装置。
- 請求項1乃至請求項10のいずれか一項に記載の半導体装置において、前記VLD領域と前記半導体基体とのpn接合は外周側に向かって波状の形状を有することを特徴とする半導体装置。
- 請求項2乃至請求項11のいずれか一項に記載の半導体装置において、前記VLD領域と前記第2のクリップ層の間に第2導電型のフィールド層が設けられていることを特徴とする半導体装置。
- 請求項12に記載の半導体装置において、前記フィールド層の前記一方の主面における不純物濃度は前記フィールド層の最大濃度よりも小さいことを特徴とする半導体装置。
- 請求項1乃至請求項13に記載の半導体装置において、前記VLD領域の一方の主面側の一部に第3のフィールドプレートが形成されていることを特徴とする半導体装置。
- 請求項1乃至請求項14に記載の半導体装置において、前記一方の主面に垂直な方向における前記VLD領域の総不純物濃度は、前記一方の主面に垂直な方向における前記ベース層の総不純物濃度よりも小さいことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067569A JP5515922B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
US13/070,182 US8749017B2 (en) | 2010-03-24 | 2011-03-23 | Semiconductor device |
US14/274,170 US9472660B2 (en) | 2010-03-24 | 2014-05-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067569A JP5515922B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204710A true JP2011204710A (ja) | 2011-10-13 |
JP5515922B2 JP5515922B2 (ja) | 2014-06-11 |
Family
ID=44655411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010067569A Expired - Fee Related JP5515922B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8749017B2 (ja) |
JP (1) | JP5515922B2 (ja) |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135062A (ja) * | 2011-12-26 | 2013-07-08 | Mitsubishi Electric Corp | 半導体素子 |
DE102012219645A1 (de) | 2012-01-24 | 2013-07-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
WO2013132568A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | 半導体装置 |
WO2013161451A1 (ja) * | 2012-04-27 | 2013-10-31 | 富士電機株式会社 | 半導体装置 |
JP2014038937A (ja) * | 2012-08-16 | 2014-02-27 | Mitsubishi Electric Corp | 半導体装置 |
WO2014112204A1 (ja) * | 2013-01-16 | 2014-07-24 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US8872245B2 (en) | 2013-01-17 | 2014-10-28 | Fuji Electric Co., Ltd. | Semiconductor device |
KR20150023317A (ko) * | 2012-05-30 | 2015-03-05 | 비쉐이-실리코닉스 | 적응성 전하 균형 에지 종단 |
JP2015076437A (ja) * | 2013-10-07 | 2015-04-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2015520512A (ja) * | 2012-05-17 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 接合終端拡張を有する半導体デバイス |
JP2016004930A (ja) * | 2014-06-18 | 2016-01-12 | 富士電機株式会社 | 逆阻止igbtおよびその製造方法 |
WO2016103814A1 (ja) * | 2014-12-25 | 2016-06-30 | 富士電機株式会社 | 半導体装置 |
JP2016171272A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
JP2016189369A (ja) * | 2015-03-30 | 2016-11-04 | サンケン電気株式会社 | 半導体装置 |
US9508870B2 (en) | 2012-04-13 | 2016-11-29 | Mitsubishi Electric Corporation | Diode |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
JP2019033144A (ja) * | 2017-08-07 | 2019-02-28 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いたオルタネータ |
US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
JP2019165180A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | 半導体装置 |
JP2020039001A (ja) * | 2019-12-02 | 2020-03-12 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2020047682A (ja) * | 2018-09-15 | 2020-03-26 | 株式会社東芝 | 半導体装置 |
WO2022202088A1 (ja) * | 2021-03-26 | 2022-09-29 | ローム株式会社 | 半導体装置 |
US11610882B2 (en) | 2017-04-24 | 2023-03-21 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP7340726B1 (ja) * | 2022-03-11 | 2023-09-07 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
WO2023171137A1 (ja) * | 2022-03-11 | 2023-09-14 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
US8476732B2 (en) * | 2008-12-10 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US8629026B2 (en) * | 2010-11-12 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source tip optimization for high voltage transistor devices |
US9093286B2 (en) * | 2010-12-23 | 2015-07-28 | Alpha And Omega Semiconductor Incorporated | Monolithic IGBT and diode structure for quai-resonant converters |
JP2013038329A (ja) * | 2011-08-10 | 2013-02-21 | Toshiba Corp | 半導体装置 |
JP2013069786A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
US9466689B2 (en) * | 2012-03-30 | 2016-10-11 | Fuji Electric Co., Ltd. | Method for manufacturing a semiconductor device and semiconductor device manufactured thereby |
WO2013160412A1 (en) * | 2012-04-25 | 2013-10-31 | Abb Schweiz Ag | Insulated gate bipolar transistor with high emitter gate capacitance |
JP2013232564A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 半導体装置および半導体装置の製造方法 |
CN102891173B (zh) * | 2012-09-29 | 2015-02-18 | 西安理工大学 | 适用于gct器件的阶梯型平面终端结构及其制备方法 |
US9455148B2 (en) * | 2012-12-07 | 2016-09-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
CN103887331B (zh) * | 2012-12-21 | 2019-04-16 | 上海矽睿科技有限公司 | 高压igbt器件的vld终端及其制备方法 |
JP5991384B2 (ja) * | 2013-01-16 | 2016-09-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2014155565A1 (ja) * | 2013-03-27 | 2017-02-16 | トヨタ自動車株式会社 | 縦型半導体装置 |
JP6020317B2 (ja) * | 2013-04-05 | 2016-11-02 | 三菱電機株式会社 | 半導体素子 |
CN103280457B (zh) * | 2013-05-14 | 2016-03-23 | 电子科技大学 | 一种超低比导通电阻的横向高压功率器件及制造方法 |
JP2014241367A (ja) * | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
CN104332494B (zh) * | 2013-07-22 | 2018-09-21 | 无锡华润上华科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
CN103413830B (zh) * | 2013-08-16 | 2016-08-31 | 电子科技大学 | 一种横向高压mosfet及其制造方法 |
CN103413831A (zh) * | 2013-08-30 | 2013-11-27 | 电子科技大学 | 一种横向高压器件及其制造方法 |
KR20150030799A (ko) * | 2013-09-12 | 2015-03-23 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조 방법 |
US9269766B2 (en) * | 2013-09-20 | 2016-02-23 | Globalfoundries Singapore Pte. Ltd. | Guard ring for memory array |
WO2015114748A1 (ja) * | 2014-01-29 | 2015-08-06 | 三菱電機株式会社 | 電力用半導体装置 |
DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
WO2015190579A1 (ja) * | 2014-06-12 | 2015-12-17 | 富士電機株式会社 | 半導体装置 |
US9281360B1 (en) * | 2014-08-12 | 2016-03-08 | Infineon Technologies Ag | Semiconductor device with a shielding structure |
CN105390397A (zh) * | 2014-09-04 | 2016-03-09 | 北大方正集团有限公司 | 变掺杂器件制作方法及变掺杂器件 |
CN105575779B (zh) * | 2014-10-13 | 2019-03-05 | 北大方正集团有限公司 | 横向高压半导体器件的制作方法 |
DE102015105016A1 (de) * | 2015-03-31 | 2016-10-06 | Infineon Technologies Ag | Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben |
CN106298479B (zh) * | 2015-06-11 | 2019-05-07 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
CN106611777A (zh) * | 2015-10-26 | 2017-05-03 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的终端结构 |
CN105304696B (zh) * | 2015-10-29 | 2019-01-01 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
JP6756125B2 (ja) * | 2016-03-16 | 2020-09-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9899508B1 (en) * | 2016-10-10 | 2018-02-20 | Stmicroelectronics S.R.L. | Super junction semiconductor device for RF applications, linear region operation and related manufacturing process |
US10002920B1 (en) * | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
TWI609486B (zh) * | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 高壓半導體裝置 |
TWI609487B (zh) | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 半導體裝置 |
CN108063159B (zh) * | 2017-12-08 | 2020-09-18 | 上海芯龙半导体技术股份有限公司 | 半导体功率器件的终端结构、半导体功率器件及其制作方法 |
TWI634658B (zh) | 2017-12-29 | 2018-09-01 | 新唐科技股份有限公司 | 半導體裝置 |
IT201800006323A1 (it) | 2018-06-14 | 2019-12-14 | Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione | |
JP7061948B2 (ja) * | 2018-10-23 | 2022-05-02 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
JP7233256B2 (ja) * | 2019-03-12 | 2023-03-06 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
CN110164955A (zh) * | 2019-05-28 | 2019-08-23 | 深圳市桦沣实业有限公司 | 一种横向变掺杂终端结构 |
JP7142606B2 (ja) * | 2019-06-04 | 2022-09-27 | 三菱電機株式会社 | 半導体装置 |
DE102019119522A1 (de) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Austria Ag | Leistungshalbleitervorrichtung und Verfahren |
CN110518060B (zh) * | 2019-09-07 | 2021-03-16 | 电子科技大学 | 横向变掺杂结终端结构 |
US20220157951A1 (en) * | 2020-11-17 | 2022-05-19 | Hamza Yilmaz | High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof |
CN114823857B (zh) * | 2022-04-27 | 2023-06-27 | 中国工程物理研究院电子工程研究所 | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 |
CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270346A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 半導体装置 |
JPH06291322A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | 縦型電界効果トランジスタ |
JPH07273325A (ja) * | 1994-03-31 | 1995-10-20 | Fuji Electric Co Ltd | プレーナ型半導体素子およびその製造方法 |
JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
JP2001196604A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 半導体装置 |
US6445054B1 (en) * | 1999-08-11 | 2002-09-03 | Dynex Semiconductor Limited | Semiconductor device |
JP2003101039A (ja) * | 2001-07-17 | 2003-04-04 | Toshiba Corp | 高耐圧半導体装置 |
JP2003197911A (ja) * | 2001-12-27 | 2003-07-11 | Denso Corp | 半導体装置とその製造方法 |
JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
JP2007036221A (ja) * | 2005-07-07 | 2007-02-08 | Infineon Technologies Ag | チャネル阻止ゾーンを有する半導体部品 |
JP2007158113A (ja) * | 2005-12-06 | 2007-06-21 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2008004643A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 半導体装置 |
JP2008103529A (ja) * | 2006-10-19 | 2008-05-01 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2009187994A (ja) * | 2008-02-04 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2009194292A (ja) * | 2008-02-18 | 2009-08-27 | Sharp Corp | 半導体装置及びその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0176778B1 (de) | 1984-09-28 | 1991-01-16 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung |
US4648174A (en) | 1985-02-05 | 1987-03-10 | General Electric Company | Method of making high breakdown voltage semiconductor device |
DE58907758D1 (de) * | 1988-09-20 | 1994-07-07 | Siemens Ag | Planarer pn-Übergang hoher Spannungsfestigkeit. |
JP2850694B2 (ja) * | 1993-03-10 | 1999-01-27 | 株式会社日立製作所 | 高耐圧プレーナ型半導体装置 |
DE10047152B4 (de) * | 2000-09-22 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Hochvolt-Diode und Verfahren zu deren Herstellung |
JP4230681B2 (ja) | 2001-07-06 | 2009-02-25 | 株式会社東芝 | 高耐圧半導体装置 |
JP2006073740A (ja) * | 2004-09-01 | 2006-03-16 | Toshiba Corp | 半導体装置及びその製造方法 |
US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE102005023668B3 (de) * | 2005-05-23 | 2006-11-09 | Infineon Technologies Ag | Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich |
DE102006011697B4 (de) * | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
JP5135920B2 (ja) | 2007-07-05 | 2013-02-06 | 株式会社デンソー | 半導体装置の製造方法 |
CN101345254A (zh) | 2007-07-12 | 2009-01-14 | 富士电机电子技术株式会社 | 半导体器件 |
US7897471B2 (en) * | 2008-06-19 | 2011-03-01 | Fairchild Semiconductor Corporation | Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices |
US7951676B2 (en) * | 2008-08-29 | 2011-05-31 | Infineon Technologies Ag | Semiconductor device and method for the production of a semiconductor device |
US8013340B2 (en) * | 2008-09-30 | 2011-09-06 | Infineon Technologies Ag | Semiconductor device with semiconductor body and method for the production of a semiconductor device |
US8893779B2 (en) * | 2010-07-19 | 2014-11-25 | Weatherford/Lamb, Inc. | Retrievable slip mechanism for downhole tool |
-
2010
- 2010-03-24 JP JP2010067569A patent/JP5515922B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-23 US US13/070,182 patent/US8749017B2/en not_active Expired - Fee Related
-
2014
- 2014-05-09 US US14/274,170 patent/US9472660B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270346A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 半導体装置 |
JPH06291322A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | 縦型電界効果トランジスタ |
JPH07273325A (ja) * | 1994-03-31 | 1995-10-20 | Fuji Electric Co Ltd | プレーナ型半導体素子およびその製造方法 |
JPH0888346A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
US6445054B1 (en) * | 1999-08-11 | 2002-09-03 | Dynex Semiconductor Limited | Semiconductor device |
JP2001196604A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 半導体装置 |
JP2003101039A (ja) * | 2001-07-17 | 2003-04-04 | Toshiba Corp | 高耐圧半導体装置 |
JP2003197911A (ja) * | 2001-12-27 | 2003-07-11 | Denso Corp | 半導体装置とその製造方法 |
JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
JP2007036221A (ja) * | 2005-07-07 | 2007-02-08 | Infineon Technologies Ag | チャネル阻止ゾーンを有する半導体部品 |
JP2007158113A (ja) * | 2005-12-06 | 2007-06-21 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2008004643A (ja) * | 2006-06-20 | 2008-01-10 | Toshiba Corp | 半導体装置 |
JP2008103529A (ja) * | 2006-10-19 | 2008-05-01 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2009187994A (ja) * | 2008-02-04 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2009194292A (ja) * | 2008-02-18 | 2009-08-27 | Sharp Corp | 半導体装置及びその製造方法 |
Cited By (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9349811B2 (en) | 2011-12-26 | 2016-05-24 | Mitsubishi Electric Corporation | Field plate configuration of a semiconductor device |
JP2013135062A (ja) * | 2011-12-26 | 2013-07-08 | Mitsubishi Electric Corp | 半導体素子 |
DE102012219645A1 (de) | 2012-01-24 | 2013-07-25 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
DE102012219645B4 (de) | 2012-01-24 | 2022-05-05 | Mitsubishi Electric Corp. | Halbleitervorrichtungen und Verfahren zu ihrer Herstellung |
US9093310B2 (en) | 2012-01-24 | 2015-07-28 | Mitsubishi Electric Corporation | Semiconductor device having a variation lateral doping structure and method for manufaturing the same |
US9935193B2 (en) | 2012-02-09 | 2018-04-03 | Siliconix Technology C. V. | MOSFET termination trench |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9287391B2 (en) | 2012-03-05 | 2016-03-15 | Mitsubishi Electric Corporation | Semiconductor device |
US9735229B2 (en) | 2012-03-05 | 2017-08-15 | Mitsubishi Electric Corporation | Semiconductor device |
US10903312B2 (en) | 2012-03-05 | 2021-01-26 | Mitsubishi Electric Corporation | Semiconductor device |
JPWO2013132568A1 (ja) * | 2012-03-05 | 2015-07-30 | 三菱電機株式会社 | 半導体装置 |
JP5701447B2 (ja) * | 2012-03-05 | 2015-04-15 | 三菱電機株式会社 | 半導体装置 |
WO2013132568A1 (ja) * | 2012-03-05 | 2013-09-12 | 三菱電機株式会社 | 半導体装置 |
US9508870B2 (en) | 2012-04-13 | 2016-11-29 | Mitsubishi Electric Corporation | Diode |
US9627486B2 (en) | 2012-04-27 | 2017-04-18 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2013232562A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
WO2013161451A1 (ja) * | 2012-04-27 | 2013-10-31 | 富士電機株式会社 | 半導体装置 |
JP2015520512A (ja) * | 2012-05-17 | 2015-07-16 | ゼネラル・エレクトリック・カンパニイ | 接合終端拡張を有する半導体デバイス |
US9406762B2 (en) | 2012-05-17 | 2016-08-02 | General Electric Company | Semiconductor device with junction termination extension |
JP2015521387A (ja) * | 2012-05-30 | 2015-07-27 | ヴィシェイ−シリコニックス | 適応的電荷平衡エッジ終端 |
KR101710249B1 (ko) * | 2012-05-30 | 2017-03-08 | 비쉐이-실리코닉스 | 적응성 전하 균형 에지 종단을 포함하는 반도체 디바이스 및 그 제조방법 |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
KR20150023317A (ko) * | 2012-05-30 | 2015-03-05 | 비쉐이-실리코닉스 | 적응성 전하 균형 에지 종단 |
US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
JP2014038937A (ja) * | 2012-08-16 | 2014-02-27 | Mitsubishi Electric Corp | 半導体装置 |
US8981385B2 (en) | 2013-01-16 | 2015-03-17 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
WO2014112204A1 (ja) * | 2013-01-16 | 2014-07-24 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
US8872245B2 (en) | 2013-01-17 | 2014-10-28 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2015076437A (ja) * | 2013-10-07 | 2015-04-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2016004930A (ja) * | 2014-06-18 | 2016-01-12 | 富士電機株式会社 | 逆阻止igbtおよびその製造方法 |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US10283587B2 (en) | 2014-06-23 | 2019-05-07 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US10340377B2 (en) | 2014-08-19 | 2019-07-02 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
JPWO2016103814A1 (ja) * | 2014-12-25 | 2017-05-25 | 富士電機株式会社 | 半導体装置 |
WO2016103814A1 (ja) * | 2014-12-25 | 2016-06-30 | 富士電機株式会社 | 半導体装置 |
US10374043B2 (en) | 2014-12-25 | 2019-08-06 | Fuji Electric Co., Ltd. | Semiconductor device |
US10727304B2 (en) | 2014-12-25 | 2020-07-28 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2016171272A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
JP2016189369A (ja) * | 2015-03-30 | 2016-11-04 | サンケン電気株式会社 | 半導体装置 |
US11610882B2 (en) | 2017-04-24 | 2023-03-21 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP2019033144A (ja) * | 2017-08-07 | 2019-02-28 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いたオルタネータ |
US11049965B2 (en) | 2017-08-07 | 2021-06-29 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and alternator using the same |
US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
JP2019165180A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | 半導体装置 |
CN110310990A (zh) * | 2018-03-20 | 2019-10-08 | 株式会社东芝 | 半导体装置 |
JP2020047682A (ja) * | 2018-09-15 | 2020-03-26 | 株式会社東芝 | 半導体装置 |
JP7150539B2 (ja) | 2018-09-15 | 2022-10-11 | 株式会社東芝 | 半導体装置 |
JP2020039001A (ja) * | 2019-12-02 | 2020-03-12 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2022202088A1 (ja) * | 2021-03-26 | 2022-09-29 | ローム株式会社 | 半導体装置 |
JP7340726B1 (ja) * | 2022-03-11 | 2023-09-07 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
WO2023171137A1 (ja) * | 2022-03-11 | 2023-09-14 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
KR20230148272A (ko) * | 2022-03-11 | 2023-10-24 | 누보톤 테크놀로지 재팬 가부시키가이샤 | 반도체 장치 |
KR102630457B1 (ko) | 2022-03-11 | 2024-01-29 | 누보톤 테크놀로지 재팬 가부시키가이샤 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20140246721A1 (en) | 2014-09-04 |
JP5515922B2 (ja) | 2014-06-11 |
US9472660B2 (en) | 2016-10-18 |
US8749017B2 (en) | 2014-06-10 |
US20110233714A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5515922B2 (ja) | 半導体装置 | |
US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
KR102204272B1 (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
US8637922B1 (en) | Semiconductor device | |
RU2276429C2 (ru) | Полупроводниковое устройство и способ формирования полупроводникового устройства | |
JP6524666B2 (ja) | 半導体装置 | |
JP5783893B2 (ja) | 半導体装置 | |
JP2009004805A (ja) | 従来の端子を備えた超接合装置の製造方法 | |
JP2008016747A (ja) | トレンチmos型炭化珪素半導体装置およびその製造方法 | |
JP2008004643A (ja) | 半導体装置 | |
JP2008130775A (ja) | 半導体装置 | |
TW201904057A (zh) | Lv/mv超級結溝槽功率mosfet元件及其製備方法 | |
JP2012204395A (ja) | 半導体装置およびその製造方法 | |
WO2016204098A1 (ja) | 半導体装置 | |
JP2009088159A (ja) | 半導体装置 | |
JP5991384B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4231387B2 (ja) | 半導体装置とその製造方法 | |
JP6391136B2 (ja) | 高電圧ダイオード | |
JP5310291B2 (ja) | 半導体装置およびその製造方法 | |
JP2008251925A (ja) | ダイオード | |
JP5087816B2 (ja) | 半導体装置およびその製造方法 | |
JP4725040B2 (ja) | Soiトレンチ横型igbt | |
JP5028749B2 (ja) | 半導体装置の製造方法 | |
JP5556862B2 (ja) | トレンチmos型炭化珪素半導体装置の製造方法 | |
US20170077221A1 (en) | Lateral power mosfet with non-horizontal resurf structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |